DE1949566A1 - Verfahren zum Durchmetallisieren von gedruckten Schaltungsplatten - Google Patents
Verfahren zum Durchmetallisieren von gedruckten SchaltungsplattenInfo
- Publication number
- DE1949566A1 DE1949566A1 DE19691949566 DE1949566A DE1949566A1 DE 1949566 A1 DE1949566 A1 DE 1949566A1 DE 19691949566 DE19691949566 DE 19691949566 DE 1949566 A DE1949566 A DE 1949566A DE 1949566 A1 DE1949566 A1 DE 1949566A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit boards
- bath
- holes
- walls
- conductor tracks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000004020 conductor Substances 0.000 claims abstract description 24
- 239000007788 liquid Substances 0.000 claims abstract description 11
- 229910052802 copper Inorganic materials 0.000 claims description 22
- 239000010949 copper Substances 0.000 claims description 22
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 21
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 14
- 238000009713 electroplating Methods 0.000 claims description 14
- 229910052709 silver Inorganic materials 0.000 claims description 13
- 239000004332 silver Substances 0.000 claims description 13
- 230000001681 protective effect Effects 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 7
- 239000004922 lacquer Substances 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 239000002966 varnish Substances 0.000 claims description 5
- 238000005246 galvanizing Methods 0.000 claims description 3
- 238000007654 immersion Methods 0.000 claims description 3
- 238000007639 printing Methods 0.000 claims description 3
- 238000007650 screen-printing Methods 0.000 claims description 2
- 238000009736 wetting Methods 0.000 claims description 2
- 239000002244 precipitate Substances 0.000 claims 1
- 238000007747 plating Methods 0.000 abstract description 6
- 238000005253 cladding Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 4
- 101100165177 Caenorhabditis elegans bath-15 gene Proteins 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000004870 electrical engineering Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
- H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09981—Metallised walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
- "Verfahren zum Durchmetallisieren von gedruckten Schaltungsplatten" Die Erfindung be-Ur:ifft ein Verfahren zum Metallisieren von Kopferschichten auf Wandungen von Durchgangslöchern, die in doppelseitig kaschierten Schaltungsplatten an den Stellen vorgesehen sind, an denen sich die Leiterbahnen der gedruckten Schaltungsplatten gegenüberliegen.
- In der Elektrotechnik werden häufig doppelseitig bedruckte Schlatungsplatten benötigt, bei denen zusätzliche Verbindungen von Leiterbahnen einer Seite zu Leiterbahnen der anderen Seite erforderlich sind. ltiersu ist es bekannt, die Leiter bahnen so anzuordnen, daß die gewünschten Verbindungen an gegenüberliegenden Stellen der Leiterbahnen, durch Durchgangs löcher, die in den Schaltungsplatten vorgesehen sind, vorgenommen werden können. Durch diese Durchgangslöcher können Drähte durchgesteckt werden, die auf beiden Seiten der Schaltungsplatte mit den Leiterbahnen verlötbar sind. Dieses Verfahren hat aber zu keinen befriedigenden Ergebnis geführt, da das Verlöten derartiger Drähte selbst bei Schaltungsplatten mit relativ breiten Leitungsbahnen mit einigen Schwierigkeiten verbunden ist.
- Es ist auch bekannt, die gewünschten Verbindungen der Leitungsbahnen in einem Galvanisierungsprozeß herzustellen. Hierbei wird auf die Wandungen der Durchgangslächer eine Kupferschicht Aufgalvanisiert, weiche die Leitungsbahnen der beiden Seiten dauerhaft miteinander verbindet. Die Schwierigkeit ist jedoch das Aufgalvanisieren der ersten Kupferschicht auf die Lochwandungen, da die doppelseitg kaschierten Schaltungsplatten aus Isolierstoff bestehen Ein bekanntes Verfahren benutzt hierfür einen reinen chemischen Prozeß, bei aem eine dünne Kupferschicht auf die Lochwandungen abgeschieden wird. Änschließend wird diese Kupferschicht in einem elektrochemischen Galvanisierungeprozeß auf die gewünschte Dicke erhöht. Dieses Verfahren ist aber sehr aufwendig und teuer, da es relativ viel Verfahrensschritte, insbesondere für das Abscheiden der ersten Kupferschicht auf die Lochwände oenötigt.
- Die Erfindung vermeidet die geschilderten Nachteile und ist gekennzeichnet durch folgende Verfahrensschritte: a) Die Wandungen der in den Schaltungeplatiten vorgesehenen Durchgangslöcher werden mit einer Flüssigkeit aus Leitsilber benetzt, b) die kaschierten Seiten der Schaltungsplatten wer den mit eines Schutzlack überzogen und die Schaltungsplatten in ein Galvanisierungbad getaucht, so daß auf die Lochwandungen eine dünne Kupferschicht aufgalvanisiert wird, c) der Schutzlack und das auf den kaschierten Seiten liegende Leitsilber werden entfernt und das negative Muster der Leitungsbahnen aufgedruckt, d) die Schaltungsplatten werden in ein Galvanisierungsbad getaucht, so daß Kupfer sowohl auf die Lochwandungen als auch auf den späteren Leitungsbahnen aufgalvanisiert wird, e) die Schaltungsplatten werden in ein derartiges Galvanisierungsbad getaucht, daß sich auf den Lochwandungen und den Leitungsbahnen, eine ätzbeständige Schicht niederschlägt, f) der Schutzlack wird entfernt und die darunter liegende Kupferschicht durch Eintauchen in ein Ätzbad abgeätzt.
- Das erfindungsgemäße Verfahren hat den großen Virteil, daß vor dem Aufgalvanisieren der ersten Kupferschicht auf die Lochwandungen nur ein Verfahrensschritt notwendig ist, bei dem durch das Benetzen der Lochwandungen mit einer Leitsilberflüssigkeit die Voraussetzung für das Aufgalvanisieren geschaffen wird.
- Beim anschließenden Galvanisierungsprozeß wird in einem ersten Schritt eine dünne Kupferschicht nur auf die mit Leitsilber benetzten Lovhwandungen aufgalvanisiert, während in einem späteren Verfahrensschritt Kupfer sowohl auf die Lochwandungen als auch auf die kaschierten Seiten der Schaltungsplatten, und zwar auf die Stellen aufgalvanisiert wird, an denen sich bei der fer tigen Schaltungsplatte die Leitungsbahnen befinden.
- Weitere Einzelheiten der Erfindung werden anhand der Zeichung näher erläutert.
- Es zeigen: Fig. 1 das erfindungsgemäße Verfahren in schematischer Form und Fig. 2 einen Ausschnitt einer gedruckten Schltungsplatte Eine mit Durchgangslöchern 6 versehene doppelseitig kaschierte Schaltungsplatte 5 wird in ein Rad 10 getaucht, das eine Flüssigkeit von Leitsilber enthält. Hierbei werden die Wandungen der Durchgangslöcher 6 und auch die kaschierten Seiten der Schaltungsplatte mit der Leitsilberflüssigkeit benetzt. Beim nächsten Verfahrensschritt werden die beiden kaschierten Seiten der Schaltungsplatte 5 mit einem Schutzlack 20 in einer Vorrichtung 11 abgedeckt.
- Anschließend wird diese Schaltungsplatte 5 in ein Galvanisierungsbad 12 getaucht, so daß sich, da die kaschierten Seiten der Schaltungsplatte 5 mit dem Schutzlack 20 überzogen sind, eine Kupferschicht nur auf den mit der Leitsilberflüssigkeit benetzten Wandungen der Durchgangslöcher 6 aufgalvanisiert. Da es sich hierbei um einen bekannten Galvanisierungsprozeß handelt, wird auf die Erläuterung von Einzelheiten verzichtet. Bei diesem Verfahrensschritt wird jedoch nur eine sehr dünne Kupferschicht von einigen µ auf die Wandungen der Durchgangslöcher 6 aufgalvanisiert, die die Grundlage für die nachfolgenden Verfahrensschritte bildet.
- Als nächstes werden der Schutzlack 20 und die auf den kaschierten Seiten liegenden Leitsilberreste durch Eintauchen der Schaltungsplatte 5 in ein entsprechendes Bad 13 enfernt und danach in einer Vorrichtung 14 das negative Kuster der Leitungsbahnen 21 auf beiden Seiten der Schaltungsplatte 5 im Siebdruckverfahren aufgedruckt. Unter negativen Muster wird das Abdecken der üblicherweise abzusätzenden Teile der kaschierten Seiten der Schaltungsplatte 5 verstanden. Für das Aufdrucken des negativen Leitungsbahnmusters wird wieder ein Schutzlack 20 verwendet. Die so bedruckte Schaltungsplatte 5 wird anschließend in ein Galvanisierungsbad 15 getaucht, so daß sich eine Kupferschicht sowohl auf späteren Leitungsbahnen 21 als auch auf den Wandungen der Durchgangslächer 6 aufgalvanisiert.
- Hierbie wird eine feste galvanische Verbindung der Leiterbahnen mit der auf die Wandungen aufgalvanisierten Schicht erzielt.
- Die Galvanisierungszeit wird dabei so gewählt, daß sich auf die Wandungen die erforderliche Schichtdicke aufgalvanisiert.
- Beim nächsten Verfahrensschritt wird die Schaltungsplatte 5 in ein Goldbad 16 getaucht, so daß die Leiterbahnen 21 und die aufgalvanisierte Schicht in den Durchgangslöchern 6 mit einer Goldschicht überzogen werden. Danahc wird die Schaltungsplatte 5 in ein Bad 17 getaucht und der Schutzlack 20 entfernt. Beim letzten Verfahrens schritt wird die Lochplatte 5 in ein Ätzbad 18 getaucht, so daß die nicht mit Gold überzogene Kupferkaschierung abgeätzt wird.
- Fig. 2 zeigt einen Ausschnitt einer gedruckten Schaltungsplatte 5, bei. der Leitungsbahnen 21, die auf beiden Seiten der Schaltungsplatte angeordnet sind, durch ein Rohr 22 miteinander verbunden sind. Das Rohr 22 wurde mit dem erfindungsgemäßen Verfahren in das Durchgangsloch 6 eingalvanisiert.
- Zur wirtschaftlichen Durchführung des erfindungsgemäßen Verfahrens ist es vorteilhaft, doppelseitig kaschierte Schaltungsplatten zu verwenden, deren Schichten etwa 10 µ stark sind.
- Hierdurch ergeben sich für den Ätzvorgang der am Schluß des Verfahrens liegt, günstige Ätzzeite. Zur Erhöhunf der Haftung der aufgalvanisierten Kupfer- und Goldschicht auf die Lochwandungen bzw. auf die Leitungsbahnen, können die Schaltungsplatten 5 vor dem jeweiligen Verfahrensschritt eine kurze Zeit in ein Ätzbad getaucht werden, damit die Kupferoberfläche aufgeraut wird.
- Das erfindungsgemäße Verfahren kann sowohl zur Fließbandfertigung, als auch zur Einzelertigung verwendet werden.
- Bei Einzelfertigung kann das Benetzen der Wandungen der Durchgangslächer zweckmäßigerweise dann durch Überwischen der kaschierten Seiten mit der Leitsilberflüssigkeit erfolgen, da hierbie die Leitsilberflüssigkeit in die Durchgangslöcher gedrückt wird.
Claims (6)
1.) Verfahren zum Metallisieren von Kupferschichten auf Wandungen
von Durchgangslöchern, die in doppelseitig kaschierten Schaltungsplatten an den
Stellen vorgesehen sind, an denen sich die Leiterbahnen der gedruckten Schaltungsplatten
gegenüberliegenden, g e k e n n z e i c hn e t durch folgende Verfahrensschritte:
a) Die Wandungen der in den Schaltungsplatten (5) vorgesehenen Durchgangslöcher
(6) werden mit einer Flüssigkeit aus Leitsilber benetzt, b) die kaschierten Seiten
der Schaltungsplatte (5) werden mit einen Schutzlack (2o) überzogen und die Schaltungsplatten
(5) in eine Galvanisierungsbad (12) getaucht, so daß auf die Lochwandungen eine
dünne Kupferschicht aufgalvanisiert wird.
c) der Schutzlack (20) und das auf den kaschierten Seiten liegende
Leitsilber werden entfernt und das negative Muster der Leitungsbahnen (21) aufgedruckt,
d) die Schaltungsplatten (5) werden in ein Galvanisierungs bad (15) getaucht, so
daß Kupfer sowohl auf die Lochwandungen als auch auf den späteren Leitungsbahnen
(21) aufgalvanisiert wird, e) die Schaltungsplatten (5) werden in derartiges Galvanisierungsbad
(16) getaucht, daß sich auf den Lochwandungen une den Leitungsbahnen (21) eine ätzbeständige
Schicht niederschlägt.
f) der Schutzlack wird entfernt und die darunter liegende Kupferschicht
durch Eintauchen in ein Ätzbad (18) abgeätzt.
2. Verfahren nach anspruch 1, dadurch g e k e n n z e i c hn e t,
daß das Benetzen der Lochwandungen durch Durchdrücken
der Leitsilberflüssigkeit
durch die Durch gangslöcher (6) erfolgt.
3. Verfahren nach Anspruch 1 oder 2, dadurch g ek e n n z e i c h
n e t, daß das Durchdrücken der Leitsilberflüssigkeit durch Eintauchen in ein Bad
(10) erfolgt.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch g e k e n n
z e i c h n e t, daß das Aufdrucken des negativen Leitungsbahnmusters mittels Siebdruckverfahren
erfolgt
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch g e k e n n z e i
c -h n e t, daß die Schaltungsplatten (5) vor dem Aufdrucken des Leitungsbahnmusters
und vor dem Aufgalvanisieren der ätzbeständigen Schicht eine kurze Zeit in ein Ätzbad
zur Aufrauhung der Kupferoberfläche getaucht werden.
6. Verfahren nach einem der Vorhergehenden Ansprüche, dadurch g e
k e n n z e i c h n e t, daß zum Aufgalvanisieren der ätzbeständigen Schicht ein
Goldbad (16) verwendet wird.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19691949566 DE1949566A1 (de) | 1969-10-01 | 1969-10-01 | Verfahren zum Durchmetallisieren von gedruckten Schaltungsplatten |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19691949566 DE1949566A1 (de) | 1969-10-01 | 1969-10-01 | Verfahren zum Durchmetallisieren von gedruckten Schaltungsplatten |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1949566A1 true DE1949566A1 (de) | 1971-04-08 |
Family
ID=5747068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19691949566 Pending DE1949566A1 (de) | 1969-10-01 | 1969-10-01 | Verfahren zum Durchmetallisieren von gedruckten Schaltungsplatten |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE1949566A1 (de) |
-
1969
- 1969-10-01 DE DE19691949566 patent/DE1949566A1/de active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2856954C2 (de) | ||
| DE1078197B (de) | Gedruckte Schaltung | |
| CH652268A5 (de) | Verfahren zur herstellung von gegen hitzeschockeinwirkung widerstandsfaehigen gedruckten schaltungen. | |
| DE1446214A1 (de) | Verfahren zum Aufbringen von metallischen UEberzuegen auf Dielektrika | |
| DE69730288T2 (de) | Vorrichtung zur Herstellung von Leiterplatten mit galvanisierten Widerständen | |
| DE2251829A1 (de) | Verfahren zur herstellung metallisierter platten | |
| DE3137279C2 (de) | Verfahren zur Herstellung von Mehrlagen-Leiterplatten sowie nach dem Verfahren hergestellte mehrlagige Leiterplatte | |
| DE1496984C3 (de) | Verfahren zum Herstellen gedruckter Schaltungen mit galvanisch erzeugten Leiterbahnen nach der Aufbaumethode | |
| DE69023816T2 (de) | Verfahren zur Herstellung gedruckter Schaltungsplatten. | |
| DE1949566A1 (de) | Verfahren zum Durchmetallisieren von gedruckten Schaltungsplatten | |
| DE2838982B2 (de) | Verfahren zum Herstellen von Mehrebenen-Leiterplatten | |
| DE1206976B (de) | Verfahren zum Herstellen gedruckter Schaltungen nach der Aufbaumethode | |
| DE2410008A1 (de) | Verfahren zur herstellung von widerstands-netzwerken | |
| DE2014138C3 (de) | Verfahren zur Herstellung von gedruckten Leiterplatten | |
| EP0370133A1 (de) | Verfahren zur Herstellung von Leiterplatten | |
| EP0530564A1 (de) | Verfahren zur Herstellung von Leiterplatten | |
| CH658157A5 (de) | Verfahren zum herstellen von leiterplatten mit mindestens zwei leiterzugebenen. | |
| DE1811377A1 (de) | Verfahren zur Herstellung gedruckter Leiterplatten | |
| DE2809013C2 (de) | Verfahren zum Herstellen einer mit Bauelementen bestückten gedruckten Schaltungsplatte | |
| DE3525342A1 (de) | Plattierungsverfahren fuer ein verdrahtungssubstrat mit durchgangsloechern | |
| DE2109576C3 (de) | Verfahren zur Herstellung gedruckter Schaltungen | |
| DE2202077A1 (de) | Verfahren zur Herstellung von Mehrlagenleiterplatten | |
| DE2209178A1 (de) | Verfahren zur herstellung von leiterplatten mit galvanisch verzinnten loetaugen und lochwandungen | |
| DE2161829A1 (de) | Verfahren zur Herstellung einer gedruckten Schaltungsplatte | |
| DE3114061C2 (de) | Verfahren zur Herstellung von durchkontaktierten gedruckten Schaltungen |