[go: up one dir, main page]

DE1814029A1 - Verfahren zur Herstellung von Halbleiterbauelementen - Google Patents

Verfahren zur Herstellung von Halbleiterbauelementen

Info

Publication number
DE1814029A1
DE1814029A1 DE19681814029 DE1814029A DE1814029A1 DE 1814029 A1 DE1814029 A1 DE 1814029A1 DE 19681814029 DE19681814029 DE 19681814029 DE 1814029 A DE1814029 A DE 1814029A DE 1814029 A1 DE1814029 A1 DE 1814029A1
Authority
DE
Germany
Prior art keywords
layer
mask layer
semiconductor substrate
semiconductor components
monocrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19681814029
Other languages
English (en)
Other versions
DE1814029C3 (de
DE1814029B2 (de
Inventor
Isamu Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE1814029A1 publication Critical patent/DE1814029A1/de
Publication of DE1814029B2 publication Critical patent/DE1814029B2/de
Application granted granted Critical
Publication of DE1814029C3 publication Critical patent/DE1814029C3/de
Expired legal-status Critical Current

Links

Classifications

    • H10P14/2905
    • H10P14/271
    • H10P14/3411
    • H10P95/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/043Dual dielectric
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/051Etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/10Lift-off masking
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/122Polycrystalline
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/969Simultaneous formation of monocrystalline and polycrystalline regions

Description

Patentanwälte 1 Q -\ 4029
DIpL-Ing.Lf i!-W8ber
München 2, Rosjnial 7
Tel. 261989
SONY CORPORATION . . · -
(SONY KABUSHIKIKAISHA)
Tokio - Japan
Die Erfindung bezieht sich auf ein Verfahren zur Her- ' stellung von Halbleiterbauelementen und insbesondere auf ein Verfahren zur selektiven Ausbildung von Keimstellen für die Polykristallbildung auf einem Halbleitersubstrat.
Bislang sind verschiedene Methoden zur selektiven Ausbildung von polykristallinen Bereichen und einkristallinen Bereichen auf einem einkristallinen Halbleitersubstrat durch Aufdampfen bekannt geworden. Diese Methoden kommen in Anwendung, wenn die polykristallinen Bereiche als Bahnen für die Störstoffdiffusion oder zu Isolierzwecken dienen sollen.
Zur wahlweisen- Ausbildung der polykristallinen Bereiche und der einkristall inen Bereiche auf einem einkristallinen Halbleitersu betrat werden zunächst auf dem Halbleitersubstrat selektiv an denjenigen Flächenteilen, an denen hernach die polykristallinen Bereiche entstehen sollen, Keimstellen vorgesehen, und hierauf wird aei
auf
909833/ 1353
auf dem Substrat durch Aufdampfen eine Halbleiterschicht abgelagert. Hierbei entstehen unmittelbar auf dem einkristallinen Halbleitersubstrat einkristalline Halbleiterschichten und auf den Keimstellen werden polykristalline Halbleiterschichten gebildet, so daß die Halbleiter-Aufdampfschicht aus einkristallinen und polykristallinen Bereichen besteht.
Die Keimstellen können durch selektive Ablagerung eines Oxyds wie beispielsweise Siliciumdioxyd oder durch Abscheidung von Siliciumnitrid und dergleichen oder von Natriumchlorid, Silicium, Kohlenstoff, Germanium und dergleichen, ferner durch Aufrauhen der Substratoberfläche an den hierfür vorgesehenen Stellen mit Hilfe eines Sandstrahls oder durch Ankratzen zum Hervorrufen von Störungen in der Regelmäßigkeit des Gitteraufbau3 in dem Substrat oder auch durch selektives Einlegieren eines Fremdstoffes wie beispielsweise etwa Aluminium, Indium, Gallium, Antimon, Phosphor, Arsen oder eines ähnlichen Metalls gebildet werden.
Je nachJaem im einzelnen vorgesehenen Verwendungszweck kann es mitunter jedoch erwünscht sein, daß die Keimstellen ein leichtes Hindurchtreten des Fremdstoffes gestatten. Hierbei hat sich gezeigt, daß im Fall eines Silicium- oder GermaniumSubstrats für das PoIykristallwachstum sowie für den vorbezeichneten Zweck eine Aufdampfschicht aus dem gleichen Material gut geeignet ist. Da in diesem Fall also die Keimstellen und das einkristalline Halbleitersubstrat aus dem gleichen Material bestehen, nämlich aus Silicium beziehungsweise aus Germanium, ist es nun jedoch nicht mehr möglich, die erfolgte Ausbildung der Keimstellen an den vorbestimmten Stellen des Substrats auf optischem oder visuellen Wege festzustellen. Auch wenn man eine Keimstellenschicht, beispielsweise also eine Silicium- oder Germaniumschicht, auf die Gesamtoberfläche eines Halbleitersubstrats aufdampft und sodann selektiv abätzt, um die Keimstellen in dieser Weise nur auf vorbestimmten Fläohenbereichen des Substrats zu belassen, so kann auf optischem Wege nicht mehr festgestellt werden, ob eine selektive KeimStellenausbildung gemäß einem vorbestimmten Schema ausnahmslos erreicht werden konnte, da sich ja das einkristalline Halbleitersubstrat und das Keimstellenmaterial stofflich
909833/ 1353
lioh nicht untereohtiden. Läßt man hierbei den itivorgang etwa· länger andauern, um eioherzustellen, daß die Keimetellenschioht an den nicht su beeohiohtenden Stellen auch tatsächlich restlos entfernt wird, so kann es leioht zu einer zu starken Abätzung kommen, so daß die Substratoberflache dann uneben wird· Wird nun auf das Halb leiter substrat eine Halblei tereohioht aufgedampft, so wird diese JLufdampfsohioht unvermeidlioherweise uneben, was beispielsweise bei der Herstellung einer integrierten Schaltung die Schwierigkeit aufwirft, daß eine Beschaltung in einer ebenen Fläohe nioht möglich ist.
Die Erfindung beruht in der Schaffung eines Verfahrens
sur selektiven Ausbildung von Keimstellen für die Polykristallbil- f
dung auf eines Halbleitersubstrat, wobei dieses Verfahren von den bei den nach den Stand der Technik bekannten Verfahren in Erscheinung tretenden Mängeln frei ist und die Gewähr bietet, daß die Keim- -stellen auf dem Halbleitersubstrat nur an den hierfür vorgesehenen Fläohenbereiohen gebildet werden.
Demgemäß hat die Erfindung unter anderem die Schaffung eines Verfahrene zur Ausbildung von Keimstellen auf der Oberfläche eines Halbleitersubstrate an ausgewählten Pläohenbereichen zur Aufgabe.
Weiterhin hat die^ Erfindung zur Aufgabe, ein Verfahren zur Herstellung von Halbleiterbauelementen zu sohaffen, bei dem auf einem Halbleitersubstrat eine aus polykristallinen Bereichen und f
aus einkristallinen Bereiohen bestehende Aufdampfsohioht ausgebildet wird.
Darüber hinaus hat die Erfindung auoh nooh zur Aufgabe, ein Verfahren zur Herstellung von Halbleiterbauelementen zu schaffen, bei dem auf einem Halbleitersubstrat in exakter Anordnung an vorbestimmten Fläohenbereiohen Keimstellen ausgebildet werden und bei dem an diese Keimstellen angrenzende polykristalline Bereiche gleichzeitig mit einkristallinen Bereiohen im Rahmen eines Aufdampfvorgangs gebildet werden.
Weitere Ziele, Merkmale und Vorteile der Erfindung ergeben sioh aus dem Zusammenhang der nachfolgenden Beschreibung in Verbindung
909833/ 1353
18U029
- 4 bindung mit den beigegebenen Zeichnungen. In den Zeichnungen zeigern
Figuren IA bis II Querschnitteansiohten in einem stark vergrößerten Maßstab, in denen b.eiepielartig eine Folge von Verfahrenssohritten veranschaulicht ist, wie sie im Rahmen der Erfindung für die Ausbildung von Kelmetellen auf einem Halbleitersubstrat in Betracht kommen.
Zunächst wird ein einkristallines Halbleitersubstrat, beispielsweise ein einkristallines Siliciumsubstrat 1, in der Weise hergerichtet, wie dies in Figur IA gezeigt ist. Eine Oberfläche la des einkristallinen Siliciumsubstrata 1 wird durch Dampfätzung oder mit ähnlichen Hilfsmitteln poliert, so daß eine spiegelglatte Fläche entsteht. Die Fläohe la wird hierauf in ihrer Gesamtheit, wie In Figur IB gezeigt, mit einer als Ätzmaske dienenden Schicht 2 überzogen, die bei der Anwendung eines Ätzmittels zur anschließenden Auebildung von Keimstellen von diesem nicht angegriffen wird und die das Substrat 1 vor der Einwirkung des Ätzmittels schützt. Di· als Maske dienende Schicht 2 kann duroh Aufdampfen oder, thermisohe Zersetzung von Silioiumoxyd, Siliciumnitrid und dergleichen oder duroh Oxydation des Substrate gebildet werden, wobei eioh die Stärk· der Masken schicht dann- auf annähernd 6000 Xngströmeinheiten belauft.
Die Maskenschicht 2 wird dann nach einem der üblichen Photoätzverfahren selektiv entfernt, so daß sich in dieser Schicht Fenster 2a bilden, die jene Flächenteile der Substratfläche la freigeben, auf denen hernach die Keimstellen ausgebildet werden sollen, wie dies auch aus der Darstellung der Figur IC zu entnehmen ist. Falle die Maskenschicht 2 aus Siliciumoxyd besteht, kann es sich bei dem Ätzmittel um eine Lösung handeln, die sich aus Flußsäure (50prozentige Lösung) und Ammoniumfluorid (lOOprozentige Lösung) im Volumverhältnis 15 zu 100 zusammensetzt.
Naoh dem selektiven Entfernen der Maskenschicht 2 wird in diesem Fall im Vakuum Silicium zu einer Schichtstärke von 50 bis 2000 Äigströmeinheiten auf eine Fläche aufgedampft, die zumindest euch die durch die Fenster 2a der Maskenschicht 2 freigelegten Fläohenteile der Substratfläohe la einbegreift, so daß eine Schicht 3
entsteht
909833/ 1353
entsteht, die als Keimstellenmaterial für die Polykristallbildung dienen soll, wie dies in Uigur ID gezeigt wird.
Hiernach wird die aufgedampfte Schicht 3 in ihrer Gesamtfläche in der in Figur IE dargestellten Weise mit einer zweiten, als Ätzmaske dienenden Sohioht 21 ähnlich der unter Bezugnahme auf Figur IB beschriebenen Schicht 2 überzogen, die durch ein beim darauffolgenden Abätzen der Schicht 3 benutztes Ätzmittel nicht angegriffen wird.
Im Anschluß hieran wird die Maskenschicht 2' selektiv abgeätzt, so daß nur die über der aufgedampften Schicht 3 liegenden Flächenteile übrigbleiben, auf denen hernach die Keimstellen ausgebildet werden sollen, wie aus der Darstellung der Figur IF zu ent- " nehmen.ist. Die im Verfahrensschritt der Figur IC fertig ausgebildete Maskenschicht 2 kann nun in dieser Form nutzbar gemacht werden.
Die Maskenschicht 2' ist also nun entfernt und die jetzt unmittelbar freiliegenden Teile der aufgedampften Schicht 3 werden hierauf abgeätzt, wie dies in Figur IG dargestellt ist. Falls die aufgedampfte Schicht 3 aus Silicium besteht, kommt hierbei als Ätzmittel eine Lösung in Betracht, die sich aus Flußsäure (50prozentige Lösung von HF) und Salpetersäure (70prozentige Lösung von HNO,) im Yolumverhältnis 1 zu 6 zusammensetzt.
Wie in Figur IH gezeigt ist, werden sodann die Maskenschichten 2 und 2' durch Abätzen entfernt. Falls die Schichten 2 und 2' aus Siliciumoxyd bestehen, kann hierbei Flußsäure als Ätzmittel benutzt werden. Damit sind also nun die Keimstellen 3 selektiv in einer vorbestimmten Anordnung auf die Fläche la des Halbleitersubstrats 1 aufgebracht.
Schließlich wird ein Material wie beispielsweise Silicium über die gesamte Oberfläche la des Halbleitersubstrate 1, auf der jetzt also auch die Keimstellen 3 ausgebildet sind, auf dieses aufgedampft, wobei unmittelbar auf der Fläche la des Substrats 1 eine einkristalline Halbleiterschicht 4A entsteht, während sich auf den Keimstellen 3 polykristalline Bereiohe 4B bilden, so daß man insgesamt eine Halbleiterschicht 4 erhält, die aus einkristallinen und polykristallinen Bereichen besteht, wie sie in Figur II wiedergegeben
909833/ 1353
ben sind.
Der Grund dafür, daß die Keimstellenschicht 3 im Verfahrenssohritt der Figur ID zu einer Stärke in dem Bereich von 50 bis 2000 Ängströmeinheiten ausgebildet wird, ist darin zu erblicken, daß nach der selektiven Ausbildung der Maskenschicht 21 gemäß dem Verfahrensschritt der Figur IF die Maskenschicht 2' und die unterhalb von Teilen der Keimstellenschicht 3 liegende Schicht 2 auf optischem Wege schwer voneinander zu unterscheiden sind, falls die Stärke der Schicht 2' weniger als 50Ängströmeinheiten beträgt.
Im Rahmen der Erfindung läßt sich bei dem Verfahrensschritt der Figur IC die selektive Anordnung der Maskenschicht 2 auf dem Substrat 1 an vorbestimmten Stellen auf optischem Wege kontrollieren, da die Maskenschicht 2 und das Substrat 1 aus unterschiedlichen Materialien bestehen. Auch bei dem Verfahrensschritt der Figur IF kann man sich in ähnlicher Weise auf optischem Wege der selektiven Ausbildung der Maskenschicht 21 vergewissern, da sich die Maskenschicht 2' und die Keimstellenschicht 3 stofflich voneinander unterscheiden.
Da im übrigen die Keimstellenschicht 3 nur im Bereich der Fenster 2a der Maskenschicht 2 unmittelbar auf der Fläche la des Substrats 1 abgelagert wird, läßt sich eine Anordnung der Schicht auf dem Substrat 1 vorsehen, bei der diese ausnahmslos nur auf vorbestimmte Flächenbereiche aufgebracht ist.
Wie aus der obigen Beschreibung hervorgeht, wird durch die Erfindung die Möglichkeit geschaffen, die Keimstellen genau an den hierfür vorgesehenen Stellenbereichen gemäß einem vorbestimmten Anordnungsschema auf das Halbleitersubstrat 1 aufzubringen, und zwar auch dann, wenn es sich bei dem Keimstellenmaterial und bei dem Substrat 1 um den gleichen Stoff handelt.
Wenngleich bei der Beschreibung der Erfindung davon ausgegangen wurde, daß das Substrat 1 aus Silicium bestehe und die Siliciumschicht 3 auf dieses aufgedampft werde, so versteht es sich aber von selbst, daß gleichwertige Resultate auch ersielt werden können, wenn entsprechend den durch die Erfindung vermittelten Lehren verfahren wird für den Fall, daß die Keimstellenschicht 3 aus
einem
909833/ 1353
einem Material besteht, das dem des einkristallinen Silicium-Halbleitersubstrata in optischer und chemischer Hinsicht gleicht, oder aber für den Fall, daß das Halbleitersubstrat beispielsweise aus Germanium besteht und die Keimstellensohioht 3 durch Aufdampfen eines
Stoffes auf das Substrat gebildet wird, bei dem es sich um das gleiche Material wie bei dem Substrat handelt, also ebenfalls um Germanium. Ein geeignetes Ätzmittel für die aus Germanium bestehende
Keimstellensohicht 3 wäre in diesem Fall Hatriumhypoohlorit.
Es liegt daher auf der Hand, daß zahlreiche Modifikationen und Abänderungen möglioh sind, die gleichfalls in den Rahmen der Erfindung fallen.
Patentansp rüohe
909 83 3/1353

Claims (1)

  1. Patentansprüche
    1. Verfahren zur Herstellung von Halbleiterbauelementen, dadurch gekennzeichnet, daß als Verfahrenseohritte die Ausbildung einer ersten Maskensohicht (2) auf einem einkristallinen Halbleitersubstrat (l) an ausgewählten Stellen unter Aussparung vorbestimmten unbedeokt bleibender Flächenteile (2a), die Ausbildung einer Keimstellensohicht (3) über einem zumindest die vorbestimmten Flächenteile (2a) einbegreifenden Fläohenbereich, die Ausbildung edner zweiten Maskenschicht (2·) auf den über den vorbestimmten, nicht von der ersten Maskensohicht (2) bedeckten Flächenteilen (2a) liegenden Teilen der Keimstellensohicht (3), das selektive Entfernen der Keimstellenschicht (3) duroh Abätzen der nicht von der zweiten Maskenschicht (21) bedeokten Flächenbereiohe und das Entfernen der ersten Maskenschicht (2) und der zweiten Maskensohioht (2') durch Abätzen zum Freilegen der Keimstellen auf dem einkristallinen Halbleitersubstrat (l) vorgesehen sind, wobei die erste Maskensohicht (2) und die zweite Maskenschioht (21) bei dem ersten dieeer Ätzvorgänge nichjb angegriffen werden.
    2. Verfahren zur Herstellung von Halbleiterbauelementen nach Anspruch 1, dadurch gekennzeichnet, daß als Verfahreneschritt die Ausbildung einer aus polykristallinen, an die Keimstellen angrenzenden Bereichen (4B) und aus einkristallinen, an das einkristalline Halbleitersubstrat (l) angrenzenden Bereichen (4A) bestehenden Schicht (4) duroh Aufdampfen vorgesehen ist.
    3. Verfahren zur Herstellung von Halbleiterbauelementen nach einem der \ Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Keimstellen-
    BChicht (3) durch Aufdampfen gebildet wird.
    4· Verfahren zur Herstellung von Halbleiterbauelementen nach Anspruch 3» dadurch gekennzeichnet, daß das einkristalline Halbleitersubstrat (l) und die Keimetelleneohioht (3) aus Silicium bestehen.
    5. Verfahren eur Herstellung von Halbleiterbauelementen nach Anspruch 4, dadurch gekennzeichnet, daß di· erste Maekenschicht (2) und die zweit« Maskenechicht (2*) aus Siliciumoxyd bestehen.
    6. Verfahren zur Herstellung von Halbleiterbauelementen nach Anspruch 3» dadurch gekennzeichnet, daß das einkristalline Halbleitersubstrat (l) und die KeimrUllensohioht (3) aus Germanium bestehen.
    909833/1353
DE1814029A 1967-12-12 1968-12-11 Verfahren zur Erzeugung einkristalliner und polykristalliner Halbleiterbereiche auf einem inkristallinen Halbleitersubstrat für die Herstellung von Halbleiterbauelementen Expired DE1814029C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7996167 1967-12-12

Publications (3)

Publication Number Publication Date
DE1814029A1 true DE1814029A1 (de) 1969-08-14
DE1814029B2 DE1814029B2 (de) 1978-02-09
DE1814029C3 DE1814029C3 (de) 1979-08-23

Family

ID=13704886

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1814029A Expired DE1814029C3 (de) 1967-12-12 1968-12-11 Verfahren zur Erzeugung einkristalliner und polykristalliner Halbleiterbereiche auf einem inkristallinen Halbleitersubstrat für die Herstellung von Halbleiterbauelementen

Country Status (10)

Country Link
US (1) US3692574A (de)
AT (1) AT283448B (de)
BE (1) BE725244A (de)
CH (1) CH486774A (de)
DE (1) DE1814029C3 (de)
FR (1) FR1593881A (de)
GB (1) GB1246294A (de)
NL (1) NL140101B (de)
NO (1) NO123439B (de)
SE (1) SE354382B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4396933A (en) * 1971-06-18 1983-08-02 International Business Machines Corporation Dielectrically isolated semiconductor devices
US3928092A (en) * 1974-08-28 1975-12-23 Bell Telephone Labor Inc Simultaneous molecular beam deposition of monocrystalline and polycrystalline III(a)-V(a) compounds to produce semiconductor devices
US4022928A (en) * 1975-05-22 1977-05-10 Piwcyzk Bernhard P Vacuum deposition methods and masking structure
GB1520925A (en) * 1975-10-06 1978-08-09 Mullard Ltd Semiconductor device manufacture
DE2967388D1 (en) * 1978-09-20 1985-03-28 Fujitsu Ltd Semiconductor memory device and process for fabricating the device
FR2525389A1 (fr) * 1982-04-14 1983-10-21 Commissariat Energie Atomique Procede de positionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre
US4477308A (en) * 1982-09-30 1984-10-16 At&T Bell Laboratories Heteroepitaxy of multiconstituent material by means of a _template layer
GB2228617A (en) * 1989-02-27 1990-08-29 Philips Electronic Associated A method of manufacturing a semiconductor device having a mesa structure
US5256594A (en) * 1989-06-16 1993-10-26 Intel Corporation Masking technique for depositing gallium arsenide on silicon
KR100186886B1 (ko) * 1993-05-26 1999-04-15 야마자끼 승페이 반도체장치 제작방법
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US6090646A (en) 1993-05-26 2000-07-18 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device

Also Published As

Publication number Publication date
FR1593881A (de) 1970-06-01
NO123439B (de) 1971-11-15
US3692574A (en) 1972-09-19
SE354382B (de) 1973-03-05
AT283448B (de) 1970-08-10
DE1814029C3 (de) 1979-08-23
DE1814029B2 (de) 1978-02-09
CH486774A (de) 1970-02-28
NL140101B (nl) 1973-10-15
GB1246294A (en) 1971-09-15
NL6817602A (de) 1969-06-16
BE725244A (de) 1969-05-16

Similar Documents

Publication Publication Date Title
DE822714C (de) Verfahren zur Herstellung eines die Reflexion vermindernden Films auf der Oberflaeche eines Glasgegenstandes
DE69023289T2 (de) Verfahren zur Vorbereitung eines Substrats für die Herstellung von Halbleiterbauelementen.
DE1814029A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE3204602C2 (de)
DE1614999B2 (de) Verfahren zum herstellen einer maskierungsschicht aus dielektrischem material
DE10051890A1 (de) Halbleiterwaferteilungsverfahren
DE112009001477T5 (de) Kostengünstige Substrate mit Hochwiderstands-Eigenschaften und Verfahren zum Herstellen derselben
DE2164838C3 (de) Verfahren zum Aufbringen von planaren Schichten
DE4132105A1 (de) Struktur und verfahren zu ihrer herstellung
DE10007179B4 (de) Verfahren und Vorrichtung zum Dotieren einer Schmelze mit einem Dotierstoff
DE3604368A1 (de) Verfahren zur herstellung eines duennfilm-transistors
DE69022637T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes auf welchem eine isolierende Shicht eine gleichmässige Dicke hat.
EP2126967A2 (de) Ätzlösung und ätzverfahren
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
EP0001038B1 (de) Herstellung einer Siliciummaske und ihre Verwendung
DE69712955T2 (de) Verfahren zum Detektieren von Kristalldefekten in Silizium-Einkristallsubstraten
DE2239687C3 (de) Verfahren zum Ätzen eines mehrschichtigen Halbleiterkörpers mit einem flüssigen Ätzmittel
EP0022280A1 (de) Verfahren zum Ätzen von Silizium-Substraten
DE112019005268T5 (de) Verfahren zur herstellung eines lasermarkierten siliziumwafers und lasermarkierter siliziumwafer
DE102011102594A1 (de) Strukturierter Monokristall
DE69217838T2 (de) Herstellungsverfahren für eine Halbleitervorrichtung mit durch eine Aluminiumverbindung seitlich voneinander isolierten Aluminiumspuren
DE2654946C2 (de)
DE4232821A1 (de) Feinstrukturiertes halbleiterbauelement und verfahren zu dessen herstellung
DE102006007431A1 (de) Durch Halbleitersilizium-Verfahrenstechnik gebildeter Probenträger
DE2358864A1 (de) Lichtabdeckelement mit niedrigem reflexionsvermoegen und in gewuenschter form des lichtabdeckteils sowie verfahren zu seiner erzeugung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee