DE1802849A1 - Verfahren zur Herstellung von monolithischen Schaltungen - Google Patents
Verfahren zur Herstellung von monolithischen SchaltungenInfo
- Publication number
- DE1802849A1 DE1802849A1 DE19681802849 DE1802849A DE1802849A1 DE 1802849 A1 DE1802849 A1 DE 1802849A1 DE 19681802849 DE19681802849 DE 19681802849 DE 1802849 A DE1802849 A DE 1802849A DE 1802849 A1 DE1802849 A1 DE 1802849A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- layer
- diffusion
- silicon
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/40—Crystalline structures
- H10D62/405—Orientations of crystalline planes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
-
- H10W15/00—
-
- H10W15/01—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/037—Diffusion-deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/049—Equivalence and options
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/115—Orientation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/91—Controlling charging state at semiconductor-insulator interface
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/973—Substrate orientation
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung von integrierten monolithischen
Halbleiters chaltungen mit Hilfe eines Silizium-Substrats, auf
welches eine dotierte Epitaxieschicht zur Aufnahme der Halbleiterbauelemente aufgewachsen wird, welche mit Dotierungszonen gleicher (Emitterdiffusion)
und entgegengesetzter (Basisdiffusion) Leitfähigkeit versehen wird.
Monokristallines Halbleitermaterial kann in verschiedenen kristallographischen
Richtungen hergestellt werden. Silizium z. B. wurde in mehreren kristallographischen Richtungen gezüchtet, um Monokristalle herzustellen,
welche praktisch frei von Versetzungen sind. In dem Artikel "Growth of Silicon Crystals Free From Dislocation" von William C. Dash in
Journal of Applied Physics, Seiten 459 bis 474, Vol. 30, Nr. 4, April 1959 werden Verfahren angegeben zum Züchten von Silizium-Einkristallen
mit unterschiedlichen kristallographischen Richtungen. In diesem Artikel
wird betont, dass die (100)- und die (ill)-Achsen im allge-
90981 8/0775
meinen diejenigen Orientierungen sind, welche verwendet werden können.
Es wird jedoch festgestellt, dass eine (111)-Orientierung gegenüber einer
(100)-Orientierung vorzuziehen ist. Bei der Herstellung von Halbleiterbauelementen
wurde bisher nur die (111)-Orientierung von einkristallinem Silizium
verwendet.
Im allgemeinen wird bei der Herstellung von monolithischen Schaltungen
fe eine Epitaxieschicht über einem einkristallinen Substrat hergestellt. Die
Epitaxieschicht ist in ihrem Wachstum abhängig von den kristallographischen
Eigenschaften des Grundsubstrates. Vor dem Aufwachsen der Epitaxieschicht werden Diffusionszonen häufig in der Substratoberfläche ausgebildet.
Diese Gebiete können z. B. später als Subkollektor für einen anschliessend herzustellenden Transistor dienen. Da sich die kristallographische
Orientierung in der Epitaxieschicht fortsetzt, werden auch die elektrischen
Eigenschaften von Schaltungen in dieser Schicht stark von der Wahl des Grundmaterials beeinflusst. Wie weiter unten ausgeführt wird, zeigt
ein Material, welches in der (111)-Richtung orientiert ist, wesentliche
Nachteile. Insbesondere ist die Störstellenkonzentration in Zwischenschichten
von Silizium und Siliziumdioxid wesentlich kleiner im Falle einer (100)-Orientierung.
Aufgabe der vorliegenden Erfindung ist die Bereitstellung eines mit einer
Epitaxieschicht bedeckten Substrates und eines Verfahrens zur Herstellung
von Halbleiterbauelementen innerhalb dieser Epitaxieschicht, welche kleinere
909818/0775
FI 9-67-110
:i"!!!ll!!lliil||! [!'"S!!! Ii iül!"!:!!1'1
"I1!=" if1! 5 PSIIIJSII'':'; ;«';"" ;ΪΙ"Ι|Ι|Ι|
Abmessungen und insbesondere geringere Kollektor ströme, damit geringe
Leistung, benötigen.
Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass bei Verwendung
eines in der kristallographis chen (100)-Richtung orientierten Halbleiterkörpers
eine Phosphorkonzentration von 2, 5 bis 4, 0 %o zur Herstellung der N-Diffusion verwendet wird.
Weitere Vorteile und Teilaufgaben der Erfindung ergeben sich aus der nachfolgenden
Beschreibung, die anhand eines Ausführungsbeispiels mit Hilfe der nachstehend aufgeführten Zeichnung die Erfindung näher erläutert, und
aus den Patentansprüchen.
Es zeigen:
Fig. 1 den Querschnitt durch einen in Planartechnik aufgebauten
Transistor, "
Fig. 2 einen durch einen PN-Übergang isolierten Transistor innerhalb
eines monolithisch integrierten Schaltkreises,
Fig. 3 und 4 die Dichte der Störstellen an der Grenzfläche Siliziumdioxid Silizium
in Abhängigkeit von der Energie im Leitungs- und
FI 9-67-110
Valenzband,
90981 8/0775
Ί 4 1 ϊ ϊ 1 >
ι ί
!? 1 lit S - 1 1 **ι
I Λ 1 1 1 » 1 ".ΤΙ ■*>
11 11·
-4 -
für verschiedene Kristallographie ehe Orientierungen des
verwendeten Materials,
gelegten Spannung.
tk
Fig. 1 zeigt ein einzelners Halbleiterbauelement. Die Herstellung einer sol- y
chen Vorrichtung beginnt mit einem Substrat 10, welches aus monokristallinem N+-Siliziummaterial besteht. Ein solches Substrat 10 kann z. B. durch
Ziehen eines monokristallinen Stabes aus einer entsprechenden Schmelze
geschehen, welche mit einem Dotierungsmaterial wie Phosphor oder Arsen
versetzt ist, wobei ein Keimkristall verwendet wird, der eine kristallographische Orientierung in der (100)-Richtung aufweist. Der auf diese Weise
gezogene monokristalline Stab besitzt ebenfalls eine (100)-Orientierung. Der Stab wird darauf in dünne Scheiben, sogenannte Wafer, geschnitten,
deren Oberfläche die Orientierung (100) aufweist. Das Substrat 10 wird dann in'einem Gefäss mit der ^ «pitaktie chen Schicht 12 bewachsen. Dieses
Aufwachsen geschieht nach den bekannten Verfahren, wobei ein Material verwendet wird, das mit Dotierungsstoffen versehen ist, welche eine Epitaxieschicht 12 mit N-Leitfähigkeit entstehen lassen. Die epitaktische Schicht 12
ist ebenfalls in der (100)-Richtung orientiert. Da das epitaxielle Wachstum entlang der (100)-Ebene erfolgt, geschieht es im wesentlichen senkrecht zur
Oberfläche des Substrats. Innerhalb der epitaktischen Schicht 12 wird da-
Fi 9-67-110 -909818/0775
* t w t
! rauf die Transistorstruktur durch Basis- und Emitterdiffusionen gebildet,
wodurch die Basiszone 14 und die Emitterzone 16 entstehen. Eine Isolationsschicht
18 bedeckt die Oberfläche des Halbleiterkörpers und ist mit öffnungen
versehen, so dass elektrische Kontakte 20 sperrfrei mit den Elektroden des Transistors verbunden werden können. Die Schicht 18 kann aus
einem bekannten Isolator,wie Siliziumdioxid oder Siliziumnitrid, bestehen
und kann nach den konventionellen Verfahren aufgebracht werden.
Fig. 2 zeigt den Ausschnitt aus einem Halbleiterkörper, welcher eine grosse
Anzahl von gegeneinander isolierten Halbleiterbauelementen des in Fig. 1 dargestellten Types aufweist. Andere Bauelemente wie Dioden, Widerstände
und Kapazitäten (nicht dargestellt) können zusammen mit den Transistorstrukturen
in der Epitaxieschicht dargestellt werden. Das Material des Substrates
30 ist vorzugsweise P-Silizium, welches vorzugsweise einen Widerstand
von 10 bis 20 Ohm cm aufweist. Wiederum ist das Substrat in der (100) -Richtung orientiert und in ähnlicher Weise wie in Fig. 1 hergestellt.
Um jedoch eine P-Leitfähigkeit des Substrats zu erhalten, wird ein Dotierungsstoff
wie Bor in der Schmelze verwendet. Es soll darauf hingewiesen werden, dass statt Silizium auch Germanium oder intermetallische Verbindungen
zum Aufbau des Halbleiterkörpers verwendet werden können. Eine Zone entgegengesetzter Substratlextfähigkeit wird darauf innerhalb des Substrates
30 gebildet, aus der im folgenden der Subkollektor 32 entstehen wird. Diese Zone wird im allgemeinen durch die bekannten Diffusionstechniken
hergestellt, aber kann ebenso durch andere Techniken wie Einbau von Ionen
π,-67-iio 909818/0775
oder Ätz- und Auffülltechniken gebildet werden. Diese Zone wird im Falle
eines Siliziumsubstrats durch Ausbilden einer isolierenden SiBziumdioxidschicht
auf dem Halbleiterkörper durch thermische Oxidation gebildet. Eine öffnung wird innerhalb der SiIi ziumdioxid schicht durch bekannte photolithographische
Masken-und Ätztechnik hergestellt. Eine N+ -Zone kann darauf im Substrat 30 unterhalb der öffnung in der Isolierschicht hergestellt werden.
Im Anschluss daran wird die gesamte isolierende Deckschicht entfernt
von der Oberfläche des Substrats 30 mit Hilfe einer entsprechenden Ätzlösung. Die epitaktische Schicht 34 kann dann auf dem Substrat 30 aufgewachsen
werden. Diese wird ebenfalls in (100)-Richtung orientiert sein, da das Substrat 30 aus einem monokristallinen Halbleiter mit einer (100)-Orientierung
besteht. Während des epitaktischen Aufwachsens geschieht durch die Erhitzung des Halbleiterkörpers ein Ausdiffundieren der N+ -Zone
innerhalb des Substrates 30 bis in die epitaktische Schicht 34, wodurch der N+-Subkollektor 32 gebildet wird. Die gesamte Oberfläche der epitaktischen
Schicht 34 wird darauf mit einem isolierenden Material bedeckt, z. B. durch thermische Oxidation des Siliziums in Siliziumdioxid, wodurch die Siliziumdioxidschicht
36 entsteht. Mittels photolithographischer Maskentechnik und anschliessendem Ätzen wird eine Anzahl von öffnungen in die Oxidschicht
gebracht, so dass die Halbleiteroberfläche der Schicht 34 offenliegt. P+ -Isolationszonen
37 können darauf z. B. durch Eindiffundieren von Bor in einer passenden Konzentration hergestellt werden, wobei diese Diffus ions zonen
durch die epitaktische Schicht bis auf das Substrat hinabreichen, wodurch eine Isolationswanne gebildet wird, welche durch eine PN-Sperrschicht von
«9-67-110 909818/0775
ι r f ' f r f
Γ I ι t
I
weiteren Wannen in der Nachbarschaft isoliert ist. Die Toleranzen zwischen
den öffnungen für die PN-Isolationsgebiete 37 und dem Subkollektor 32 können geringer als 8u gewählt werden, wenn man mit (100)-orientiertem
Material arbeitet, was zu einer grossen Dichte innerhalb der entstehenden integrierten Schaltung führt. Die kleinste Toleranz im Falle eines (Umorientierten Materials beträgt etwa 13 n. Die verwendeten öffnungen innerhalb der Oxidschicht werden darauf wieder durch Oxidation geschlossen und
ein weiterer photolithographischer Masken- und Ätzprozess öffnet Fenster ä
in der Oxidschicht zum Eindiffundieren der Basiszonen. Gleichzeitig werden
Diffusionszonen zur Herstellung von Dioden und Widerständen gebildet. In Fig. 2 ist eine Basiszone 38 gezeigt, welche auf diese Weise hergestellt
wurde. Nach erneutem Schliessen der Fenster und erneutem öffnen von
Fenstern in einer weiteren Oxidschicht wäoltndurch Eindiffundieren von N-Verunreinigungen Emitterzonen gebildet. Der letzte Schritt sieht die Kontaktierung der einzelnen Zonen mit aufgedampften metallis chen Leitungen 42
vor. Ein typisches Kontaktmaterial ist Aluminium, daneben kann aber auch Platin und Palladium zur Verwendung gelangen.
Vor der ersten Oxidation des Halbleiterkörpers 10 und 12 in Fig. 1 und
30 in Fig. 2 enthält das (100)-orientierte Substrat weniger eingebaute kristallogr aphis ehe Defekte, als ein entsprechendes (ill)-orientiertes Substrat.
Ein saubereres (100)-Substrat hat den Vorteil einer mit weniger Defekten behafteten Epitaxieschicht, was zur Folge hat, dass Sperrschichten diffundiert werden können, die hohe elektrische Qualität aufweisen. Fehler im
«19-67-110 909818/0775
Substrat wirken sich beim epitaktischen Aufwachsen in Versetzungen innerhalb der Epitaxieschicht aus. Im allgemeinen ergeben sich bei (111)-orientiertem Material 50 000 Fehlstellen/cm . Bei der Herstellung der Kollektor-Basissperrschicht und der Emitter-Basis sperrschicht durch Diffusion von
Dotierungs stoffen werden Durchbruchspannung und Leckstrom, welche die
Qualität der Sperrschicht definieren, negativ beeinflusst. Dies ist besonders der Fall, wenn eine Golddiffusion vorgesehen ist, welche dazu dient, die
tk
Lebenszeit der Minoritätsladungsträger zu begrenzen und das Beta des
Schaltkreises zu erhöhen. Die Epitaxieschicht, welche auf einem Substrat
mit einer (100)-Orientierung aufgewachsen wird, weist dagegen weniger als
100 Fehlstellen/cm auf. Nun werden aber Diffusionen mit einer maximalen
Zl 3
unter der Oberfläche liegende Sperrschicht zu erhalten, wie sie bei besonders schnellen monolithisch integrierten Schaltungen verwendet werden. Erhöhte Dotierungekonzentrationen wirken sich in geringeren Kontaktwiderständen an den Emitter- und Basiskontakten aus', was geringere Spagsabfälle zur Folge hat. Mit (100)-orientiertem Halbleitermaterial ergeben
sich mit der hohen Dotierungskonzentration gute Sperre chichtqualitäten ohne kristallogr aphis ehe Defekte, wie unebene PN-Ubergänge, wie sie erhalten
werden bei gleicher Dotierungskonzentration im Falle einer Verwendung von (111) -orientiertem Material. Diese Effekte wirken sich insbesondere bei
monolithisch integrierten Transistorstrukturen aus. Unebene PN-Übergänge
bedeuten wenig konstante Basisweiten, wodurch Stromverstärkung Beta
weniger gut steuerbar ist. Im schlimmsten Falle ergibt sich ein Kurzschluss
ri9-67-„o 909818/0775
zwischen Emitter- und Kollektorgebiet bei geringen Vorspannungspotentialen.
Im Falle eines diskreten Halbleiterbauelementes oder eines monolithischen
Schaltkreises, welcher für hohe Spannung und hohen Strom ausgelegt ist,
werden grosse Emitter- und Basis-PN-Ubergänge benötigt. Bei (lOO)-orientiertem
Material erhält man grosse Sperrschichten, welche nahezu frei von kristallographischen Defekten sind, und sehr gute Qualität zeigen. Die Wahrscheinlichkeit,
dass in einer Sperrschicht ein kristallographischer Fehler auftritt, ist bei (100)-orientiertem Material wesentlich geringer als bei
(111)-Material. Deshalb können grössere PN-Ubergänge gebildet werden.
In einem Versuch wurden Siliziumscheiben für das Substrat aus (100)-orientiertem.
Material und (111)-orientiertem Material in einem vergleichbaren
Verfahren hergestellt, welche als Ausgangsmaterial zur Herstellung einer Vorrichtung gemäss Fig. 2 dienten. Der einzige Unterschied im Herstellungsverfahren
betraf die Konzentration der Diffusionsquelle für die Emitterzone.
Nebeneinander wurde Phosphor in einer Konzentration von 1,5, 2, 5 und
4, 0%o in die Scheiben eindiffundiert. Als Ergebnis zeigte sich ein beträchtlicher
Phosphornieder schlag bei 2, 5 und 4, 0%o für das (111)-orientierte
Material. Dagegen wurde kein Niederschlag festgestellt im Falle des (100)-orientiertenMaterials
ausser einer sehr kleinen Menge bei 4, 0%o. Die Ausfallstellen des Phosphors im (ill)-Material reduzieren wesentlich die Phosphorkonzentration
in den Diffusionszonen, wodurch sich flache, sehr ausgezackte PN-Ubergänge ergeben. Man kann daraus schliessen, dass Phos-FI9-67-U0
909818/0775
phorkonzentrationen zwischen etwa 2, 5%o und 4, 0%o in (100)-orientiertem
Siliziummaterial Sperrschichten herstellen können, welche praktisch frei von ausgefallenem Phosphor sind. Auf Grund der dem (111)-orientierten
Material anhaftenden Ausfallerscheinungen des Dotierungs stoffes konnten
solche Ergebnisse früher nie erzielt werden.
Ein Teil des Basis stromes in einem Halbleiterbauelement geht verloren
durch Oberflächenrekombinationen. In Fig. 3 und 4 wird dargestellt, dass das (100)-Material eine niedrigere Oberflächenstörstellendichte aufweist,
als (Hl)- oder (110)-Material. Diese Tatsache ist unabhängig von dem speziellen
Halbleiterstoff, wie im vorliegenden Falle Silizium. In den Fig. 3 und 4 wird Bezug genommen auf Silizium mit einem spezifischen Widerstand von
1 Ohmzentimeter, welches als Substrat dient, und auf welchem eine Siliziumdioxidschicht
thermisch aufgewachsen ist mit Hilfe von Sauerstoff und 0, 08%o
H9O bei 1000 C. Die Dichte der Störstellen in der Zwischenschicht von Silizium
und Siliziumdioxid in Abhängigkeit von der Energie ist gegeben für das Leitungsband, bezogen auf die untere Kante des Leitungsbandes E in
Fig. 3 und auf das Valenzband mit der oberen Kante des Valenzbandes E
° ν
in Fig. 4. Der Basisrekombinationsstrom ist direkt abhängig von der Oberflächenkonzentration
dieser Störstellen und steuert das Beta bei kleinen Lastströmen im Transistor.
Im folgenden wird ein Beispiel gezeigt, das zur Illustration des oben gesagten
dient.
Fi 9-67-110 909818/0775
i iiijiiiiiT'"'1'";·'1'11'·1 !η1'1"":1'1'!·
' ""'11U1
- 11 -
Fünfzig Halbleite rplättchen aus (Hl)- und (100)-orientiertem Material wurden
hergestellt, indem man Kristalle aus einer geeignet dotierten Schmelze zog und sie anschlieseend in eine Vielzahl von Halbleiterscheiben zerschnitt.
Die fünfzig Halbleiterscheiben wurden in fünf Gruppen ä zehn Scheiben aufgeteilt.
Jede Gruppe bestand aus zehn Scheiben mit (111) -Material und zehn
Scheiben mit (100)-Material. In den Scheiben wurden monolithisch integrierte
Schaltkreise hergestellt nach einer bereits bekannt gewordenen Methode. In Fig. 2 der vorliegenden Anmeldung ist ein Querschnitt durch eine Transistor- i
struktur innerhalb einer solchen monolithisch integrierten Schaltung dargestellt.
Auf jeder Scheibe wurden zehn Testschaltkreise hergestellt. In jedem
Teetechaltkreis befinden sich einzelne Transietoren, welche in passender
Weise elektrisch kontaktiert werden können, um die elektrischen Charakteristiken
der einzelnen Transistoren auemessen zu können.
Kurz gesagt begann das Herstellungsverfahren mit jeweils zehn Scheiben
aus (100)- und (111)-Material, welche P -Leitfähigkeit aufwiesen mit einem
spezifischen Widerstand von 10 bis 20 Ohmzentimeter. Eine Siliziumdioxidschicht
mit einer Dicke von 5 200 A wurde darauf thermisch auf der Oberfläche jedes Siliziumscheibchens aufgewachsen. Mittels photolithographischer
A.
Masken- und Ätztechnik wurden Fenster an den gewünschten Stellen innerhalb
der Siliziumdioxidschicht hergestellt, welche Zugang zur Oberfläche des Siliziums verschafften. Eine gepufferte Flußsäurelösung wurde als Ätzmittel
verwendet. Innerhalb des Siliziumhalbleitersubstrats wurde durch Eindiffundieren
von Arsen eine N -Zone gebildet. Innerhalb der Diffusionszone
Fi 9-67-110 909818/0775
ZO — "i
ergab sich dabei eine Oberflächenkonzentration von 10 ein . Die Silizium-
dioxide chicht diente als Diffusionsmaske während des Eindiffundier ens. Im
Anschluss daran wurde die Schicht vollständig entfernt mit Hilfe einer gepufferten
Flußsäurelösung. Die Scheiben wurden dann in eine Kammer zum
Aufwachs endner Epitaxieschicht von 5, 5 bis 6, 5 yu gebracht, welche einen
spezifischen Widerstand von 0, 2 Ohmzentimeter aufwies. Während des Aufwachsens wurde die Epitaxieschicht mit Arsen dotiert. Die Scheiben wurden
Jk darauf oxidiert zur Bildung einer Siliziumdioxidschicht auf der Oberfläche
der Epitaxieschicht. Photolithographische Masken- und Ätztechnik diente
wiederum dazu, Fenster in der Siliziumdioxidschicht an solchen Stellen zu öffnen, wo im Anschluss daran Isolationsdiffusionen eingebracht werden
sollten. Diese P -Ieolationszonen wurden darauf zur Isolation gewisser Gebiete
innerhalb der Epitaxieschicht ausgebildet unter Verwendung von Bor
20 -3 als Dotiermittel, wobei eine Oberflächenkonzentration von 5*10 cm
entstand. Das Eindiffündieren geschah bei einer Temperatur von 1200 C
während einer Zeit von 95 Minuten. Anschliessend wurde die Epitaxieoberfläche
wieder oxidiert durch thermisches Erhitzen der Oberfläche bei einer Temperatur von etwa 1000 C während einer Zeit von 5 Minuten. Photo lithographis
ehe Masken- und Ätztechnik führte wieder zur öffnung von Fenstern
in der Siliziumdioxidschicht zur Eindiffusion der Basiszonen. Die Basisdiffusion
verwendete Bor als Verunreinigungsquelle und erfolgte während 70 Minuten bei einer Temperatur von 1075 C, wobei eine Oberflächenkon -
19 -3
zentration von 5 * 10 cm entstand. Die Oberfläche wurde wiederum oxidiert
durch Aufheizen in trockenem Sauerstoff während einer Zeit von 25 Mi- «9-67-iie 909818/0775
- 13 -
nuten, anschliessend 10 Minuten in Dampf und wiederum 15 Minuten in
trockenem Sauerstoff bei 1150 C. Weitere Fenster wurden geöffnet zur Eindiffusion
der Emitterzonen. Phosphor diente dabei als Dotierungsmittel. Bei 970 C wurde in einer Hitzebehandlung ein weiteres Eindiffundieren der Emitterzone erreicht. Gleichzeitig wurde 5 Minuten in trockenem Sauerstoff,
55 Minuten in Wasserdampf und darauf wieder in trockenem Sauerstoff eine Oxidation vorgenommen. Neue Fenster wurden in der entstandenen :Siliziumdioxidschicht
geöffnet, welche zur Aufnahme der Metallisierungen an den Kontaktlöchern dienten. Endlich wurde das überflüssige Aluminium der aufgedampften
Aluminiums chi cht weggeätzt. Hierzu diente eine wärme Lösung von Phosphorsäure, Salpetersäure und Wasser.
Die Testschaltkreise für alle fünfzig Halbleiterscheiben, sowohl von (Hl)-Material
als auch (100)-Material wurden darauf einer gründlichen elektrischen Testreihe unterworfen, um die einzelnen Eigenschaften der monolithisch
integrierten Schaltungen zu untersuchen. In Fig. 5 ist die Abhängigkeit
I der Stromverstärkung Beta vom normalisierten Kollektorstrom —
c Spitze
dargestellt. Daraus wird ersichtlich, dass in dieser wichtigen Charakteristik
des Transistors das Beta wesentlich stärker abfällt im Falle einer (111)-Orientierung im Gegensatz zur (100)-Orientierung. Für Ströme, welche
l%o der Spitzenspannung des Kollektorstromes ausmachen, ist das Beta
fünfmal grosser für (100)-Material als für (111)-Material. Aus dieser Darstellung
wird besonders deutlich, dass die Verwendung von (100)-orientiertem
Material den sinnvoll ausnutzbaren Strombereich einer Halbleiterschal-
Fi 9-67-110 909818/0775
tung um mehr als zwei Grössenordnungen erweitert. Die Verwendung von
(100)-Material kann also sowohl bei kleinem Strom und kleiner Leistung erfolgen,
was besonders günstige Auswirkungen auf die Packungsdichte der Schaltkreise ergibt, ohne dass auf Flüssigkeitskühlung zur Abführung der
Wärme zurückgegriffen werden muss. Fig. 6 zeigt die Funktion des Kollektor- und Basisstromes von der angelegten Spannung für Transistorstrukturen,
welche sowohl aus (Hl)- als auch (100)-Material aufgebaut sind. Dieses Schaubild wird gezeigt, um nachzuweisen, dass die verbesserte Wirkung bei
der Verwendung von (100) -Material nicht durch die Ausbildung eines Basis-"Channel"
erklärt werden kann, da die Linearität dieser logaritmischen Darstellung auf ideale PN-Ubergänge hinweist. Wäre ein " Channel"-Phäno men
vorhanden, würde sich eine gekrümmte Kurve ergeben.
η 9-67-110 909818/0775
Claims (1)
- PATENTANSPRUCHVerfahren zur Herstellung von integrierten monolithischen Halbleiterschaltungen mit Hilfe eines Silizium-Substrats, auf welches eine dotierte Epitaxieschicht zur Aufnahme der Halbleiterbauelemente aufgewachsen wird, welche mit Dotierungszonen gleicher (Emitterdiffusion) und entgegengesetzter (Basisdiffusion) Leitfähigkeit versehen wird, dadurch gekennzeichnet, dass bei Verwendung eines in der kristallographischen (ill) -Richtung orientierten iHalbleiterkörpers eine Phospho'roberflächenkonzentration von 2, 5 bis 4,0 %o zur Herstellung der N-Diffusion verwendet wird.η 9-67-no 909818/0775
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US67645167A | 1967-10-19 | 1967-10-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE1802849A1 true DE1802849A1 (de) | 1969-04-30 |
| DE1802849B2 DE1802849B2 (de) | 1972-10-19 |
Family
ID=24714587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19681802849 Pending DE1802849B2 (de) | 1967-10-19 | 1968-10-12 | Verfahren zum herstellen einer monolithischen schaltung |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US3585464A (de) |
| JP (1) | JPS5141555B1 (de) |
| BE (1) | BE720739A (de) |
| CH (1) | CH484523A (de) |
| DE (1) | DE1802849B2 (de) |
| ES (1) | ES359297A1 (de) |
| FR (1) | FR1582686A (de) |
| GB (1) | GB1241057A (de) |
| NL (1) | NL6814919A (de) |
| SE (1) | SE352781B (de) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3860948A (en) * | 1964-02-13 | 1975-01-14 | Hitachi Ltd | Method for manufacturing semiconductor devices having oxide films and the semiconductor devices manufactured thereby |
| US3717515A (en) * | 1969-11-10 | 1973-02-20 | Ibm | Process for fabricating a pedestal transistor |
| JPS4813572B1 (de) * | 1969-12-01 | 1973-04-27 | ||
| US3765961A (en) * | 1971-02-12 | 1973-10-16 | Bell Telephone Labor Inc | Special masking method of fabricating a planar avalanche transistor |
| US3964089A (en) * | 1972-09-21 | 1976-06-15 | Bell Telephone Laboratories, Incorporated | Junction transistor with linearly graded impurity concentration in the high resistivity portion of its collector zone |
| JPS58179174U (ja) * | 1982-05-24 | 1983-11-30 | 有限会社大川工芸 | 玉廻し玩具 |
| US5198692A (en) * | 1989-01-09 | 1993-03-30 | Kabushiki Kaisha Toshiba | Semiconductor device including bipolar transistor with step impurity profile having low and high concentration emitter regions |
| US5159429A (en) * | 1990-01-23 | 1992-10-27 | International Business Machines Corporation | Semiconductor device structure employing a multi-level epitaxial structure and method of manufacturing same |
| DE10358985B3 (de) * | 2003-12-16 | 2005-05-19 | Infineon Technologies Ag | Halbleiterbauelement mit einem pn-Übergang und einer auf einer Oberfläche aufgebrachten Passivierungsschicht |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL277330A (de) * | 1961-04-22 | |||
| US3437890A (en) * | 1963-05-10 | 1969-04-08 | Ibm | Diffused-epitaxial scanistors |
| DE1514082C3 (de) * | 1964-02-13 | 1984-08-30 | Kabushiki Kaisha Hitachi Seisakusho, Tokio/Tokyo | Feldeffekt-Transistor |
| US3461003A (en) * | 1964-12-14 | 1969-08-12 | Motorola Inc | Method of fabricating a semiconductor structure with an electrically isolated region of semiconductor material |
| USB460009I5 (de) * | 1965-06-01 | |||
| US3380153A (en) * | 1965-09-30 | 1968-04-30 | Westinghouse Electric Corp | Method of forming a semiconductor integrated circuit that includes a fast switching transistor |
-
1967
- 1967-10-19 US US676451A patent/US3585464A/en not_active Expired - Lifetime
-
1968
- 1968-09-03 FR FR1582686D patent/FR1582686A/fr not_active Expired
- 1968-09-12 BE BE720739D patent/BE720739A/xx not_active IP Right Cessation
- 1968-10-02 GB GB46759/68A patent/GB1241057A/en not_active Expired
- 1968-10-12 DE DE19681802849 patent/DE1802849B2/de active Pending
- 1968-10-15 CH CH1539468A patent/CH484523A/de not_active IP Right Cessation
- 1968-10-16 SE SE13947/68A patent/SE352781B/xx unknown
- 1968-10-18 ES ES359297A patent/ES359297A1/es not_active Expired
- 1968-10-18 NL NL6814919A patent/NL6814919A/xx unknown
-
1973
- 1973-05-23 JP JP48056947A patent/JPS5141555B1/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE1802849B2 (de) | 1972-10-19 |
| ES359297A1 (es) | 1970-06-01 |
| JPS5141555B1 (de) | 1976-11-10 |
| CH484523A (de) | 1970-01-15 |
| US3585464A (en) | 1971-06-15 |
| BE720739A (de) | 1969-02-17 |
| FR1582686A (de) | 1969-10-03 |
| SE352781B (de) | 1973-01-08 |
| GB1241057A (en) | 1971-07-28 |
| NL6814919A (de) | 1969-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0001550B1 (de) | Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren | |
| DE1764464C3 (de) | Verfahren zur Herstellung eines lateralen Transistors | |
| DE3688929T2 (de) | Verfahren zum Herstellen von IGFETs mit minimaler Übergangstiefe durch epitaktische Rekristallisation. | |
| DE2837028C2 (de) | ||
| EP0001574B1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
| DE3043913A1 (de) | Halbleiteranordnung und verfahren zu ihrer herstellung | |
| DE3727019A1 (de) | Halbleiterbauelement | |
| DE2441432B2 (de) | Verfahren zur Herstellung eines VMOS-Transistors | |
| DE2749607C3 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
| EP0001586A1 (de) | Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung | |
| DE2259237A1 (de) | Bipolarer transistor mit materialverschiedenem halbleiteruebergang und verfahren zu seiner herstellung | |
| EP0025854A1 (de) | Verfahren zum Herstellen von bipolaren Transistoren | |
| DE3034894C2 (de) | ||
| DE2605830A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
| DE1961225A1 (de) | Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung | |
| DE3586525T2 (de) | Halbleiteranordnung mit einer integrierten schaltung und verfahren zu deren herstellung. | |
| DE1802849A1 (de) | Verfahren zur Herstellung von monolithischen Schaltungen | |
| DE2453279A1 (de) | Halbleiteranordnung | |
| DE2705468A1 (de) | Verfahren zur herstellung von transistoren durch ionenimplantation | |
| DE2460682A1 (de) | Halbleitervorrichtung | |
| DE1901186A1 (de) | Integrierte Schaltung und Verfahren zu deren Herstellung | |
| DE2114363A1 (de) | Spannungsvariabler Kondensator mit erweiterbarem pn-Übergangsbereich | |
| DE3486144T2 (de) | Verfahren zur herstellung einer halbleiteranordnung. | |
| DE2525529B2 (de) | Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu ihrer herstellung | |
| DE2064084C2 (de) | Planartransistor mit einer Schottky-Sperrschicht-Kontakt bildenden Metallkollektorschicht |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| SH | Request for examination between 03.10.1968 and 22.04.1971 |