DE1774845A1 - Einrichtung zur Adressenpruefung und -modifizierung in einem Datenverarbeitungssystem mit dynamischer Adressenverschiebung - Google Patents

Description

IBM Deutschland Inttrnalionale «än-Matrhmen G,.,ll.H,«fl mbH ' ' / A 8 4 5

Böblingen, 16. September 1968 Iw-hn

Anmelderin: International Business Machines Corporation, Ar monk, N. Y. 10 504 Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: Docket'EN 9-66-010

Einrichtung zur Adressenprüfung und -modifizierung in einem Datenverarbeitungs system mit dynamischer Adressenverschiebung

Die Erfindung betrifft eine Einrichtung zur Adressenprüfung und -modifizierung in einem Datenverarbeitungssystem mit dynamischer Adressenverschiebung, welches einen Hauptspeicher mit unmittelbaren Zugriff, einen externen Großraumspeicher und einen Schnellspeicher umfaßt, wobei Blocks (Seiten) von Informationen zwischen dem Großraum spei eher und dem Hauptspeicher ausgetauscht werden und bei wiederholtem Austausch die jeweilige Beginnadresse des Blocks im Hauptspeicher in einer Tabelle gespeichert wird, und zur Adressierung des Hauptspeichers logische Adressen verwendet werden.

Einrichtungen zur dynamischen Adressenverschiebung finden vor allem Verwendung in großen Datenverarbeitungsanlagen, welche von mehreren Gebrauchern benutzt werden (sog. Time Sharing Systeme). Weitere werden solche Einrich-

209815/1324

tungen in Vielfachrechnern, welche eine größere Anzahl von Verarbeitungseinheiten aufweisen, gebraucht. In diesen Datenverarbeitungsanlagen ist der Hauptspeicher meistens nicht groß genug, um alle Problemprogramme aufnehmen zu können. Es ist also nötig, die den einzelnen Gebrauchern zugeordneten Problemprogramme in einem Großraumspeicher

zu speichern und das jeweils verwendete Programm in den Hauptspeichsr fe zu übertragen. Als Hauptspeicher wird meist ein Magnetkernspeicher verwendet. Wie bekannt, weisen die Großraumspeicher eine lange Zugriffs zeit auf und ist auch die Möglichkeit eines unmittelbaren Zugriffs meist nicht gegeben. Als typisches Beispiel für einen Großraumspeicher kann ein Magnetplattenspeicher genannt werden. Dar im Datenverarbeitungssystem verwendete Hauptspeicher hingegen hat eine beträchtlich kürzere Zugriffszeit und unmittelbaren Zugriff. Um die Bearbeitungszeiten für ein Programm kurz zu halten, ist es absolut notwendig, daß das zu bearbeitende Programm eich im Hauptspeicher befindet. Neben diesem Programm sind meist auch andere, jedoch nicht alle, im Hauptspeicher gespeichert. Normalerweise wird ein Programm so lange verarbeitet, bis eine Unterbrechung oder eine Wartebedingung auftritt. Hierauf wird ein anderes Programm zur Verarbeitung herangezogen, bis wiederum ein Wartezustand auftritt. Nach einem festgelegten Prioritätsschema kann darauf das erste Programm weiterverarbeitet werden oder die Verarbeitung eines dritten Programms begonnen werden. Ea ist also nötig, häufig die Programm-

209815/1324

daten zwischen Hauptspeicher und Großraumepeicher auszuwechseln. Wird dabei ein Programm vom Hauptspeicher zum Großraumspeicher übertragen, so wird der freigewordene Platz von einem anderen Programm, welches nun vom Großraumspeicher in den Hauptspeicher übertragen wird, eingenommen. Normalerweise wird also ein Programm, das früh»r einmal unterbrochen und zum Großraumspeicher übertragen worden war, bei Rückübertragung zum Hauptspeicher in einem anderen Platz gespeichert als der, den es zuerst eingenommen hatte. Die Zuordnung von Adressen im Hauptspeicher zu den zu speichernden Programmen geschieht wahllos. Es treten also zwei Probleme auf: erstens den Speicherplatz zu identifizieren, in dem das Programm ursprünglich gespeichert war und zweitens bei einer Wiederaufnahme des unterbrochenen Programme für eine Kontinuität in der Adressierung zu sorgen.

Es sind bereite dynamische Adre s senver β chiebungs eysteme bekannt geworden. In diesen Systemen geschieht die Adressenzuordnung jedoch meistens durch Programmierung und sind hierfür keine speziellen Einrichtungen vor- ™

gesehen. Diese Systeme arbeiten daher langsam und sind auch nur für bestimmte Anwendungsgebiete brauchbar. Weitars ist eine Einrichtung zur dynamischen Adressenverschiebung aus dem IBM Technical Disclosure Bulletin, April 1966, Seite 1511 bekannt. Diese Einrichtung verwendet relative Adressierung. Die wahren Adressen werden mit Hilfe einer Verschiebungstabelle gefunden. In einem speziellen Register wird die Längs

209815/1324

dieser Tabelle und die Beginnadresee der Tabelle gespeichert. Die relative Adresse wird mit Hilfe dieses Registers modifiziert und ergibt die Speicheretelle in der Tabelle in der die wahre Adresse gespeichert ist. Um Hauptspeicherzugriffe einzusparen, ist ein kleinerer assoziativer Spei" eher vorgesehen, mit deseen Inhalt jede relative Adresse erst verglichen wird. In dem genannten Artikel ist der Vergleiche Vorgang nicht näher beschrieben. Ferner ist es in der Praxis nötig, zwischen Befehlen und Operanden zu unterscheiden. Auch ist die in dem genannten Artikel beschriebene Einrichtung nicht ohne weiteres in einem Datenverarbeitungssystem, welches aus mehreren Bytes bestehende Worte verwendet, zu gebrauchen.

Der -Erfindung liegt daher die Aufgabe zugrunde, die beschriebene Einrichtung so weit zu verbessern, daß sie für ein großes Datenverarbeitung β system, welches aus mehreren Bytes bestehende Worte verwendet, zu gebrauchen ist. Ferner sollen Adressen von Befehlen, ersten Operanden und zweiten Operanden unterschieden und verarbeitet werden können. Die Vergleichseinrichtung muß diese drei Arten von Adressen unterscheiden können. Auch liegt der Erfindung die Aufgabe zugrunde, den In großen Datenverarbeitungsanlagen vorhandenen Schnellspeicher (Aktivspeicher) bei der Prüfung und Modifizierung von logischen (relativen) Adressen zu verwenden. Hierzu ist die Erfindung gekennzeichnet durch Register zur Speicherung der zuletzt zur Adressierung eines Blocks benützten Adressinforma-

209815/1324

177A8A5

tion, durch einen Vergleicher, welcher die Adreeeeninformation in den Registern mit dem entsprechenden Teil in der gerade zur Adressierung des Hauptspeichers zugeführten Adres.se vergleicht und das Ergebnis des Vergleichs in Kippschaltungen speichert, und durch Segment- und Seiten-Tabellen im Hauptspeicher, welche bei erfolglosem Vergleich verschobene Adressen liefern.

Die Notwendigkeit einer dynamischen Adressenverschiebung wird in dem beschriebenen System z.B. durch den Zustand eines Bits im Programm-Statuswort angezeigt. Hierdurch wird das System darauf aufmerksam gemacht, daß der laufende Befehl nicht ausgeführt werden kann, weil die betreffenden Informationen nicht im Hauptspeicher sondern im Großraumspeicher -a vorhanden sind. Es ist also nötig, bestimmte Programminformationen vom Großraumspeicher zum Hauptspeicher zu übertragen. Um die Kontinuität in der Adressenzuordnung aufrechtzuerhalten, sind nach der .vorliegenden Erfindung eine Segment-Tabelle und eine Seitentabelle im Hauptspeicher vorgesehen, wobei ein Segment eine oder mehrere Seiten umfaßt. Einträge in diese Tabellen werden vom Systemgebraucher veranlaßt. Insbesondere wird eine Segment- oder Seitentabellenangabe (Beginnadresse) zu einer entsprechenden Seiten- oder Segmenttabellenzahl (Nummer des Segments oder der Seite) addiert, jedesmal wenn eine Gruppe von Daten zum Hauptspeicher übertragen wird. Während des Funktionsablaufes der dynamischen Adressen-Verschiebungseinrichtung

209815/1324

werden Zugriffe zu diesen Tabellen gemacht, um festzustellen, ob diese Segment- oder Seitentabelle im Kernspeicher vorhanden ist. Jeder Segment- oder Seitentabellenzahl ist eine verschobene (übersetzte) Adresse zugeordnet, welche die Haupt-Spei ehe rad res se angibt, an der die betreffende Seite gespeichert ist. Die Seiten- und Segment zahlen werden erfindungsgemäß zu Registern in der Adressen-Prüfeinrichtung übertragen. Hier werden sie mit den Seiten- und Segmentzahlen, welche einen Teil der logischen Adresse der laufenden Instruktion ausmachen, verglichen. Wenn die Zahlen übereinstimmen, ist keine Verschiebung nötig und der restliche Teil der Adresse wird zu einem Speicherzugriff verwendet. In den genannten Registern werden die beim letzten Speicherzugriff verwendeten Seiten- und Segmentzahlen gespeichert. Eine Übereinstimmung gibt also an, daß noch stets dieselbe Seite verarbeitet wird. Bei Nichtübereinstimmung ist es notwendig, die Segment- und Seitentabellen abzusuchen, um die entsprechende Segment- und Seitentabelle zu finden und die verw Behobenen Adressenangaben hieraus abzulesen, welche dann beim nächsten

Speicher zugriff verwedent werden.

Die Erfindung soll nun anhand der Figuren näher beschriebeii werden. Es zeigen:

Fig. 1: ein Übersicht·-Blockschaltbild der Datenverarbeitungsein-

richtung,

209815/1324

Fig. 2: die Anordnung der Fig. 2a bis 2o,

Fig. 2a-2o: ein genaueres Blockschaltbild der Daten ve rarbeitungseinr ich -tung nach Fig. 1,

Fig. 3: ein Blockschaltbild der erfindungsgemäßen dynamischen Ad-

ressenverschiebungsblocks, gezeigt in Fig. 1,

Fig. 4: die Anordnung der Fig. 4a bis 4i, Fig. 4a-4i: ein genaueres Blockschaltbild der erfindungsgemäßen dyna-

miechen Adressenverschiebungseinrichtung,

Fig. 5a, 5b: eine funktionelle Darstellung eines Datenverarbeitung β systeme mit dynamischer Adressenverschiebung,

Fig. 6a-6c: verschiedene Adressenformate, Fig. 6d: das dynamische Adressenverschiebungs-Format.

209815/1324

Kurze allgemeine Beschreibung

Als Aueführungsbe-ispiel für die vorliegende Erfindung wird eine Datenverarbeitungsanlage beschrieben, die zwei getrennt adressierbare Speicher, einen Hauptspeicher und ein en Aktiv spei eher, enthält. Der Hauptspeicher nimmt sowohl Daten und zugehörige Problemprogramme ale auch die Mikroprogramme für die interne Ablaufe te ue mg auf, während der Aktivspsieher, der sehr kurze Zugriffs zeiten hat, häufig benutzte oder gerade zu bearbeitende Daten und Adressangaben speichert.

Weiterhin ist eine Anzahl von Torschaltungen vorhanden, die Assembler genannt werden und dazu dienen, Daten aus mehreren Quellen selektiv auf eine Hauptdatenleitung zu geben. Die Hauptdatenleitung führt vor allem zu den beiden Speichern, aber auch zu einigen weiteren Registern und Schaltungen der Datenverarbeitungseinrichtung.

Auch die AdreSeiereinrichtungen für die beiden Speicher enthalten Assembler, mit deren Hilfe die erforderlichen Adressen au· mehreren Quellen selektiv erstellt werden können.

Die Anlage ist so eingerichtet, daß beim Zugriff zum Hauptspeicher jeweils ganze Dateneinheiten - im folgenden auch Wörter genannt - entnommen werden, während das Rechenwerk nur je einen Teil einer Dateneinheit - im folgenden auch Byte genannt - verarbeitet.

209815/1324

In Fig. 1 ist ein Blockschaltbild der Datenverarbeitungseinrichtung gezeigt. Ein Hauptspeicher 2 speichert Informationsbits in Magnetkernen, Transistorstufen oder anderen geeigneten Medien. Eine Anzahl Bits sind jeweils in einem Speicherwort zusammengefaßt. Die in der beschriebenen Datenverarbeitungsanlage verwendeten Wörter umfassen vier Datenbytes. Jedes Byte enthält acht Informations bits. Bei Zugriff zum Hauptspeicher E wird jeweils ein Wort (32 Informationsbits) übertragen. Der Hauptspeicher 2 speichert Steuerwörter (Mikroprogramm) in einem Steuerspeicher 4, der ^

mit einem Datenspeicher 5, welcher zur Aufnahme von Daten- und Programm-Informationen dient, eine Einheit bildet.

Alle aus dem Hauptspeicher ausgelesenen Informationen werden auf eins Speicherdaten-Ausgangsleitung 6 gegeben, die die Informations Wörter vom Hauptspeicher 2 auf einen Speicher-Assembler 8 überträgt. Diese Wörter werden vom Assembler 8 entweder in ein Steuerregister 9a (C-Registsr) und von dort auf einen Steuerregister-Decoder 9b gegeben oder direkt an f

den externen Assembler 10 geleitet. Aus dem Steuerspeicherbereich 4 ausgelesene Steuerwörter werden in das Steuerregister 9a gesetzt und dann decodiert, um die Ausführung der durch das Sfeuer wort vorgeschriebenen Operation zu erreichen. Aus dem Datenspeicherbereich 5 ausgelesene Daten oder Instruktionen werden auf den externen Assembler 10 geleitet, und laufen danach unter der Steuerung des gerade auszuführenden Steuerwortes weiter. Abhängig von diesem Steuerwort werden die Daten auf einen Ein-

209815/1324

heiten- oder Wortassembler 12 geleitet und danach - entsprechend der Stellung einer Torschaltung 13 - selektiv auf einen Untereinheiten- oder Byteassembler 14 gegeben. Der Ausgang dieses Byteassemblers 14 ist mit der Haupt-Datenleitung 16 verbunden, die Wörter vom Byteassembler 14 auf einen Aktivspeicher 17, ein externes (Speicherschutz-) Register 18, eine Zugriffs- und Modifizier*-Schaltung 19 und zwei Eingangsregister fe A und B 21 und 23 weiterleitet. Die Register 21 und 23 stellen den Eingang zum Rechenwerk (ALU) 25 dar. Die Leitung 16 stellt außerdem den Eingang für den Hauptspeicher 2 dar. Der Aktivspeicher 17 ist eine getrennte Speichereinheit, die vom Hauptspeicher unabhängig ist, und enthält als Speicherelemente Transistoren oder entsprechende aktive Bauelemente. Die Wahl solcher Bauelemente als Speicherelemente ist durch die Anforderung diktiert, daß. der Aktivspeicher eine möglichst schnelle Zugriffszeit haben muß. Die Adressierung der Aktivspeichereinheit 17 erfolgt ^ über einen Aktivspeicher-Adressenassembler 27, der Informationen von mehreren Quellen empfängt, wozu ein Ab schnitte-Auswahlregister 28 gehört, ein Wort-Auswahlregister 30, der Speicher-Assembler 8, das Steuerregister 9a und die Steuerregister-Decodierschaltung 9b. Die χ ^ und y-Treiberleitungen des Aktivspeichers bilden den Ausgang des Assemblers 27. Beim Aktivspeicher 17 erfolgt die Eingabe von Daten über die Haupt -Datenleiturig 16; bei der Ausgabe werden die Daten auf eine Ausgangsleitung 32 ausgelesen und dann auf den Einheiten-Assembler 12 geleitet.

209815/1324

Der externe Assembler 10 ist eine Gruppe von Schaltungen, die Datenwörter vom Speicherassembler 8 empfängt oder von externen Registern, von denen eins bei 18 dargestellt ist. Den Ausgang dee externen Assemblers 10 bildet die Aus gangs leitung 34, die mit dem Einheiten- oder Wortassembler 12 verbunden ist.

Der Wortassembler 12 ist in vier Sätze von speichernden Schaltungen aufgeteilt, die je ein Datenbyte halten können. Den Eingang zum Wortassembler 12 bilden der externe Assembler 10, die Ausgangsleitung 32 des Aktivspeichers und eine Rechenwerks-Ausgangsleitung 36. Der Ausgang des Assemblers 12 ist mit dem Untereinheiten- oder Byteassembler 14 und einem Speicher-Adressen-Assembler 38 verbunden. Der Ausgang des Speicher-Adressen-Assemblers 38 ist an das Speiche*-Adressen-R«>gister 40 und das Anschluß-Adressen-Register 42 angeschlossen. Der Ausgang des Registers 40 ist an ein Ersatz-Adressen-Register 44 und an Adressier-Schaltungen 46 im Hauptspeicher 2 angeschlossen. Der Ausgang des Registers 40 ist außerdem mit einer Speicher-Steuerschaltung 48 verbunden, die ihrerseits wieder eine Speicherschaltung 50 mit Steuersignalen versorgt. Der Ausgang des Registers 42 wird auf den Speicher-Adressen-Assembler 38 geleitet. Der Ausgang des Registers 44 ist mit dem externen Assembler 10 verbunden.

Ein dynamischer Adressenverschiebungs-Block 52, genauer gezeigt in

209815/1324

Fig. 3, verbindet die Hauptdatenleitung 16 mit dem Speicher-Adressen-Register 40. Die gezeigten Assembler haben die Möglichkeit, Bytes zu verschieben. Der Zugang zu den beiden Registern 21 und 23 geschieht über den Byte 3 Teil der Hauptdatenleitung 16. Andere Byte« als das dritte müssen also erst auf den Byte 3 Teil der Hauptdatenleitung verschoben werden.

Genauere Beschreibung von Funktionseinheiten und Datenfluß

In den Fig. 2a bis 2o ist ein genaueres Blockschaltbild eines Datenverarbeitungssystems dargestellt, das^n Fig. 1 zunächst in einer übereichtsdar-8 te llung gezeigt wurde.

Der Hauptspeicher 2 ist von der üblichen Bauart und verwendet Magnetkerne, Transistorstufen oder andere geeignete Medien zum Speichern einzelner Bits. Der Speicher ist aus Spei eher-Grundmoduln 54-57, die in den Figl 2e und 2j dargestellt sind, zusammengestellt und deshalb auch erweiterungsfähig. Die Moduln 54 bis 57 sind gleich ausgestattet und verwenden die nachfolgend aufgeführten Schaltungen als Zulieferschaltungen für den Grundspeicher. Die Speicherdateneingangsschaltung 58 (SDBI) empfängt die Information von der Hauptdatenleitung 16. Eine Speicherwirkschaltung 59 zeigt an, daß die auf der Schaltung SDBI 58 verfügbaren Informationen an der Stelle im betreffenden Speichermodul zu speichern ist, die durch den Inhalt der Adressier-Schaltung 46 bestimmt

209815/1324

wird.. Die Spei ehe rwirkschaltung 59 gibt einen Halbwahlstrom an alle Stellen in dem ausgewählten Speichermodul, und die von der Adressierschaltung 46 gewählten Leitungen liefern den übrigen halben erforderlichen Wahlstrom. Die auf diese Weise ausgewählten Stellen empfangen die Daten von der SDBI-Schaltung 58. Beim Lesen wird das durch die Adressierschaltung 46 gewählte Wort auf die Speicherdaten-Ausgangs schaltung 61 (SDBO) ausgelesen.

Alle übrigen Moduln speichern und lesen die aus 16 Datenbits bestehenden Datengruppen (je Modul ein Halbwort) in ähnlicher Weise, da sie gleich ausgerüstet sind. Die Informationseinheit, das Wort, ist in vier Bytes von je acht Datenbits unterteilt. Jedes Speichermodul arbeitet mit Halbwörtern. Eine Speichermodul-Auswahlschaltung 62 wählt jeweils zwei Speichermoduln. Einzelheiten solcher Auswahl-Steuerungen^ind allgemein bekannt. Diese Schaltung aktiviert selektiv die Auegangsleitungen 63 bis 66, um je zwei Halbwörter auf den Speicher-Assembler 8 auszulesen. Der Ausgang des Speicher-Assemblers 8 wird durch die Speicher-Assembler-Ausgangsleitung (SDABO) 67 gebildet. Diese Leitung überträgt jeweils eine ganze Informationseinheit von4? Datenbits. Dem externen Assembler 10 wird eine ganze Informationseinheit (ein Ganzwort) parallel präsentiert.

209815/1324

Assembler :

Der in Fig. 2b dargestellte externe Assembler 10 hat'vicr voneinander getrennte Unlcrasscmbler 69a bis 69d für je ein Informations-Byte. Wie bereits gesagt, umfasst die von der Spcicher-Assembler-Ausgangsleitung 67 übertragene Information ein Wort von vier Bytes, so dass jeder Unterassembler 69a bis 69d ein Byte verarbeitet. Der externe Assembler empfangt Informationen von weiteren Quellen. So werden z.B. Daten vom ■ w Muitiplex-Kanal 70 durch die Leitungen 71a bis 7Id auf die

Unterassemblcr 69a bis 69d verteilt. Der Multiplex-Kanal ist ebenfalls 32 Bits breit. Ein weiterer Eingang erfolgt von verschiedenen Schaltern in einer Schalteranordnung'74, die sich auf dem Bedienungspult befindet. Die Schalter 74 können Informationen, besonders Adressen, in den Hauptspeicher über den externen Assembler IO eingeben. Jeder Schalter kann eine Hexadezimalzahl eingeben. Da eine Hexadezimalzahl zu ihrer W Darstellung vier Bits erfordert, kann jeder Unterassemblcr

zwei Schaltpositionen aufnehmen. Die Schalter tragen die Bezeichnungen AB₁ CD, EF und GH, und ihre Signale werden über die Leitungen 75 bis 78 auf die Unterassembler 69a bis 69d verteilt. Eine weitere'Informationsquelle für den externen Assembler ist eine Maschinenprüfschaltung 79a. Diese Schaltung findet nur '

BAD ORIGINAL

20981S/1324

Zugang zu;v. externen Asscmaicr IU uoer cmc iiouun^ nu und den Untcrassembler 69c. Die Spcichcr-Schulss-Schaltung 79b ist über eine Leitung 81 mit dem Untcrassembler 69d verbunden.

Der Ausgang des externen Assemblers 10 ist mit dem Wortassembler 12 verbunden über eine Leitung 82, die eine Informationseinheit (ein Wort) aus 32 Bits parallel in vier Bytekanälen übertragen kann. Der Wortassembler 12 umfasst vier M Unterassembler 83 bis 86, die je eine Informationsuntereinheit oder ein Byte verarbeiten können. Die vier Kanäle der Leitung sind mit diesen Unterassemblern 83 bis 86 durch mehrere Leitungen 87 bis 90 entsprechend verbunden. Der Wortassembler 12 empfangt eine zweite Reihe von Eingangs Signalen von der Aktivspeichereinheit 17 über eine Aktivspeicher-Ausgangsleitung 91. Die Bytes von der Aktivspeicher-Ausgangsleitung 91 werden auf

die Unterassembler 83 bis 86 durch mehrere Leitungen 92 bis j

95 entsprechend übertragen. Auf diese Weise wird z.B. das Byte 0 von der ^eitung 9l/92 auf den Unterassembler 83 übertragen, der andererseits mit Byte 0 von der Datenlcitung 82/87 verbunden ist. Ein weiterer Eingang für den Wortassembler ist Leitung 36 vom Rechenwerk (ALU) 25. Im vorliegenden Aus-·

BAD 209815/132/;

iührungsbeispiel übertrügt diese Leitung 36 parallel acht Datenbits oder ein Byte. Dieses Byte wird wahlweise über eine der Leitungen 96a bis 96d an einen der Unterassembler 83 bis 86 weitergegeben. .

Die Unterassembler 83 bis 86 werden durch eine Reihe von Steuersignalen auf einer Zugriffsle'itung 98 mit dem Untereinheitenoder Byteassembler 14 verbunden. Diese Steuersignale werden durch mehrere Leitungen 99 bis 102 auf die verschiedenen Unterassembler 83 bis 86 gegeben. Diese Steuersignale beeinflussen nicht nur den Ausgang der Unterassembler 83 bis 86, sondern steuern auch die Eingänge der Unterassembler 103 bis 106 im Assembler 14. Auf diese Weise kann der Inhalt der Unterassembler 83 bis 86 Über eine Leitung 107 auf die Unterassembler 103 bis 106 des Assemblers 14 geleitet werden. Die Leitung 107 kann parallel vier Bytes (oder vier Informations-Untereinheiten) vom Ausgang des Wortassemblers 12 übernehmen .und ist mit allen Unterassemblern 103.bis 106 des Byteassemblers 14 verbunden. Die Ausgangs signale des Byteassemblers 14 werden auf die Haupt-Datenleitung 16 gegeben, die parallel vier Informations' bytes oder eine ganze Informationseinheit (ein Wort) übertragen

kann. ■ ·

BAD ORIGINAL 209815/1324

. A -Register/B-Register :

Aüsgangssignalc des Byteasscmblcrs 14 werden ausserdem parallel auf ein A.-Register 21 und einen B-Rcgistcr-A.sscmbier 108 gegeben, die in Fig. 2h dargestellt sind. Der B-A.s.scmbicr 108 enthält die beiden Unterassembler 109 und 110. Der Ausgang vom Unterassemblcr 106 kann wahlweise auf einen dieser beiden Unterassembler 109 und 110 über eine Leitung 112 gegeben werden, zu der auch die Leitungen 113 und 114 gehören, die mit je einem der Unterassembler 109 und 110 verbunden sind. Die Unterassembler 109 und 110 empfangen weitere Eingangssignale ■ über eine Steuerregister-Leitung Ho. Diese Leitung 116 hat eine Uebertragungskapazität von drei Bytes oder 24 Bits. Sie wird wahlweise mit den beiden Assemblern 109 und 110 durch zwei weitere Leitungen 117 und 118 verbunden. Die Ausgangssignale des B-Assemblers 108 werden auf das B-Register 23 über eine BrAssembler-Ausgangsleitung 120 gegeben. Die Ausgangssignale des A-Registers 21 und des B-Registers 23 kommen als Eingänge durch allgemein bekannte Kreuz- und Torschaltungcn 121 und 122 auf das Rechenwerk (ALU) 25. Die Schaltung 121 kann die vier werthohen Bits mit den vier wertniederen kreuzen oder nur die hohen oder nur die niedrigen Bits nach ALU 25 weiterleiten. Die

209815/1324

Schaltung 122 kann nur die vier hohen oder die vier wcrtnicdcrcn Bits des B-Rcgisters 23 nach AL.U 25 verschieben. Eine Schaltung 124, welche die Daten unverändert, komplementiert oder um sechs vermehrt weitergibt (ECHT/KOMPLEM./PL.US &)» liegt zwischen den Schaltungen 122 und 25. Einzelheiten dieser Schaltungen sind für das Verständnis der vorliegenden Erfindung nicht erforderlich.

^ Adressierschaltungen :

Zur Adressierung des Hauptspeichers 2 dienen das Speicher-Adressregister 40 und der Speicheradress-Assembler 38. Das Anschluss-Adressregister 42 dient zur Erhaltung der Adresse, die vor einer Verzweigung Inhalt des Registers 40 war. Das Speicher-Adressregister 40 umfasst mehrere Register 125 bis 127 , die mit Ml₁ M2 und M3 bezeichnet sind.und je ein Byte der Adressinformation speichern können. Das Register 42 enthält zwei getrennte Byteregister 128 und 129 (N2 und N3). Der Speicher-Adress-Assembler 38 enthält zwei Unterassembler 130 und 131. Wie alle anderen Assembler empfängt der Assembler 38 Informationen von mehreren Eingangsquellen sowie Steuersignale vom Steuerregister 9a über die Leitungen 132 und 116. Das' Register 9a enthält jeweils eine Informationseinheit (Wort) aus vier

BAD ORIGINAL 209815/1324

Stcuoi'datcn-Bytes. Die Steuerregister-Decodierschaltung 9b leitet aus dem Inhalt des Registers 9a durch Decodierung Steuersignale ab, die an die übrigen Teile und Schaltungen wcitergeleitet werden.

Weitere Quellen für den Unterassembler 130 sind das Register- 128 über eine Leitung 133, sowie der Unterassembler 85 über den Unterassembler 105 und die Leitungen 16 und 134. Die Signale von der Leitung 133 werden auch auf den Unterassembler 69c gegeben.

Weitere Quellen für den Unterassembler 131 sind dae Register 129 über die Leitung 135, dazu über die Leitung 137 ein Statusregister 136, sowie über den Unterassembler 106 und die Leitungen 16 und 138 der Unterassembler 86. Die Signale von der Leitung 135 werden auch auf den Unterassembler 69d gegeben.

Der Speicher-Adress-Assembler 38 leitet wahlweise Datenbits von der Hauptdatenleitung 16, vom Anschluss-Adress-Register 42, vom laufenden Steuerwort oder vom Statusregister 136 auf das Register 40.

209815/13?/«

Die Ausgangssignalo des Register« 9a werden auf cine Lan^sii Adress-Schaltung 139 im Aktivspeichcr-Adrcss-Assembler 27 gegeben, der-in Fig. 2k dargestellt ist, und über die Leitung auf das Abschnitts-Auswahlregister 28 sowie auf die Leitungen 140 und 141. Die Ausgangssignale der Schaltung 139 werden auf eine Schnellweg-Adress-Schaltung 143 des Adressasscrnblcrs des Aktivspeichers gegeben. Die Schaltung 142 erzeugt die Adressangabe für die x-Koordinate, und die Schaltung 143 die Adressangabe für die y-Koordinate., Zusammen wählen sie ein Wort aus dem Aktivspeicher 17. Das Register 28 liefert Informationen auf die Schaltungen 142 und 143 über eine Leitung 144 und die beiden Verzweigungsleitungen 145 bzw. 146. Die Leitung 144 ist ausserdem als Eingangslcitung mit dem Unterassembler 69b im externen Assembler 10 verbunden. Ein weiterer Eingang für die Schaltungen 142 und 143 kommt über eine Leitung 147 und die beiden Verzweigungsleitungen 148 und 149 vom Wortauswahlrcgistcr 30. Ausserdem dient die Leitung 147 als Eingangsleitung für den Unterassembler 69d im externen Assembler 10. Die letzten Eingänge für die Schaltungen 142 und 143 kommen vom Speicher-Assembler über die Speicher-Assembler-Ausgangeleitung 67 und die beiden Verzweigungslcitungen 150 und 151. .

_BAD ORIGINAL 209815/1324

17/4845

Hauptdatenleitung :

Die Hauptdatenleitung 16 dient als Eingangsleitung für mehr erweitere Schaltungen. Die Zugriffs- und Modifizier-Schallun^ 19 spricht auf die Bits 0 bis 7 des Byte 2 der Hauptdatenlcitung an. Das Statusregister 136 spricht auf die Bits 0 bis 7 des Bytes 0
der Hauptdatenlcitung an. Das Wortauswahlrcgistcr 30 empf.'ingt als Eingangsinformation von der Hauptdatenlcitung 16 die Bits 0

bis 7 des Bytes 3. Das Abschnitts-Auswahlregister 28 empfängt J

die Bits 0 bis 7 des Bytes 1 der Hauptdatenleitung. Ein Prioritüts-Auswahlregister 152 spricht auf die Bits 0 bis 7 des Bytes 2 der Hauptdatenleitung Io an. Ein Unterbrechungs^/ZE-Steuerregister 153 empfängt die Bytes 0 und 1 der Hauptdatenleitung 16. Andere Schaltungen, die auf Signale der Hauptdatenleitung 16 ansprechen, sind eine Verzweigungs-Steuer schaltung 154 (Fig. 2n) und die
Daten-Eingangs schaltungen 155 (ASBI) für den Aktivspeicher (Fig. 2k bis 2m).

Aktivspeicher :

Der Aktivspeicher 17 enthält mehrere Speicher-Grundmoduln 156 bis 159. Diese Moduln brauchen nicht dieselbe Kapazität wie die oben erwähnten Moduln 54 bis 57 zu haben. Eine Aehnlichkeit besteht

209815/1324

insofern, als in beiden Fällen ein größeres Speichersystem mehrere kleinere ähnlich konstruierte Grundmoduln aufweist.

Jedes Speichermodul enthält neben der Daten-Eingangsschaltung (ASBI) 155 eine χ-Adressier schaltung 160, eine y-Adressierschaltung 161, eine Le sewirk-(Ver rie gelungs -)5chaltung 162, eine Speicherwerk (Tor-) Schaltung 163 und eine Daten-Aus gangs schaltung (ASBO) 164. Die in einem Speichermodul zu speichernde Information wird auf ASBI 155 gegeben und an der Stelle gespeichert, die durch den Inhalt der Adressier-Schaltungen 160 und 161 bestimmt ist. Die x- und y-Adressier-Schaltungen wählen zusammen eine Spei ehe rs te He, auf der der Inhalt von ASBI 155 zu speichern ist. In Fällen, in denen die Information vom Grundmodul 156 abzufragen ist, wählt der Inhalt der x- und y-Adre seier -Schaltungen die Stelle, und der Inhalt wird auf die ASBO-Schaltung 164 ausgelesen. Die Lesewir-Schaltung 162 steuert die Entnahme von Daten, während die Speicherwirk-Schaltung 163

^r das Einspeichern steuert.

Die Speichermoduln 156 bis 159 speichern je eine Informationseinheit, die nicht dieselbe Länge zu haben braucht, wie die im Hauptspeicher in den Moduln 54 bis 59 gehaltene Information. Im vorliegenden Beispiel ist die in einem Aktivspeicher-Modul (156 bis 159) gespeicherte Informationseinheit acht Bits oder ein Byte lang. Die Adressinformation für die S pe icher-

209815/1324

moduln 156 bis 159 wird parallel von den Schaltungen 142 und 143 auf die Adressier-Schaltungen 160 und 161 gegeben, d.h. daß ein Informationsbyte in jedem Modul gleichzeitig adressiert wird. Beim Einschreiben oder Lesen wird über die Schaltungen ASBI 155 oder ASBO 156 jeweils ein ganzes Byte übertragen.

Wenn also von den Schaltungen 142 und 143 eine Adresse geliefert wird, wird ein Ganzwort von vier Bytes aus den Moduln 156 bis 159 ausgelesen und auf die entsprechenden Bitleitungen in der Aktivspeiche rauegangsleitung 91 gegeben. Dieses Ganzwort wird auf die Unterassembler 83 bis 86 über mehrere Verzweigungsleitungen 92 bis 95 gegeben. Dabei ist jedem Aktivspeicher modul einer der Unterassembler zugeordnet. Die Lesewirk-Schaltung 162 wird von einer Le se steuerschaltung (E instell -Ver rie ge lungs-Steuerung) 165 gesteuert. Die Speicherwirk-Schaltungen 163 werden von mehreren Speicher-Steuerschaltungen 166 gesteuert, von denen jede mit je einem der Speicher moduln 156 bis 159 verbunden ist.

209815/13?A

Sonstiges : ^

Die in Fig. 2n dargestellte Vorzweigungs-Stouerschaltung 1 ·>·! om-jf/ingl mehrere Eing«ingssignale. Ein bereits erwähnter Signalsatz kommt von der Hauptdatenlcitung 16, Byteposition 3. Ausserdcm werden die Ausgangssignale des Unterassemblcrs 131 über eine Leitung 107 uv.i die Verzwcigungs-Steuerschaltung 154 gegeben. Eine Iloch-Vcrzwoigungs-

Schaltung 108 und eine Niedrig-Verzweigungs-Schaltung 169 liefern ^ . ebenfalls Eingangssignale auf die Verzweigunge-Stcucrschältung 154.

Ausgangseignale von. der Dccodierschaltung 9a werden über die Leitungen 170 und 171 auch auf diese Verzweigungs-Steuerschaltung geleitet.

Wie bereits gesagt, enthält das Speicheradress-Register 40 drei Unter register 125 bis 127, die jeweils acht Informationsbits (ein Byte) enthalten. Nur die Register 126 und 127 werden jedoch zur Wahl t einer Speicherstelle in den Moduln 54 bis 57 des Hauptspeichers

verwendet. Die Bitpositionen im Register 125 wurden bei einer Erweiterung der Speicherkapazität benutzt. Die Ausgänge der Register 126 und 127 werden auf zwei Ersatzadressenregister 172 bzw. 173 gegeben. Bei bestimmten Verzweigungeoperationcn müssen ^v Adressen parallel zur Verfügung stehen, wie es durch die Rcgisierpaarc 128 und 129 und 172 und 173 geschieht. Die Ausgangssignalc der

Registqr 172 und 173 werden auf die Unterasscxnblcr 69c und 69d im externen Assembler 10 über zwei Verzweigungslcitungcn 174 und

•75 gegeben. 209815/132A — ■

BAD ORIGINAL

-2S-

Die Ausgangssignale von den Registern 126 und 127 wi-rtii Znvorterschaitur.gen 1 7ό parallel au;" die Adroasier-Sc.-.ahoivtf 46 jede» dor Speichermoduln 54 bis 57 gegeben (Fig. 2d und 2i). Mit den. S pe ich ermodul 55 und der damit verbundenen Adressierschaltung <6 wirkt die Disposition 0 des Registers 120 auf einen besonderer. Assembler 17oa (Fig. 2c). Der Speichcrdaten-Asscmbler 8 enthalt mehrere Unterregister 177 bis 180. Die Speicherkapazität jedes dieser Register betragt ein Byte und jedes Register spricht auf ausgewählte Informationsbytes von den Speichermoduln 54 und 55 an. Jeder Zugriff zum Speicher 2 bringt vier Informationsbytes heraus, zwei Bytes von ™

jedem Modul 54 und 55. Die Grundmoduln 56 und 57 sind mit den Registern 177 bis 180 zusätzlich verbunden dargestellt, wodurch die ' Speicherkapazität des Speichersystems 2 erweitert ist.

Ausgangssignale vom Register 127 werden über ein UND-Glied 182 auf die Speicher-Steuerschaltung 181 gegeben (Fig. 2n/2o). Der Ausgang vom UND-Glied 182 besteht aus mehreren Steuersignalen, die auf die Prüf- - -a Schaltung 183 gelangen. Die Steuersignale von der "

Schaltung 183 können einzeln oder kombiniert verwendet werden, um die Test- und Einstellvorgänge der Speichermoduln 54 bis 57 auszulosen. Ein weiterer Eingang für die Speicher-Steuerschaltung 181 kommt von einer Speichcr-Maskierungs-Schaltung 184, die über eine Leitung 185 mit einem Register in der Zugriffs- und Modifizier schaltung 19 verbunden ist. Ein weiterer Eingang für die Schaltung 181 kommt von der in der Fig. 2a dargestellten Schalteranordnung. 7.4 über eine Leitung 1 i>6.

209815/1324

In Fig. 3 sind die Einzelteile für die dynamische Speicher-Verschiebetechnik dargestellt, die die Arbeitscharakteristik eines zeitgeteilten Datenverarbeitungssystems mit dynamischer Speicherverschiebung erhöhen. Die den Ausgangsweg des Byte-Assemblers 14 bildende Haupt-Datenleitung 16 enthält die im Programmierteil des Systems entwickelten logischen Adressen zur Bezeichnung der Speicherstelle im Hauptspeicher 2, auf der ein bestimmtes Informationsteil steht. Wie jedoch bereits an einem ™ im Zeitteilverfahren arbeitenden System gezeigt wurde, werden die Daten nur im Hauptspeicher gespeichert, wenn das zugehörige Programm zur Auswahl entweder direkt oder auf einer Wartebasis gewählt ist. Die Adresse auf der Haupt-Datenleitung 16 enthält die Segmentzahl, die Seitenzahl und Seitenbytes zur direkten Adressenbildung, enthält also eine erste Hälfte zur Speicherung in das Hoch-Verschiebungsregister und eine zweite Hälfte zur Speicherung in das Niedrig-Verschiebungsregister. (Der Ausdruck "Verschiebungsregister" soll hier nicht angeben, daß Information ψ innerhalb dieser Register verschoben wird, sondern, daß in diesen Registern Daten gespeichert sind, die für die dynamische Adressenverschiebung von Bedeutung sind).

Mehrere Register 300, 301 und 302 sind durch die Torschaltungen 303, 304 und 305 entsprechend mit der Haupt-Datenleitung 16 verbunden. Die Register 306, 307 und 308 sind ebenfalls durch weitere Torschaltungen 309, 310* und 311 entsprechend mit der Haupt-Datenleitung 16 verbun- .

209815/1324 T^T

BAD OBlGlNAL-

den. Wenn die logische Adresse aus dem Assembler 14 auf die Haupt-Datenleitung 16 geleitet wird, wird ein erster Teil (Seitenbytes) direkt in die Byteposition 3 des Speicher-Adressregisters 40, Register 127 und die obere Hälfte der Byteposition 2, Register 126a geleitet. Die Oberhälfte der logischen Adresse wird auf eines der Register 300, 301 oder 302 geleitet, abhängig davon, ob die Adresse mit einer Instruktion bzw. einem zweiten Operanden oder einem ersten Operanden sinngemäß verbunden ist. Das Register 300 ist mit einer Instruktion verbunden und ^ wird über/lie Torschaltung 303 angewählt, das Register 301 ist mit der Adresse eines zweiten Operanden verbunden und wird über die Torschaltung 304 geladen und das Register 302 ist mit der Adresse eines ersten Operanden verbunden und wird über die Torschaltung 305 geladen.

Es sind Register vorgesehen, da nach dem Laden des entsprechenden Registers mit seinem Adressinhalt dieser im Speicher bleibt und nach jede^ Spei eher zugriff nicht gelöscht wird. Der Inhalt von nur einem der I Register 300 bis 302 ist jedoch mit der dynamischen Speicherverschiebungs-(DSV)-Routine zu jedem Zeitpunkt verbunden. Demnach wird nur eine Ve r gleicher schaltung 314 dazu verwendet, den Inhalt eines der Register 300 bis 302 mit dem Inhalt eines entsprechenden Teiles der Haupt-Datenleitung 16 zu vergleichen. Die Wahl zwischen den Registern 300 bis 302 erfolgt über eine Torschaltung 316. Wenn der Inhalt des Instruktions-

209815/1324

Verschiebungsregisters nicht mit dem Inhalt der Haupt-Datenleitung 16 übereinstimmt, kann eine von zwei möglichen Nichtübereinstimmungen identifiziert werden. Außerdem können gleichzeitig beide Nichtübereinstimmungen identifiziert werden. Eine Befehls-Ungleich-Kippschaltung · 318 zeigt an, daß die Adressenungleichheit in einem entsprechenden Abschnitt der logischen Adresse auftritt. Eine Seiten-Ungleich-Kippschaltung 320 zeigt an, daß die Adressenungleichheit in' einem zweiten Teil der logischen Adresse auftrat. Angenommen, daß eine Ungleichheit auftrat, wird die nachfolgend zu beschreibende Routine zur Adressierung verschiedener Tabellen verfolgt, die im Hauptspeicher stehen, um die verschobene Adresse zu erhalten, welche die logische Adresse zu identifizieren versuchen. Die verschobene oder tatsächliche Adresse wird dann über die Datenleitung 16 in die Register 306, 307 und 308 geladen, je nachdem, ob die logische Adresse mit einer Instruktion bzw. einem zweiten oder ersten Operanden verbunden ist.

Nachdem das entsprechende Register 306 bis 308 mit der tatsächlichen in Frage kommenden Adresse neu geladen ist, wird die Instruktion erneut ausgeführt, die die DSV-Routine verursachte. Diese Neuausführung wird durch eine Verzweigungs- und Anschluß routine gesteuert. Während der Neuausführung sollte eine Vergleicher-Gleichheitsanzeige erfolgen, da der logische Adressteil der neu ausgeführten Instruktion, der an der Vergleicheroperation beteiligt ist, während des letzten Zugriffe zum DSV-

209815/1324

V/74845

Mechanismus in die entsprechenden Register 300 bis 302 geladen wurde. Danach wird der entsprechende Inhalt der Register 306 bis 308 über 'Jie Schaltung 322 in die übrigen Teile des Speicherregisters 40, Bytiposition 1, Register 125 und die untere Hälfte der Byteposition, Register 126, geladen.

In den Fig. 4a bis 4i ist ein sehe ma ti 8 ehe s Bild der in Fig. 3 gezeigten Schaltung im einzelnen wiedergegeben. Die' Register 300, 301 und 302 werden über die Torschaltungen 303, 304 und 30 5 und die entsprechenden Steuersignale auf den Leitungen 324, 325 und 326 geladen.

Für Steuerzwecke sind die von der Haupt-Datenleitung 16 geführten Adressindizes durch echte und Komplementsignale dargestellt. Dementsprechend werden die Steuersignale auf den Leitungen 324, 325 und 326 in den Invertern 327, 328 und 329 umgekehrt, während die echten Einschalteignale auf den Leitungen 324 bis 326 die entsprechenden echten Adressindizes-Signale auf der Haupt-Datenleitung 16 führen und die Komplementsignale von den Invertern 327 bis 329 auf den Leitungen 330, 331 und 332 entsprechend die Komplement-Adrese -Indizes -Signale auf der Haupt-Datenleitung 16 führen.

Die Register 301 bis 303 sind miteinander identisch und enthalten mehrere Speicherpositionen 333, mit den Und-Schaltungen 334 und 335 und eine rückverriegelte Oder-Schaltung 336. Die Oder-Schaltung 336 stellt das

209815/1324

Speicherelement dar. Jede der Und-Schaltungen 334 spricht einmal auf das Komplement-Schaltsignal von einem der entsprechenden Inverter 327 bis 329 und zum anderen auf das Komplement-Adress-Indexsignal von einer der entsprechenden Bitpositionen der Haupt -Date nbäung 16 an. Jede der Und-Schaltungen 325 spricht einmal auf das echte Einschaltsignal von einer der Und-Schaltungen 303 bis 305 und zum anderen auf das _ echte Adress-Index-Signal von der entsprechenden Bitposition der Haupt-

Datenleitung 16 an. Die Tor schaltungen 303 bis 305 steuern, wie gesagt, den Steuereingang, während der Steuerausgang durch die Torschaltung 316 gesteuert wird, die mehrere Eingangs-Einschaltsignale auf den Leitungen 337, 338 und 339 empfängt.

Das Einschaltsignal auf der Leitung 337 ist mit der Decodierung der logischen Adresse einer Instruktion verbunden und leitet den Inhalt einer entsprechenden Bit-Speicherposition des Registers 300 über die Torschaltung 316 auf die Ve rs chiebe leitung 314. Das Einschaltsignal auf der Leitung 338 ist mit der Decodierung der mit dem ersten Operanden verbundenen logischen Adresse verbunden und leitet den Inhalt einer entsprechenden Bit-Speicherposition des Registers 302 über die Torschaltung 316 auf die Vers chiebeleitung 340. Das Einschaltsignal auf der M tung 339 ist mit der Decodierung einer mit einem zweiten Operanden verbundenen logischen Adresse verbunden und leitet den Inhalt einer entsprechenden Bit-Speicherposition des Registers 303 über die Torschaltung 316 auf die Verschiebeleitung 340.

209815/1324

Die in Fig. 4a gezeigte Torschaltung 303 weist am Eingang zwei Und-Schaltungen 341 und 342 auf, deren Ausgangssignale auf eine Oder-Schaltung 343 gegeben werden. Die in Fig. 4f gezeigte Torschaltung 304 hat zwei Und-Schaltungen 344 und 345 am Eingang, deren Ausgangssignale zusammen auf die Oder-Schaltung 346 gegeben werden. Die Torschaltung 305 ist mit den Und-Schaltungen 347 bzw. 348 verbunden, deren Ausgangs signale auf eine Oder-Schaltung 349 gegeben werden. Das erste E ins ehalt signal wird von einer in Fig. 4f gezeigten Speicherzyklus-Decodierschal- ^

tung 350 geliefert und auf alle Eingangs-Und-Schaltungen 341, 342, 344, 345, 347 und 348 gegeben. Ein Speicher-Schreib-Einschaltsignal kommt von-der in Fig. 4f gezeigten Schaltung 351 und wird auf eine Eingangs-Und-Schaltung in jeder der Schaltungen 303, 304 und 305 gegeben. Die Und-Schaltungen 341, 344 und 347 dienen dem Schreiben von Informationen in die Register 301 bis 303 während der Speicher-Schreibzyklen.

Ein Spei eher-Le se-E in schaltsignal kommt von der Schaltung 352 und wird λ

auf die Eingangs-Und-Schaltungen 342, 345 und 348 gegeben. Dieses Einschaltsignal ist während eines Speicher-Le se zyklus mit dem Setzen von Informationen in die Register 301 bis 303 verbunden. Das vierte Einschaltsignal für alle Und-Schaltungen wird durch mehrere Ungleich-Tor-Schaltungen 353, 354 und 355 erzeugt, die in Fig. 4a gezeigt sind- Die Torschaltung 353 zeigt eine Ungleich-Operation des ersten Operanden an und liefert ein Einschaltsignal auf die Und-Schaltungen 347 und 348. Die

20981571324

Torschaltung 354 zeigt eine Ungleich-Operation des zweiten Operanden an und gibt ihr Einschaltsignal auf die Und-Schaltungen 344 und 345. Die Befehls-Ungleich-Tor-Schaltung 355 zeigt eine ungleiche Instruktion an und gibt ihr einschaltendes Ausgangssignal auf die Und-Schaltungen 342 und 341. Die 4-5-6-Zeisignale werden auf die Und-Schaltungen 341, 344 und 347 und die 0-1-Ze it signale auf die Und-Schaltungen 342, 345 und 348 gegeben. Für jede Kombination von Einschaltsignalen wird ein Signal auf JJ den Leitungen 324, 325 und 326 erzeugt und überträgt den Inhalt der Haupt-

Datenleitung 16 in die Speicherelemente der Speicherregister 300, 301 und 302.

Die in den Fig. 4b und 4g gezeigte Torschaltung 316 hat genausoviele Stufen 356 wie eines der Adress-Verschieberegister. Im Register 300 sind beispielsweise 12 Stufen enthalten und genauso in der Torschaltung 316. Jede der Stufen 356 umfaßt drei Und-Schaltungen 357, 358 und 359. Die k Stufen 356 sind miteinander identisch, so daß nur eine genauer beschrieben werden braucht. Eine Eingangs-Und-Schaltung 357 ist z.B. in jeder der Stufen 356 mit der entsprechenden Position im hohen Instruktions-Verschieberegister 300 verbunden. Eine weitere Und-Schaltung 358 ist mit der entsprechenden Speicherposition im hohen Verschiebe register des ersten Operanden 302 verbunden und die übrige Und-Schaltung 359 mit der entsprechenden Position im hohen Verschiebe register für den zweiten Operanden 301. Alle mit dem hohen Instruktions-Verschieberegister

209815/1324

300 verbundenen Und-Schaltungen . 357 werden durch ein Einschaltsignal von einer in Fig. 4£ gezeigten Beiehls-Kippschaltung 360 über einen Inverter 361 und die Leitung 337 eingeschaltet. Jede der mit dem hohen Verschieberegister des ersten Operanden verbundene Und-Schaltun« 3 58 wird durch ein Einschaltsignal betätigt, das von einer ersten Op-Kippschaltung 363 für den ersten Operanden über einen Inverter 364 und die Leitung 338 läuft. Jede der mit dem hohen Verschieberegister für den zweiten Operanden 301 verbundenen Und-Schaltungen 359 wird durch ein Einschaltsig- ^ nal eingeschaltet, das von einer zweiten Op-Kippschaltung 36 5 für den zweiten Operanden stammt und über den Inverter 366 und die Leitung 339 läuft.

Die Schaltung 360 empfängt als Eingangssignale ein Signal von der Und-Schaltung 367 und ein zweites von der Und-Schaltung 368. Die Und-Schaltung 368 empfängt als Eingangssignale das Einschaltsignal von einer Verschiebe-Kippschaltung 369, dargestellt in Fig. 4h, ein Einer-Zeitsignal ä vom Taktgeber und ein Einschaltsignal von einer Verschiebe-Decodierschaltung 370, Fig. 4f, sowie ein Einschaltsignal von einer Speicherzyklus-De codier schaltung 371. Die Und-Schaltung 367 empfängt als Eingangssignale das Y5-Decodiersignal und das Y4- inschaltsignal von dem in Fig. 2 gezeigten Aktivspeiche r-Adre ss-Assembler 27. Die Einschaltsignale Y4 und Y5 zeigen an, ob die logische Adresse, die gegenwärtig einer dynamischen'Adressenverschiebung unterliegt, mit einem ersten Operanden

209815/1324

oder einem zweiten Operanden verbunden oder eine Instruktionsadresse ist. Die Schaltungen 367 und 368 sowie die Schaltungen 360, 363 und 365decodieren die Adresse auf den Leitungen Y4 und Y5 und zeilen an, ob es hexadezimal 14 oder 15 oder keine der beiden Werte ist. Wie in Fig. 5b gezeigt, ist eine hexadezimale Adresse 14 immer mit dem zweiten Operanden verbunden, eine hexadezimale Adresse 15 mit dem ersten und wenn die decodierte Adresse keinen dieser beiden Werte aufweist, jedoch ein aktives Bit auf der Leitung Y4 oder Y5 hat, ist die Adresse mit einer Instruktion verbunden und hexadezimal 10. Wenn daher die hexadezimale Adresse 15 am Speicher-Adress-Assembler decodiert wird, setzt er die Kippschaltung 363 für den ersten Operanden. Wenn eine hexadezimale Adresse 14 in demAktiv-Speicher-Adress-Assembler 27 decodiert wird, schaltet diese Schaltung die Kippschaltung des zweiten Operanden 365. Wenn keine dieser beiden Adressen decodiert wird, wird die Befehlskippschaltung 360 eingeschaltet.

Die in Fig. 4c gezeigte Ve r gleicher schaltung 314 empfängt Ilingangsinformationen von der Haupt-Datenleitung 16 und der Verschiebeleitung 340. In der Schaltung 314 werden zwei Vergleichsoperationen gleichzeitig ausgeführt. In mehreren Und-Schaltungen 372 werden die vier niederen Bits (Segmentzahl) der logischen Adresse von der Haupt-Datenleüung 16 mit den entsprechenden Bits auf der Verschiebeleitung 340 verglichen. Eine Und-Schaltung 372 gibt ein "ingangssignal auf eine Oder-Schaltung 373».

209815/1324

• sobald sich die angelegten Eingangssignale unterscheiden. Die Oder-Schaltung 373 gibt dann ein Eingangssignal auf die Instruktions-Ungleich-Schal tung 318. In mehreren Und-Schaltungen 374 werden die vier nächsten Bits (1. Teil von Seitenzahl) von der Haupt-Datenleitung 16 mit den entsprechenden Bits der Verschiebeleitung 340 verglichen. Der Ausgang von einer Und-Schaltung 374 schaltet eine Oder-Schaltung 375 ein, die ihrerseits wieder ein Eingangssignal auf die Seite-Ungleich-Schaltung 320 liefert. In mehreren Und-Schaltungen 376 werden die vier nächsten Bits (2. Teil von Sei- ύ tenzahl) der logischen Adresse von der Hauptleitung 16 mit den entsprechenden Bits der Verschiebe leitung 340 verglichen. Das Ausgangssignal von jeder der Und-Schaltungen 376 wird auf eine Oder-Schaltung 377 gegeben. Die Und-Schaltungen 374 und 376 arbeiten genauso wie die Und-Schaltung 372.

Wegen der Schaltungsanforderungen umfaßt die Schaltung 320 zwei identische Schaltungen 378 und 379. Zur Schaltung 378 gehören die beiden Und-Schaltungen 380 und 381, deren Ausgangs signal auf die Oder-Schaltung 382 geleitet wird. Die Und-Schaltung 380 empfängt als Eingangs signale das Ausgangssignal von der Und-Schaltung 375 und das Ausgangssignal der Verschiebe-Einschaltung 383. Die Und-Schaltung 381 empfängt als Eingangssignale das Aus gangs signal von der Einschaltung' 383 über einen Inverter 384 und das Ausgangs signal einer in Fig. 4h dargestellten Und-Schaltung 385 sowie das R'ückverrie ge lung s -Aus gangs signal der Oder-Schaltung 382.

209815/13?*

Die Schaltung 379 umfaßt zwei Und-Schaltungen 386 und 387» deren Ausgangssignal auf eine Oder-Schaltung 388 gegeben wird. Die Und-Schaltung 386 empfängt als Eingangs eignale das Ausgangs signal von der Oder-Schaltung 377 und das Ausgangssignal vom Inverter 384. Die Und-Schaltung empfängt als E in gangs signale das Ausgangssignal der Und-Schaltung 383, das Ausgangssignal der Und-Schaltung 385 und das rückverriegelte Signal von der Oder-Schaltung 388. Das Aus gangs signal der Oder-Schaltung 382 wird auf eine Oder-Schaltung 389 gegeben, deren zweiter Eingang vom Ausgang der Oder-Schaltung 388 gebildet wird. Die Oder-Schaltung 389 erzeugt Ausgangssignale mit entgegengesetzter Polarität, dessen eines auf eine in Fig. 4a dargestellte Oder-Schaltung 390 gegeben wird. Dieses Signal zeigt eine Seitenungleichheit an und der DSV Mechanismus muß also automatisch auf die Betreibsart umgeschaltet werden, in der ein neues Adress-Signal auf die entsprechenden hohen Verschiebe register 300, 301 und 302 gegeben wird.

Die in Fig. 4c gezeigte Und-Schaltung 383 empfängt als Eingangssignale das Verschiebe-Einschaltsignal von der in Fig. 4£ gezeigten Schaltung 370, das Einschaltsignal für den ersten Speicherzyklus von der Schaltung 371, das Dreierzeitsignal vom Taktgeber sowie das Ausgangs signal der aktiven Verschiebe-Kippschaltung 369. Die in Fig. 4h gezeigte Und-Schaltung 385 empfängt als Eingangs signale das 6-7-8-Zeitsignal vom Taktgeber und das Einschaltsignal für den zweiten Spei ehe rzyklus von der Schaltung 350.

209815/1324

Die Instruktions-Ungleich Schaltung 318 umfaßt zwei Und-Schaltungen 391 und 392. Die Und-Schaltung 392 empfängt als Eingangssignale das Ausgangssignal vom Inverter 384, das Ausgangssignal von der Und-Schaltung 385 und das rückverriegelte Signal von der Oder-Schaltung 393, die Signale mit entgegengesetzter Polarität erzeugt. Das erste Signal ist ein Eingangssignal für die Oder-Schaltung 390. Die Ausgangs signale der Und-Sch altungen und 392 werden auf eine Oder-Schaltung 393 gegeben. Die Und-Schaltung 391 391^(empfängt als Eingangs signale das Ausgangssignal von der in Fig. 4h A

dargestellten Oder-Schaltung 394, das Ausgangssignal von der Oder-Schaltung 373 und das Ausgangs signal von der Und-Schaltung 383.

Das Ausgangs signal von der Oder-Schaltung 390 wird als Einschaltsignal auf die Schaltungen 353, 354 und 355 gegeben. Ein zweites Eingangssignal für die Ungleich-Schaltung des ersten Operanden 353 ist das Aus gangs signal von der Schaltung 363. Das zweite Eingangssignal für die Ungleich-Schaltung des zweiten Operanden 354 ist das Ausgangssignal für die Schaltung des zweiten Operanden 365. Das zweite Eingangssignal für die Instruktions-Ungleich-Schaltung 355 ist das Ausgangs signal von der Instruktions-Schaltung 360.

Die in Fig. 4h gezeigte Oder-Schaltung 394 empfängt mehrere Eingangssignale von den Und-Schaltungen 398 bzw. 399 und 400. Die Und-Schaltung 398 .empfängt als Eingangssignale ein Signal von der aktiven Instruktions-Schaltung" 402 und eines von der Instruktionsschaltung 360 auf einer Leitung

209815/1324

17/4845

403. Die Einschaltsignale für die Und-Schaltung 399 kommen einmal von der 1. Operand Aktiv-Kippschaltung 404 und auf einer Leitung 405 von der Kippschaltung für den ersten Operanden 363. Die Und-Schal tun g/i 00 empfängt als Eingangs signale ein Signal von der Aktiv-Schaltung für den zweiten Operanden 406 und auf einer Leitung 407 ein Signal von der Kippschaltung für den zweiten Operanden 365. Die Aktiv-Instruktions-Kippschaltung 402 weist zwei Eingangs-Und-Schaltungen 408 und 410 auf, deren Ausgangs signal auf die Oder-Schaltung 412 gegeben wird. Die Und-Schaltung 408 hat zwei Eingangssignale und zwar vom Inverter 414 und von der Haupt-Datenleitung, Byte 3, Bit 4.

Die Und-Schaltung 410 empfängt als Eingangs signale ein Aus gangs signal von der Und-Schaltung 416, ein Ausgangssignal von der in Fig. 4a gezeigten Instructions-Ungleich-Tor-Schaltung 355 und ein Maschinen-Rückstellsignal auf einer Leitung 418. Das Ausgangssignal der Und-Schaltung 416 wird auf den Inverter 414 gegeben. Die 1. Op Aktiv-Kippschaltung 404 weist zwei Und-Schaltungen 420 und 422 auf, deren Ausgangssignale auf eine Oder-Schaltung 424 gegeben werden. Die Und-Schaltung 420 empfängt als Eingangssignale einmal von der Haupt-Datenleitung, Byte 3, Bit 4 und zum anderen das Ausgangs signal des Inverters 426. Die Und-Schaltung 422 empfängt als Eingangs signale das Ausgangs signal von der Und-Schaltung 428, das Maschinen-Rückstellsignal auf der Leitung 418 und das Ausgangssignal von der in Fig.' 4a gezeigten Ungleich-Tor schaltung des ersten Operanden 353. Die 2. Op. Aktiv-Kippschaltung 406 weist zwei Und-Schaltun-

209815/1324

■ gen 4 30 und 432 auf, deren Ausgangssignal auf eine Oder-Schaltung 4 34 gegeben wird. Die Und-Schaltung 430 empfängt zwei Eingangssignale und zwar einmal vom Inverter 436 und zum anderen von der Haupt-Datenleitung, Byte 3, Bit 4. Die Und-Schaltung 342 empfängt als Eingangssigna-Ie ein Maschinen-Rückstellsignal auf der Leitung 418, das Ausgangssignal von der Und-Schaltung 438 und das Ungleich-Einschaltsignal des zweiten Operanden von der Ungleich-Schaltung des zweiten Operanden 3 54. Das Ausgangssignal der Und-Schaltung 428 wird ebenfalls auf den Inverter 426 ™

gegeben. Das Ausgangssignal von der Und-Schaltung 438 wird auf den Inverter 436 gegeben.

Die Und-Schaltung 416 empfängt als Eingangssignale das-YO-Einschaltsignal von einer externen Decodierleitung 440, das einschaltende Ausgangssignal auf einer -Y2 Decodierleitung 442, das Einschaltsignal für den Speicher-Lesezyklus von einer in Fig. 4f gezeigten Decodierschaltung 444, auf einer Leitung 444a und das Ausgangssignal von der Instruktionsschal- f

tung 360 auf einer Leitung 403. Die Und-Schaltung 428 hat dieselben Einschaltsignale wie die Und-Schaltung 416 auf den Leitungen 440, 442 und 444a und außerdem ein Einschaltsignal von der Schaltung des ersten Operanden 363 auf einer Leitung 40 5. Die Und-Schaltung 438 empfängt ebenfalls die drei Einschaltsignale auf den Leitungen 440, 442 und 444a und außerdem ein einschaltendes Ausgangssignal von der Schaltung des zweiten Operanden 365 auf einer Leitung 407.

209815/1324

- 40 -

Die Verschiebe-Kippschaltung 369 empfängt als Eingangs signale ein Signal von der Und-Schaltung 450 und ein zweites von der Haupt-Datenleitung By te 5, Bit 4. Die Und-Schaltung 450 empfängt als Eingangs signale ein Signal von der Leitung 440, ein zweites von der Leitung 442 und als drittes Signal das Byte 0 Einschaltsignal von der externen Byte-Steuerung.

Der Ausgang der in Fig. 4c gezeigten Schaltung 304 dient dazu, die übersetzte oder echte Speicheradresse vom niedrigen Befehls-Verschieberegister 306 weiterzuleiten. Die Und-Schaltung 309 empfängt als Eingangssignale ein Signal von der Leitung 440, eines von der Leitung 442, ein drittes aus der Schaltung 444 und ein viertes Einschaltsignal auf der Leitung 403 von der Instruktions-Kippschaltung 360. Die in Fig. 4h gezeigte Und-Schaltung 310 empfängt dieselben drei Einschalteignale auf den Leitungen 440, 442 und von der Schaltung 444 wie die Und-Schaltung 309 und außerdem noch ein Einschaltsignal von einer Kippschaltung 365 für den zweiten Operanden auf der Leitung 407.

Die in Fig. 4c gezeigte Und-Schaltung 311 empfängt die drei Einschaltsignale auf den Leitungen 440, 442 und das von der Schaltung 444 und außerdem Signale von der Kippschaltung 363 für den ersten Operanden auf der Leitung 405. Eine der Torschaltungen 309, 310 und 311 wird durch ein Einschaltsignal angewählt, das ausschließlich auf einer der Leitungen 403 bzw. 405 und 407 kommt. Das Einschaltsignal von der gewählten Torschal-

209815/1324

tung leitet den Inhalt der Haupt-Datenleitung 16 auf das entsprechende niedrige Verschieberegister 306, 307 oder 308. Die Ausgangsschaltung 322 ähnelt der Schaltung 316.. Ein gewähltes niedriges Verschiebercgister wird durch ein Einschaltsignal eingeschaltet, das über eine der Leitungen 403, 405 und 407 von der entsprechenden in Fig. 4i gezeigten Inverterschaltung 452 bzw. 453 und 454 kommt. Das Signal, das den Inhalt eines hohen Verschieberegisters in die Vergleicherschaltung 314 leitet, leitet ebenfalls den Inhalt des entsprechenden niedrigen Verschieberegi- ™

sters in eine Verschiebungs-Übereinstimmungs-Torschaltung 456 (Fig. 4e).

Die Schaltung 456 leitet die übersetzte Adresse in das Speicherregister 40, Byteposition 1 und in die untere Hälfte der Byteposition 2. Die Schaltung 456 hat so viele Stufen, wie Oder-Schaltungen in der Schaltung 322 enthalten sind. Jedes der Und-Glieder in der Schaltung 456 empfängt ein Eingangssignal von der entsprechenden Oder-Stufe in der Torschaltung 322. Das andere Einschaltsignal für jede Und-Schaltung kommt von einer Und-Schal- |

tung 458, die als Eingangs signale ein Verschiebe-Einschaltsignal von der Verschiebe-Kipp schaltung 369 und ein Signal von der in Fig. 4f gezeigten Schaltung 370 empfängt. Das letzte Eingangssignal ist das Einschaltsignal für den ersten Speicherzyklus in der Schaltung 371. Die Schaltung 456 soll die übersetzte Adresse zum richtigen Zeitpunkt im Maschinenzyklus auf das Speicher-Adressen-Register 40 leiten.

Die in Fig. 4f gezeigte Und-Schaltung 351 empfängt als Eingangs signale

209815/1324

1/74845

ein Einschaltsignal für den zweiten Spei ehe rzyklus von der Schaltun» 350 und ein Ausgangssignal von der Und-Schaltung 460. Die Und-Schaltung 460 ist ein Teil der Steuerregister-Decodierschaltung und empfängt als Eingangssignale das negative CO Bit 4 Signal, das positive CO Bit 0 Signal und das negative CO Bit 7 Signal. Die Schaltung 350 umfaßt die beiden Und-Schaltungen 462 und 464, deren Ausgang%ignal auf die Oder-Schaltung 466 geleitet wird. Die Und-Schaltung 462 empfängt als Eingangs signale das Ausgangssignal einer Schaltung 468 und das Ausgangssignal eines Inverters 470.

Die Und-Schaltung 464 empfängt als Eingangs signale ein 1-2-Zeitsignal von der ' Taktgeber schaltung und das negative zweite Speicherzyklus-Ausgangssignal von der Schaltung 350. Der Eingang zum Inverter 470 ist das 1-2-Zeitsignal vom Taktgeber. Die Schaltung 468 weist am Eingang zwei Und-Schaltungen 471 und 472 auf, deren Ausgangs signale auf eine Oder-Schaltung gegeben werden. Die Und-Schaltung 471 empfängt als Eingangs signale das ' negative Ausgangs signal der Schaltung 350 für den zweiten Spei ehe rzyklus, das Ausgangs signal der Und-Schaltung 371 und das Ausgangs signal des Inverters 476. Die Und-Schaltung 472 empfängt als Eingangs signale das rückverriegelte Signal von der Oder-Schaltung 474, das Wiederstart-Rückstell-Einschaltsignal das die Operation des gesamten Ve rarbeitungs systems einleitet und das 6-7-8-Zeitsignal von der Taktgebe rs chaltung. Das 6-7-8-Zeitsignal wird außerdem als Eingang auf den Inverter 476 gegeben. Die Und-Schaltung 352 empfängt als Eingangssignale das negative Ausgangss'ig-

209815/1324 BAD ORIGINAL

nal der Und-Schaltung 350 für den zweiten Speicherzyklus und das Ausgangssignal einer Und-Schaltung 478, die ein Teil der Steuerregister-Decodierschaltung 9b ist und als Eingangs signale das positive CO Bit 4 Signal, das positive CO Bit 0 Signal und das negative CO Bit 1 Signal empfängt. Das Ausgangssignal von der Und-Schaltung 478 wird außerdem als Eingang auf die Und-Schaltung 444 gegeben. Die Und-Schaltung 444 empfängt als weiteres Eingangssignal ein Signal von der Und-Schaltung 480, die als Eingangssignale ein Speicherwort-Einschaltsignal von der Und-Schaltung 371 * und ein positives Ausgangssignal für den zweiten Spei ehe rzyklus von der Schaltung 350 empfängt. Die Und-Schaltung 371 ist ein Teil der Steuerregister-Decodierschaltung 9b und empfängt als Eingangs signale das negative CO Bit 1 Signal und das positive CO Bit 0 Signal.

Die Schaltung 370 weist die Und-Schaltungen 482 und 485 auf. Das Ausgangssignal der Und-Schaltung 48Z stellt einen Eingang für die übrigen Und-Schaltungen 483 bis 485 dar. Das Ausgangs signal von den Und-Schaltungen 483 bis 485 wird als Eingang auf eine Oder-Schaltung 486 gegeben. Die Und-Schaltungen 482 bis 485 bilden einen Teil der Steuerregister-Decodie rs chaltung 9b. Die Und-Schaltung 482 empfängt als Eingangs signale das negative C2 Bit 4 Signal und das negative C2 Bit 5 Signal. Die Und-Schaltung 483 empfängt als Eingangs signale das Ausgangssignal von der Und-Schaltung 482, das positive C2 Bit 6 Signal und das positive C2 Bit 7 Signal. 'Die Und-Schaltung 484 empfängt als Eingangs signale das Ausgangs-

209815/1324

signal von der Und-Schaltung 482, das positive C2 Bit 6 Signal und das negative C2 Bit 6 Signal. Die Und-Schaltung 485 empfängt als Eingangssignale das Aus gangs signal von der Und-Schaltung 482, das negative C2 Bit 6 Signal und das negative C2 Bit 7 Signal. Der Ausgang der Oder-Schaltung 486 zeigt an, daß die Zentraleinheit im Verschiebungs-Modus arbeitet und ermöglicht den Betrieb der übrigen Schaltungen.

Erste Verschiebungsoperation

Die in den Fig. 5a und 5b schematisch zusammengesetzten Bauteile sind in anderen Figuren genauer dargestellt. Der Aktiv-Speicher 17 umfaßt mehrere einzelne Register, von denen jedes gemäß der Darstellung in Fig. 5b eine Adresse hat, die in Hexadezimalnotierung bei 00 beginnt und bis 3F durchläuft. Einige dieser Register werden bei der dynamischen Speicherverschiebung nicht benötigt und sind infolgedessen nicht dargestellt.

Wie allgemein bekannt ist, wird die Operation des Verarbeitungssystems bei der Ausführung einer bestimmten Aufgabe über ein Programm-Statuswort (PSW) gesteuert. Außer den bereits bekannten Funktionen des PSW ist eine neue Funktion vorgesehen, wodurch ein bestimmtes Bit im PSW anzeigt, ob das Verarbeitungssystem unter dynamischen Speicherverschie-

bungs-Bestimmungen arbeitet. Die periodische überprüfung oder Einschal-

209815/1324 BAD ORIGINAL

tung dieses Bits und die nachfolgende Abfühlung errnöglichi/ii die Durchführung der dynamischen Speicherverschiebung bei jeder logischer. Adresse, die durch das Datenverarbeitungssystem entwickelt wurde. Da es die logische Adresse ist, die den Hauptspeicher-Adressmechanismus des Datenverarbeitungssystems zur Wiedergewinnung eines Inf or ma ti on steiles aus dem Hauptspeicher veranlaßt, wird nur die logische Adresse bei der dynamischen Speicherve rs chiebung überprüft.

Die im Hauptspeicher enthaltene Information fällt in drei Grundklassen, Infolgedessen gibt es drei Adressklassen. Der Aktivspeicher 17 hat eine entsprechende Speicherposition für jede dieser drei Informationsklassen. Die Instruktionsadresse wird im Instruktionszähler mit der Adresse 10 gehalten. Die Adresse des ersten Operanden wird in der Adress-Stelle 15 gehalten und die Adresse des zweiten Operanden in der Adress-Stelle 14.

Wie allgemein bekannt ist, wird die Adresse in jeder dieser Stellen durch das normale Verfahren der Verarbeitungseinheit aufgebaut. Wenn der Funktions-Code einmal decodiert und die logische Adresse in der oben erwähnten Stelle aufgebaut ist, wird die dynamische Speicher-Verschiebeschaltung 52 (Fig. 1) eingeschaltet. Gemäß der Darstellung in Fig. 3 ist die logische Adresse in zwei Teile unterteilt. Ein Teil (Seitenbytes) wird direkt in das Register 40, Byte 3 und die obere Hälfte des Byte 2 geladen und

209815/1324

der hochwertige Teil (Segment- und Seitenzahl) in eine Vergleicherschaltung 314, woraufhin dieser Teil-der logischen Adresse mit dem I- .alt des entsprechenden hohen Verschieberegisters 300, 301 und 302 verglichen wird.

Wenn angenommen wird, daß die folgende Besprechung einer Instruktion m gelten soll, dann wird der Inhalt des Registers 300, mit dem hochwertigen

Teil der Instruktionsadresse verglichen, die vom Instruktionszähler (Register 10) im Aktivspeicher 17 stammt. Wenn dies die erste vom dynamischen Speicher-Verschiebesystem 52 zu untersuchende Instruktion ist, befindet sich keine Adresse im Ins truktions register 300. Infolgedessen wird ein Ungleich-Signal erzeugt, da die Instruktions-Aktiv-Kippschaltung 402, dargestellt in Fig. 4h, zurückgestellt ist und die Ins truktions-Ungleich schaltung 318 im eingeschalteten Zustand diese Bedingung anzeigt, fc Auf Grund der Einschaltung der Schaltung 318 holt die Einrichtung eine

Adresse, die die neue Speicherstelle der gewünschten Instruktion angibt.

und

Diese Verschiebung von InstruktionenYvon Daten ist Teil eines Zeitteilersystems.

Eine andere Funktion, die ein Zeitteiler system übernimmt, die jedoch keinen Teil der vorliegenden Erfindung bildet, ist das Setzen von Informations gruppen "Seiten" genannt, in den Speicher. Diese andere Funktion eines im Zeitteilerbe trieb arbeitenden Datenve rarbeitungs systems ist die Über_T

209815/1324 bad original

tragun«,von Informationsseiten aus einem Großraumspeicher, wie ζ. Β. einem Plattenspeicher, in wahlfrei angeordnete Seitensegmente eines Hauptspeichers. In Fig. 5a kann z. B. eine Informations seite ursprünglich auf einer Datenstelle 1 gespeichert sein, die während eines Speicherintervalles im Hauptspeicher durch den "Bezeichner" 488 angegeben wurde. Ihre Kennzeichnungsadresse, angegeben links oben in der Ecke dieser Informationsseite, wurde durch die entsprechende Stelle im Seitentabellen- _Λ Adressbereich 489 angegeben. Es sind verschiedene Seitentabellen aufgeführt und jede enthält eine Adressgruppe zur Identifizierung ihrer entsprechenden Datenstellen 488, z.B. Nr. 1. Zu einem späteren Zeitpunkt wird möglicherweise die Speicherkapazität des Hauptspeichers überschritten und es muß eine nicht aktive Informationsseite ausgewählt und in den Mengenspeicher zurückgesetzt werden, bis sie wieder gebraucht wird.

Über bekannte Systeme können in einem wirtschaftlichen Verfahren relativ inaktive Informationsseiten entfernt werden. Im vorliegenden Beispiel wurde die Datenstelle 1 in den Mengenspeicher zurückübertragen und eine neue Informations seite an ihre Stelle gesetzt. Zu einem späteren Zeitpunkt wird die alte Informations seite wieder gebraucht, die vorher an der Stelle 488 stand, während die neue Informations seite auf der Stelle 488 noch weiter periodisch verarbeitet wird. Die alte Seite kann jedoch nicht auf demselben Platz gesetzt werden, da die Stelle 488 belegt ist und muß infolgedessen auf einer neuen Datenstelle mit der Bezeichnung 490 gespeichert wer-

209815/1324

den. Wie aus Fig. 5 zu ersehen ist, erfolgt eine Ad ress-Verschiebung zwischen der Anfangsposition der Informatiqnsseite, die ursprünglich an der Datenstelle 1 stand und die jetzt an der Datenstelle 2 steht. Eine Funktion des Zeitteilersystems, die keinen Teil der vorliegenden Erfindung bildet, ist die Abfühlung dieser Adress-Verschiebung und eine entsprechende Eintragung in die Seitentabellen 489. Der vorliegenden Infor- , mationsseite wurde eine Stelle 491 zugeordnet und ein Teil 492 dieses Eintrages wird jetzt geändert, um die durch die Verschiebung der Informationsseite aufgetretene Adress-Verschiebung wiederzugeben. Das ausdrückliche Zeil der vorliegenden Erfindung ist die Verwendung der verschiedenen Segmenttabellen 493 und Seitentabellen 489 als Informationsquellen, die durch die verschiedenen Zeitteiler-Programmiersysteme erzeugt werden, um die verschiedenen den einzelnen Informationsseiten, die gegenwärtig im System arbeiten, zugeordneten Adressen wiederzugeben.

w Bei Anzeige einer Ungleichheit in der DSV-Schaltung 52 wird die Verzwei-

gungs- und Anschlußinformation weggespeichert, um die Instruktion zu markieren, die die Ungleichheit verursachte. Diese Verzweigungsinformation umfaßt den Inhalt der Register 28, 136 und 42. Diese Information wird in der Adress-Stelle 3D im Aktivspeicher .17 gespeichert. Das Abschnitts-Auswahlregie te r 28 wird mit der Hexadezimalinformation 1-7 geladen. Die 1 dient als Hinweis auf den aktiven Speicherabschnitt, der mit den Adress-Stellen 10, 14 und 15 verbunden ist, während die 7 ein

209815/1324

Hinweis auf die Adress-Stellen 38 bis 3D ist. Der Hauptspeicher 2 hat einen Steuerspeicher 4 und eine der Registerstellen im Steuerabschnitt 4 ist das Tabellenregister 494 (Fig. 5a). Das Tabellenregister-Forrnat ist in Fig. 6a gezeigt. Die Bits 0 bis 7 enthalten die Segment-Tabellenlängeoder die Anzahl der Gruppen von 16 Eintragungen. Pro Eintragung stehen vier Bytes. Die Bits 8 bis 31 enthalten die Be ginn-Ad res se der Segment-Tabelle. Da diese Tabelle auf einer 64 Byte Grenze steht, sind die Bits 26 bis 31 Null. Der Inhalt des Tabellenregisters wird adressiert und auf die Arbeite-Registerstelle 3c im Aktivspeicher 17 übertragen. Der Segmenttabellen-Beginnadressteil des Tabellenregisters 494. zeigt auf die Anfangsstelle der im Hauptspeicher 2 gehaltenen Segment-Tabelle 483. In der DSV-Operation wird die Segmenttabellen-Beginnadresse im Tabellenregister 494 zu einem Teil (Segmentzahl) der logischen Adresse addiert, die vom Verarbeitungs system aufgebaut wurde. Die logische Instruktionsadresse steht nicht nur in Stelle 38 des Aktivspeichers 17 sondern wird auch auf die Register 300 und 306 geleitet. Die vier hohen Bits stellen "

die Segmentzahl dar. Diese Zahl wird zur Segmenttabelle η-Beginnadresse in einer be stimmten Art addiert.

Diese Addition erfordert die Verwendung der vier hohen Bits der logischen Adresse als die vier mittleren Bits eines 8 Bit Byte. Die zwei hohen Bits und die zwei niederen Bits dieses Bytes sind Null. Das Byte wird zu dem hohen Byte der Segmenttabellen-Beginnadresse als Segment-

209815/1324

verschiebung addiert. Diese Umsetzung der vier hohen Bits der logischen Adresse erfolgt durch Ausleiten des Registerinhaltes 300 auf den externen Assembler 10. Das Format dieser SegmentverSchiebung ist in Fig. ob bei Byte 0 dargestellt. Die Bits 0 bis 7 enthalten die Segmentzahl richtig innerhalb einer Bytegrenze zur Adress-Arithmetik mit der Se gmenttabellen-Beginnadresse verschoben. Die Bits 8 bis 15 der logi- ^ sehen Adresse enthalten die Seitenzahl innerhalb einer Byte grenze zum

Tabellenseiten-Längenvergleich. Die Bits 16 bis 31 der logischen Adresse enthalten die Seitenzahl über zwei Bytes zur richtigen Adress-Arithmetik mit der Beginnadresse der Seitentabelle.

Die Addition der Segmentverschiebung zum hohen Teil der Beginnadresse der Segmenttabelle kennzeichnet eine bestimmte Segment-Tabelleneintragung, die den Speicherbereich bezeichnet, der grundsätzlich für die Seitentabellen 489 reserviert ist. Die oben erwähnte Addition kennzeichnet die' Stelle 495, die das in Fig. 6c gezeigte Format hat.

Die Bits 0 bis 7 der Segmenttabelle enthalten die Länge der Seitentabelle. Diese Länge entspricht der Anzahl von Eintragungen in einer Seitentabelle. Die Bits 8 bis 30 enthalten die Beginnadresse der Seitentabelle. Dieser Teil der Se gmenttabellen-Eintragung 495 kennzeichnet den Speicherbereich, der grundsätzlich für die Seitentabelle 489 reservier:

209815/1324

OBiGl^A-

ist. Bit 31 ist das Verfügbarkeitsbit für die Tabellenseite. Dieses IMt kennzeichnet die physikalische Verfügbarkeif im Kernspeicher aller mit der Segmenttabellenadresse verbundenen Seiten.

Eine Segmenttabellen-Eintragung wird an einer bestimmten Stelle im Aktivspeicher 17 für alle drei Klassen der logischen Adressen gehalten. Die

V'
letzte Segmenttabellen-Eintragung für (den ersten Operanden in Stelle 39

und für den zweiten Operanden in Stelle 3A. \

Die bisherige Beschreibung hatte auf eine Instruktion Bezug genommen und somit wird der Inhalt des Registers 38 zu den acht niederen Bits des Registers 300 addiert. Die acht niederen Bits werden in das in Fig. 6b gezeigte Format in die Bytes 2 und 3 übersetzt. Diese Addition kennzeichnet eine bestimmte Seite, wie z.B. die Seite zwei 491 und eine Verschiebung mit der Seite 491 auf eine mit 492 gekennzeichnete Eintragung. Der Inhalt der Stelle 492 wurde vorher durch die im Zeitteilersystem ar- g

beitenden Programme so geändert, daß die Verschiebungs-Adressindizes-Änderung bei der übertragung der Informationsseite von der Datenstelle 1 auf die Datenstelle 2 berücksichtigt wurden. Diese Information wird jetzt über die Haupt-Datenleitung 16 auf die in Fig. 3 gezeigten niederen Verschiebungsregister 306 übertragen. Das erfolgreiche Laden dieses Registers 306 führt zu einer Verzweigunge- und Anschluß-Speicher-Steuerfunktion, die die in der Aktivs pe icher s te He 3D enthaltene Information zu

■* einen Befehl wird in Stelle 38 gehalten, die letzte Segment-Tabelleneintragung für

20981S/1324

brD

ORiGiNAt

den Registern 28, 136, 42 zurückführt. Dadurch wird die Instruktion noch einmal ausgeführt, die ursprünglich die Ungleichheit verursachte. Wenn jetzt der Inhalt der logischen Adresse mit dem Inhalt des hohen Instruktionsregisters 300 verglichen wird, muß eine Übereinstimmung bestehen, da das automatische System vorher dieselbe Information aus der logischen .Adresse in das hohe Instruktionsregister geladen hat. Bei Anzeige einer Gleichheit wird der gerade aus dem Bereich 492 der Tabellenseite geladene Inhalt des niedrigen Instruktionsregisters auf die Stelle des Byte 1 des Registers 40 und die niedere Reihe der Stelle Byte 2 übertragen. Der Inhalt der Register 125 und 126 im Register 40 zeigt jetzt die richtige Lage der Verschiebungsindizes der Informationsseite während der übrige Inhalt der Register 126a und 127 im Register 40 das richtige Byte in der Informations seite kennzeichnet.

Nachfolgende Verschiebeoperation

Eine nachfolgend vom System aufgebaute Adresse wird ebenfalls DSV-geprüft, diese Prüfung sollte jedoch erfolgreich sein, solange die Daten von derselben Seite stammen, die bei der ersten Verschiebung gekennzeichnet wurde. Angenommen, daß alle drei Register 306, 307 und 308 mit der übersetzten Adresse geladen wurden, so wird nun gezeigt, daß der nächstfolgende Bedarf für eine bestimmte Klasse der logischen Adresse unmittel-

2098IS/1324 ■

BAD ORIGINAL

bar durch die vorliegende Erfindung erfüllt werden kann. Es tritt keine Systemverzögerung ein, während die vorliegende Verschiebung ausgeführt wird im Vergleich zu einem System ohne dynamische Speichcrvorschiebungsfunktion.

Die Verschiebe-Kippschaltung 369 wird durch ein Bitsignal im PSW eingeschaltet. Die Schaltung 370 decodiert einen Teil des laufenden Steuerwortes, das nur bei der Verschiebung auszuführen ist. Die Schaltung 368 ^ wird eingeschaltet und liefert ein Ausgangssignal auf die Schaltungen 360, 363 und 365. Das Ausgangssignal der Und-Schaltung 368 wählt die Befehls-Kippschaltung 360 zusammen mit dem Inhalt der Aktiv-Speicheradressierung.

Der Ausgang der Befehls-Kippschaltung 360 leitet den Inhalt des Registers 300 zur Vergleicher schaltung 314 durch ein Einschaltsignal auf der Leitung 337 und die Und-Schaltungen 357. Der Ausgang von der Schaltung | 360 schaltet die Befehls-Aktiv-Kippschaltung 402 ein und erzeugt ein Einschaltsignal für die Und-Schaltung 409 und den Inverter 452. Da die Vergleicherschaltung eine Gleichheit anzeigt, ble*iben die Vergleich-Anzeige Schaltungen 318 und 320 ausgeschaltet. Die Instruktions-Ungleichheits- . Torschaltung 355 bleibt eingeschaltet, wodurch die Schaltung 303 den Inhalt der Haupt-Datenleitung 16 in das Register 300 laden kann. Der In-

209818/1324 .

halt des Registers 306 wird über die Schaltungen 322 und 356 auf die Register 125 und 126 geladen.

Der Inhalt des Registers 306 wird auch ausgelesen, wenn eine logische Adresse in der Instruktionsklasse verwendet wird. Die Enddurchschaltung zeigt an, daß das Register 306 eine verschobene, gültige Adresse enthält. Dieses gültige Signal ist das DSR Unterbrechungs-INACTIV-Signal auf der Leitung 490 und wird auf die Und-Schaltung 458 gegeben. Es ist einem Vergleicher-Gleich-Signal vom Vergleicl»314 gleichwertig. Die übrigen Klassen logischer Adressen werden ähnlich behandelt.

209815/1324 " BAD

Claims (13)

- 55 - liüblingen, 17. Sepli'inijcr 19όΒ Iw-hn PATENTANSPRÜCHE

1. Einrichtung zur Adressenprüfung und -modifizierung in einem Datenverarbeitungssystem mit dynamischer Adressenverschiebung, welches einen Hauptspeicher mit unmittelbarem Zugriff, einen externen Großraumspeicher und einen Schnellspeicher umfaßt, wo- *

bei Blocks (Seiten) von Informationen zwischen dem Großraumspeicher und dem Hauptspeicher ausgetauscht werden und bei wiederholtem Austausch die jeweilige Beginnadresse des Blocks im Hauptspeicher in einer Tabelle gespeichert wird, und zur Adressierung des Hauptspeichers logische Adressen verwendet werden, gekennzeichnet durch Register (300, 301, 302) zur Speicherung der zuletzt zur Adressierung eines Blocks benützten Adressinformation, durch einen Vergleicher (314), welcher die Adresseninformation λ

in den Registern (300, 301, 302) mit dem entsprechenden Teil in der gerade zur Adressierung des Hauptspeichers zugeführten Adresse vergleicht und das Ergebnis des Vergleichs in Kippschaltungen (318, 320) speichert, und durch Segment- und Seiten-Tabellen (493. 498) im Hauptspeicher, welche bei erfolglosem Vergleich verschobene Adressen liefern.

2. Einrichtung nach Anspruch 1, gekennzeichnet durch Befehle o^er

209815/1324 7

Operanden anzeigende Kippschaltungen (363, 360, 365; Fi.u. 4f), welche Torschaltungen (31.6), über welche die Adresseninformation dem Vergleicher (314) zugeführt werden, steuern und von Adressierungssignalen (Y4, Y5) des Schnellspeichers (17) gesteuert werden.

3. Einrichtung nach Anspruch 2, gekennzeichnet durch Tor schaltungen (303, 304, 305), welche von den Kippschaltungen (363, 360, 365) gesteuert werden und über welche ein Teil der logischen Adresse in die Register (300 bis 302) eingespeichert wird.

4. Einrichtung nach Anspruch 2, gekennzeichnet durch Tor schaltungen (353, 354, 355; Fig. 4a), welche die Torschaltungen (303, 304, 305) steuern.

5. Einrichtung nach Anspruch 1, gekennzeichnet durch drei Register (306, 307, 308; Fig. 3) zur Speicherung von Adresseninformationen aus den Seitentabellen (498) über einen Befehl (306), einen ersten Operanden (308) und einen zweiten Operanden (307) und durch Torschaltungen (322; Fig. 3, 456; Fig. 4e) welche die Adresseninformation ins Hauptspeicher-Adressenregister (40) übertragen.

6. Einrichtung nach Anspruch 4, gekennzeichnet durch Torschaltunpen "(309, 310, 311), über welche die Adresseninformation in die Register (306, 307, 308) eingespeichert wird, wobei dieae Adre ssciiinformation die Speicherstelle einer Seite im Hauptspeicher definiert.

209815/1324

BAD ORIGINAL

7. . Einrichtung nach Anspruch 5, gekennzeichnet durch den Registern (300 bis 302, 306 bis 308) zugeordnete Kippschaltungen (402, 404, 406; Fig. 4h), welche die Verfügbarkeit einer Seite im Hauptspeicher (2) anzeigen und die Befehls-Ungleich-Kippschaltung (318)
steuern.

8. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die über

die Haupt-Sammelleitung (16; Fig. 3) ankommende logische Adresse ™

die Adresse eines Byte innerhalb einer Seite enthält und direkt im Hauptspeicher-Adressenregister (40, 126a, 127) gespeichert wird
und eine Segment- und Seitenzahl enthält, die mit dem Inhalt der
Register (300, 301, 302) verglichen werden.

9. Einrichtung nach Anspruch 1, gekennzeichnet durch ein Tabellenregister (494; Fig. 5a) im Hauptspeicher zur Speicherung der Segmenttabellenlänge und der SegmenttabeHen-Beginnadresse (Fig. 6a). I

10. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Tabellennummer im Register (300) zur J'abe llenbe ginnadre s se (Fig. 6a) addiert wird.

11. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß bei einer Nichtübereinstimmungs-Anzeige der Kippschaltungen (318, 320) der

209815/1324

auszuführende Befehl mit allen Verbindungsdaten in einem Register (42, 3D im Aktivspeicher 1.7) abgespeichert wird und erst eir.c· dynamische Adresson-Verschiebungsroutine für die Verschiebung !er betreffenden Adresse durchgeführt wird.

12. Einrichtung nach Anspruch 11, gekennzeichnet durch Torschaltungen (370; Fig. 4f) zur Erzeugung eines Verschiebungs-Modussignals und eine Kippschaltung (369; Fig. 4h) zur Erzeugung eines Verschiebungs-Aktivsignals.

13. Einrichtung nach Anspruch 12, dadurch gekennzeichnet, daß die Kippschaltung (369) von einem Verschiebungs-Bit des Programmstatuswortes eingestellt wird.

BAD ORIGINAL

209815/13*4