DE1762460C3

DE1762460C3 - Signal sequence circuit for either one or more input signals

Info

Publication number: DE1762460C3
Application number: DE19681762460
Authority: DE
Inventors: Maurice Roger; Baxter Duane Willard; Garry Gerald Andrew; Rochester Minn. Bartz (V.St.A.)
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1967-06-22
Filing date: 1968-06-21
Publication date: 1976-05-26

Description

Die Erfindung betrifft eine Signalfolgeschaltung für wahlweise ein oder mehrere Eingangssignalc mit einem kapazitiven Speicherelement.The invention relates to a signal sequence circuit for either one or more input signals with one capacitive storage element.

Derartige Schaltungen sind zur Speicherung der Impulsamplituden eines Eingangssignals bereib hinlänglich bekannt.Such circuits are sufficient for storing the pulse amplitudes of an input signal known.

So ist z. B. aus den US-Patentschriften 27 19 225 und 26 21 263 bekannt, einen Kondensator als Speicherelement zu benutzen. Dieser wird über eine Kathodenfolgestufe in der einen Richtung aufgeladen. Die Entladung bzw. Aufladung in der anderen Richtung wird über eine weitere Röhrenstufe mittels besonderer Entladeimpulse vorgenommen.So is z. B. from US Patents 27 19 225 and 26 21 263, a capacitor as a storage element to use. This is charged in one direction via a cathode follower stage. The discharge or charging in the other direction is carried out via a further tube stage by means of special discharge pulses performed.

Die bisherigen Schaltungen sind ausreichend, solange nur die Größe eines einzigen Eingangssignals gespeichert werden soll. In einigen Fällen, z. B. bei der Schwellenwertsteuerung auf dem Gebiet der Zeichcnerkennnung, ist es jedoch erwünscht, daß die Speicherspannung Teilabschnitten mehrerer Eingangssignale unter bestimmten Bedingungen folgt.The previous circuits are sufficient so long only the size of a single input signal is to be stored. In some cases, e.g. B. at the Threshold control in the art of drawing recognition, however, it is desirable that the memory voltage Sections of several input signals under certain conditions follows.

Es ist daher die Aufgabe der Erfindung, eine Signalfolgeschaltung in der Art umschaltbar zu gestalten, daß sie einmal ausschließlich dem Verlauf eines ersten Ein- 4s gangssignals und in der anderen Betriebsart der Kombination aus mehreren Eingangssignalen unter gewissen Bedingungen folgt.It is therefore the object of the invention to make a signal sequence circuit switchable in such a way that they once exclusively the course of a first one-4 output signal and in the other operating mode the combination of several input signals under certain conditions Conditions follows.

Die Bedingungen lauten beispielsweise für den Fall, daß zwei Eingangssignale auftreten: soFor example, if two input signals occur, the conditions are as follows

Die Speicherspannung A folgt der ersten Eingangsspannung El für den Fall, daß diese unter die momentan vorliegende Speicherspannung absinkt; sie folgt der zweiten Eingangsspar.nung £2, wenn diese über die momentan vorliegende Speicherspannung ansteigt.The storage voltage A follows the first input voltage El in the event that this falls below the currently present storage voltage; it follows the second input saving £ 2 if this rises above the currently available storage voltage.

Die Erfindung geht zur Lösung dieser Aufgabe aus von einer bekannten Signalfolgeschaltung mit einem kapazitiven Speicherelement, das über eine in Kollektorschaltung betriebene erste Transistorstufe in der einen Richtung und über eine in Emitterschaltung be- do triebene zweite Transistorstufe in der anderen Richtung aufgeladen wird.To solve this problem, the invention is based on a known signal sequence circuit with a capacitive storage element, which is operated via a first transistor stage in the collector circuit one direction and one in emitter circuit do driven second transistor stage is charged in the other direction.

Die Lösung ist derart, daß antiparallel zum zweiten Transistor mindestens ein weiterer dazu komplementärer Transistor geschaltet ist, dessen Basisanschluß ein ds weiteres Eingangssignal zugeführt wird, und daß die zweite Transistorstufe gleichzeitig die Umschaltstufc für die jeweilige Betriebsart darstellt.The solution is such that antiparallel to the second transistor at least one further complementary thereto Transistor is connected, the base terminal of which is a ds Another input signal is supplied, and that the second transistor stage simultaneously the switching stage for the respective operating mode.

Der Vorteil der vorliegenden Erfindung liegt in der Möglichkeit, in einer zweiten Betriebsart mehrere Eingangssignale zu verfolgen. Der Nutzen der Speicherschaltung wird durch ein Schwellenwerisystem gesteigert. Schließlich enthält die Schaltung nur wenige Bauelemente und ist daher, gemessen an ihrer komplexen Funktion, wirtschaftlich herzustellen.The advantage of the present invention lies in the possibility of several input signals in a second operating mode to pursue. The utility of the memory circuit is increased by a threshold system. After all, the circuit contains only a few components and is therefore complex in terms of its complexity Function, economical to manufacture.

Die vorliegende Erfindung wird im folgenden an Hand eines Ausführungsbeispiels und der Zeichnungen näher erklärt. In der in F i g. 1 dargestellten Schaltung wird ein erstes Eingangssignal £1 über die Basis-Emitter-Strecke eines PNP-Transistors 12 auf das kapazitive Speicherelement 10 gegeben. Ein zweites Eingangssignal £2 gelangt außerdem über die Basis-Emitterverbindung des NPN-Transistors 16 und den Widerstand 14 auf denselben Anschluß des Kondensators 10. Dieser Anschluß des Kondensators 10 ist außerdem wahlweise über den Widerstand 14 und den Transistor 18 mit dem positiven Anschluß der Spannungsquelle verbunden. Der Transistor 18 arbeitet ais Schaller. Wenn der Transistor sättigungsleitcnd ist, erscheint eine positive Spannung am Kollektoranschluß des Transistors. 1st der Transistor gesperrt, ist der Kollcktoranschluß nicht mit dem positiven Anschluß der Spannungsquelle verbunden.The present invention is explained below with reference to an exemplary embodiment and the drawings explained in more detail. In the in F i g. 1 is a first input signal £ 1 via the base-emitter path a PNP transistor 12 is applied to the capacitive storage element 10. A second input signal £ 2 also comes through the base-emitter connection of the NPN transistor 16 and the resistor 14 to the same connection of the capacitor 10. This connection of the capacitor 10 is also optional Connected via the resistor 14 and the transistor 18 to the positive terminal of the voltage source. The transistor 18 operates as a Schaller. When the transistor is saturable, a positive appears Voltage at the collector connection of the transistor. If the transistor is blocked, the collector is connected not connected to the positive terminal of the voltage source.

Der Widerstand 14 stellt den Lastwidersland des Transistors 18 dar, wenn dieser leitet. Dadurch kann die im Kondensator 10 gespeicherte Spannung dem ersten Eingangssignal £1 folgen. Wäre der Widerstand 14 nicht vorhanden, würde die Spannung am Kondensator 10 auf + V gehalten, wenn der Transistor 18 sättigungsleitend ist.Resistor 14 represents the load impedance of transistor 18 when it conducts. This allows the The voltage stored in the capacitor 10 follows the first input signal £ 1. If the resistance were 14 not present, the voltage on capacitor 10 would be held at + V when transistor 18 is saturable is.

Um den Transistor 18 einzuschalten und abzuschalten sowie zur Festlegung des Arbeitspunktes sind die Widerstände 20 und 22 sowie die Dioden 24 und 26 vorgesehen. Wenn die an die Kathode der Diode 24 angelegte Steuerspannung 0 Volt ist, leitet diese Diode und erhält die Spannung an der Verbindungsslelle der Widerstände 20 und 22 auf 0 Volt. Der Strom fließt dann vom positiven Anschluß der Stromquelle über die Basis Emitter-Strecke des Transistors 18 und den Widerstand 22 zur Anode der Diode 24. Der Transistor 18 ist gesättigt, und die positive Spannung erscheint an seinem Kollektor. Der Widerstand 22 bestimmt den Basisstrom des Transistors 18. Um den Transistor 18 abzuschalten, wird die Steuerspannung auf +2 Volt erhöht. Die Diode 24 ist dann in Sperrichtung vorgespannt durch den Spannungsteiler, bestehend aus den Widerständen 20 und 22 und der Diode 26. Die Diode 24 hat die Aufgabe, die Basis-Emitter-Spannung in Sperrichlung zu begrenzen, wenn der Transistor 18 abgeschaltet ist. Durch Begrenzung dieser Spannung auf den Spannungsabfall über der Diode 24 kann der Transistor 18 leichter und schneller beim Einschalten in die Sättigung getrieben werden.To switch the transistor 18 on and off and to define the operating point are the Resistors 20 and 22 and diodes 24 and 26 are provided. If the to the cathode of the diode 24 applied control voltage is 0 volts, this diode conducts and receives the voltage at the connection point of the Resistors 20 and 22 to 0 volts. The current then flows from the positive terminal of the power source through the Base emitter path of the transistor 18 and the resistor 22 to the anode of the diode 24. The transistor 18 is saturated, and the positive voltage appears on its collector. The resistor 22 determines the Base current of transistor 18. To turn off transistor 18, the control voltage is increased to +2 volts. The diode 24 is then reverse biased by the voltage divider consisting of the Resistors 20 and 22 and the diode 26. The function of the diode 24 is to keep the base-emitter voltage in Limit blocking leakage when transistor 18 is turned off. By limiting this voltage on the voltage drop across the diode 24, the transistor 18 can be turned on more easily and quickly the saturation are driven.

Die Arbeitsweise des Ausführungsbeispiels der Erfindung wird unter Bezug auf die F i g. 1 und 2 erläutert. Die Polarität der in F i g. 2 gezeigten Signalverläufe kann umgekehrt und die in F i g. 1 gezeigte Schaltung entsprechend modifiziert werden, indem man die PNP-Transistoren durch NPN-Transistoren ersetzt und umgekehrt. Gemäß der Darstellung in F i g. 2 liegt das Steuersignal am Anfang bei 0 Volt, und der Transistor 18 ist folgedessen in Sättigung leitend. Die positive Spannung wird auf den Widerstand 14 gegeben. In dieser ersten Betriebsart folgt die Spannung am Kondensator 10 dem ersten Eingangssignal £1. Sobald dieses Eingangssignal negativer wird als die im KondensalorThe operation of the embodiment of the invention will be described with reference to FIGS. 1 and 2 explained. The polarity of the in F i g. The signal curves shown in FIG. 2 can be reversed and that in FIG. 1 circuit shown be modified accordingly by replacing the PNP transistors with NPN transistors and vice versa. According to the illustration in FIG. 2 the control signal is at the beginning at 0 volts, and the transistor 18 is consequently conductive in saturation. The positive voltage is applied to the resistor 14. In this In the first operating mode, the voltage on the capacitor 10 follows the first input signal £ 1. Once this Input signal becomes more negative than that in the condenser

10 gespeicherte Spannung, wird der Kondensator iO über die Basis-Emitier-Strecke des Transistors 12 ent laden. Wenn andererseits das Eingangssignal positiver wird als die im Kondensator 10 gespeicherte Spannung, wird der Kondensator durch den von der positiven Spannungsquelle über den Widerstand 14 fließenden Strom aufgeladen, so daß die Kondensator-Spannung folgt, wenn das erste Eingangssignal positiver wird.10 stored voltage, the capacitor is OK over the base-emitting path of the transistor 12 ent load. On the other hand, if the input signal becomes more positive than the voltage stored in capacitor 10, the capacitor is replaced by the flowing from the positive voltage source via the resistor 14 Current charged so that the capacitor voltage follows when the first input signal becomes more positive.

Zur Zeit f 1 steigt die Steuerspannung auf + 2 Volt Volt und schaltet den Transistor 18 ab. Bei dieser zweiten Betriebsart folgt die Kondensatorspannung noch dem ersten Eingangssignal, wenn dieses negativer wird als die im Kondensator 10 gespeicherte Spannung. Somit folgt die Spannung im Kondensator 10 dem ersten Eingangssignal nach unten und bleibt auf dem negativx;n Stand des ersten Eingangssignals stehen.At time f 1, the control voltage rises to + 2 volts and switches transistor 18 off. On this second one Operating mode, the capacitor voltage still follows the first input signal when it becomes more negative than the voltage stored in capacitor 10. Thus, the voltage in capacitor 10 follows the first Input signal down and stays on the negativex; n The first input signal.

Wenn das zweite Eingangssignal wählend der zweiten Betriebsart auf die Basis des Transistors 16 gegeben wird, kann der Kondensator 10 positiven Ausschlägen des zweiten Eingangssignals E 2 folgen. Dazu müssen jedoch die Bedingungen gelten, daß das zweite Eingangssignal positiver sein muß als die im Kondensator 10 gespeicherte Spannung und daß das erste Eingangssignal ebenfalls positiver sein muß als die Kondensatorspannung. Andernfalls wird über die Basis-Emitter-Strecke des Transistors 12 die Spannung am Kondensator 10 auf der Höhe des ersten Eingangssignals gehalten. When the second input signal is applied to the base of transistor 16 while selecting the second operating mode is, the capacitor 10 can follow positive excursions of the second input signal E 2. To do this you have to however, the conditions apply that the second input signal must be more positive than the voltage stored in capacitor 10 and that the first input signal must also be more positive than the capacitor voltage. Otherwise it will be via the base-emitter route of the transistor 12, the voltage on the capacitor 10 is kept at the level of the first input signal.

Gemäß der Darstellung in F i g. 2 folgt das Ausgangssignal A zuerst dem Eingangssignal El, da durch die Steuerspannung der Transistor 18 eingeschaltet ist. Wenn zur Zeit 11 der Transistor 18 durch das Steuersignal abgeschaltet wird, behält die Ausgangsspannung den Wert des Eingangssignals £1 zur Zeit ί 1. Das Signal £1 wird weiterhin positiver und sperrt somit die Basis-Emitter-Strecke des Transistors 12. Inzwischen wird das Eingangssignal £2 negativ und wird bis zur Zeit /2 nicht mehr positiver als die Kondensatorspannung A. Wenn das Eingangssignal £2 positiver wird als die Spannung am Kondensator 10, folgt diese dem Eingangssignal £2. Während dieser Zeit bleibt der Transistor 12 gesperrt, da das Signal £1 positiver ist als das Signal £2.According to the illustration in FIG. 2, the output signal A first follows the input signal E1, since the transistor 18 is switched on by the control voltage. If transistor 18 is switched off by the control signal at time 1 1, the output voltage retains the value of input signal £ 1 at time ί 1. The signal £ 1 is still more positive and thus blocks the base-emitter path of transistor 12. In the meantime the input signal £ 2 is negative and does not become more positive than the capacitor voltage A until time / 2. If the input signal £ 2 becomes more positive than the voltage on the capacitor 10, this follows the input signal £ 2. During this time, the transistor 12 remains blocked, since the signal £ 1 is more positive than the signal £ 2.

Zur Zeit f3 geht das Signal £2 wieder nach unten. Die Basis-Emitter-Strecke des Transistors 16 ist dann rückwärts vorgespannt, und der Kondensator 10 behält die zuietzt aufgetretene positivste Spannung des zweiten Eingangssignals bis zur Zeit r4. Zur Zeit f4 geht das Signal £1 unter die im Kondensator 10 gespeicherte Spannung und spannt die Basis-Emitter-Strecke des Transistors 12 in Flußrichtung vor. Dementsprechend wird der Kondensator 10 entladen und folgt dem ersten negativen Eingangssignal, bis das erste Eingangssignal zur Zeit f5 wieder positiver wird. Zur Zeit /5 ist die Basis-Emitter-Strecke des Transistors 12 in Sperrichtung vorgespannt, und die Kondensatorspannung bleibt auf dem zuletzt aufgetretenen negativen Wert des ersten Eingangssignals.At time f3 the signal £ 2 goes down again. The base-emitter junction of transistor 16 is then reverse biased and capacitor 10 remains the most recent positive voltage of the second input signal up to time r4. At time f4 goes the signal £ 1 below the voltage stored in the capacitor 10 and stresses the base-emitter path of the Transistor 12 in the forward direction. Accordingly, the capacitor 10 is discharged and follows the first one negative input signal until the first input signal becomes more positive again at time f5. At the moment / 5 is the Base-emitter junction of transistor 12 is reverse biased, and the capacitor voltage remains on the last negative value of the first input signal that occurred.

Schließlich schaltet zur Zeit r6 das Steuersignal den Transistor 18 wieder ein. Die Schaltung geht dann auf die erste Betriebsart zurück, in der die Spannung am Kondensator dem ersten Eingangssignal E 1 folgt. Bevor die Kondensatorspannung die Spannungswerte des Eingangssignals £1 erreicht, tritt eine kleine Verzögerung ein, da der Kondensator 10 erst über den Widerstand 14 aufgeladen werden muß.Finally, at time r6, the control signal switches transistor 18 on again. The circuit then goes back to the first operating mode in which the voltage across the capacitor follows the first input signal E 1. Before the capacitor voltage reaches the voltage values of the input signal £ 1, there is a slight delay, since the capacitor 10 first has to be charged via the resistor 14.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Claim:

Signal sequence circuit for either one or more input signals with a capacitive one Storage element, which has a first transistor stage operated in a collector circuit in one Direction and via a second transistor stage operated in the emitter circuit in the other direction is charged, characterized that antiparallel to the second transistor (18) at least one further complementary thereto Transistor (16) is connected, the base terminal of which is a further input signal! (£ 2) supplied is, and that the second transistor stage (18) at the same time the switching stage for the respective operating mode represents.