DE1614929B2 - SEMICONDUCTOR COMPONENT - Google Patents
SEMICONDUCTOR COMPONENTInfo
- Publication number
- DE1614929B2 DE1614929B2 DE19671614929 DE1614929A DE1614929B2 DE 1614929 B2 DE1614929 B2 DE 1614929B2 DE 19671614929 DE19671614929 DE 19671614929 DE 1614929 A DE1614929 A DE 1614929A DE 1614929 B2 DE1614929 B2 DE 1614929B2
- Authority
- DE
- Germany
- Prior art keywords
- junction
- semiconductor
- semiconductor body
- area
- semiconductor component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/192—Base regions of thyristors
- H10D62/206—Cathode base regions of thyristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/125—Shapes of junctions between the regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/035—Diffusion through a layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/145—Shaped junctions
Landscapes
- Thyristors (AREA)
- Element Separation (AREA)
Description
irischen Feldern innerhalb des Halbleitermaterials und teilweise von der Art und von der Menge eingeschlossener Verunreingungen ab. In gewissem Maße und für gewisse Zwecke können die Spannungskennliriien durch Auswahl der Verunreinigung bestimmt werden, jedoch reicht dies nicht aus, jene Schwierigkeiten zu überwinden, welche den Spannungsverlauf im Halbleiterbauelement beeinträchtigen, da es sich beispielsweise herausgestellt hat, daß gewisse Übergangsbereiche niedrige Spannungsdurchbrüche ermöglichen, welche theoretisch durch den Widerstand allein vermieden werden sollten. Es hat sich gezeigt, daß die Durchbruch-Anfälligkeit an Flächen, wo die Übergänge enden, einen wesentlichen Faktor darstellen, obwohl diese Flächen geschützt sind, und daß die Einengung der Übergang-Raumladungsschichten an diesen Stellen dafür verantwortlich ist. Eine Kombination sowohl elektrischer als auch geometrischer Beziehungen zueinander erklärt die Tatsache, daß die Übergang-Raumladungsschicht an der Oberfläche schmaler ist als innerhalb der zugehörigen Hauptmasse des Halbleitermaterials. Eine gewisse Verbesserung kann dadurch erzielt werden, daß man die Oberflächenteile der Ubergangsschichten abschrägt, um ein geometrisch bedingtes Erweitern des Übergang-Raumladungsbereiches zu erzielen. Jedoch ist der Durchbruch an der Oberfläche nur eines der Probleme, und dem Stand der Technik läßt sich keinerlei Hinweis dahingehend entnehmen, warum Durchbrüche trotzdem innerhalb der Hauptmasse des Halbleiterbauelementes vorkommen und wie sie vermieden werden können. Im Rahmen der Erfindung wurde erkannt, daß wesentliche Verbesserungen des Spannungsverlaufes für Halbleiterbauelemente dann erzielt werden, wenn man die innerhalb der Halbleiterelemente auftretenden Schwierigkeiten mit Durchbruchspannungen dahingehend auslegt, daß sie ihren Ursprung in unerwünschter, innerer Gestaltung der einzelnen pn-Ubergänge haben, wodurch auf nachteilhafte Weise die Gestalt der elektrischen Felder an den bei den bekannten Halbleiterbauelementen verhältnismäßig scharfen Kanten bzw. Krümmungen beeinträchtigt wird.Irish fields within the semiconductor material and partly of the type and amount enclosed Impurities. To a certain extent and for certain purposes the voltage characteristics be determined by selection of the impurity, however, this is not enough to address those difficulties to overcome, which affect the voltage curve in the semiconductor component, as it is has shown, for example, that certain transition areas allow low voltage breakdowns, which in theory should be avoided by resistance alone. It has shown, that the susceptibility to breakthroughs in areas where the transitions end is an essential factor, although these surfaces are protected and that the constriction of the transition space charge layers is responsible for this at these points. A combination of both electrical and geometric Relationships explain the fact that the transition space charge layer is on the surface is narrower than within the associated main mass of the semiconductor material. Some improvement can be achieved by chamfering the surface parts of the transition layers, in order to achieve a geometrically determined expansion of the transition space charge area. However is The breakthrough on the surface is just one of the problems, and the prior art does not address any Information on why breakthroughs are still within the main mass of the Semiconductor component occur and how they can be avoided. Within the scope of the invention it was recognized that significant improvements in the voltage curve for semiconductor components would then can be achieved if you deal with the difficulties encountered within the semiconductor elements Breakdown voltages interprets to the effect that they originate in undesirable, internal design of the individual pn junctions, which has a disadvantageous effect on the shape of the electric fields at the relatively sharp edges or curvatures in the known semiconductor components is affected.
Ausgehend von diesen Überlegungen, soll durch die Erfindung die Aufgabe gelöst werden, bei einem Halbleiterbauelement der eingangs erwähnten Art ein großes Raumladungsfeld und eine große Durchbruchspannung des pn-Uberganges zu erzielen.Based on these considerations, the object is to be achieved by the invention in a Semiconductor component of the type mentioned at the outset has a large space charge field and a large breakdown voltage to achieve the pn junction.
Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß der Randteil des pn-Überganges eine im wesentlichen halbkreisförmige Querschnittsform aufweist mit einem Krümmungsradius, der größer als der Abstand des gleichförmig zur Oberfläche des Halbleiterkörpers verlaufenden Teils von dieser ist.This object is achieved according to the invention in that the edge part of the pn junction is an im has substantially semicircular cross-sectional shape with a radius of curvature that is greater than is the spacing of the part therefrom which runs uniformly to the surface of the semiconductor body.
Durch die erfindungsgemäße Ausbildung des pn-Überganges und durch die dadurch gegebenen Beziehungen zwischen den einzelnen Bereichen des Halbleiterkörpers ergibt sich mit Bezug auf die eingangs erwähnten bekannten Halbleiterbauelemente ein großes Raumladungsfeld und eine große Durchbruchspannung. Due to the inventive design of the pn junction and the resulting relationships between the individual regions of the semiconductor body results with reference to the initially introduced mentioned known semiconductor components a large space charge field and a large breakdown voltage.
Zweckmäßige Weiterbildungen des Erfindungsgegenstandes ergeben sich an Hand der Unteransprüche.Appropriate further developments of the subject matter of the invention result from the subclaims.
Zwei Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigtTwo embodiments of the invention are shown in the drawing and are described below described in more detail. It shows
F i g. 1 eine schematische Schnittansicht eines Halbleiterkörpers für die Herstellung eines Vierschicht-Halbleiterbauelementes nach der Erfindung, F i g. 1 shows a schematic sectional view of a semiconductor body for the production of a four-layer semiconductor component according to the invention,
F i g. 2 eine ähnliche schematische Schnittansicht des gleichen Halbleiterkörpers, welcher an der Ober- und Unterfläche oxydiert wurde,F i g. 2 a similar schematic sectional view of the same semiconductor body, which is on the upper and the lower surface has been oxidized,
F i g. 3 eine der F i g. 2 ähnliche Schnittansicht, nachdem der Halbleiterkörper an der Ober- und Unterseite geätzt wurde,F i g. 3 one of the F i g. 2 similar sectional view after the semiconductor body at the top and Underside has been etched,
F i g. 4 eine der F i g. 3 ähnliche Schnittansicht,F i g. 4 one of the F i g. 3 similar sectional view,
ίο nachdem eine tiefe Diffusion einer Verunreinigung durch an der Oberfläche abgeätzte Bereiche hindurch vorgenommen wurde,ίο after a deep diffusion of an impurity was carried out through areas etched on the surface,
F i g. 5 eine der F i g. 4 ähnliche Schnittansicht, nach dem die Oxydschicht von der Unterseite und ein ringförmiger Bereich der Oxydschicht an der Oberseite abgenommen und danach eine verhältnismäßig tiefe Diffusion mit Hilfe eines Verunreinigungsmaterials durchgeführt wurde,F i g. 5 one of the F i g. 4 similar sectional view, after which the oxide layer from the underside and an annular area of the oxide layer removed at the top and then a relatively deep diffusion has been carried out with the aid of a contaminant material,
F i g. 6 eine der F i g. 5 ähnliche Schnittansicht, nachdem das Oxyd von dem ringförmig eingeschlossenen
Bereich der Oberseite entfernt wurde und nachdem eine verhältnismäßig flache Diffusion eines
Verunreinigungsmaterials durchgeführt wurde,
F i g. 7 eine der F i g. 6 ähnliche Schnittansicht, nachdem eine weitere Maskierung, Ätzung und
schmale Diffusion einer weiteren Verunreinigung durchgeführt wurde,F i g. 6 one of the F i g. 5, similar sectional view after the oxide has been removed from the annularly enclosed area of the top and after a relatively shallow diffusion of a contaminant material has been carried out.
F i g. 7 one of the F i g. 6 similar sectional view after further masking, etching and narrow diffusion of another impurity has been carried out,
F i g. 8 in vergrößertem Maßstab einen Teil des in F i g. 7 im Schnitt dargestellten Halbleiterbauelementes, nachdem geätzt wurde und Kontakte angebracht wurden, undF i g. 8 shows, on an enlarged scale, part of the FIG. 7 semiconductor component shown in section, after etching and contacts have been made, and
F i g. 9 eine schematische Teil-Schnittansicht einer weiteren Ausführungsform eines Halbleiterbauelementes nach der Erfindung ähnlich F i g. 4, nach dem Ätzen einer ringähnlichen Nut und dem Diffundieren einer Verunreinigung an den Nutwandungen und an der Oberfläche des Halbleiterkörpers.F i g. 9 shows a schematic partial sectional view of a further embodiment of a semiconductor component according to the invention similar to FIG. 4, after etching a ring-like groove and diffusing a contamination on the groove walls and on the surface of the semiconductor body.
Ein Halbleiterkörper aus n-Silizium 22 (F i g. 1) weist eine Dicke 23 von z. B. 0,203 mm und eine flache, polierte Oberfläche 24 auf, durch die das Eindiffundieren von Verunreinigungen bis in genau bestimmbaren Tiefen vorgenommen wird. Der Halbleiterkörper kann natürlich auch größer als der dargestellte sein. Die Oberfläche und die Grundfläche werden oxydiert, um als Schutzschicht dienende SiOo-Schichten 25 und 26 (F i g. 2) herzustellen, welche eine Dicke von 10 000 Angström aufweisen. Nachdem Photowiderstandsmaterial auf der Ober- und Unterfläche angebracht und dann auf passende Weise abgedeckt, belichtet und geätzt wurde, weist der Halbleiterkörper die in F i g. 3 dargestellte Gestalt auf, bei welcher die Oxydschichten 25 und 26 einander gleiche und ringähnliche Öffnungen 25 α und 26 a aufweisen, welche miteinander fluchten. Die untere Öffnung 26 α wird auf chemische Weise in Form einer ringähnlichen Nut mit einer Tiefe von 0,05 mm in den Halbleiterkörper eingeätzt, während die Oberfläche eingewachst oder auf andere Weise schutzbehandelt wird, um ein tieferes Einätzen zur gleichen Zeit zu verhindern. Die verbleibende BreiteA semiconductor body made of n-silicon 22 (FIG. 1) has a thickness 23 of e.g. B. 0.203 mm and a flat, polished surface 24, through which the diffusion of impurities is carried out to precisely determinable depths. The semiconductor body can of course also be larger than that shown. The surface and the base are oxidized in order to produce SiOo layers 25 and 26 (FIG. 2) which serve as protective layers and which have a thickness of 10,000 angstroms. After photoresist material has been applied to the upper and lower surfaces and then appropriately covered, exposed and etched, the semiconductor body has the characteristics shown in FIG. 3 shape shown, in which the oxide layers 25 and 26 have mutually identical and ring-like openings 25 α and 26 a, which are aligned with each other. The lower opening 26α is chemically etched into the semiconductor body in the form of a ring-like groove with a depth of 0.05 mm, while the surface is waxed or otherwise protected in order to prevent deeper etching at the same time. The remaining width
28 der Hauptmasse 22 zwischen den eingeätzten Ringen beträgt dadurch nur etwa 0,152 mm. Danach wird ein Verunreinigungsmaterial (wie z. B. Bor) durch die geätzten Ringöffnungen 25 α und 26 α eindiffundiert, wodurch man Bereiche mit p-Leitfähigkeitstyp erzielt. Das Eindiffundieren geschieht so lange, bis die Diffusion nach einander gleichen Durchdringungsbereichen28 of the main mass 22 between the etched rings is therefore only about 0.152 mm. Thereafter, an impurity material (such as, for example, boron) α by the etched ring openings 25 and α 26 diffused, thereby achieving one regions of p-conductivity type. The diffusion takes place until the diffusion after the same penetration areas
29 und 30 von etwa nur 0,07 mm, gemessen von der29 and 30 of about only 0.07 mm, measured from the
Der pn-übergang 39 nach F i g. 8 weist die erwünschte Oberflächengestaltung bezüglich des darunterliegenden η-Bereiches 22 a auf. Am Rand liegende Übergangsabschnitte, welche durch die verhältnis-5 mäßig tief diffundierte, ringförmige Formation 32 a gebildet sind, weisen einen großen Krümmungsradius auf, oder, wie durch den n-Bereich22a gesehen werden kann, eine Krümmung, welche bei weitem nicht so negativ verläuft, wie es bisher der Fall warThe pn junction 39 according to FIG. 8 shows the desired surface design with respect to the underlying η range 22 a. Transition sections lying on the edge, which are characterized by the ratio-5 moderately deeply diffused, annular formation 32 a are formed, have a large radius of curvature on, or as can be seen by the n region 22a, a curvature which by far is not as negative as it has been before
Ober- und von der Unterseite, ineinander übergehen.
Man erhält auf diese Weise einen ringförmigen Bereich 31 aus p-Material (F i g. 4). Danach wird die
untere Oxydschicht 26 entfernt, wobei herkömmliche,
photographische Ätzverfahren Verwendung finden.
Dasselbe Verfahren wird auf der Oberseite angewandt, um eine ringförmige öffnung 32 (F i g. 5) über
dem η-Material zu erzielen. Daraufhin folgt eine verhältnismäßig starke Diffusion einer Verunreinigung
in die öffnung 32, wodurch man in dem darunter- io und für eine flache Diffusion entsprechend der Tiefe
liegenden Material p-Leitfähigkeit bis zu einer Tiefe des mittleren Bereiches 32 b nicht vermieden werden
von etwa 0,05 mm, gemessen von der freiliegenden konnte. Die größte Tiefe der Diffusion in die Rand-Ober-
und Unterfläche, erhält, wie durch die Dirnen- bereiche ist jedoch zu groß, um die Diffusion und
sionsangaben 33 in F i g. 5 angegeben ist. Der ring- eine darauffolgende steuern zu können, so daß man
förmige Bereich 31 geht auf diese Weise in den 15 für die Anordnung der sich daraus ergebenden Überunteren
p-Bereich 31 α über; ein innerer, ringförmiger gänge nur eine geringe Genauigkeit erzielen könnte,
Bereich 32 a aus p-Material mit im wesentlichen halb- wenn der durch die Randbereiche 32 a umschlossene,
kreisförmiger Querschnittsform befindet sich an der mittlere Bereich ebenfalls tief diffundiert wäre. Die
Oberseite des Halbleiterkörpers und ist so weit verhältnismäßig flache Diffusion in dem mittleren
hineindiffundiert, daß sein Krümmungsradius größer 20 Bereich, welche mit dem Randbereich zusammenist
als die Dicke eines wie nachfolgend beschrieben er- trifft, erzeugt natürlich Kanten 42; diese Kanten sind
zeugten weiteren p-Bereichs 32 b, der gleichförmig jedoch, wie gesehen werden kann, sehr »positiv«,
unterhalb der ebenen Oberfläche angeordnet ist und d.h., sie sind in von dem Bereich 22 a abgewandter
keine scharfen Kanten mit dem angrenzenden η-Ma- Richtung angeordnet, so daß keine unerwünschte Einterial22a
bildet. Der Teil der an der Oberseite be- 25 schnürung des Raumladungsfeldes in diesem Bereich
findlichen Oxydschicht 25, welcher innerhalb der zu erwarten ist. Das Durchbruchspannungsfeld an
ringförmigen Öffnung 32 liegt, wird dann mit Hilfe jeder Stelle innerhalb der Hauptmasse des Halbleitergewöhnlicher photographischer Ätzmethoden ent- körpers ist wegen der inneren Anordnung der pnfernt,
um das darunterliegende η-Material freizu- Übergänge sehr hoch. Darüber hinaus werden die
legen. Dann wird eine verhältnismäßig flache Diffu- 30 Verunreinigungen innerhalb der Randbereiche 32 a
sion mit p-Leitfähigkeit erzeugendem Verunreini- und in der Nähe der Oberfläche wegen der tiefen
gungsmaterial durchgeführt. Wie in Fig. 6 dargestellt,
erhält man einen verhältnismäßig dünnen
p-Bereich 32 b von genau bestimmter Tiefe unterhalb
der ebenen Oberfläche mit beispielsweise einer gleich- 35
förmigen Dicke 34 von etwa 0,015 mm. Diese letzte
Diffusion kann mit verhältnismäßig geringer Konzentration des Verunreinigungsmaterials durchgeführt
werden, um die gewünschten Halbleitereigenschaften
zu erzielen. Nach der Fertigung des dünnen Be- 40 weist verschiedene Teile auf, welche funktionell denreiches32Z>
läßt man ein Schutzoxyd 35 über die jenigen des Halbleiterkörpers nach den Fig. 1 bis 8
Oberfläche wachsen, wonach die Oxydschicht an der entsprechen und welche durch dieselbe Bezugszahl,
Stelle 36 oberhalb des dünnen Bereiches entfernt jedoch mit einem Strich versehen, bezeichnet sind,
wird, so daß durch eine sehr flache Diffusion von Die flache und polierte Oberfläche des n-Materials
Verunreinigungsmaterial, beispielsweise Phosphor, 45 wird oxydiert, um einen Schutzbelag 25' zu erhalten,
das η-Leitfähigkeit erzeugt, ein n-Bereich 37 inner- Dann wird ein mittlerer Bereich des Belages ringförhalb
des verhältnismäßig dünnen p-Bereiches 32 b mig entfernt und chemisch geätzt, um eine ent-(Fig.
7) erhalten wird. Der n-Bereich 37 bildet einen sprechende, verhältnismäßig tiefe und ringförmige
pn-übergang 38 in der Nähe und in genauem Ab- Nut 43 zu erhalten. Verunreinigungsmaterial zur Erstand
zum pn-übergang 39 zwischen dem p-Bereich 5° zielung von p-Leitfähigkeit wird dann in den mittleren
32 b und dem n-Bereich 22 α. Diese äußerst genaue Bereich bis zu einer gleichförmigen und geringen
Ausrichtung der Übergänge wird durch die genau Tiefe eindiffundiert, wie sie an dem mittleren Bereich
steuerbare und flache Diffusion von der Oberfläche 32 V erforderlich ist. Obwohl die Diffusion nur verder
Siliziummasse ermöglicht. Eine solche Präzision hältnismäßig flach, d. h. dünn ist, bewirkt die verhältist
beispielsweise für Transistoren und Vierlagen- 55 nismäßig tiefe Randnut 43, daß an den Randbe-Schaltelemente
von größter Wichtigkeit. In der in reichen des pn-Überganges 39' eine Flächenverteilung
F i g. 8 dargestellten, vergrößerten Einzelansicht sind erzielt wird, wie sie für den pn-übergang 39 nur bei
Metallkontakte 40 und 41 mit dem äußeren Ring 32 a längerer und tieferer Diffusion erhalten wird. Das
des p-Bereiches bzw. dem mittleren n-Bereich 37 ver- pn-Übergangsprofil bewirkt auf entsprechende Weise
bunden. Diese Kontakte werden nach bekannten Ver- 60 hohe Spannungswerte. Wo die Vorteile gleichförmiger
fahren befestigt, indem durch photographisches Verunreinigungsverteilung tiefer Diffusion erzielt
Sensibilisieren und durch chemisches Ätzen die Stel- werden können, können die Diffusionen ebenfalls in
len behandelt werden, wo die Oxydschichten entfernt zwei Verfahrensstufen durchgeführt werden, wobei
werden, um die benötigten Kontakte anbringen zu durch die Bildung der Nut die Diffusionszeit abgekönnen.
Die Kontakte können auch in entsprechen- 65 kürzt wird. Der in der Mitte befindliche Flächender
Weise an den anderen leitfähigen Bereichen ange- bereich wird dabei abgedeckt, bis an dieser Stelle
brachtwerden.Derunterste p-Bereich (Fig. 8) kann bei die verhältnismäßig schmale Diffusion durchgeführt
der Herstellung eines Transistors weggelassen werden. wird. Die Gestaltung mit Hilfe des Entfernens vonTop and bottom, merge into one another.
In this way, an annular region 31 made of p-material is obtained (FIG. 4). After that, the
lower oxide layer 26 removed, with conventional,
find photographic etching process use.
The same procedure is used on the top, around an annular opening 32 (Fig. 5)
to achieve the η material. This is followed by a relatively strong diffusion of an impurity
into the opening 32, as a result of which p-conductivity up to a depth of the central region 32b of about 0.05 mm, measured from the exposed material, could not be avoided in the material lying underneath and for a shallow diffusion corresponding to the depth. The greatest depth of the diffusion into the edge upper and lower surface is obtained, as is the case with the prostitute areas, but is too great for the diffusion and sion information 33 in FIG. 5 is indicated. To be able to control the ring one following it, so that one shaped area 31 goes in this way into the 15 for the arrangement of the resulting above-lower p-area 31 α; an inner, ring-shaped passage could only achieve a low level of accuracy, area 32 a made of p-material with essentially half if the circular cross-sectional shape enclosed by the edge areas 32 a is located in the middle area would also be deeply diffused. The upper side of the semiconductor body and is so far relatively flat diffusion in the middle that its radius of curvature greater than 20 area, which meets the edge area than the thickness of one as described below, naturally produces edges 42; these edges are the result of a further p-region 32 b, which is uniformly, however, as can be seen, very "positive", arranged below the flat surface and that is, they are not sharp edges with the adjoining η in remote from the region 22 a -Ma- direction arranged so that no undesired Einterial22a forms. That part of the constriction of the space charge field at the top in this area which is to be expected within the area. The breakdown voltage field located at the annular opening 32 is then removed with the aid of every point within the bulk of the semiconductor. In addition, the lay. Then a relatively shallow diffusion is carried out within the edge regions 32 a sion with impurity generating p-conductivity and in the vicinity of the surface because of the deep transmission material. As shown in Fig. 6, a relatively thin one is obtained
p-area 32 b of precisely defined depth below
the flat surface with, for example, an equal 35
shaped thickness 34 of about 0.015 mm. This last one
Diffusion can be carried out with a relatively low concentration of the contaminant material
to get the desired semiconductor properties
to achieve. After the production of the thin coating 40 has various parts which are functionally rich32Z> a protective oxide 35 is allowed to grow over the surface of the semiconductor body according to FIGS 36 removed above the thin area but with a prime, so that by a very shallow diffusion of the flat and polished surface of the n-material contaminant material, e.g. phosphorus, 45 is oxidized to obtain a protective coating 25 ' , which generates η conductivity, an n-area 37 inside Then a central area of the coating is removed annularly from the relatively thin p-area 32 b and chemically etched in order to obtain a de- (FIG. 7). The n-area 37 forms a speaking, relatively deep and ring-shaped pn-junction 38 in the vicinity and in the exact from-groove 43. Contamination material for the first to the pn junction 39 between the p-region 5 ° aiming p-conductivity is then in the middle 32 b and the n-region 22 α. This highly accurate range up to a uniform and low orientation of the transitions is diffused by the exact depth, as is required in the central area and controllable shallow diffusion from the surface 32 V. Although the diffusion is only possible due to the silicon mass. Such a precision relatively flat, ie thin, has the effect, for example, of transistors and four-layer edge grooves 43, which are deep in the edge, that switching elements on the edge are of the greatest importance. In the range of the pn junction 39 'an area distribution F i g. 8, the enlarged individual view shown is achieved as it is obtained for the pn junction 39 only in the case of metal contacts 40 and 41 with the outer ring 32 a of longer and deeper diffusion. The ver pn transition profile of the p-area or the middle n-area 37 causes bound in a corresponding manner. These contacts are known to have high voltage values. Where the benefits can be more uniformly achieved by sensitizing through photographic impurity distribution deeper diffusion and by chemical etching the spots, the diffusions can also be treated in len, where the oxide layers are removed two process steps are carried out, whereby the necessary contacts are made attach to the diffusion time by forming the groove. The contacts can also be shortened accordingly. The area located in the middle of the other conductive areas is covered until it is brought to this point. The lowest p-area (Fig. 8) can be omitted when the relatively narrow diffusion is carried out in the manufacture of a transistor. will. The creation with the help of the removal of
Diffusion gleichförmig verteilt; dieser wichtige Faktor gewährleistet gleicherweise, daß ein hoher Spannungsanteil erzielt werden kann.Diffusion uniformly distributed; this important factor also ensures that there is a high proportion of stress can be achieved.
Die tiefe Diffusion des Verunreinigungsmaterials an den Randbereichen des Halbleiterkörpers kann unterstützt werden, wenn man das Halbleitermaterial an den Randbereichen entfernt, wie dies in F i g. 9 dargestellt ist. Der Halbleiterkörper nach F i g. 9The deep diffusion of the impurity material at the edge regions of the semiconductor body can be supported if the semiconductor material is removed from the edge regions, as shown in FIG. 9 is shown. The semiconductor body according to FIG. 9
Material braucht nicht auf eine schmale Nut beschränkt zu bleiben, solange die Anordnung des sich daraus ergebenden Überganges keine scharfen Vorsprünge in der Zone aufweist, in welcher die Tiefe des Raumladungsfeldes von wesentlicher Bedeutung ist. Materialien und Verfahren zum Abdecken photowiderstandsfähiger Bauteile, zu deren Freilegung und zum Abätzen abgedeckter Bereiche sind natürlich bereits bekannt; desgleichen sind Materialien und Verfahren zum Diffundieren von Verunreinigungen, zum Abdecken von Oxydschichten, zum Anbringen von Kontakten und zum Abnehmen von MaterialMaterial need not be limited to a narrow groove as long as the arrangement of the itself the resulting transition has no sharp projections in the zone in which the depth of the space charge field is essential. Materials and methods for covering photoresist Components, for their exposure and for etching off covered areas are natural already known; likewise are materials and processes for diffusing impurities, for covering oxide layers, attaching contacts and removing material
durch Ätzmethoden u. dgl. bereits bekannt und werden deshalb nicht im einzelnen beschrieben. Die obenerwähnten, ringförmigen und tiefen Bereiche mit im wesentlichen halbkreisförmiger Querschnittsform können in einer Vielzahl auf ein und demselben Halbleiterbauelement in einer bestimmten Lage zueinander angeordnet werden. In den dargestellten Beispielen wurde Silizium aufgeführt; es können auch andere Halbleitermaterialien verwendet werden. In gleicher ίο Weise können auch andere Vorrichtungen als einfache Transistoren und Schalter solche verbesserte Halbleiterbauelemente nach der Erfindung aufweisen.already known by etching methods and the like and are therefore not described in detail. the aforementioned annular and deep areas with a substantially semicircular cross-sectional shape can be used in a large number on one and the same semiconductor component in a specific position relative to one another to be ordered. In the examples shown, silicon was listed; others can too Semiconductor materials are used. In the same way, devices other than simple Transistors and switches have such improved semiconductor components according to the invention.
Hierzu 1 Blatt Zeichnungen1 sheet of drawings
Claims (7)
verläuft, der einen in verhältnismäßig geringer1. Semiconductor component with a semiconductor surface of the semiconductor body extend, wokbody, which has an area of a certain conductive 5 at the second pn-junction (38) within the capability type and an adjacent dimension of the two-part further area of the opposite conductive - pn junction (39 or 39 ') is located and contains keittyps to this, between which a pn junction runs parallel with a small distance,
runs that one in relatively less
tiefer erstreckenden Randteil aufweist, dadurchPart and a merging into the latter, itself
having deeper extending edge portion, thereby
angrenzenden, gleichförmig zur Oberfläche des Bei derartigen, aus der französischen Patentschrift Halbleiterkörpers in geringerer Tiefe verlaufenden 25 1375 144 und der USA.-Patentschrift 2 959 504 be-Teil (bei 32 b bzw. 32 Z/) dieses pn-Überganges kannten Halbleiterbauelementen mit einer Vielzahl (39 bzw. 39') ringartig umgibt. von pn-Übergängen ergeben sich die unterschied-2. Semiconductor component according to claim 1, da- pers lying and running uniformly to this, characterized in that the edge part (at 32 a the part and a merging into the latter, or 32 a ') of the pn junction (39 or 39') ) has the deeper extending edge part,
adjacent, uniform to the surface of the semiconductor components known from the French patent specification semiconductor body at a shallower depth 25 1375 144 and the USA patent specification 2 959 504 be part (at 32 b or 32 Z /) of this pn junction surrounds a plurality (39 or 39 ') in a ring-like manner. pn junctions result in the different
Halbleiterkörpers angeordnet ist, unter der der Ferner zeigt die deutsche Auslegeschrift 1 197 548 aus zwei Teilen bestehende pn-übergang (39 bzw. ein Halbleiterbauelement mit einem Halbleiterkör-39') verläuft, welcher den entgegengesetzten Leit- per, der einen Bereich eines bestimmten Leitfähigfähigkeitstyp wie der sich zwischen dieser Ober- keitstyps aufweist, in welchen von der Oberfläche her fläche und dem aus zwei Teilen bestehenden pn- 5° ein weiterer Bereich des entgegengesetzten Leitfähigübergang (39 bzw. 39') erstreckende Bereich keitstyps eindiffundiert ist, wobei die beiden Bereiche (32 a, 32 & bzw. 32 a', 32fe') aufweist und welcher einen pn-übergang bilden. In den Bereich des entmit diesem einen zweiten pn-übergang (38) bildet, gegengesetzten Leitfähigkeitstyps ist von der Oberder zwischen dem aus zwei Teilen bestehenden fläche her ein nochmals weiterer Bereich des gepn-Übergang (39 bzw. 39') und dieser Oberfläche 55 nannten einen Leitfähigkeitstyps eindiffundiert, mit des Halbleiterkörpers liegt. welchem der nunmehr dazwischenliegende Bereich5. Semiconductor component diffused into one of the areas below, so that the language 1 to 4, characterized by a third pn junction formed between these areas in th area (37) which runs out on the surface of the semiconductor body .
Semiconductor body is arranged, under which the German Auslegeschrift 1 197 548 shows a pn junction consisting of two parts (39 or a semiconductor component with a semiconductor body 39 '), which runs the opposite conductor, which is a region of a certain conductivity type like the one between this surface type, in which from the surface and the pn-5 ° consisting of two parts a further area of the opposite conductive transition (39 or 39 ') is diffused, the two areas (32 a, 32 & or 32 a ', 32fe') and which form a pn junction. In the area of the opposite conductivity type with which it forms a second pn junction (38), there is another area of the pn junction (39 or 39 ') and this surface 55 called between the two-part surface diffused in a conductivity type with the semiconductor body. which is the area now in between
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US56599666A | 1966-07-18 | 1966-07-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE1614929A1 DE1614929A1 (en) | 1971-03-11 |
| DE1614929B2 true DE1614929B2 (en) | 1972-02-24 |
Family
ID=24260996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19671614929 Pending DE1614929B2 (en) | 1966-07-18 | 1967-07-18 | SEMICONDUCTOR COMPONENT |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US3458781A (en) |
| DE (1) | DE1614929B2 (en) |
| GB (1) | GB1196272A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2340128A1 (en) * | 1973-08-08 | 1975-02-20 | Semikron Gleichrichterbau | SEMICONDUCTOR COMPONENT |
| DE2541275A1 (en) * | 1974-09-18 | 1976-05-06 | Hitachi Ltd | SEMICONDUCTOR DEVICE WITH HIGH VOLTAGE STRENGTH AND METHOD OF MANUFACTURING IT |
| DE2711562A1 (en) * | 1976-03-24 | 1977-09-29 | Philips Nv | SEMI-CONDUCTOR ARRANGEMENT AND THEIR PRODUCTION |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3612959A (en) * | 1969-01-31 | 1971-10-12 | Unitrode Corp | Planar zener diodes having uniform junction breakdown characteristics |
| US3664894A (en) * | 1970-02-24 | 1972-05-23 | Rca Corp | Method of manufacturing semiconductor devices having high planar junction breakdown voltage |
| JPS5520388B1 (en) * | 1970-08-12 | 1980-06-02 | ||
| IT946150B (en) * | 1971-12-15 | 1973-05-21 | Ates Componenti Elettron | IMPROVEMENT TO THE EPISTSIAL PLANA RE PROCESS FOR THE PRODUCTION OF INTEGRATED LINEAR POWER CIRCUITS |
| US3959812A (en) * | 1973-02-26 | 1976-05-25 | Hitachi, Ltd. | High-voltage semiconductor integrated circuit |
| US4102714A (en) * | 1976-04-23 | 1978-07-25 | International Business Machines Corporation | Process for fabricating a low breakdown voltage device for polysilicon gate technology |
| US4137100A (en) * | 1977-10-26 | 1979-01-30 | Western Electric Company | Forming isolation and device regions due to enhanced diffusion of impurities in semiconductor material by laser |
| US5191396B1 (en) * | 1978-10-13 | 1995-12-26 | Int Rectifier Corp | High power mosfet with low on-resistance and high breakdown voltage |
| JPS5553462A (en) * | 1978-10-13 | 1980-04-18 | Int Rectifier Corp | Mosfet element |
| US5231474A (en) * | 1986-03-21 | 1993-07-27 | Advanced Power Technology, Inc. | Semiconductor device with doped electrical breakdown control region |
| US4766094A (en) * | 1986-03-21 | 1988-08-23 | Hollinger Theodore G | Semiconductor doping process |
| US5869371A (en) * | 1995-06-07 | 1999-02-09 | Stmicroelectronics, Inc. | Structure and process for reducing the on-resistance of mos-gated power devices |
| WO2015019540A1 (en) * | 2013-08-08 | 2015-02-12 | シャープ株式会社 | Semiconductor element substrate, and method for producing same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL239104A (en) * | 1958-05-26 | 1900-01-01 | Western Electric Co | |
| NL251532A (en) * | 1959-06-17 | |||
| US3220896A (en) * | 1961-07-17 | 1965-11-30 | Raytheon Co | Transistor |
| US3223904A (en) * | 1962-02-19 | 1965-12-14 | Motorola Inc | Field effect device and method of manufacturing the same |
| US3277352A (en) * | 1963-03-14 | 1966-10-04 | Itt | Four layer semiconductor device |
| US3246172A (en) * | 1963-03-26 | 1966-04-12 | Richard J Sanford | Four-layer semiconductor switch with means to provide recombination centers |
| US3312881A (en) * | 1963-11-08 | 1967-04-04 | Ibm | Transistor with limited area basecollector junction |
| US3358195A (en) * | 1964-07-24 | 1967-12-12 | Motorola Inc | Remote cutoff field effect transistor |
-
1966
- 1966-07-18 US US565996A patent/US3458781A/en not_active Expired - Lifetime
-
1967
- 1967-07-18 GB GB33002/67A patent/GB1196272A/en not_active Expired
- 1967-07-18 DE DE19671614929 patent/DE1614929B2/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2340128A1 (en) * | 1973-08-08 | 1975-02-20 | Semikron Gleichrichterbau | SEMICONDUCTOR COMPONENT |
| DE2541275A1 (en) * | 1974-09-18 | 1976-05-06 | Hitachi Ltd | SEMICONDUCTOR DEVICE WITH HIGH VOLTAGE STRENGTH AND METHOD OF MANUFACTURING IT |
| DE2711562A1 (en) * | 1976-03-24 | 1977-09-29 | Philips Nv | SEMI-CONDUCTOR ARRANGEMENT AND THEIR PRODUCTION |
Also Published As
| Publication number | Publication date |
|---|---|
| GB1196272A (en) | 1970-06-24 |
| DE1614929A1 (en) | 1971-03-11 |
| US3458781A (en) | 1969-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1614929B2 (en) | SEMICONDUCTOR COMPONENT | |
| DE1941075B2 (en) | SCHOTTKY BARRIER DIODE AND METHOD FOR MANUFACTURING THE SAME | |
| DE2357376C3 (en) | Mesa thyristor and process for its manufacture | |
| DE2500775C3 (en) | High-voltage-resistant planar semiconductor component | |
| EP0262356B1 (en) | Process for manufacturing a high-voltage resistant pn junction | |
| DE2453279C3 (en) | Semiconductor device | |
| DE2031082C2 (en) | Planar semiconductor device | |
| DE3940388C2 (en) | ||
| EP0095658A2 (en) | Planar semiconductor device and method of making the same | |
| DE3022122C2 (en) | ||
| DE2904480A1 (en) | INTEGRATED SEMI-CONDUCTOR CIRCUIT AND PROCESS FOR MANUFACTURING IT | |
| DE1614827C2 (en) | Method of manufacturing a transistor | |
| DE102023104800A1 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE AND SEMICONDUCTOR WAFER | |
| DE1464226B2 (en) | PROCESS FOR PRODUCING ELECTRICALLY UNSYMMETRICALLY CONDUCTIVE SEMICONDUCTOR ARRANGEMENTS | |
| DE2341832B2 (en) | Method of manufacturing a magnetic head | |
| DE3132955A1 (en) | Field-effect transistor and method for manufacturing it | |
| DE2106540A1 (en) | Semiconductor circuits and processes for their manufacture | |
| DE2105178C3 (en) | Integrated semiconductor circuit | |
| DE1464226C (en) | Process for the production of electrically asymmetrically conductive semiconductor arrangements | |
| DE69411450T2 (en) | Semiconductor device in a thin active layer with high breakdown voltage | |
| DE1297237B (en) | Surface transistor and process for its manufacture | |
| DE1954638A1 (en) | Apparatus and method for protection against surface inversion | |
| DE1293899C2 (en) | Planar or mesa transistor and method of manufacturing the planar transistor | |
| DE1789016C3 (en) | Switching transistor and process for its manufacture | |
| DE3205458C2 (en) | Method for producing an integrated semiconductor circuit arrangement with an I → 2 → L circuit arrangement and one of the plurality of high-blocking transistors |