DE1537097C

DE1537097C - Circuit arrangement for the display and / or evaluation of analog signals hidden in the noise and / or in non-correctable interference signals

Info

Publication number: DE1537097C
Authority: DE
Inventors: Heinz 6140 Bensheim Eipel
Original assignee: Elektronik Service GmbH, 6000 Frankfurt
Publication date: 1971-07-15

Description

1 21 2

Die Erfindung betrifft eine Schaltungsanordnung dem Eingang der durch der jeweils gleichen Stelle zur Anzeige und/oder Auswertung von im Rauschen zugeordnete bistabile Speicherglieder der Schieberegi- und/oder in nicht korrelierbaren Störsignalen verbor- ster gebildeten Zählschaltung verbunden, während genen analogen Signalen, die in zyklischer Folge das erwähnte Sperrgatter durch die einzelnen Schiebemehrmals abgetastet werden und in jedem Abtast- 5 befehle gesperrt wird.· Es ist auch zweckmäßig, in die Intervall jeweils eine amplitudenabhängige Zahl von Ubertragleitungen zwischen den einzelnen, die Zähl-Pulsen liefern, aus denen sich durch Aufsummung kette bildenden Speicherglieder des Schieberegisters der im gleichen Abtastintervall jedes Abtastzyklus ebenfalls durch die· Schiebeimpulse steuerbare Sperranfallenden Pulszahlen das jeweilige Nutzsignal als gatter zu schalten; um auch die Durchgabe eines Mittelwert ergibt. Es ist bereits bekannt, die in den io Übertrages von einer Stelle der Zählschaltung in eine einzelnen Abtastintervallen jedes Abtastzyklus an- andere während des Schiebevorgangs zu verhindern, fallenden Pulszahlen in Kernspeichern einzuspei- Um die Zahl der Schieberegister nicht allzu groß ehern, die aber der zeitlichen Auflösung der einzel- werden zu lassen, schlägt die Erfindung weiterhin nen Signale, d. h. der Anzahl der Abtastintervalle vor, vor der Aufsummung einer weiteren Zahl von während der einzelnen Abtastzyklen, Grenzen setzen. 15 Impulsen auf die in der Zählschaltung jeweils befind-Diese Grenzen sind dadurch bedingt, daß zur Auf- liehe Pulszahl eine Subtraktion durchzuführen, die summung der einzelnen Impulszahlen auf den jewei- die betreffende Pulszahl um eine dem gleichbleibenligen Speicherinhalt dieser Speicherinhalt den Kern- den Gleichstromanteil des analogen Signals entsprespeichern entnommen, um die neu einzuspeichernde chende Zahl von Pulsen vermindert.. Diese Vermin-Zahl von Impulsen vermehrt und dann wieder in den 20 derung der Pulszahlen kann durchgeführt werden, betreffenden Kernspeicher zurückgespeichert werden weil es für die Ermittlung des eigentlichen Nutzmuß. Es ist also zur Abspeicherung der einzelnen signals lediglich auf die amplitudenmäßige Trennung Pulse jedes Abtastintervalls ein Speicherzyklus mit , dieses Nutzsignals von den es umgebenden Störeiner bestimmten, durch die Eigenschaften der Kerne Signalen ankommt. Diese Subtraktion kann etwa in als Speicherglieder gegebenen Speicherzeit notwen- 25 der Weise erfolgen, daß die den jeweiligen Speicherdig. Wird infolgedessen eine zeitliche Auflösung der inhalt führenden Ausgangsleitungen der an der einzelnen Signale von 1 μsek und darunter gefordert, letzten Speicherstelle befindlichen Speicherglieder der so läßt sich diese zeitliche Auflösung mit Kernspei- einzelnen Schieberegister über eine eine gleichbleichern oder auch Dünnfilmspeichern nicht mehr ver- bende Zahl von Pulsen vom jeweiligen eingegebenen wirklichen. 30 Zählstand abziehende Subtraktionseinrichtung mitThe invention relates to a circuit arrangement at the input of the same point in each case for displaying and / or evaluating bistable memory elements of the shift registers assigned in the noise and / or counting circuit formed in non-correlatable interference signals, while genen analog signals, which in cyclic sequence the mentioned locking gate by the individual shift several times can be scanned and blocked in every 5 scanning command. · It is also useful to enter the Interval an amplitude-dependent number of transmission lines between the individual counting pulses supply, from which chain-forming memory elements of the shift register are formed by summing to switch the respective useful signal as a gate of the pulse numbers that occur in the same sampling interval of each sampling cycle, also controllable by the shift pulses; to include a Mean value results. It is already known that in the io transfers from one point of the counting circuit to a individual sampling intervals of each sampling cycle to prevent others during the shifting process, in order to avoid the number of shift registers being too large The invention continues to propose that they tend to let the temporal dissolution of the individual become signals, d. H. the number of sampling intervals before adding up another number of set limits during the individual sampling cycles. 15 impulses to those in the counting circuit Limits are caused by the fact that a subtraction must be carried out for the borrowed number of pulses, the Addition of the individual pulse numbers to the respective pulse number by one that remains the same Memory content This memory content corresponds to the core and direct current component of the analog signal removed in order to reduce the number of pulses to be newly stored. This Vermin number increased by pulses and then again in the 20 The core memory concerned is restored because it is used to determine the actual usefulness. So it is only a matter of the amplitude-related separation to store the individual signals Pulse each sampling interval a memory cycle with this useful signal from the interferers surrounding it determined by the properties of the nuclei signals. This subtraction can be in storage time given as storage elements must be carried out in such a way that the respective storage dig. As a result, a temporal resolution of the output lines carrying the content of the individual signals of 1 microsecond and below required, last memory location located memory elements of the this time resolution can be equalized with a single shift register using a nuclear memory or also thin-film memories no longer used number of pulses from the respective entered real. 30 count subtracting device with

Die Erfindung erlaubt diese hohe zeitliche Auf- den Speichereingangsleitungen der die ZählschaltungThe invention allows this high temporal load on the memory input lines of the counting circuit

lösung der Signale dadurch, daß die Aufsummung bildenden Speicherglieder der ersten Speicherstellesolution of the signals in that the accumulation forming memory elements of the first memory location

der in den einzelnen Abtastintervallen jedes Abtast- der.einzelnen Schieberegister rückgekoppelt werden,which are fed back in the individual sampling intervals of each sampling or individual shift register,

zyklus entstehenden Pulszahlen durch eine Zählschal- In der Zeichnung ist in Form eines Blockschalt-cycle generated by a counting switch- In the drawing is in the form of a block diagram

tung erfolgt, die durch der jeweils gleichen Stelle 35 bildes die Erfindung dargestellt,device takes place, which is represented by the same point 35 image the invention,

zugeordnete, in entsprechender Weise miteinander Es ist dabei davon ausgegangen, daß das. an dieassociated, in a corresponding manner with each other. It is assumed that the

verbundene bistabile Speicherglieder einer Anzahl Klemme Sig angelegte, analoge Eingangssignal mittelsconnected bistable memory elements of a number of terminals Sig applied, analog input signal by means of

von ringförmig rückgekoppelten Schieberegistern ge- eines frequenzmodulierten Oszillators in eine fre-of ring-shaped feedback shift registers of a frequency-modulated oscillator in a fre-

bildet wird, deren Stellenzahl der Zahl der Abtast- quenzmodulierte Pulsfolge umgewandelt wird. Diewhose number of digits is converted to the number of the sampling sequence-modulated pulse train. the

Intervalle der einzelnen Abtastzyklen entspricht und 40 Festlegung jedes Abtastzyklus zur Abtastung diesesIntervals of the individual sampling cycles corresponds to and 40 definition of each sampling cycle for sampling this

deren Weiterschaltung jeweils zwischen zwei aufein- Eingangssignals übernimmt eine Triggerschaltung TS, their relaying between two input signals is handled by a trigger circuit TS,

anderfolgenden Abtastintervallen stattfindet. die über die Klemme »EIN« zu Beginn jedes Abtast-other sampling intervals takes place. via the "ON" terminal at the beginning of each sampling

Diese mehrstelligen und in mehreren Reihen ange- zyklus getriggert wird, so daß das Flip-Flop FFS This multi-digit cycle is triggered in several rows, so that the flip-flop FFS

ordneten Schieberegister können beispielsweise aus während der Dauer jedes Abtastzyklus in den »EIN«-arranged shift registers can be switched to "ON" for the duration of each sampling cycle, for example.

integrierten Schaltkreisen in herkömmlicher Technik 45 Zustand gelangt. Die Rückstellung dieses Flip-FlopsIntegrated Circuits in Conventional Technology 45 state. The resetting of this flip-flop

aufgebaut sein, die den obenerwähnten zeitrauben- FFS erfolgt über die Rückstelleitung Rl, die in nochbe built, the time-consuming FFS mentioned above takes place via the return line Rl, which is still in

den Speicherzyklus nicht mehr benötigen und deren zu beschreibender Weise vom Spannungs-Impuls-no longer need the storage cycle and their manner to be described depends on the voltage-pulse-

»Totzeit«, d. h. diejenige Zeitspanne, in der keine frequenz-Wandler für die Registerstellenadressen"Dead time," d. H. the period of time in which there are no frequency converters for the register address addresses

Eingabe von Pulsen stattfinden kann, lediglich durch D/AWX mit Potential beaufschlagt wird, wenn dasInput of pulses can take place, is only applied with potential by D / AWX , if that

die Geschwindigkeit der Schiebeoperation bestimmt 50 jeweilige in die ersten Stellen der Schieberegisterthe speed of the shift operation is determined 50 in each case in the first digits of the shift register

wird, die jedoch in der Größenordnung von etwa eingegebene Zählergebnis bis zur letzten Stelle desis, however, in the order of magnitude of the entered counting result up to the last digit of the

10 ns liegt. Schieberegisters,durchgeschoben ist.10 ns. Shift register, is shifted through.

Durch die stets gleichbleibende Folge der einzelnen Die Stellenzahl der Schieberegister entspricht der Abtastintervalle der aufeinanderfolgenden Abtast- Zahl der für einen Abtastzyklus vorgesehenen Abtastzyklen werden auch die einzelnen Speicherstellen der 55 Intervalle, wobei diese Stellenzahl im Ausführungs- . Schieberegister in der stets gleichen Reihenfolge beispiel mit m bezeichnet ist. Sind beispielsweise nacheinander benötigt bzw. mit dem jeweiligen Zähl- 20 Abtastintervalle für einen Abtastzyklus des an den ergebnis gefüllt, so daß das bei den bekannten An- Eingang Sign angelegten Analogsignals vorgesehen, Ordnungen notwendige zeitraubende Aufsuchen der so weisen die einzelnen Schieberegister SR1 bis SR m einzelnen Speicherstellen entfällt. 60 20 Speicherglieder 1 Gl 1 bis IGIm bzw. 2GIl bisDue to the constant sequence of the individual The number of digits in the shift register corresponds to the sampling intervals of the successive sampling number of the sampling cycles provided for a sampling cycle, the individual memory locations of the 55 intervals are also used, this number of digits in the execution. Shift register is denoted by m , for example, in the same order. For example, are successively required or 20 sampling intervals for a scanning cycle of the filled with the respective counting of the result, so that the analog signal applied with the known check input Sign provided orders of required time-consuming search of lines so 1, the individual shift register SR through SR In the individual memory locations, there is no need. 60 20 storage elements 1 Gl 1 to IGIm or 2GIl to

Um zu verhindern, daß durch die einzelnen 2 Gl m usw. auf. .To prevent that through the individual 2 Gl m etc. on. .

Schiebevörgänge das Einspeichern neuer Pulszahlen Die einzelnen Speicherglieder der SchieberegisterShift processes the storage of new pulse numbers The individual storage elements of the shift register

eines neuen Abtastintervalls gestört wird und damit RR1 bis RR η sind bistabile Schaltelemente bekann-of a new sampling interval is disturbed and thus RR 1 to RR η are bistable switching elements known

zii unrichtiger Aufsummung der jeweiligen Pulszahl ter Ausbildung, wobei die einzelnen Speichergliederzii incorrect summation of the respective pulse number of the training, with the individual memory elements

führt, ist gemäß einem weiteren Kennzeichen der Er- 65 der verschiedenen Speicherstellen über Leitungenleads, according to a further characteristic, is the earth 65 of the various storage locations via lines

findung ein das analoge Eingangssignal in eine Folge miteinander verbunden sind, über die bei der An-the analog input signal are connected to one another in a sequence via which the

frequenzmodulierter Pulse umsetzende Spannungs- legung der Schiebebefehle an die einzelnen Speicher-frequency-modulated pulses converting voltage application of the shift commands to the individual memory

Impulsfrequenz-Wandler über ein Sperrgatter mit glieder der verschiedenen Schieberegister der Spei-Pulse frequency converter via a locking gate with members of the various shift registers of the memory

cherinhalt nach rechts durchgeschoben wird. Die Ausgangsklemmen der Speicherglieder IGZ m bis η GIm führen zu einer Subtraktionseinrichtung S U, deren Ausgangsklemmen AE 1/BEl bis AEnIBEn wiederum zu den Eingangsklemmen mit der gleichen Bezeichnung der Speicherglieder IGZl bis ηGIl führen. Diese Subtraktionseinrichtung SU dient dazu, eine stets gleichbleibende Zahl von Pulsen vom Speicherinhalt der letzten Stelle der Schieberegister abzuziehen, wenn dieser Speicherinhalt auf die Speicherglieder der ersten Stelle der Schieberegister SR1 bis SRn wieder eingeschrieben wird. Diese Zahl von Pulsen, die durch die Subtraktionseinrichtung SU abgezogen wird, richtet sich nach dem gleichbleibenden Gleichstromanteil des Eingangssignals und dient dazu, die Zahl der Schieberegister zu beschränken.contents is pushed through to the right. The output terminals of the storage elements IGZ m to η GIm lead to a subtraction device SU, whose output terminals AE 1 / BEl to AEnIBEn in turn lead to the input terminals with the same designation of the storage elements IGZl to ηGIl . This subtraction device SU serves to subtract a constant number of pulses from the memory content of the last position of the shift register when this memory content is rewritten to the memory elements of the first position of the shift registers SR 1 to SRn. This number of pulses, which is subtracted by the subtraction device SU , depends on the constant direct current component of the input signal and is used to limit the number of shift registers.

Die Speicherglieder IGZl bis η GZl der ersten Stellen der verschiedenen Schieberegister SRI bis SRn sind untereinander zu einer Zählschaltung zusammengeschaltet, wobei von den hierfür erforderlichen Schaltverbindungen lediglich die Übertragleitungen eingezeichnet sind. Die Anordnung ist so aufgebaut, daß durch die Speicherglieder des Schieberegisters SRI jeweils 2°, durch die Speicherglieder des Schieberegisters SR 2 2¹, durch die Speicherglieder 3GZl des Registers SR.2 2² und durch die Speicherglieder« GZl des Registers SR η jeweils 2"^-1 Pulse eingespeichert werden. Durch Kombination bzw. Aktivierung mehrerer Speicherglieder der jeweils gleichen Stelle der einzelnen Schieberegister lassen sich ' also sämtliche Pulszahlen, mit denen bei dem gegebenen Signal zu rechnen ist, festhalten.The storage elements IGZl to η GZl of the first digits of the various shift registers SRI to SRn are interconnected to form a counting circuit, with only the transfer lines of the switching connections required for this being shown. The arrangement is constructed in such a way that through the storage elements of the shift register SRI each 2 °, through the storage elements of the shift register SR 2 2 ¹ , through the storage elements 3GZl of the register SR.2 2 ² and through the storage elements «GZl of the register SR η in each case 2 " ^-1 pulses are stored. By combining or activating several storage elements of the same position in the individual shift registers, all pulse numbers that can be expected for the given signal can be recorded.

Entsprechende Zählschaltungen sind allgemein bekannt, so daß auf eine ausführliche Darstellung dieser Zählschaltung verzichtet werden kann.Corresponding counting circuits are generally known, so that a detailed description of this can be found Counting circuit can be dispensed with.

In den Ubertragleitungen von einer Stelle der Zählschaltung zur anderen sowie in der Eingangsleitung, die vom Spannungs-Impulsfrequenz-Wandler SW ausgeht, sind Sperrgatter SG1, SG 2 usw. eingefügt, die in Abhängigkeit von den einzelnen Schiebebefehlen für die Schieberegister SR1 bis SR η gesteuert werden. Diese Schiebebefehle werden einem Impulsgenerator für Schiebebefehle IGS entnommen und können immer dann wirksam werden, wenn sich das Flip-Flop FFS im »EIN«-Zustand befindet. Durch diesen Impulsgenerator IGS wird somit während eines Abtastzyklus, dessen Dauer durch das Flip-Flop FFS bestimmt wird, eine taktweise Fortschaltung der Schieberegister vorgenommen, und zwar über Schiebeleitungen SL, die an den Ausgang der UND-Schaltung GS angeschlossen sind und in bekannter Weise zu den einzelnen Speichergliedern der verschiedenen Schieberegister führen. Außerdem führt eine Schiebeleitung über einen Inverter JNV zu den Sperreingängen der Sperrgatter SG1, SG 2 usw. und verhindert damit, daß während der einzelnen Schiebeoperationen jeweils eine Eingabe von Pulszügen in die aus den Speichergliedern 1 Gl 1, 2 GZl... η GZl gebildete Zählschaltung sowie eine Übertragung von Stellenwerten von einem Speicherglied dieser Zählschaltung zu einem anderen Speicherglied des nächstfolgenden Schieberegisters stattfindet.In the carry-over lines from a position of the counting circuit to the other, as well as in the input line extending from the voltage pulse frequency converter SW, inhibit gate SG 1, SG 2, etc., are inserted, the function of the individual shift commands for the shift registers SR 1 to SR η can be controlled. These shift commands are taken from a pulse generator for shift commands IGS and can always take effect when the flip-flop FFS is in the "ON" state. With this pulse generator IGS , the shift register is incremented during a sampling cycle, the duration of which is determined by the flip-flop FFS , via shift lines SL which are connected to the output of the AND circuit GS and are closed in a known manner lead to the individual memory elements of the various shift registers. In addition, a shift line leads via an inverter JNV to the locking inputs of the locking gates SG 1, SG 2 , etc. and thus prevents an input of pulse trains in the memory elements 1 Gl 1, 2 GZl ... η GZl formed counting circuit and a transfer of place values from a memory element of this counting circuit to another memory element of the next shift register takes place.

Während jedes Abtastzyklus findet also in der aus den Speichergliedern IGZl bis ηGIl bestehenden Zählschaltung eine Aufsummung der bei dem neuen Abtastzyklus festgestellten Pulszahlen zu dem bereits bestehenden Speicherinhalt statt, wobei der Speicherinhalt taktweise durch das Schieberegister durchgeschoben wird. Da die Amplituden des Rauschanteiles eines analogen Signals nur mit dem Faktor YN anwachsen, wobei N die Zahl der Abtastzyklen festlegt, weil die Amplituden des Rauschanteiles zuDuring each sampling cycle, the counting circuit consisting of the memory elements IGZl to ηGIl adds up the pulse numbers determined in the new sampling cycle to the existing memory content, the memory content being shifted through the shift register in cycles. Since the amplitudes of the noise component of an analog signal only increase with the factor YN , where N defines the number of sampling cycles because the amplitudes of the noise component increase

.5 zufälligen Zeitpunkten auftreten, während das stets zum gleichen Zeitpunkt auftretende korrelierbare Nutzsignal mit dem Faktor N wächst, erhält man eine Verbesserung des Rausch-Signal-Verhältnisses um den Faktor YN. Durch die Auswertung der in den.5 random points in time occur, while the correlable useful signal, which always occurs at the same point in time, grows with the factor N , an improvement in the noise-signal ratio by the factor YN is obtained. By evaluating the

ίο gleichstelligen Speichergliedern der verschiedenen Schieberegister festgehaltenen Pulszahlen läßt sich auf diese Weise das gewünschte analoge Nutzsignal auch größenordnungsmäßig als Mittelwert erhalten und in entsprechender Weise auswerten.ίο equal storage elements of the different Shift register recorded pulse numbers can be used in this way to generate the desired analog useful signal also obtained in the order of magnitude as a mean value and evaluate it in a corresponding manner.

Will man dieses Nutzsignal anzeigen, so wird, wie dies in der Zeichnung dargestellt ist, ein Digital-Analog-Umsetzer für die Adressen der einzelnen Registerstellen D/AWX vorgesehen, der auch die Rückstellung des Flip-Flops FFS übernimmt, wenn die letzte Speicherstelle erreicht ist, während ein Digital-Analog-Umsetzer DA WY den jeweiligen Speicherinhalt der letzten Speicherstellen der Register SRI, SRn, der in digital verschlüsselter Form vorliegt, in ein analoges Signal, beispielsweise in eine entsprechende Spannung, umwandelt, wobei über den Digital-Analog-Umsetzer für die Adresse D/AWX die Z-Ablenkung eines Kathodenstrahloszillographen und durch den Digital-Analog-Umsetzer für den jeweiligen Speicherinhalt D/A WY die Y-Ablenkung des betreffenden Oszillographen gesteuert wird. Der • Digital-Analog-Umsetzer D/A WX setzt beispielsweise bei jedem Abtastzyklus die durch die verschiedenen Stellen der Schieberegister fortschreitende Eingabe oder Durchgabe des Summenergebnisses in eine entsprechend wachsende Steuerspannung um, die die X-Ablenkung des Anzeigeoszillographen steuert.If you want to display this useful signal, as shown in the drawing, a digital-to-analog converter is provided for the addresses of the individual register locations D / AWX , which also resets the flip-flop FFS when the last memory location is reached is, while a digital-to-analog converter DA WY converts the respective memory content of the last memory locations of the registers SRI, SRn, which is available in digitally encrypted form, into an analog signal, for example into a corresponding voltage, with the digital-to-analog Converter for the address D / AWX the Z-deflection of a cathode ray oscillograph and the Y-deflection of the oscillograph in question is controlled by the digital-to-analog converter for the respective memory content D / A WY. The • digital-to-analog converter D / A WX converts, for example, the input or transmission of the total result progressing through the various positions of the shift register into a correspondingly increasing control voltage which controls the X deflection of the display oscilloscope.

Claims

Patent claims:

1. Circuit arrangement for the display and / or evaluation of analog signals hidden in the noise and / or in non-correlatable interference signals, which are sampled several times in a cyclical sequence and in each sampling interval deliver an amplitude-dependent number of pulses from which the sum of the same results Sampling interval of each sampling cycle results in the respective useful signal as a mean value, characterized in that the summation of the pulse numbers occurring in the individual sampling intervals of each sampling cycle is carried out by a counting circuit which is associated with the same position and connected to one another in a corresponding way bistable memory elements (IGZl, 2GZl to η GZl) a number of ring-shaped feedback shift registers (SRI to SRn) is formed, the number of digits (m) corresponds to the number of sampling intervals of the individual sampling cycles and their switching between two consecutive sampling interval takes place. 2. Circuit arrangement according to claim 1, characterized in that a voltage-pulse-frequency converter (SW) which converts the analog input signal into a sequence of frequency-modulated pulses via a blocking gate (SG 1) to the input of the bistable memory elements (IGZl, 2GZl to η) GZl) the

Shift register (SR 1 to SRn) formed counting circuit is connected and the relevant locking gate (SG 1) is locked by the individual shift commands.

3. Circuit arrangement according to Claim 1 and 2, characterized in that blocking gates (SG2, SG3, SG4) which can also be controlled by the shift pulses are connected in the transmission lines between the individual memory elements of the shift register forming the counting chain.

4. Circuit arrangement according to claim 1, characterized in that before the summation a further number of pulses to the number of pulses in the counting circuit a subtraction a number corresponding to the constant direct current component of the analog signal of pulses from the already stored number of pulses.

5. Circuit arrangement according to Claim 4, characterized in that the output lines (AA VBA 1 ... AA n / BA ri) of the memory elements located at the last memory location (1 GIm ... Η GIm) of the individual shift registers ( SR 1 to SRn) via a subtraction device (SU) that subtracts a constant number of pulses from the respective counter reading with the memory input lines (AE1 / BE1... AEnIBEn) of the memory elements (IGZl to ηGIl) of the first memory location of the individual shift registers (SR 1 to SR ή) are fed back.

1 sheet of drawings