DE1524149A1 - Schaltungsanordnung zur Bildung von Zieladressen aus Relativadressen - Google Patents
Schaltungsanordnung zur Bildung von Zieladressen aus RelativadressenInfo
- Publication number
- DE1524149A1 DE1524149A1 DE19661524149 DE1524149A DE1524149A1 DE 1524149 A1 DE1524149 A1 DE 1524149A1 DE 19661524149 DE19661524149 DE 19661524149 DE 1524149 A DE1524149 A DE 1524149A DE 1524149 A1 DE1524149 A1 DE 1524149A1
- Authority
- DE
- Germany
- Prior art keywords
- register
- address
- addresses
- word
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/4915—Multiplying; Dividing
- G06F7/4917—Dividing
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30018—Bit or string instructions
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
- G06F9/30038—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations using a mask
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/321—Program or instruction counter, e.g. incrementing
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/355—Indexed addressing
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Physics (AREA)
- Executing Machine-Instructions (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Complex Calculations (AREA)
- Peptides Or Proteins (AREA)
- Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
- Controls And Circuits For Display Device (AREA)
- Multi Processors (AREA)
Description
IBM Deutschland Internationale Büro-Maschinen Gesellschaft mbH . 1 D £ *M
Böblingen den 20. August 1969
ru-sp
Anmelderin: International Business Machines
Corporation Armonk N.Y. 10
Amtliches Aktenzeichen: P 15 24 149. 3
Aktenzeichen der Anmelderin: Docket 7880
Schaltungsanordnung zur Bildung von Zieladressen aus Relativadressen j
Die Erfindung betrifft eine Schaltungsanordnung zur Bildung von Zieladressen aus Relativadressen für die Ansteuerung von Speicherzellen
jUi Hauptspeicher einer Datenverarbeitungsanlage, deren externe Geräte
Vj■·griff zum Hauptspeicher haben, wobei die Relativadresse in einem Register
;·:* Li und die Summe dieser'beiden Adressenteile in einem den Registern nachx«^
halteten Addierwerk gebildet wird.
Dab Adressenrechenwerk bildet dabei eine Zelle eines Speichers beschreibende
Zieladresse durch Addition oder Multiplikation aus einer befehlsgebenden
relativen Adressenangabe und einer Bezugsadresse. Ais Zieladresse
wird ein aus Binärstellen zusammengesetzter Ausdruck bezeichnet, der eindeutig eine Zelle des Speichere beschreibt und zur Ansteuerung dieser -Zelle in ein Adressregister gebracht wird. Aue mehreren Gründen wählt man
als Angabe für eine Speicherzelle in den Befehlen häufig nicht die Zieladreese
sondern eine Relativadre β se , die sich um eine im wesentlichen konstante
Grosse, die Bezugsgrösse , von der Wortadresfe unterscheidet, Die Bezug·-
adresse wird im allgemeinen zu Beginn eine· zahlreiche Befehle umfassend«!
Programms durch den Program-Diirket
7880
mierer in ein dafür vorgesehenes Register, Indexregister genannt, gegeben
und wird auf jede auftretende Relativadresse aufaddiert. Eine der-
* artige Einrichtung ist im DBP Nr . 973 375 beschrieben.
Wegen der Forderung einer Programmaustauschbarkeit wünscht man
die Befehls struktur und damit die Länge der Relativadresse von der Kapazität
des Speichers, d.h. von der Länge der Wirkadresse, unabhängig
zu machen. Dies wird in bekannten Anlagen dadurch erreicht, dass nur
die Bezugsadresse bei der Speichervergrösserung verlängert wird, so dass man durch die Addition mit der kürzeren Relativadresse eine; Bestimmungs-
oder Wirkadresse der erforderlichen Länge erhält. Eine verbesserte Einrichtung bei der nicht nur die Relativadresse, sondern
* auch die Bezugsadresse weniger Binärstellen aufweist, als zur eindeutigen
Unterscheidung aller Speicherzellen nötig sind, ist in der DAS 1 181 461 beschrieben. Dabei ist das Adressenaddierwerk zur Addition
der führenden n-Wertstellen der Relativadressen auf "die Bezugsadresse eingerichtet, wobei letztere sn-Wertstellen besitzt mit m*n.
Die Zahl η wird gemäss weiterer Merkmale der genannten DAS bei
Vergrösserung des Speicherumfangs gegenüber dem Standardausbau verringert, beispielsweise bei Verdoppelung des Speichers um Eins,
während der Wert m konstant bleibt. Die Grosse der Zahl η beeinflusst
dabei lediglich die Steltenzuordnung der Relativadresse zum Adressenaddierwerk,
so dass auf diese Weise durch einen einfachen Schalt- oder
• - ...■■■.-,■"■
Umsteckvorgang jedem Umfang des Speichers mit der jeweils benötigten
Wirkadressenlänge Rechnung getragen wird. Es ist bekannt, diese Bezugsadressen in Tabellen bzw. in einzelnen Registern abzuspeichern.
Allerdings ist es schwierig, die vorgenannten Verfahren und Einrichtungen
auf die Benutzung von Speicherwörtern in Wiederholungs operationen anzuwenden, bei denen nicht nur ein Teil innerhalb eines Speicherwortes
, auf den für einen bestimmten Schritt in einer Operation zurückgegriffen
werden muss, sondern auch das Speicherwort, das an einer
η· ι .οολ Ö09828/137S
-Docket 7880
1524H9 V
Folge von Wiederholungen an einem bestimmten Teil in dem Programm
beteiligt ist, ständig kontrolliert werden muss. Die/ist im praktischen
Fall nur dadurch möglieh,, dass man mehrere Speicher verwendet, die
vollständig selbstständige Zugriffseinrichtungen einschliesslich der
Adressenregister aufweisen.
Der Erfindung liegt deshalb die Aufgabe zu Grunde, eine Schaltungsanordnung
zur Bildung von Zieladressen aus Relativadressen zu schaffen, bei der
die Ein- und Ausgabeoperation verschiedener externer Geräte im Speicher "
Überlappt abgewickelt werden,
XIe erfindungsgemäss Lösung der Aufgabe besteht darin, dass in einem
Register Zwischenadressen von der Form B 1+Dl nacheinander abgespeichert
werden und dass dem Ausgang dieses Registers eine Erhöhung s schaltung
nachgeschaltet ist, deren Ausgang mit einem weiteren Register verbunden
ist, indem die Summe aus Erhöhungswert und ER-Register als End-.".
adressfaktor zwisehenge spei chert wird und dass danach in Abhängigkeit J
vom Aus gangs signal eines dem zweiten Register nachgeschalteten SC-Wertdedektors
aus dem Endadressfaktor und der Zwischenadresse durch
einen weiterern Additionszyklus des Addierers die Zieladresse bzw. Speicheradresse
gebildet wird.
Die Erfindung hat den Vorteil, dass Vorentnahmen und Einspeichervorgänge
Docket 7 880
009828/1379
bad
• durch externe Geräte ausgelöst, ohne technischen und zeitlichen Aufwand
gleichrangig behandelt werden und überlagert ausgeführt werden können.
Die Erfindung wird nun anhand eines in den Zeichnungen dargestellten
Ausführungsbeispiels erläutert. Das erfindungsgemässe Verfahren und die erfindungsgemässe Einrichtung ist jedoch nicht auf die in dem Ausführüngsbeispiel
gezeigten Befehle beschränkt, sondern es können auch alle Befehle mit gleichartigem Aufbau von Rechenmaschinen , besonders
mit Kur ζ wort Verarbeitung t in der Einrichtung und nach dem
erfindungsgemässen Verfahren verarbeitet werden.
. ■■■-■""" I
In den Zeichnungen bedeutet:
Fig. 1 eine Schaltunganordnung zum Steuern des Datenflusses
in Rechenanlagen; '
W Fig. 2 ein Adressenrechenwerk und
Fig. 3 einen Schaltung zur Reduzierung des erfindungsgemässen
Adressierverfahrens.
009828/1379
Docket 7880 .
nie vorliegende Erfindung, .kann In verschiedenen AusfUhrungsfortnen
in die Praxis umgesetzt werden» Als "Umgebung" für das hier gezeigte
und beschriebene Ausführungsbeispiel dient ein großes Datenverarbeitungssystem,
das aus mehreren quasi-selbständigen Einheiten besteht»,
und zwar aus einer zentralen Verarbeitungseinheit, hier als CPU bezeichnet, mehreren Speichern, mehreren Eingabe/Ausgabe-steuergerätöri,.
hier als Kanäle bezeichnet, sowie Steuerungs« und Wartungseinrichtungen. ■■..■■■■,■ - . :' .
Die CPU-Einheit des Umgebungssyateras besteht aus einer Steuer- oder
Befehlseinheit, die nachstehend die I-Einheit genannt wird* und einer
arithmetischen und logischen oder Ausführungseinheit, nachstehend E- "
Einheit genannt. Die !-Einheit enthält Steuerungen für die Befehls-
- entnahme-*- die Verzweigung, die Behandlung von Unterbrechungen, den
Verkehr mit den Eingabe/Ausgabe-Kanälen und andere zugeordnete Punktionen. DieΕ-Einheit kann arithmetische und logische Operationen, Bewegung»»,
Verschiebungs- und andere Punktionen ausführen. Einzelne
dieser Funktionen werden zur näheren Erklärung der Erfindung herangezogen.
Der "veränderliche Feldlänge"-Teil (Pig. T) des Uragebungssystema ist
als eine halbselbständige Einheit aufgebaut und hler mit "VPL" bezeichnet«
-V· ;-" ; -.■.■ ■■■.·■ *
Die pateneingabö in den VPt-Datenfluß erfolgt aus den K- und L-Registern
in der E-Einheit (Pig. 2), die als zeitweilige Speioherpufferregister
für vollständige 64-Blt»Speicherwörter verwendet werden.
Quellenoperanden für die VFL-Elnheit werden aus dem Hauptspeicher
Über das J-Register zum K- oder zum L-Hegistor (Fig. 2) Übertragen.
Das K-Register wird für den Operanden Nr. 1 und das L-Register für
den, Operanden Nr. 2 benutzt* Die Resultate.einer Operation werden in
das K-Regieter eingegeben, und zu den entsprechenden, durch die Regeln
der Speioheransteuerung bestimmten Zeitpunkten werden diejenigen
Bytes, die als Ergebnis der Operationen verändert worden sind, vom
K-Regiater wieder in den Speicher zurllckUbertragen.
da9828/1370
In der VFL~Datenfluß-Einheit nach Fig. 1 bestehen mehrere Hauptdatenpfade.
Normale Operanden werden vom K- oder vom L-Register geliefert und durch die Linkes-Byte-Torschaltung (LBG) oder die
Rechtes-Byte-Torschaltung (RBG) weitergeleitet. Von da aus können
Operanden zum Hauptaddierer, zu der hier AOE-Sohaltung genannten
"Und-, Oder-, Exklüsiv-Oder-Maske" übertragen werden* Außez^dem
können Operanden, die durch die LBG-Schaltung gelangen, dem Zifferpuff er-Zlfferzähler (PB/DC) sowie der "VFL nach AA & PSW"-Torschaltung zugeführt werden,
* Ausführungsfolgen und Unterbrechungen der VPL-Steuerungen nach
Fig. .1.
Die Ausführung eines SS-Befehls, d.h. beide Operanden sind im
Speicher, ist in Itinf Folgen unterteilt ι
Α» Einrichten,
B. Wiederholungen,
C. Speichern-Entnehmen,
D. Vorentnahme,
E. Adressenunterbringung*
Die Ausführung aller SS-Befehle beginnt mit einer Einrichtungsfolge. Für eloh wiederholende Byteoperationen werden Wiederholungsfolgesteuerungen
benutzt. Die Entnahme und Speicherung des Operanden Nr. 1 erfolgt durch Speichern/Entnehmen-Folgesteuerungen.
Die Entnahme des Operanden Nr. 2 erfolgt durch Vorentnahme-Folgesteuerungen.
DieUnterbringung von Operandadressen und Resultatbytes
in allgemeinen Registern erfolgt duroh VFL-Folgesteuerungen
A, B, C und D. .
0 0 9828/1379
Durch das pinriehten werden Zähler und Register für den Beginn von
Wiederholungen vorbereitet. Dies besteht aus:
1. Adressenberechnung (die drei niedrigstelligen Bits nach T oder S, Fig. 1) Stellen von Entnahmeanforderungen,
2. Adressenvergleich für überlappende Felder,
3* Anfangseinstellung von ZUhlern, H
k* Übertragung von aus dem Hauptspeicher zurüeküberi·
tragenen Wörtern von J nach K und L (Fig. 2),
5. Einsetzen der Anfangswerte in ER und SC (Fig. 3),
6, Einstellen der VFL-Übertragungskippstufen«
Obwohl praktisch nur die Punkte J, 4 und besonders 5 wichtig sind,
werden auch die anderen mit erläutert* da dadurch die Zusammenhänge
der Erfindung klarer werden. '
Der Adressenvergleich für überlappende Felder wird ausgeführt# weil
Byteoperationen derart durchgeführt werden müssen, daß das Resultat
durch die Bearbeitung von jeweils einem Byte aus dem Hauptspeicher
, erzeugt worden zu sein scheint. Wenn die Operanden nicht in dasselbe Speicherwort hinein Überlappen, besteht kein Unterschied zwischen
der Eißze!verarbeitung von Bytes und der Verarbeitung von jeweils
acht Bytes aus dem Hauptspeicher-.
Bei Dezimaloperationen erfolgt der Vergleich, um festausteilen, ob
die Bestimmungsgröße (Operand Nr. 1) in einem niedrigerstelllgen
Speicher enthalten ist als die Quellengröße (Operand Nr«2). In logischen Operationen soll durch den Vergleich festgestellt werdem
ob die Bestirnmungsgröße in einem höherstelllgen Speicher als die
QuellengrÖge enthalten ist. 0 0 9828/1379
Falls die Differenz zwischen den Anfangsadressen der beiden
Operanden 0-7 beträgt, besteht die Möglichkeit» daß während
der Ausführung Bytes aus ein und demselben Speioherwort entnommen
werden, Wenn festgestellt v/ird, daß Quellen- und Bestimmungagröße
im selben V/ort enthalten sind, wird die RBG-Schaltung
umgeschaltet, um aus Register K anstatt aus L heraus
zu Übertragen, -und .sowohl die LBG- ala auch die RBG-Schaltung
entnehmen also.Bytes aus Register K.
Falls die Differenz zwischen den Anfanßsadressen der beiden
Operanden 8 -15 beträgt, wird .das Vort, das durch eine Vurent-
ψ nähme entnommen würde, tatsächlich in Register K erzeugt. Daher
wird die Vorentnahrne blockiert, und während jeder Speichern/Entnehraen-FoIge
erfolgt eine Übertragung aus Register K nach Register M (Fig. 2).
Die Wiederholungen sind die eigentliche Verarbeitung von Daten zu
jeweils einem Byte. Jedesmal, wenn ein Byte der Quellengröße (Operand Nr, 2) verarbeitet wird, werden Zähler Z und Erhöhungsschaltungen S einen Schritt weitergeschaltet. Jedesmal, wenn ein
Byte der BestimmungsgrUße (Operand Kr. 1) verarbeitet wird, werden
Zähler Y und Erhöhungen T einen Schritt weitergeschaltet. Wie
in der Beschreibung der Zähler Y und Z erwähnt worden ist, werden % sie getrennt für Dezimaloperationen und als ein Zähler für logische
Operationen weitergeschaltet. Die Wiederholungen werden durch Folgesteuerungen, die hier rait IS 1, IS 2 und IS 2 bezeichnet sind
und nicht näher erklärt-werden« gesteuert.
Auch andere Folgesteuersignale sind nur zur Erklärung und Unterscheidung
verwendet« Ihre Erzeugung ist nicht beschrieben, da dies bekannt ist und durch Steuerkette sehr leicht zu realisieren ist·
0 09828/1379
DIe Speichern/Entnahme-FoIge wird immer dann eingeleitet, wenn eine
Bestimmungsgrößen-Wortgrenze erreicht wird oder das Ende der Operation signalisiert wird. Die Adresse wird errechnet unddie VFL-ßpoicheranforderung
gestellt. Hierdurch wird ein Resuitatwort gespeichert.
Wenn ein weiteres Wort für die Bestifnmungsgrüße erforderlich
ist, wird dio Adresse errechnet und die WL-Entnahmeanforderung gestellt.
Für das Ende der Operation ist SF 5 der letzte Umlauf. Falls es sich nicht um das Ende der Operation handelt, erfolgt Im Umlauf
SF eine übertragung von Register J nach Register K, und die Folge
wendet sich wieder den Wiederholungen zu* .
Das überqueren einer BestirnmungsgrÖßen-Wortgrenze wird durch die
T-Anzeigevorrichtung angezeigt. Bei der Bewegung von rechts nach*
links durch ein Feld steht die T-Anzeigevorrichtung an einer Wort<grense
auf null· Bei der Bewegung von links nach rechts durch ein
Feld, steht die T-Anzeigevorrichtung an einer Wortgrenze auf sieben.
Die Operationsendöbsdingungen sind für verschiedene Befehle verschieden,
aber die häufigsten Bedingungen bestehen darin, daß die
ZShler Y oder Z auf den aus lauter Einsen bestehenden Stand gehen.
Die Vorenfcnahraefolge wird jedesmal dann eingeleitet* wenn ein Q,uel~
lengrößenwort benötigt wird. Die Vorentnahmefolge überschneidet sict
normalerweise mit den Wiederholungen oder dem Einrichten« Das erste
Quellenwort wird während des Einrichten^ entnommen» Die zweite
Quellenwortentnahme (erste Vorentnaiirae) wird während des Einrichtens
eingeleitet. Bei seiner Rückkehr wird das zweite Wort in Register
M eingegebön. Um ersten Umlauf der Vorentnahnie erfolgt eine
Übertragung von Register M naoh Register L« Bie Wiederholungen werden
nach PFI wieder eingeleitet. Der restliche Teil dar Vorentnahme·
folge kann auf P? 1 folgen, falls ein ^weiteres Ciuellenwort benötigt
wird*
009828/1379
Durch zwei Befehle, nämlich "Übersetzen und Prüfen" und "Ausgabevorbereitung
und Markierung," werden Informationen als Teil üea Resultats in allgemeine Register eingeführt.
Durch den Befehl "Übersetzen und Prüfen" wird die Adresse des
Operanden Nr, 1 in die niedrlgstelllgen 24 Bits von GR 1 eingesetzt,
und das übersetzte Byte (von null verschiedenes Byte aus der Ubsr-.
Setzungstabelle, Operand iJr· 2) wird in die niedrigeteiligen 8 Bits
von GR 2 eingesetzt. Diese Resultate werden nur dann in GR 1 und 2
. der J-Einheit (Pig. 2) eingegeben, wenn ein von null verschiedenes
Byte gefunden wird«
Durch den Befehl "Ausgabevorbereitung und Markierung" wird die Byteadresse der ersten bedeutsamen Resultatziffer in di© niedrigstelligen
2h £"~a von GR 1 ©ingesetzt.
Die Folgesteuerungen A, B, C, D, IST und IS? werden für die TRT- .
Adressenunterbringung und die Folgesteuerungen A* B, C, D und IS1
für die ADMK-Adressenunterbringung benötigt. Sie werden nicht näher
beschrieben, da sie. zur Ericlärung der Erfindung nicht erforderlich
sind. -. ■ . -v..";.. : ' '■.- ' · ;
w Die LSngenaMhler X. und Y beginnen mit den spezifizierten Operandlangen
und zählen sie abwärts auf null au· Das AbwUrtszählon der
Xängö bedeutet, daß die restlichen zu verarbeitenden Bytes zahlenmäßig
überwacht werden. Dar Vtertim Längenzähler Yn dann benutzt
wörden# um festzustellen„ ob ein weiteres Qüellenwort nach Beginn
ainer Vorontnahm© entnommen werden muß. Durch den ersten Umlauf der
. Voren-tnahrae wird da# vorentnosnmene Wort von Register M nach Register-
Is übertragen. Wenn ei» weiteres Wort bonötigt; wird, zeigt der
ssähler, daß noch mehr als acht Bytes Übrig ..sind«..'die Yprentnahtte
fortgesetzt, und das nüohsta Wort wird voyentnororaen·
0 982-3/1 3?i
Für.besondere Befehle der verwendeten Anlage, die hier mit EDM,
EDMK, TR und TRT bezeichnet werden* gibt es koine eigentliche Vor~
entnahme* Die Vorentnahinefolge wird verwendet, um QuellenwÖrter zu
entnehmen, aber sie überschneidet sieh nicht mit den Wiederholungen.
Für EDi-IK und TET wird die Byteadresse eines By tea im Operand Nr. 1
in GR 1 eingegeben. Am leichtesten läßt sich diese Adresse dadurch
erzeugen, daß die Zähler Y und Z mit null in Gang gesetzt und bei
der Verarbeitung von Bytes des Operanden Nr, 1 aufwärtsgezählt werden
und daß der Inhalt vom Zähler Y und vom Zähler Z zu B1 ynd DI
addiert werden, wenn die Byteadresse benötigt-wird.
Die SS-Befehl© werden ira vorliegenden Beispiel nach der Einrichtungsfunktion
in vier Gruppen eingeteilt!
-■'■■ 1. Bewegen mit Versetzen, Einpacken, Auspacken, Null und Addieren,
Dezimalvergleich, Deziraaladdltion und Dezimalsubtraktion,
2, Bewegen numerisch, Bewegen, Bewegen Zone, UND, logischer Vergleich, ODER, EXKLUSIVES ODER, Ausgabevorbereitung, Ausgabevorbe-.
reitung und Markierung,
*"3* Bazimalmulfeiplikation, Dezimaldivision und ·
4. Obersetzen, übersetzen und Prüfen, von denen nur einige be- ™
achrieben werden.
Die allgemein© Aufgabe der Einrichtung für eine Reihe von Befehlen
der Gruppe 1 besteht im folgendem
a) Wörter aus dem Speicher zu entnehmen,die das erste zu verarbeitende
Byte für beide Operanden enthalten,
0 0982 8/137 9
T524H9
b) die Anfangsadressen auf die Möglichkeit Überlappender Felder
hin zu vergleichen, ob 0^(E2i-r>2+L2)-(BUD?+L1 y~ 8
c) die Anfangbyteadreösen in S und T einzustellen,
d) wenn erforderlich, die erste Vorentnahme einzuleiten,
©} entnommene Wöi'ter in Register K und L einzugeben,
f) die VFL-Torsteuerungskippstufen einzustellen,
g) für Einpacken und Auspacken die H-Reglster Bits 19 und 20
(die beiden niedrigstelligen Wortadressenbits, wobei H (21-23)
die Byteadresse sind) in ER (1, 2) für den Operanden Nr. 1 und
in SC (1, 2) für den Operanden Nr. 2 einzugeben,
h) für Einpacken und Auspacken die Zlihlregister ER und SC auf
Übereinstimmung hin zu vergleichen, was zur Feststellung
überlappender Felder gehört.
Zunächst seien einige der bei diesem Einrichtungsvorgang verwendeten
Beziehungen besprochen.
Falls der Operand Nr. 2 aus mehr als einem Wort im Speicher besteht,
wird die Entnahmeanforderung für das zweite Wort während des Einrichtens
gestellt. Diese Anforderung wird die erste Vorentnahme genannt.
Die Länge des Operanden allein zeigt nicht an, in wievielen Wörtern
der Operand Nr. 2 enthalten ist. Z.B. könnte der Operand Nr. 2 nur zwei Bytes (L2» 1) umfassen, aber an der Byteadresse null beginnen
und in zwei Speicherwörtern stehen. L2 könnte jedoch sieben bei einer
Anfangsbyteadresse sieben sein« und der Operand steht dann in einem
Wort. Daher wird ein Vergleich zwischen L2 und S gemacht, um zu bestimmen, ob die erste Vorentnahme eingeleitet werden muß. Falls L2
: 009828/1379 -
' BADORfOiNAL , "'
größer als S (Anfangsbyteadresse von Operand Nr. 2) 1st, steht
der Operand Kr. 2 in mehr als einem Speicherwort. Eine zweite Vorentnahm© wird eingeleitet, wenn die erste wortgrenze des .
Operanden Nr. 2 Überquert wird. Jetzt zeigt der Längenzähler an, wieviele Bytes noch zu verarbeiten sind. Palls Z größer als 7
ist, wird eine Vorentnahme eingeleitet, sonst erfolgt keine Anforderung*
Mit Ausnahme von "Einpacken" und "Auspacken" bevfegen sich alle ·
Befehle,,/die die Feststellung oder'Verarbeitung überlappender
Felder erfordern, durch beide Operanden hindurch mit der gleichen λ
Geschwindigkeit. Das bedeutet, daß die relative Lage der beiden Operanden am Beginn der Ausführung während der ganzen Ausführung
unverändert bleibt*
Bei "Einpacken" und"Auspaoken" werden die Anfangsadressen auf ©ine
absolute Differenz von O bis 7 hin geprüft. Falls die Differenz 0
bis 7 ist, werden die beiden niedrigstelligen Wortadressenbits im
Register (M) und im Schiebezahler (SC) jedesmal beim überqueren
einer Wortgrenze berichtigt. Wenn diese beiden Telladressen gleich
werden* werden durch das überqueren der Wortgrenze beide Operanden
in dasselbe Speicherwort hineinbewegt, und für beide Operanden muß.
ein Register (K) benutzt werden, ■
Wenn die Differenz der Anfangsadressen 0-7 ist, d.h. 0£(B2+D2+L2)-(B1+DT+L2)z.8,
zeigt ein Vergleich der Byteadressen an, ob die beiden Operanden im selben Wort anfangen oder nicht. Die Anfangsbyteadresoen
befinden sich in den 3- und ^-Anzeigevorrichtungen. Falls
S^T, beginnen die beiden Operanden im selben Speicherwort. Falls
SZ-T, beginnen die beiden Operanden in benachbarten Speicherwörtern,
und zwar 1st das erste Bestimmungswort das zweite Quellenwort« das
benötigt wird. '' '
0 09828/13 79
Einzelumlauf-Betrieb wird die erste Eiiirichtungg-Entnahmeanforderung
nach SU1 weltergesohaltet. Dies ermöglicht es, das nach Register J zurückübertragene■■ Wort während SU2 nach Register M zu Übertragen.
Der restliche Teil des Einrichtens bleibt unverändert, abgesehen vom
Beginn der Vorentnahme. Der Beginn der Vorentnahme wird bis SU9 verzögert,
so daß das entnommene Wort nicht zu Register J zurückkehrt
und das erste Wort des Operanden Nr. 2 zerstört, das während SU5
nach Register J zurückkehrte.
Das Wlchtigate der Erfindung besteht nun in den folgend beschriebenen Steuerungen.
Im Register ER erfolgt laufend eine WortzUhlung, die während des
Einrichtens auf null rückgestellt wird. Das ER-Register wird bei jeder Speicherung eines Resultatwortes um eines weitergeschaltet,
Der für die Adressenerzeugung nach einem, Adressenaddierer übertragen©
Krhöhungswert kommt au3 dem SC-ZHhler. Der Betrag im ßC-Zähler
ist der für die nächste Entnahme benötigte Erhöhungswert, d.h., falls
- der.Operand Nr* 1 Wortgrenzen vor dem Operanden Nr. 2 überquert, ist
der Inhalt vom Zähler SC « ER + 2 für die Vorentnahme, und falle der
Operand Nr. 1 wortgrenzen vor dem Operanden Nr. 2 überquert, ist der
Inhalt von SC * ER + 1 für Vorentnahmen. Nach Abschluß der Vorentnahme ist der Inhalt von SC »ER+ \ für die nächste Entnahme des
Operanden Nr. i« Eine Status-Kippstufe wird wölirend des Einrichtens
eingestellt« falls S£T. Ihr Ein-Zuatand zeigt an, daß der Operand
N2, Wortgrenzen vor dem Operanden Nr, 1 überqueren wird. Die erste
Vorentnahme wird eingeleitet, wenn 2 (1, 2, 4)^S Nicht (1, 2, ^)
oder Z (8) oder Y (1, 2>
>, 8) nicht gleich null ...t. Der Z* und
S-Vergleich wird mit dem Komplementwert von S ausgefülirt, weil die
Operanden von links nach rechts verarbeitet werden (niedrige Stellen
zu höheren Stellen im Speicher). -
0 0 982 87 1379
■·*1-5-
Die ,Resultate eines Befehls "Auijgabevorbereitung"
^-ij0reitüng--^md-;Mar-ki©runEtf'.mit.-Ül3??-riLappenäen Feldern sind als nicht
vorhersagbar angegeben. Daher, werden diese beiden Befehle.stete so
behandelt* als ob ihre Operanden keine Überlappungen -aufwiesen.
Adressenvergleiche werden gesperrt während des Einrichten^ für "Ausgabevorbereitung"
und !rAusgabevorbereitung und Markierung."
Zum besseren Verständnis der Erfindung werden nun die Einrichtungsfunktionen
naher beschriebem
SU1 bei Sü8 sind Signale, die nacheinander von einer nichtge- *
zeigten Polgesteuerschaltung erzeugt werden,
SU1 Kein Erhöhungswert wird nach AAweitergeleitet, da die gewünschte
Anfangsadresse BV +DV ißt.
SU2 Der Inhalt von Schaltung AEOB wird nach Register ER weiter-*
geleitet als Mittel für das Rückstellen von Register ER auf null mit richtiger Parität.
Es wird kein Erhöhungswert nach dem Adressenaddierer übertragen,
da die gewünschte Anfangsadresse des zweiten Operanden B2 + D2 ist.
Eine Eins wird zwangsweise in den Toil AE eingegeben, und
aus Schaltung AEOB erfolgt eine Übertragung nach Zälilregister
bzw. Zähler SC. Hierdurch wird der erste Adressenerhöhungswert vorbereitet, der für die Entnahme benötigt wird.
Die Y- und Z-Zühler werden während Sü4 auf null rückge-8teilt
für "Ausgabevorbereitung" und "Ausgabevorbereitung·
und Markierung," weil die Zähler Y und Z in diesen Befehlen
aufwärtsgezählt werden.
0 0 9 8 2 8/13 7 9
BAD ORK3JNAL
BAD ORK3JNAL
Der Inhalt von Schaltung AOB wird stets rait SU LT nach Register
K übertragen für diese Gruppe. Di© Addition währexid
- SU6 hat (B2 + D2) - (BI + DI) gebildet, und die gewünschte
zu prüfende Differenz 1st (BI + D°1) - (B2 + D2) oder Nicht"
(B2 + D2) - (B1 ·»· D1).
SU8 Falls die era to au überquerende Wortgrenze im Operanden Nr.
enthalten ist, wird eine Eins zum Inhalt des Zählers SC addiert, Hierdurch gelangt eins Zwei in den Zähler SC, der für die erste
Vorentnahm© bonötißte Erhühungswert.
Bei dem Ein- und Ausspeichern für die Befehle PACK und UNPK überlappenden Feldern werden die überlappungs-Kippstufen während des Einrichtens
wie folgt eingestellt»
0- 7, wenn 0d[B2+D2+L2)-(B1+D14-L1 )^8 für PACK ,
-8 4B2+D2+L2) - (B1 +D1 +L1 )^3 für UNPK
8-15, wenn 8^(B2+D2+L2)-(B1+D1+L1 )^H6fUr beide
Bei diesen Ausgangsbedingungen und den Peldlängenbegrenzungen ist es
möglich, die beiden niedrigstellißen Wortadressenbits (H19 und H2G)
zu überwachen, um festzusteilen, wenn die Operanden sich im selben
k Speicherwort befinden. Diese beiden Bits werden wiederum in die ER-ünd
SC-Stellen 1 und 2 (Fig. 3) wUhrend des Einrichtens eingesetzt.
Bei Jeder überquerung einer Wortgrenze wird dl© entsprechende Adresse
. (ER für Operand Nr. 1 und SC für Operand Nr. 2) um 1 vermindert, und
dann werden die Inhalt!'beider Register verßllchen. Falls sie Übereinst Imiaen, werden die Operanden mit demselben Speieherwort arbeiten*
0 0-98 28/ 13 79
Der Hauptunterschied zwischen den logischen und arithmetischen Ein-
und Ausspeicherungsfolgen für SS-Befehle ist die Adressenbildung.
Im Register ER der verarbeiteten Wörter erfolgt ein© Wortzählung.
Mit Hilfe dieser Vtortzählung können die Teilwerte erzeugt werden,
die zu der Baslsadresse für das Ein- und Ausspeiehern addiert werden.
Dieser Wortzählstand wird jedesmal beim Speichern eines Resultatwortes
weitergeschaltet· Die der Einspeieherung vorausgehende Entnahme
verwendet ER +. 1 für die Adressenerhöhung» Falls das Quellenfeld
Wortgi"enzen vor dem Bestimmungswort Überquert, 1st der Vorentnahmeadressen-Erhöhungswert
ER + 1« Da beide Operanden sioh mit derselben
Geschwindigkeit durch den Speicher bewegen, zeigt ein Ver- "
gleich ihrer Anfangsbyteadressen an, welcher Operand während der ganzen Ausführung vorn liegt. Ist SZT, dann zeigt dies an, daß der
Operand Nr. 2 Kortgrenzen vor dem Operanden Nr. 1 Überqueren wird.
Nach einer Ein- und Ausspeicherungsoperation oder einer Vorentnahrae
enthält das Zählregister SC den Erhöhungswert für di© nSehste Entnahme.
'.-■■'■■
Ein bestimmter Befehl, hier MVC genannt, entnimmt, das Bestimmungswort nicht. Daher beginnt die Ein- und Ausspeicherungefolge bei SF 2Λ
und die Vorentnahme muß den Inhalt von Register ER für die nSohste Adi
senerhöhung in Zählregister SC belassen. .
Nachstehend wird beschrieben, wie diese Ein- und Ausspelcherungsfolge
arbeitet}
8F1 Der Inhalt von Register ER wird naoh Register SC übertragen
als Vorbereitung für die Speicherung des Resultats.
SP3 Zur Erhöhung des Wortzähletandee wird eins zum Inhalt vom
Register ER addiert·
096287 1379
SFj? Zum Inhalt vom Register ER wird eins addiert, und die -Summe
wird in Zlihler SC eingegeben. Dies ist eine Vorentnahme-Adressenerho'hung,
falls das Bestimmungswort vor dem Quellen- wort liegt.
SFo Zura Inhalt vom Register SC wird'eine addiert (ER + 2), und
die Summe wird in Zlihlregister SC eingegeben. Dies ist eine
Vorentnahme-Adressenerhöhung, wenn das Quellenwort vor dem
Bestimmungswort liegt. Dieses Addiersignal wird außerdem mit
einem Nichtüberlappungssignal weitergeleitet. Falls eine der·
P Uberlappungs-Kippstufen im Ein-Zustand ist, wird die Vorent~
nahine nicht mit den Wiederholungen Überlagert, Wenn eine
Quellenwortgrenae überquert wird, werden die Wiederholungen
ausgesetzt, während das nächste Quellenwort ausgespeichert wird. Für diesen Fall beträgt die Adressenerhöhung ER + 1.
Die Befehle "Pack" und „"Unpack" müssen für Überlappende Felder anders
behandelt werden» in beiden Befehlen werden die Operanden mit verschiedener
Geschwindigkeit verwendet, so daß die Anfangsadressenbeziehung nicht während der ganzen Ausführung unverändert bleibt. Die
Uberlappungs-Kippstufen worden entsprechend den Adressenvergleichen
wie folgt eingestellt ι'-
: ■ ; ■■■■ :
Pack
O 4(B2+D2+L2) — (B1+D1+Lt)<££ setzen 0-7
TGR
- (B1+D1+Ll)«<i-16 setzen 8-15
unpack
-8^-(B2+D2+L2) - (BT.+D1+L.1)£8 setzeil 0-7
-8^-(B2+D2+L2) - (BT.+D1+L.1)£8 setzeil 0-7
6^(B2+D2+L2) - (B1+Di+Ll^i6 setzen 8-5
TOR 00982871379 ■
Henn eine dieser beiden Kippstufon im Ein-Zustand ist* werden die
beiden niedrlgstelligen V.'ortadressenbits (Hl 9 und H20) in die Zählregister
ER und SC für das Bestimmungswort bzw. das Ursprungswort
eingegeben. Bei ,Jede** überquerung einer Wortgrenze wird das entsprechende Register um eins vermindert/ und die beiden Register werden
auf Übereinstimmung verglichen. Viexm sie gleich sind, zeigt das an,
daß durch die überquerte Wortgrenze die beiden Operanden In dasselbe
Speioherviort gelangt sind. Die Adressenbits stehen in den
Stellen 1 und 2 von Zählregißter ER'und SG. Sie werden durch die
Addition von 11 (dem Zweierkomplement von Qi) vermindert. Dann wird.-.
SjJ votn inhalt des Registei^s ER subtrahiert. Falls alle Halbsummen
des Addierers gleich eins sind, sind die beiden Eingangsworte gleich
Die Vorentnahmefolge kann nicht mit den Wiederholungen überlappt
werden, wenn eine der Überlappungs-Kippstufen im Ein-Zustand ist.
Der Grund dafür ist, daß das entnommen© Wort in Register K enthalten
sein könnte. Durch die Vorentnahme würde das V<ort entnommen,
bevor das modifizierte Wort (das Resultat) eingespeichert ist. Das würde ein falsches Ergebnis zur Folge haben. Daher werden die Quellenwortentnahmen nach dem Antreffen der Quellenwortgrenze ausgeführt. Der Inhalt von Schaltung AGB v?ird mit der PF4-Kippstufe sowohl
nach Register L als auch nach Register M weitergeleitet., wenn
eine der Uberlappungs-Kippstufen im Eln-Zustand 1st.
Die beiden Ubersetzungsbeföhlö sind logisohe Befehle und verwenden |
die normale Vorentnahmefolg© nicht, weil Quellen- oder Ursprungs-Bytes
einzeln aus einer Tabelle entnommen werden und nicht in bestimrater
Reihenfolge aufeinanderfolgen.
Die "Ax^abeaufbereitung"-Befehle überlappen die Vorentnahmefolge
nicht mit Wiederholungen. Das Weiterschalten der Zähler Y und Z hat
keine direkte Beziehung zu den verwendeten Quellenbytes, und daher ist es untnöglich, festzustellen, ob ein weiteres Quellenwort benötigt wird, bevor eine Wortgrenze angetroffen wird. An einer
009828/1379
Wortgrenze wird, falls Y und Z £ I0P (8-15) sind, ein Wort'entnommen.
Falls Y und Z * I0P (8-15) sind, wird die Ein- und Ausspeicherungcfolge
eingeleitet, und da diese den Vorrang hat, wird die Vorentnahmefolge
unterdrückt. Es ist trotzdem noch möglich, daß ein Quellenwort entnommen werden könnte, das nicht benutzt wird.
Da Ausgabeaufbereitungs-Befehle die beiden Operanden mit verschiedener
Geschwindigkeit verwenden,■■müssen zwei getrennte Fortzahlungen
ausgeführt werden. Der Schiebezähler/(8C)- zählt die Wörter für Operand
Nr, 2. Bei jeder Vorentnahraefölge wird eins zum Inhalt von SC addiort,
nachdem'dessen Inhalt für die derzeitige Entnahme benutzt worden ist
(Die Einrichtungsfolge stellt den SC-ZUhler zunächst auf eins ein).
Die SC-Bits 2-7 werden in die Adressenaddierer-Stellen 23 - 28
weitergeleitet, um die Adresse B2 + D2 + (SC χ 8) zu erzeugen. V/enn
die Vor entnahme folge nicht mit den Wiederholungen Überlagert wird,
zeigt das folgendes ent
1. Das entnommene V/ort wird in L eingebracht,
2. die Wiederholungen beginnen nach PF4 statt nach PPI«
Durch die anderen logisohen Befehle wird die Vorentnahmefolge mit den Wiederholungen zum Überlappen gebracht, falls keine Überlappung
besteht, und wird keine Entnahme vorgenommen, falls eine der Uberlappungs-Kippstufen
im Ein-Zustand ist. Im Falle der NiehtUberlappung
wird ER + 1 während PF2 in den SC-Zähler eingeführt, um die nächste
Ein- und Ausspeicherungsfolge vorzubereiten* Der Wortzählstandder
verarbeiteten Wörter wird im Register ER beibehalten. Er wird bei Jeder Speicherung eines Resultatwortes auf den neuesten Stand gebracht.
Daher speichert jede Ein- und Ausspeicherungsfolge an BI 4 DV + ER
und entnimmt aus B1 + D1 + (ER + 1). Nach der Ein- und Auespeioherungs
folge bleibt entweder ER 4 1 oder ER f 2 im SC-ZUhler stehen» und zwar
in Abhängigkeit davon, ob das Bestimmungswort Wortgrtnzen toi* oder
nach dem Quellenwort Überquert· Beim Eintritt in eine Vorentnahme-
oder In eine Ein- und Ausapeloherungsfolge enthält dtr SC-2ähl«r den
für die Entnahme zu verwendenden Adressenerhöhungswert» Da dl· Befehle
sich duroh beide Operanden mit gleloher Geschwindigkeit bewegen, überqueren die beiden Operanden abwechselnd Vortgrenzen.
. .;■ -^- ■- V ■■:■■" = :":." 00982:871379 --■■■,i
Claims (2)
1. Schaltungsanordnung zur Bildung von Zieladressen aus Relativadressen
für die Ansteuerung von Speicherzellen im Hauptspeicher einer Datenverarbeitungsanlage, deren externe Geräte Zugriff
zum Hauptspeicher haben, wobei die Relativadresse in einem Register abgespeichert ist und ein konstanter Wert in einem zweiten
Register steht und die Summe dieser beiden Adressenteile in einem den Registern nachgeschalteten Addierwerk gebil-'
det wird, dadurch gekennzeichnet, dass in einem Register (ER)
Zwischenadressen von der Form (Bl +Dl oder B2 + DZ) nach- ^
einander abgespeichert werden und dass dem Ausgang dieses
Registers eine E rhö hung s schaltung (EA) nachgeschaltet ist,
deren Ausgang mit einem weiteren Register (SC) verbunden :
ist, in dem die Summe aus Erhöhungswert und ER-Registerinhalt als Endadressfaktor zwischengespeichert wird (SC = ER+1
. oder ER + 2) und dass danach in Abhängigkeit von Ausgangssignal eines dem zweiten Register (SC) nachgeschalteten SC-Wertdetektors
aus dem Endadressfaktor und der Zwischenadresse durch einen weiteren Additions-Zyklus des Addierers (EA) die Zieladresse
bzw. Speicheradresse gebildet wird.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,
dass mehrere Register (H, E, M oder L) vorhanden sind, die-mit
dem ersten Register·(ER) verbunden sind, die alle einzeln verschiedene
Relativadressen (Bl + D2 und B2 + D2) speichern, aus den en über den nachgeschalteten Addierer (EA) und dem genannten
zweiten Register (SC), das mit dem Ausgang des Addierers verbunden^
ist, napheinander mehrere Zieladressen bzw. Speicher'· '...,.,,
adrejasen gebildet werden^ - r ^ ^i- '
Docket 7880 0 0 9828/1379
3'. ·■■ Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,
dass mehrere Register (H, M, L und I) neben dem genannten
ersten Register (ER) direkt parallel mit den Eingängen des Addierers (EA) zwecks Bildung mehrere Zieladressen verbunden sind.
Docket 7880 009828/1379
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US44530465A | 1965-04-05 | 1965-04-05 | |
| US44532265A | 1965-04-05 | 1965-04-05 | |
| US44532565A | 1965-04-05 | 1965-04-05 | |
| US44530565A | 1965-04-05 | 1965-04-05 | |
| US609242A US3386084A (en) | 1965-04-05 | 1967-01-13 | Remote addressing in a data processing system |
| US609240A US3384876A (en) | 1965-04-05 | 1967-01-13 | Overlapped field handling in a data processing system |
| US609251A US3384878A (en) | 1965-04-05 | 1967-01-13 | Data flow in a data processing system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1524149A1 true DE1524149A1 (de) | 1970-07-09 |
Family
ID=27569779
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DEP1269392A Pending DE1269392B (de) | 1965-04-05 | 1966-03-30 | Einrichtung zur Division von Dezimalziffern |
| DE19661524144 Pending DE1524144A1 (de) | 1965-04-05 | 1966-03-31 | Schaltungsanordnung zur ueberlappten Steuerung des Datenflusses in Datenverarbeitungsanlagen |
| DE19661524149 Pending DE1524149A1 (de) | 1965-04-05 | 1966-04-02 | Schaltungsanordnung zur Bildung von Zieladressen aus Relativadressen |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DEP1269392A Pending DE1269392B (de) | 1965-04-05 | 1966-03-30 | Einrichtung zur Division von Dezimalziffern |
| DE19661524144 Pending DE1524144A1 (de) | 1965-04-05 | 1966-03-31 | Schaltungsanordnung zur ueberlappten Steuerung des Datenflusses in Datenverarbeitungsanlagen |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US3384878A (de) |
| DE (3) | DE1269392B (de) |
| FR (1) | FR1482114A (de) |
| GB (3) | GB1089307A (de) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3418638A (en) * | 1966-09-21 | 1968-12-24 | Ibm | Instruction processing unit for program branches |
| US3510847A (en) * | 1967-09-25 | 1970-05-05 | Burroughs Corp | Address manipulation circuitry for a digital computer |
| JPS5330464B2 (de) * | 1973-07-11 | 1978-08-26 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE25120E (en) * | 1954-12-08 | 1962-02-06 | holmes | |
| US3015441A (en) * | 1957-09-04 | 1962-01-02 | Ibm | Indexing system for calculators |
| US3058659A (en) * | 1958-12-31 | 1962-10-16 | Ibm | Add address to memory instruction |
| US3161763A (en) * | 1959-01-26 | 1964-12-15 | Burroughs Corp | Electronic digital computer with word field selection |
| US3105143A (en) * | 1959-06-30 | 1963-09-24 | Research Corp | Selective comparison apparatus for a digital computer |
| NL255604A (de) * | 1959-09-08 | |||
| NL263120A (de) * | 1960-04-04 | |||
| US3161855A (en) * | 1960-12-09 | 1964-12-15 | Gen Electric | Electronic data processor |
| BE635285A (de) * | 1962-07-24 | |||
| US3311888A (en) * | 1963-04-12 | 1967-03-28 | Ibm | Method and apparatus for addressing a memory |
-
1966
- 1966-03-30 DE DEP1269392A patent/DE1269392B/de active Pending
- 1966-03-31 DE DE19661524144 patent/DE1524144A1/de active Pending
- 1966-04-02 DE DE19661524149 patent/DE1524149A1/de active Pending
- 1966-04-04 GB GB14752/66A patent/GB1089307A/en not_active Expired
- 1966-04-04 GB GB14753/66A patent/GB1089308A/en not_active Expired
- 1966-04-04 GB GB14755/66A patent/GB1089309A/en not_active Expired
- 1966-04-05 FR FR56522A patent/FR1482114A/fr not_active Expired
-
1967
- 1967-01-13 US US609251A patent/US3384878A/en not_active Expired - Lifetime
- 1967-01-13 US US609242A patent/US3386084A/en not_active Expired - Lifetime
- 1967-01-13 US US609240A patent/US3384876A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB1089309A (en) | 1967-11-01 |
| DE1524144A1 (de) | 1970-12-17 |
| GB1089307A (en) | 1967-11-01 |
| US3384876A (en) | 1968-05-21 |
| DE1269392B (de) | 1968-05-30 |
| US3386084A (en) | 1968-05-28 |
| US3384878A (en) | 1968-05-21 |
| GB1089308A (en) | 1967-11-01 |
| FR1482114A (fr) | 1967-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1499201B2 (de) | Schaltungsanordnung zur Umwandlung von Informationen in gepackter Bytedar stellung in eine ungepackte Darstellung | |
| DE2930441C2 (de) | Anzeigeeinrichtung zur wahlweisen dynamischen oder statischen Anzeige | |
| DE2847934A1 (de) | Datenverarbeitungseinrichtung mit einem mikrobefehlsspeicher | |
| DE2331589A1 (de) | Datenverarbeitungsanordnung | |
| DE1179397B (de) | Datenverarbeitende Maschine mit sich zeitlich ueberlappender Datenverarbeitung | |
| DE1449544A1 (de) | Datenverarbeitende Maschine mit ueberlappend abrufbarem Speicherwerk | |
| DE1200578B (de) | Datenverarbeitungssystem | |
| DE1115488B (de) | Datenverarbeitungssystem | |
| DE1114050B (de) | Elektronischer Gleitkomma-Rechner | |
| DE1524114B2 (de) | Adreßrecheneinrichtung fur eine Datenverarbeitungsanlage | |
| DE1168129B (de) | Verfahren zur Verarbeitung von Daten | |
| DE1524149A1 (de) | Schaltungsanordnung zur Bildung von Zieladressen aus Relativadressen | |
| DE1193279B (de) | Elektronen-Ziffernrechner mit eingespeichertem Programm | |
| DE1223177B (de) | Elektronischer Digitalrechner mit Schaltung fuer die Errechnung der Quadratwurzel aus einer Binaerzahl | |
| DE1184122B (de) | Addiervorrichtung | |
| DE1549434A1 (de) | Datenverarbeitungsanlage | |
| DE1549485C3 (de) | Anordnung zur Division binärer Operanden ohne Rückstellung des Restes | |
| DE1549461C3 (de) | ||
| DE1103646B (de) | Inkrement-Rechenmaschine | |
| DE1549528A1 (de) | Digitale Rechenanlage | |
| DE1524148B1 (de) | Schaltungsanordnung zur Steuerung der Befehlsentnahme mit ueberlagerter Ausfuehrung eines anderen Befehls | |
| DE1524146C (de) | Divisionseinrichtung | |
| DE1303692C2 (de) | Binaerrechner | |
| DE1111429B (de) | Multiplikationsschaltung fuer eine Daten verarbeitende Maschine | |
| DE2261221C2 (de) | Steuerwerk in einer Datenverarbeitungsanlage |