[go: up one dir, main page]

DE151898T1 - Verfahren und anordnung zur ausgleichung einer speicherzelle. - Google Patents

Verfahren und anordnung zur ausgleichung einer speicherzelle.

Info

Publication number
DE151898T1
DE151898T1 DE1984630219 DE84630219T DE151898T1 DE 151898 T1 DE151898 T1 DE 151898T1 DE 1984630219 DE1984630219 DE 1984630219 DE 84630219 T DE84630219 T DE 84630219T DE 151898 T1 DE151898 T1 DE 151898T1
Authority
DE
Germany
Prior art keywords
bit lines
trim
cell plate
voltage
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE1984630219
Other languages
English (en)
Inventor
Ronald Thomas 149 Irving Texas 75217 Taylor
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CTU of Delaware Inc
Original Assignee
Mostek Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mostek Corp filed Critical Mostek Corp
Publication of DE151898T1 publication Critical patent/DE151898T1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Claims (1)

ÜBERSETZUNG Anmeldung Nr. 84630219.8 Mostek Corporation Patentansprüche :
1. Halbleiterspeicherschaltung mit einer Matrix von Speicherzellen, wobei jede Zelle eine Zellenplatte hat, mit der ein Anschluß eines Kondensators verbunden ist, und einen Satz von Direkt- und Komplementbitleitungen, die mit ausgewählten Zellen verbunden sind; und mit einer Abgleichschaltung zum paarweisen Verbinden von ausgewählten Direkt- und Komplementbitleitungen mit einer Abgleichspannungseinrichtung; dadurch gekennzeichnet, daß:
die Abgleichschaltung einen ersten und einen zweiten Transistor aufweist, die durch die Abgleichspannungseinrichtung gesteuert werden, wobei jeder einen ersten Anschluß hat, der mit einem Abgleichschaltungspunkt verbunden ist, und einen zweiten Anschluß, der mit einer der Direkt- und Komplementbitleitungen verbunden ist; und
der AbqleichschalLungspunkt direkt mit einem Zellenplattenschaltungspunkt verbunden ist, welcher einer Zellen-
platte von wenigstens zwei Zellen der Matrix gemeinsam ist, und daß der Abgleichschaltungspunkt mit einer Spannungseinrichtung verbunden ist zum Halten des Abgleichschaltungspunkts auf einer vorbestimmten Spannung im wesentlichen in der Mitte zwischen einer Schaltungsversorgungsspannung und Masse.
DE1984630219 1984-01-05 1984-12-28 Verfahren und anordnung zur ausgleichung einer speicherzelle. Pending DE151898T1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US56855484A 1984-01-05 1984-01-05

Publications (1)

Publication Number Publication Date
DE151898T1 true DE151898T1 (de) 1985-11-21

Family

ID=24271762

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1984630219 Pending DE151898T1 (de) 1984-01-05 1984-12-28 Verfahren und anordnung zur ausgleichung einer speicherzelle.

Country Status (3)

Country Link
EP (1) EP0151898A3 (de)
JP (1) JPS60160095A (de)
DE (1) DE151898T1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05342873A (ja) * 1992-06-10 1993-12-24 Nec Corp 半導体記憶装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4225945A (en) * 1976-01-12 1980-09-30 Texas Instruments Incorporated Random access MOS memory cell using double level polysilicon
JPS5457921A (en) * 1977-10-18 1979-05-10 Fujitsu Ltd Sense amplifier circuit
US4420822A (en) * 1982-03-19 1983-12-13 Signetics Corporation Field plate sensing in single transistor, single capacitor MOS random access memory
JPH0612619B2 (ja) * 1982-09-22 1994-02-16 株式会社日立製作所 半導体メモリ装置

Also Published As

Publication number Publication date
JPS60160095A (ja) 1985-08-21
EP0151898A2 (de) 1985-08-21
EP0151898A3 (de) 1987-07-29

Similar Documents

Publication Publication Date Title
DE2633079C3 (de) Anordnung zum elektrischen Verbinden von auf einem Halbleiterscheibchen aufgebauten Schaltungseinheiten mit einer gemeinsamen Sammelleitung
DE3639169C2 (de)
DE2041343C3 (de) Festwertspeicher mit einmaliger Einschreibemöglichkeit
DE19581814B4 (de) Halbleiter-Testchip mit waferintegrierter Schaltmatrix
EP1103051B1 (de) Ferroelektrische speicheranordnung
DE4243592C2 (de) Paralleltestschaltung für einen Halbleiter-Speicherchip
DE69221005T2 (de) Dynamische RAM-Einrichtung mit einem Selektor für mehrere Wortleitungen, der bei einem Einbrenntest verwendet wird
DE2335785B2 (de) Schaltungsanordnung zum Prüfen einer Matrixverdrahtung
DE3537015A1 (de) Halbleiterspeicher
DE2001471C3 (de) Bitorientierte Speicheranordnung und Verfahren zur Vermeidung des Einschreibens von Informationen in nur ueber eine Zeilenleitung angesteuerte Speicherzellen einer bitorientierten Speicheranordnung
DE2647892A1 (de) Eingabepufferschaltung
EP0056433A2 (de) Leseschaltung für einen monolithisch integrierten Halbleiterspeicher
DE19832960A1 (de) Halbleiterspeichervorrichtung mit Einbrenntestfunktion
DE112021005177T5 (de) Lokaler referenzspannungsgenerator für nichtflüchtigen speicher
DE2347968A1 (de) Assoziative speicherschaltung
DE69217827T2 (de) Schnelle Prüfung von Feld-Effekt-Transistoren
DE2622307A1 (de) Elektrische speichervorrichtung
DE2146905A1 (de) Datenspeicher, insbesondere monoh thisch integrierter Halbleiter Daten speicher
DE151898T1 (de) Verfahren und anordnung zur ausgleichung einer speicherzelle.
EP0286852B1 (de) Schaltungsanordnung und Verfahren zum Testen von Speicherzellen
EP0697659B1 (de) Redundanz-Schaltungsanordnung für einen integrierten Halbleiterspeicher
DE2704796A1 (de) Speicherzellenanordnung
DE2921363A1 (de) Signalgenerator
DE68922692T2 (de) Matrixverbindungssystem.
EP0045399B1 (de) Monolithisch integrierter Halbleiterspeicher