DE1574614C

DE1574614C - Multiphase circuit for two analog electrical signals

Info

Publication number: DE1574614C
Authority: DE
Inventors: Vladimir Nizza Alpes Manti mes Riso (Frankreich)
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp

Description

1 6741 674

Die Erfindung betrifft eine Multiplikationssohal· tung für zwei analoge elektrische Signälgrößen mit einem zur Linearisierung seiner Kennlinie in einem Gegenkopplungszweig mit einer ersten "Verstärkerstufe angeordnetem ersten Feldeffekt-Transistor, weleher als spannungsabhängiger von der M-ultiplikatorspannung beeinflußbarer Widerstand mit einem Gemischen Widerstand zu einem mit der Multiplikanden-Spannung beeinflußten Spannungsteiler zusammengeschaltet ist, an dessen Knotenpunkt die dem Produkt entsprechende Spannung abgenommen wird.The invention relates to a multiplication system for two analog electrical signal quantities one for linearizing its characteristic in a negative feedback branch with a first "amplifier stage arranged first field effect transistor, weleher than voltage dependent on the multiplier voltage controllable resistance with a mixed resistance to one with the multiplicand voltage influenced voltage divider is interconnected, at whose node the dem Corresponding voltage is removed from the product.

In Analog-Computern enthaltene bekannte Multipljkationsschaltungen, in denen paarige Röhren, ζ. Β. Penthoden, als spannungsempfindliche Verstärkerelemente verwendet werden, sind relativ unstabil und erfordern eine genaue Abstimmung. Darüber hinaus wirken sich Temperatur und Alterung ungünstig auf die Konstanz des Ergebnisses aus.Known multiplication circuits contained in analog computers, in which paired tubes, ζ. Β. Penthodes, as voltage-sensitive amplifier elements are relatively unstable and require precise tuning. About it In addition, temperature and aging have an unfavorable effect on the constancy of the result.

Wie aus den Veröffentlichungen: Aufsatz von Th. B. Martin, »Circuit Applications of the Field Effekt Transistor«, Semiconductor Products, März 1962 (F i g. 32 auf S. 37) und Aufsatz von W. H. Highleyman und E. S. Jacob, »An Analog Multiplier Using- Two Field Effekt Transistors«, IRE-Transactions on Communications Systems, September 1962 (Fig. 5 und 6 auf S. 314) hervorgeht, sind Multiplikationseinrichtungen mit Feldeffekt-Transistoren bereits bekannt, wobei zur Kennlinien-Linearisierung jeweils ein zweiter Transistor dient. In den genannten Veröffentlichungen zeigen die Multiplikationsschaltungen einen einem Differenzverstärker ähnlichen Aufbau.As from the publications: Article by Th. B. Martin, “Circuit Applications of the Field Effect Transistor ", Semiconductor Products, March 1962 (Fig. 32 at p. 37) and article by W. H. Highleyman and E. S. Jacob, "An Analog Multiplier Using- Two Field Effect Transistors", IRE-Transactions on Communications Systems, September 1962 (Figs. 5 and 6 on p. 314) As can be seen, multipliers with field effect transistors are already known, for A second transistor is used to linearize the characteristic curve. In the publications mentioned the multiplication circuits show a structure similar to a differential amplifier.

Wie unter anderem auch aus der britischen Patentschrift 908 518 (S. 3, Zeilen 48 bis 54) und USA.-Patentschrift 3 193 672 (Spalte 2, Zeilen 60 bis 65) ersichtlich, kann eine Kennlinien-Linearisierung auch dadurch erreicht werden, daß ein Schaltglied mit nicht ausreichend linearer Kennlinie zur Linearisierung mit einem Verstärker in einem Gegenkopplungszweig zusammengeschaltet wird.As also from British patent specification 908 518 (p. 3, lines 48 to 54) and USA patent specification 3 193 672 (column 2, lines 60 to 65), a characteristic linearization can also be used can be achieved in that a switching element with an insufficiently linear characteristic for linearization is interconnected with an amplifier in a negative feedback branch.

In einer anderen bekannten Multiplikationsschaltung wird ein Rückkopplungsverstärker verwendet, der mit einer spannungsempfindlichen Rückkopplungsimpedanz arbeitet. Diese Rückkopplungsimpedanz kann ein Feldeffekt-Transistor oder eine andere Art spannungsempfindlicher Impedanz sein. Die mit einer Rückkopplungsschaltung erhaltene Verstärkung ist ungefähr gleich dem Verhältnis der Rückkopplungsimpedanz zur Eingangsimpedanz. In der bekannten Feldeffekt-Transistor-Impedanzschaltung überwacht ein Gleichspannungssteuersignal eine Änderung der Impedanz als Funktion des Steuersignals. Infolgedessen ändert sich die Verstärkung als Funktion der Steuerspannung. Daraus folgt, daß die Ausgangsspannung des Verstärkers das Produkt der Eingangs-Spannung und einer Funktion der Steuerspannung ist. So fällt z. B. die Impedanz eines Feldeffekt-Transistors im allgemeinen nicht linear auf Null ab, wenn die angelegte Steuerspannung auf diesen Wert sinkt. Infolgedessen tritt ein Polarisations- oder Fehlwert auf, wenn die angelegte Steuerspannung entfällt. Das Produkt von Eingangsspannung und Steuerspannung wird durch eine bestimmte, mit dem Fehlerwert multiplizierte Spannung dargestellt, die beim Verschwinden der Eingangsspannung, nicht aber beim Nullwerden der Steuerspannung, zur Null wird.In another known multiplication circuit, a feedback amplifier is used, which works with a voltage sensitive feedback impedance. This feedback impedance can be a field effect transistor or some other type of voltage sensitive impedance. With The gain obtained from a feedback circuit is approximately equal to the ratio of the feedback impedance to the input impedance. In the well-known Field effect transistor impedance circuit monitors a change in the DC voltage control signal Impedance as a function of the control signal. As a result, the gain changes as a function of Control voltage. It follows that the output voltage of the amplifier is the product of the input voltage and a function of the control voltage. For example B. the impedance of a field effect transistor generally does not decrease linearly to zero when the applied control voltage drops to this value. As a result, a polarization or false value occurs when the applied control voltage is omitted. The Product of input voltage and control voltage is determined by a certain, with the error value multiplied voltage shown when the input voltage disappears, but not when the The control voltage becomes zero, becomes zero.

Zusammenfassend kann gesagt werden, daß die bisherigen Analog-Multiplikationsschaltungen keinen ausreichend hohen Genauigkeitsgrad Tiefern und nicht genügend zuverlässig sind. Aus diesen Gründen können sie in der Mikrominiaturtechnik keine Anwendung finden. Außerdem ist das Problem der linearen Veränderung der Impedanz des Feldeffekt-Transistors bisher nicht zufriedenstellend gelöst worden. In summary, it can be said that the previous analog multiplication circuits do not a sufficiently high level of accuracy Lower and not sufficiently reliable. For these reasons they cannot be used in microminiature technology. Also, the problem is the linear change in the impedance of the field effect transistor has not yet been solved satisfactorily.

Der Erfindung liegt die Aufgabe zugrunde, eine spezielle MultipHkationsschaltung anzugeben, die eine verbesserte Genauigkeit, insbesondere in der Umgebung des Wertes Null aufweist, bei der ferner eine Linearisierung der Impedanz des Feldeffekt-Transistors realisiert und somit eine Kompensation von Verzerrungen gewährleistet ist.The invention is based on the object of specifying a special multiplying circuit that has a has improved accuracy, in particular in the vicinity of the value zero, in which also a Realized linearization of the impedance of the field effect transistor and thus a compensation of Distortion is guaranteed.

Erfindungsgemäß wird dies dadurch erreicht, daß eine mit der ersten Verstärkerstufe identische rückgekoppelte zweite' Verstärkerstufe mit einem mit dem ersten identischen zweiten Feldeffekt-Transistor vorgesehen ist und daß ein Kompensationssignal für den Ausgleich der durch die Nichtlinearität des ersten Feldeffekt-Transistors bedingten Fehlergröße durch die gleiche durch die Nichtlinearität des zweiten Feldeffekt-Transistors bedingte Fehlergröße erzeugbar ist, wobei der mit der Quellenelektrode des zweiten Feldeffekt-Transistors verbundene Eingang des zweiten rückgekoppelten Verstärkers mit dem Multiplikatorsignal beaufschlagbar ist und die mit dem Ausgang des zweiten Verstärkers verbundene Steuerelektrode des in einem an entgegengesetzte polarisierten Spannungen liegenden Dämpfungsglied angeordneten zweiten Feldeffekt-Transistors mit dem Eingang des ersten Verstärkers verbunden ist, und daß für die analoge Multiplikation die Steuerelektrode des in einem an der Multiplikandenspannung liegenden Dämpfungsglied angeordneten ersten Feldeffekt-Transistors mit dem Ausgang des ersten Verstärkers verbunden ist, welcher eingangsseitig mit dem Multiplikationssignal und dem Kompensationssignal beaufschlagbar ist.According to the invention, this is achieved in that a feedback that is identical to the first amplifier stage is fed back second 'amplifier stage with a second field effect transistor identical to the first is provided and that a compensation signal for the compensation of the non-linearity of the first field effect transistor caused error size by the same due to the non-linearity of the second Field effect transistor-related error size can be generated, the with the source electrode of the second field effect transistor connected input of the second feedback amplifier to the Multiplier signal can be applied and connected to the output of the second amplifier Control electrode of the attenuator located at oppositely polarized voltages arranged second field effect transistor is connected to the input of the first amplifier, and that for the analog multiplication the control electrode of the one lying at the multiplicand voltage Attenuator arranged first field effect transistor to the output of the first amplifier is connected, which can be acted upon on the input side with the multiplication signal and the compensation signal is.

Nach einer weiteren Ausgestaltung der Erfindung ist es vorteilhaft, wenn dem ersten Verstärker, der den Verstärkungsfaktor 2 besitzt, die das Kompensationssignal bildenden Spannungen über diese Spannungen halbierende Spannungsteiler zugeführt werden. According to a further embodiment of the invention, it is advantageous if the first amplifier, the has the gain factor 2, the voltages forming the compensation signal over these voltages bisecting voltage dividers are supplied.

Nach einer weiteren vorteilhaften Ausgestaltung der Erfindung ist zum Abgleich der voneinander verschiedenen Sperrspannungen der Transistoren die Größe des Multiplikandensignals über einen variablen Widerstand für das Multiplikatorsignal = 0 auf Null einstellbar.According to a further advantageous embodiment of the invention, the mutually different Blocking voltages of the transistors increase the size of the multiplicand signal over a variable Resistance for the multiplier signal = 0 adjustable to zero.

Dabei ist es besonders vorteilhaft, wenn zum Abgleich der voneinander verschiedenen Abflußströme für die Quelle/Tor-Spannung = 0 die bei maximalem Multiplikatorsignal vom Ausgang des zweiten Verstärkers dem Eingang des ersten Verstärkers zugeführte Spannung über einen variablen Widerstand bis zum Erhalt des richtigen Produktwertes einstellbar ist.It is particularly advantageous if for adjustment of the different outflow currents for the source / gate voltage = 0 those at maximum Multiplier signal fed from the output of the second amplifier to the input of the first amplifier Voltage adjustable via a variable resistor until the correct product value is obtained is.

Die Erfindung wird nun an Hand von durch die Zeichnungen erläuterten Ausführungsbeispielen beschrieben. Es zeigtThe invention will now be described with reference to exemplary embodiments illustrated by the drawings. It shows

F i 2. 1 das Schaltbild eines Dämpfungsgliedes mit einem Feldeffekt-Transistor,F i 2. 1 the circuit diagram of an attenuator with a field effect transistor,

F i g. 2 das Ersatzschaltbild zu dem in F i g. 1 dargestellten Dämpfungsglied,F i g. 2 shows the equivalent circuit diagram for that in FIG. 1 shown attenuator,

F i g. 3 die Analog-Multiplikations-Schaltung in schematischer Darstellung,F i g. 3 the analog multiplication circuit in a schematic representation,

ORJGiNAL INSPECTED ORJGiNAL INSPECTED

F i g. 4 ein spezielles Ausführungsbeispiel der Analog-Multiplikationsschaltung gemäß F i g. 3,F i g. 4 shows a specific embodiment of the analog multiplication circuit according to FIG. 3,

F i g. 5 eine graphische Darstellung der Ausgangsspannung Vs als Funktion der Eingangsspannung Ve für die Schaltung nach F i g. 4.F i g. 5 is a graph of the output voltage Vs as a function of the input voltage Ve for the circuit of FIG. 4th

Zum besseren Verständnis nachfolgender Ableitungen werden für kennzeichnende Größen der Feldeffekt-Transistoren folgende Kurzbezeichnungen eingeführt:For a better understanding of the following derivations, the Field effect transistors introduced the following abbreviations:

Vgs = Spannungsdifferenz zwischen Tor und Quelle eines Feldeffekt-Transistors. Vgs = voltage difference between gate and source of a field effect transistor.

Vp = Sperrspannung; das ist der Wert von Vgs, bei dem der Feldeffekt-Transistor gesperrt ist. Vp = reverse voltage; this is the value of Vgs at which the field effect transistor is blocked.

Id = Abflußstrom. Id = effluent stream.

Idss = Vom Abflußstrom Id eingenommener Wert für die Spannungsdifferenz Vgs = 0. Idss = value taken by the discharge flow Id for the voltage difference Vgs = 0.

rds = Senke-Quelle-Widerstand des Feldeffekt-Transistors (Ausgangswiderstand). rds = sink-source resistance of the field effect transistor (output resistance).

2020th

Das in F i g. 1 dargestellte Dämpfungsglied enthält einen Feldeffekt-Transistor und einen Widerstand R. Die Spannungen + U und — XJ entgegengesetzter Polarität werden an die Anschlußklemmen des Dämpfungsgliedes, die Spannung e an das Tor g des Feldeffekt-Transistors gelegt, an dessen Quelle s die Ausgangsspannung Vo zur Verfügung steht. Die in F i g. 1 dargestellte Schaltung gleicht prinzipiell der in F i g. 2 dargestellten, da rds den Ausgangswiderstand des Feldeffekt-Transistors verkörpert. In dieser Anordnung kann man Vo als Funktion der Spannung U und der Widerstände R und rds ausdrücken :The in Fig. 1 contains a field effect transistor and a resistor R. The voltages + U and - XJ of opposite polarity are applied to the terminals of the attenuator, the voltage e to gate g of the field effect transistor, at whose source s the output voltage Vo to Available. The in F i g. 1 is basically the same as that in FIG. 2 because rds embodies the output resistance of the field effect transistor. In this arrangement Vo can be expressed as a function of the voltage U and the resistances R and rds :

R + rdsR + rds

Daraus folgt:It follows:

Vo = UVo = U

/rds- R \rds + R/ rds- R \ rds + R

Ο)Ο)

(2)(2)

3535

4040

Außerdem kann der Ausgangswiderstand eines Feldeffekt-Transistors folgendermaßen angegeben werden:In addition, the output resistance of a field effect transistor can be specified as follows will:

(3)(3)

rds = rds =

2Idss /Vgs _ \
Vp \Vp J 2Idss / Vgs _ \
Vp \ Vp J

Vo = U Vo = U

Axf (Vgs) + R '
Vo = U-f(Vgs,R). Axf (Vgs) + R '
Vo = Uf (Vgs, R).

(5)(5)

4545

Aus (2) und (3) ist zu ersehen, daß rds eine Funktion der Spannung Vgs ist, so daß sich folgende Beziehung ergibt:From (2) and (3) it can be seen that rds is a function of the voltage Vgs , so that the following relationship results:

Axf(Vgs)-RAxf (Vgs) -R

5555

Wenn man am Tor g eines Feldeffekt-Transistors eine linear ansteigende Spannung e anlegt, ist zu beobachten, daß sich die Spannung an der Quelle s nicht linear verändert. Das gilt auch für die in F i g. 1 gezeigte Anordnung, in der sich, die Ausgangsspannung Vo nicht linear mit der Spannung e ändert. Um zu erreichen, daß sich für einen linearen Anstieg der Spannung e eine lineare Änderung der Ausgangsspannung Vo ergibt, wird das in Fig. 1 dargestellte Dämpfungsglied in eine Verstärkerrückkopplungsschleife gelegt, wie in der ersten Stufe der F i g. 3 gezeigt wird.If a linearly increasing voltage e is applied to gate g of a field effect transistor, it can be observed that the voltage at source s does not change linearly. This also applies to the in FIG. 1, in which the output voltage Vo does not change linearly with the voltage e . In order to achieve a linear change in the output voltage Vo for a linear increase in the voltage e , the attenuator shown in FIG. 1 is placed in an amplifier feedback loop, as in the first stage of FIG. 3 is shown.

F i g. 3 zeigt eine Analog-Multiplikationsschaltung. Eine Wechselspannung Ve wird an den Eingang £ dieser Schaltung gelegt und über Widerstand R1 auf den Verstärker A1 gegeben. Die Ausgangsspannung e des erwähnten Verstärkers (auf Massepotential bezogen), wird auf das Tor g des Feldeffekt-Transistors Tl gegeben, der zusammen mit dem Widerstand R 4 ein Dämpfungsglied bildet, so wie es bereits in F i g. 1 dargestellt wurde. Eine Rückkopplungsschleife verbindet die Quelle des Transistors Tl mit dem Eingang des Verstärkers A1 über den Widerstand J? 2.F i g. 3 shows an analog multiplication circuit. An alternating voltage Ve is applied to the input £ of this circuit and passed to the amplifier A 1 via resistor R 1. The output voltage e of the amplifier mentioned (based on ground potential) is applied to gate g of the field effect transistor Tl , which together with resistor R 4 forms an attenuator, as already shown in FIG. 1 was shown. A feedback loop connects the source of the transistor Tl to the input of the amplifier A 1 via the resistor J? 2.

In einer derartigen Anordnung kann die Spannung Vo an der Quelle s des Feldeffekt-Transistors T1 als Funktion der Eingangsspannung Ve wie folgt angegeben werden:In such an arrangement, the voltage Vo at the source s of the field effect transistor T 1 can be given as a function of the input voltage Ve as follows:

Vo =Vo =

RlRl

Ve.Ve.

Dadurch ist tatsächlich eine lineare Abhängigkeit zwischen Vo und Ve gewährleistet.
Aus (5) und (6) erhält man für R = R4: This actually guarantees a linear relationship between Vo and Ve.
From (5) and (6) one obtains for R = R4:

f(Vgs,R4) = -ff'TP (⁷) f (Vgs, R4) = -ff'TP ( ⁷ )

Vgs ist aber auch (e — Vo). Um dieselbe Steuerspannung Vgs an das Tor des Feldeffekt-Transistors TI der anderen Stufe anzulegen, um so die durch die Multiplikation eingeführten Verzerrungen auszugleichen, werden die Spannungen e und Vo auf die zweite Stufe übertragen. Zu diesem Zweck wird auf den invertierenden Eingang des Verstärkers Al, dessen Verstärkung wegen der Gleichwertigkeit von R5 und R6 gleich. 2 ist, über den Widerstand R7, dessen Wert gleich dem von RS und R6 ist, die Spannung Vo/2 übertragen, während an seinem nicht invertierenden Eingang die Spannung e/2 liegt, da die Spannung e durch die Widerstände R8 und R 9 für JR 8 = R 9 halbiert wird. Das Ausgangssignal vom Verstärker A1 wird auf das Tor g eines Feldeffekt-Transistors Tl gegeben, der identisch mit Tl ist. Zusammen mit dem Widerstand jR 10 bildet der Feldeffekt-Transistor TZ ein Dämpfungsglied, so wie es in F i g. 1 dargestellt wird. But Vgs is also (e - Vo). In order to apply the same control voltage Vgs to the gate of the field effect transistor TI of the other stage in order to compensate for the distortions introduced by the multiplication, the voltages e and Vo are transferred to the second stage. For this purpose, the amplifier Al, whose gain is equal due to the equivalence of R5 and R6 is applied to the inverting input. 2, the voltage Vo / 2 is transmitted via the resistor R 7, the value of which is equal to that of RS and R6 , while the voltage e / 2 is applied to its non-inverting input, since the voltage e through the resistors R8 and R 9 for JR 8 = R 9 is halved. The output signal from amplifier A1 is applied to gate g of a field effect transistor Tl , which is identical to Tl. Together with the resistor jR 10, the field effect transistor TZ forms an attenuator, as shown in FIG. 1 is shown.

An die Anschlußklemmen dieses Dämpfungsgliedes werden die Wechselspannungen + v und —υ entgegengesetzter Phase gelegt. Diese Wechselspannung ν entspricht dem zweiten für die Multiplikation zu verwendenden Analogsignal (das erste ist Ve). Eine Rückkopplungsschleife mit dem Widerstand R11, dessen Wert gleich dem der Widerstände RS und R9 ist, verbindet die Quelle s des Transistors Tl mit dem nicht invertierenden Eingang des Verstärkers A1. Die an der Quelle s des Feldeffekt-Transistors Tl zur Verfügung stehende Spannung Fs stellt bis auf einen bestimmten Faktor das Multiplikationsergebnis dar. The AC voltages + v and -υ of opposite phase are applied to the connection terminals of this attenuator. This alternating voltage ν corresponds to the second analog signal to be used for the multiplication (the first is Ve). A feedback loop with the resistor R 11, the value of which is equal to that of the resistors RS and R9 , connects the source s of the transistor T1 to the non-inverting input of the amplifier A1. The voltage Fs available at the source s of the field effect transistor Tl represents the multiplication result up to a certain factor.

Die Spannung e/2 an der nicht invertierenden Eingangsklemme des Verstärkers A2 wird um den Faktor 2 auf e verstärkt.The voltage e / 2 at the non-inverting input terminal of amplifier A2 is amplified by a factor of 2 to e .

Die Spannung Vo/2 an der invertierenden Eingangsklemme des Verstärkers T 2 wird auf — Vo verstärkt. Die vom Verstärker A 2 erzeugte Ausgangsspannung ist somit e — Vo. Die Steuerspannung Vgs des FeIdeffekt-Transistors Tl ist gleich der Ausgangsspannung von Al abzüglich der Ausgangsspannung Fs. Da Vgs des Feldeffekt-Transistors Tl gleich Vgs des Feldeffekt-Transistors Γ1 sein soll, wird dieThe voltage Vo / 2 at the inverting input terminal of the amplifier T 2 is amplified to - Vo . The output voltage generated by the amplifier A 2 is thus e - Vo. The control voltage Vgs of the field effect transistor Tl is equal to the output voltage of Al minus the output voltage Fs. Since Vgs of the field effect transistor Tl should be equal to Vgs of the field effect transistor Γ1, the

Spannung Ps/2 über den durch die Widerstände R9 und jRll gebildeten Spannungsteiler auf den Verstärker Al gegeben, der sie auf Fs verstärkt.Given voltage Ps / 2 via the space formed by the resistors R9 and jRll voltage divider to the amplifier Al, which it amplifies to Fs.

Somit liegt am Ausgang des Verstärkers Al die Spannung (e — Vo + Vs). (- Vo + Vs e) Thus, the voltage at the output of the amplifier Al.

Infolgedessen ist die Spannung Vgs des Feldeffekt-Transistors Γ 2 gleichAs a result, the voltage Vgs of the field effect transistor Γ 2 is the same

(e-Vo + Vs)-Vs = e- Vo (e-Vo + Vs) -Vs = e- Vo

derjenigen des Feldeffekt-Transistors T1. Da für den Feldeffekt-Transistor Tlthat of the field effect transistor T1. As for the Field effect transistor Tl

Fo= U-f(Vgs,R) (8)Fo = Uf (Vgs, R) (8)

gilt, läßt sich für den Feldeffekt-Transistor Γ 2 angeben: applies, can be given for the field effect transistor Γ 2:

Vs = vf (Vgs, R). (9) Vs = vf (Vgs, R). (9)

Angenommen, daß für die Feldeffekt-Transistoren Tl und T 2 die Spannungen Vp bzw. die Ströme Idss gleich sind, sind die Funktionen f{Vgs, R) identisch, und infolgedessen erhält man durch Einsetzen der Ausdrücke (8) und (9): Assuming that the voltages Vp and the currents Idss are the same for the field effect transistors Tl and T 2, the functions f {Vgs, R) are identical, and consequently, by inserting the expressions (8) and (9):

Vs = ν Vs = ν

VoVo

ITIT

(10)(10)

Vo =Vo =

Vs =Vs =

RlRl

VeVe

Rl 1 Rl 1

RlRl

-■Ve- ■ Ve

(H)(H)

2525th

3030th

Damit ist aber die Analog-Multiplikation der Wechselstromspannungen Ve und Vo durchgeführt. Der konstante Faktor Rl/Rl ■ I/U ist bekanntermaßen leicht zum Wert 1 zu machen.The analog multiplication of the alternating current voltages Ve and Vo is thus carried out. As is known, the constant factor Rl / Rl ■ I / U can easily be made the value 1.

Während der bisherigen Ableitung wurden für die Feldeffekt-Transistoren Tl und Tl gleiche Werte für die Spannungen Vp bzw. die Ströme Idss angenommen. Grundsätzlich ist jedoch FpI ungleich VpI und Idssl ungleich Idssl. Zwei Bedingungen rechtfertigen die Gleichsetzung sowohl von FpI und Fp2 als auch von Idssl und Idssl: During the recent derivation were same for the field-effect transistors Tl and Tl values of the voltages Vp and the currents Idss adopted. Basically, however, FpI is not equal to VpI and Idssl is not equal to Idssl. Two conditions justify equating FpI and Fp2 as well as Idssl and Idssl:

1. Vgs = 0 und1. Vgs = 0 and

2. Vgs = Vp, 2. Vgs = Vp,

4545

wenn Vo folgendermaßen als Funktion von rds ausgedrückt wird:if Vo is expressed as a function of rds as follows:

Vo = UVo = U

Vp \VpVp \ Vp

-O-O

5555

Diese Bedingungen werden durch entsprechende Einstellung der Potentiometer RVA und R8 realisiert. RIO ist so einzustellen, daß man für Ve = 0 den Wert Vs = 0 erhält, während R 8 für ein Maximum von Ve so einzustellen ist, daß folgende Beziehung erfüllt wird:These conditions are implemented by setting the potentiometers RVA and R8 accordingly. RIO is to be set in such a way that the value Vs = 0 is obtained for Ve = 0, while R 8 is to be set for a maximum of Ve so that the following relationship is fulfilled:

Vs. =Vs. =

Rl 1 Rl 1

RlRl

—· Ve ■ ν . - · Ve ■ ν.

Indem beide Transistoren auf diese Weise äquivalisiert werden, erhält man eine sehr genaue Analog-Multiplikationsschaltung. By equating both transistors in this way, a very accurate analog multiplication circuit is obtained.

In F i g. 4 wird ein dimensioniertes Ausführungsbeispiel der Erfindung gezeigt; in Fi g. 5 ist in einer graphischen Darstellung das Multiplikationssignal Vs als Funktion von Ve dargestellt. Daraus ist der lineare Zusammenhang beider Größen Vs und Ve erkennbar. Besonders augenfällig ist die Tatsache, daß die Funktion Vs = F(Ve) den Nullpunkt schneidet.In Fig. 4 there is shown a dimensioned embodiment of the invention; in Fig. 5 shows the multiplication signal Vs as a function of Ve . This shows the linear relationship between the two quantities Vs and Ve . The fact that the function Vs = F (Ve) intersects the zero point is particularly striking.

Claims

Patent claims:

1. Multiplication circuit for two analog electrical signal quantities with a first field effect transistor arranged in a negative feedback branch with a first amplifier stage to linearize its characteristic curve, which is connected as a voltage-dependent resistor that can be influenced by the multiplier voltage with an ohmic resistance to form a voltage divider influenced by the multiplicand voltage the node is removed corresponding to the product voltage, characterized in that an identical with the first amplifier stage (Al, Tl) feedback second amplifier stage (Al, Tl) with a second identical to the first field effect transistor (Tl), and in that a compensation signal (e - Vo) for compensating for the error size caused by the nonlinearity of the first field effect transistor (T2) by the same error size caused by the nonlinearity of the second field effect transistor (Tl) can be generated where at the input of the second feedback amplifier (Al) connected to the source electrode (S) of the second field effect transistor (Tl) with the multiplier signal (Ve) and the control electrode connected to the output of the second amplifier (AI) in a oppositely polarized voltages (+ U, -U) lying attenuator arranged second field effect transistor (Tl) is connected to the input of the first amplifier (A1) , and that for the analog multiplication, the control electrode of the in a multiplicand voltage (+ ν, —Υ) lying attenuator arranged first field effect transistor (T2) is connected to the output of the first amplifier ( A1), which can be acted upon on the input side with the multiplication signal (Vs) and the compensation signal (e - Vo).

2. Circuit arrangement according to claim 1, characterized in that the first amplifier (Al), which has the gain factor 2, the voltages (Vo, e, Vs) forming the compensation signal via these voltages halving voltage dividers (R 5, R6; RS, R9 ; R9, RIl) are supplied.

3. Circuit arrangement according to claims 1 and 2, characterized in that for balancing the mutually different blocking voltages (FpI, Vp 2) of the transistors (Tl, Γ2) the size of the multiplicand signal (v) via a variable resistor (RId) for the multiplier signal (Ve) = 0 can be set to zero.

4. Circuit arrangement according to claims 1 to 3, characterized in that for balancing the different outflow flows (Idssl, Idssl) for the source / gate voltage (Vgs) = 0 at the maximum multiplier signal (Ve)

The voltage fed from the output of the second amplifier (A1) to the input of the first amplifier (A2) can be adjusted via a variable resistor (R 8) until the correct product value is obtained.

1 sheet of drawings