DE1499290A1 - Datenverarbeitungsmaschine - Google Patents

Description

, Kertley-Macurdy-Mulr-Stogg

Western Electric Company Incorporated 2-3-3-4 New York, N. Y. Ϊ0007 USA H 9 9 2 9 0 Datenverarbeftungimaschine

Die Erfindung bezieht sich auf eine Datenverarbeitungsmaschine, bei der Informationttignale zwischen ersten und zweiten elektrischen Schaltungen mit Hilfe einer Signaloperationsschaltung gekoppelt find/ in der die Informationssignale modifizierbar sind.

Bei einem nach einemgespeicherten Programm arbeitenden Datenverarbeitungsmatchlne wird ein Instruktionsprogramm zur Steuerung der Maschinenoperation eingeschrieben, und das Programm ist im der Maschine zugeordneten Speicher zusammengestellt. Jede Instruktion wird aufeinanderfolgend oder in einer anderen Reihenfolge dekodiert, wie diese durch die Ergebnisse der Maschinenoperationen bestimmt sein können, um dadurch elektrische Signale zum Steuern der Operation 4·τ Maschinenschaltungen zu erhalten. Folgesteuerschaltungen sind Üblicherweise zur Zusammenarbeit mit den dekodierten Instruktionssignalen vorgesehen, damltveranlaßt wird, daß die Maschinenschaltungen in einer vorbestimmten Taktreihenfolge betrieben werden, ä

In d»r Datenverarbeitungstechnik ist es bekannt, aus mehreren Bit bestehende Datenwörter in Blt-paralleierweise zu verarbeiten, damit Verarbeitungszeit eingespart werden kann. Diese Einsparung geht auf Kosten eines höheren Schaltungsaufwands. Die Verarbeitungsvorrichtung weist normalerweise verschieden« Schaltungen zum Durchfohren unterschiedlicher Logik- und Routine-Monipulierschrirte auf, die zum Erreichen der gewünschten Verarbeitungsziele notwendig sind. Logische Schaltungen können beispielsweise verschiedene Funktionen beinhalten, wie addieren, subtrahieren, UND, ODER sowie EXKLUSIV ODER. Die Manipulierschal turnen können Funktionen wie schieben, zyklisch schieben (rotating) und maskleren beinhalten.

• G9851/U25

H99290 >

Bisher sind die verschiedenen logischen und monipulatlven Funktionen In Schaltungen durchgeführt worden, die im wesentlichen voneinander getrennt liegen, damit Flexibilität in der Anlage erhalten wird und dadurch die Aufgabe des Programmierers erleichert wird. So können beispielsweise mehrere verschiedene Übergänge oder Subzyklen des Informationsflusses vom Speichermittel zu entsprechenden Operationsschaltungen und zurück zum Speichermittel erforderlich sein, um die Bitstellungsfolge der Bit in einem Wort zu verschieben, bestimmte Teile des Worts zu maskleren und eine logische Operation aufgrund der verbleibenden Teile des Worts durchzufuhren. Der Programmierer wählt die notwendigen Subzyklen aus, um die gewünschten Endziele zu erreichen und verwendet sie aufeinanderfolgend. Seine Maschlnenfolgesteuerschaltungen bauen |eden neuen Operationssubzyklus auf, während die Information sich zwischen den Subzyklen im Speicher befindet. Die wiederholhre, auf diese Weise erfolgenden Übergänge ist Überflüssig, erfordert einen wesentlichen Schaltungsaufwand und erhöht die Fehlerwahrscheinltchkeit. Femer ist die Fähigkeit (power) jeder für die Apparatur eingeschriebenen Information hinsichtlich der beabsichtigten Operationen begrenzt, die bestimmt werden können.

Wegen der vorstehend beschriebenen Natur der Operationen der bekannten Verarbeitungsmaschinen können solche Maschinen Üblicherweise nur an solche Informationswärter ohne Schwierigkeiten angepaßt werden, die eine fixierte Zeichengröße (character size) besitzen. Ist eine unterschiedliche Zeicheng röße zu verarbeiten, so Ist Üblicherweise eine Operationsfolge, bestehend aus Registrieren, Maskleren, Schieben und Neuregistrieren, erforderlich, bevor die Verarbeitung des Zeichens beginnen kann. Jede Operation einer solchen Folge erfordert eine gesonderte Mosch!nenoperotionsphase, wodurch die Gesamtverarbeitungszelt wesentlich erhöht wird.

Es sind daher diese Probleme eines schlechten Wirkungsgrads und der Zeitverzögerung bei bekannten Datenverarbeitungsmaschinen, die durch die Erfindung vermieden werden sollen, und zwar durch Reduzieren der Häufigkeit,

H99290 ^

mit der bestimmte Daten zwischen Speicher und Operationsschaltungen bewegt werden, durch Erhöhen des "real Time^N-lnformationsverarbeitungsvermögen des Daten verarbeiten und durch Erleichtern der Verarbeitung von Bitgruppen kleiner Grüße als die Standardgröße oder variabler Große.

Die erfindungsgemäße Losung zeichnet sich durch eine Datenverarbeitungsmaschine aus, deren Slgnaloperationsschaltung (1) hintereinander!legende Mehrfachsignalmodifizlenchaltungen (tandem plural signal modification circuits) aufweist, von denen jede dafür ausgelegt ist, einen unterschiedlichen Modifiziertypus auszufuhren, und zwar entsprechend mehreren auswählbaren Operationsweisen für ihren modtfiziert/pus, sowie (2) Operationssteuerschaltungen aufweist, die dofUr ausgelegt sind, Steuersignale, die die Operationsweise für jede Modlftzierschaltung auswählen, an dieselben zu liefern, so daß zumindest zwei unterschiedliche Signalmodi flzlertypen auf Signale angewandt werden können, die durch die Signaloperationsschaltung hindurch Übertragen werden, wobei die Modifizierschaltungen in ihren jeweils ausgewählten Operationsweisen einen kontinuierlichen Signalstromweg durch die Operationsschaltung hindurch erzeugen.

Vorteile und Weiterentwicklungen der angegebenen Lösung sind die folgenden:

Mehrere Datenverarbeitungsoperationen werden vortellhaftefweise auf ein Informationssignal jedesmal angewandt, wenn das Signal von einem Hauptspeicher der Verarbeitungsmaschine in den Zwischenspeicher überführt wird, und jedesmal, wenn es dem Hauptspeicher zurückgegeben wird; eine der Operationsschaltungen Ist eine Kombiniertchaltung zur Bittransponierung, die dazu verwendet wird, dleBit eines Signals längs der Bltubertragungswege einer Mehrfachbttubertrogungsschaltung während der übertragung hierdurch zu schieben oder zyklisch zu schieben (der Ausdruck "Kombinier" dient hier zur Bezeichnung von Schaltungen, die mehrere Eingänge aufweisen und kein Speicher sind, so daß der Schaltungsausgang auf die Entfernung eines oder mehrerer der Mehrfacheingänge hin geändert wird);

9Ö96S1/U2S

U99290

■Joeje/ eine Bitmaskierung wird bewerkstelligt Über verschieden großen Bitgruppen im Ausgang der Schiebe- oder z/lisch schiebenden Schaltung mtt Hilfe auswählbarer Verbindungen zum Blockieren bestimmter Bitübertrag ungswege;

die vorstehend erwähnt« Schiebe- oder zyklisch verschiebende Schaltung Ist mtt einer nachgeschalteten Masklereinrichtung in der gemeinsamen Signaloperationsschaltung kombiniert, um das Verarbeiten verschiedengroOer Bitgruppen, die kleinere Grüße als die Wortgrüße besitzen, zu erleichtern; zumindest zwei der Zwischenspeicherregister sind Sammelregister (accumulator registers), die in Verbindung mit der einzelnen nachgeschalteten Operatlonsschaltung selektiv betreibbar sind;

die Kombination mehrerer Sammelregister mit einer gemeinsamen übertragungsschaltung wird fUr Übliche arithmetische Datensammelzwecke verwendet, ebenso fUr spezialisierte Funktionen, wie Adressenindizieren und Indizes und Adressen weiterzustufen;

"Einsen-Komplement" (orms complement)Arithmetik wird fUr arithmetische Operationen verwendet, so daß die volle Bitkapazität der verarbeiteten WortgrtSße, einschließlich des Vorzeichen-Bit zum Bestimmen von Adressen Im Speicher verfügbar Ist; und

mehrere auswählbare Sammel reg Ister werden dazu ν erwendet, eine Programmierung des Datenverarbelters dahingehend zu ermöglichen, daß dieser mehreren Ineinandergeschachtelten Tel !ablaufen (subroutines) folgen kann, und zwar unter Verwendung eines unterschiedlichen Registers für den Interimssammlerinhalt jedes der ineinandergeschachtelten Teilabläufe.

Im folgenden ist die Erfindung anhand der Zeichnung beschrieben; es zeigent

Fig. 1 ein vereinfachtes, funktionelles Block- und Leitungsdiagramm eines Fernsprechvermlttlungssystems, bei dem eine beispielhafte Ausftlhrungsform der Erfindung verwendet ist,

Flg. 2 ein Block- und Leitungsdiagramm der Hauptsteuerschaltungen des Zentralverarbeiten nach Figur 1,

9ÖÖ851/U2S

H99290 ,

δ"

Fig. 3 und 4 Diagramm« von logischen Schaltungsblöcken, die in den Schaltungen der Erfindung verwendet werden,

Flg. 5A und 58 - bei Zusammen fUg ung entsprechend Fig. 5C ein Diagramm eines Teils der Schaltung nach Figur 2, und zwar teilweise in schematischer Form und teilweise in Block- und Leitungsform,

Flg. 6 eine Bestimmungstabelle zur Auswahl logischer Funktionen in der Schaltung nach Figur SB;

Flg. 7 eine schematische Darstellung des Logikauswahlubersetzers der Figur 5B,

Fig. 8 eine schematische Darstellung der Etnsatzmaskenschaltung nach Figur 2,

Flg. 9 ein Diagramm der Maskenableltschaltung der Figur 2,

Fig. 10 ein Zeitdiagramm zur Erläuterung der Wirkungsweise der Schaltung nach Figur 2 ,

Flg. 11 eine schematische Darstellung¹ eines Teils des Verarbeiter-Speichers und

Flg. 12 ein Diagramm ό·τ um ein Bit zyklisch verschiebenden Schaltung (one-bit rotate circuit) der Figur 2.

SYSTEMANWENDUNG

In Figur 1 sind einzelne Fernsprechteilnehmer 10 mit einem örtlichen Femsprechvermittlungsomt 11 verbunden, Über das Verbindungen zwischen solchen Teilnehmern hergestellt wird und mit dessen Hilfe die Teilnehmer an gebührenpflichtige Weitervermlttlungsstellen 12 angeschaltet werden. Der Betrieb des örtlichen Vermittlungsamtes wird vorteilhafterweise durch eine elektronische Einrichtung automatisch gesteuert, die in Form eine« zentralen Dotenverarbeiters 13 vorliegt. Der Datenverarbeiter 13 durchläuft zyklisch ein gespeichertes Grundprogramm, das Änderungen in den Eingongssignalbedingunf en am örtlichen Amt aufzeigt, die entsprechenden geforderten Verbindungen einleitet und bestimmte Wartungsabläufe ftlr die im örtlichen

Vemtiltiungsamt gelegene Ausrüstung durchfuhrt.

_Ä. _K . . _ BAD ORIGINAL

90S851/U2S

U9929.0

Kurz gesprochen Überwacht im System noch Figur 1 eine Hauptsteuerung 16 die Operationen des zentralen Datenverarbei ten 13, der in diesem enthalten ist. Die Hauptsteuerung 16 ist eine Datenverarbeltungseinheir, die auf Instruktionen anspricht, die in einer vorbestimmten Progrommreihenfolge geordnet und in einem Speicher 17 gespeichert sind. Um mit dem Übrigen Teil des Amtes 11 in Übermittlung zu treten, spricht die Hauptsteuerung 16 auf Instruktionen zum Empfangen vob Änderungen in den Eingangssignal des ortlichen Vermittlungsamtes an, die von Abtastern 1Θ und von Verwendungsdaten herrühren, wobei diese Daten auch im Speicher 17 gespeichert lind, um eine entsprechende Operation des Signa!verteilen 19 und der periphere» Einheiten 20, zum Beispiel der automatischen GebuhrenzähleinrichtungAMA (automatic message accounting) des zentralen Datenverarbeirers zu bewirken. Bestimmte Teile del Datenverarbeirers 13 können dupliziert sein und die duplizierten Darenverart* Kungstelle 14 arbeiten parallel mit dem Dotenverarbeiter 13. Sollte eine Nichtübereinstimmung in deren Funktionen auftreten, so wird dies durch die direktgekoppelten Vergleichsschaltungen 15 angezeigt. Die vorliegende Erfindung bezieht sich in der Hauptsache auf bestimmte Gesichtspunkte der Hauptsteuerung 16, die nachstehend noch im einzelnen erläutert werden.

HAUPTSTEUERUNG

In Figur 2 Ist die Hauptsteuerung 16 dargestellt. Die Abtaster 18, die Verteiler 19 und die perlpheren Einheiten 20 sind gleichfalls in Figur 2 dargestellt, um die Einordnung der Schaltung nach Figur 2 In die Schaltung nach Figur 1 zu erleichtern« Mehrers Zwischenspeicherregister oder Indexregister 21-24 sind mit ihren Eingängen an eine maskierte Sammelleitung 26 Über ein Verzogerungsregister 34 gekoppelt, Ihre Ausgang« sind an eine nlchtmaskierte Sammelleitung 27 gekoppelt. Jectat der Indexregister 21-24 wird vortei!hafterweise als Sammler Verwender, w«inn et für diesen Zweck durch eine Instruktlomkodierung ausgewählt Ist. Das Verzogerungsregister 34 dient als Puffer, um die Herstellung eines RUckkoppiurgswfQS vom Ausgang zum

9Ö9851/U2S BADORlGtHAL

H99290 r

Eingang eines Indexregisters zu verhindern, wenn in einem solchen Register der Inhalt modifiziert und ersetzt wird. Ein Speicherzugrtffsregtster 28 dient dazu, den Eingang und Ausgang für Verarbeitungswärter bereitzustellen. Das Register 28 liefert Signale an die nlchtmaskterte Sammelleitung 27 und empfängt Signale von der maskierten Sammelleitung 26. Das Register 25 ist ein Programmodressenregister, und die Register 21-24 sind femer als XrF-, Y- beziehungsweise Z-Register bezeichnet. Zusätzliche oder weniger ähnlich angeschaltete Register können verwendet werden; die 5 dargestellten sind aber zur Erläuterung der Erfindungsprinzipien ausreichend.

Jedes der Register in Figur 2 weist logische NICHT-UND oder kurz NUND-Gatter der In Figur 3 dargestellten Art auf, die zu Flipflopschaltungen entsprechend Figur 4 zusammengeschaltet lind. Aus Figur 3 ist ersichtlich, daß jedes Gatter eine Dioden-Widerstands· UND Logik auf der Eingangsseite aufweist. Diese Logik ist an eine Verstärker- und inverter-Transistorstufe angeschaltet, um den NUND-Kolnzidentstyp zu erzeugen, wenn mehrere ElngangsanschlUsse verwendet werden oder um eine einfache Umkehrung zu erzeugen, wenn nur ein Eingang vorgesehen Ist. Das Gatter liefert bei an den ElngangsanschlUssen koinzident anstehenden Signalen hoher Spannung ein Ausgangssipnal niedriger Spannung, weif hierdurch der Transistor zum Leiten gebracht wird. Das Gatter wird aberregt durch eine niedrige Spannung an irgendeinem der UND-EingangsanschlUsse, wodurch der Transistor gesperrt wird und ein Ausgangssignal hoher Spannung erzeugt wird. Die Übliche schematische Darstellung eines derartigen Gatters ist in Figur 4 dargestellt, wo drei solcher Gatter zu einer bistabilen Schaltung der in den Registern der Figur 2 verwendeten Art zusammengeschaltet sind.

In (edem Register ist eine bistabile Schaltung fUrfeden Eingangsleiter vorgesehen und sie empfängt einen einschlenigen logischen Eingang (eine Information die durch den Signaizustand eines einzelnen Leiters repräsentiert ist) und erzeugt einen zwelschienigen logischen Ausgang (eine Information, die durch die Kombination von Signalzuständen auf einem Leiterpaar dargestellt ist). So Ist ein Eingangssignal auf dem Leiter 4 (Fig. 4) direkt an ein Gatter 5 ge-

9Ö9051/U2S

U99290

«r

koppelt, während sein Komplement, dos durch die Inversion Im Gatter 6 erzeugt wird, einem Gatter 7 zugeführt wird. Die Ausgänge der Gatter 5 und 7 sind in der Üblichen Welse Über kreuz rückgekoppelt, um bistabile Arbeitsweise zu erzeugen. Demgemäß erzeugt jede Änderung von 1 auf 0 oder umgekehrt, die auf dem Leiter 4 erscheint, in den Gattern 5 und 7 die gleichen Wirkungen wie ein doppelschieniger Eingang. Eine binäre 1 wird durch ein Signal auf einem Ausgangsleiter und kein Signal auf dem onderen dargestellt, während der umgekehrte Fall eine binäre 0 repräsentiert. Die zweischlenlge Anordnung erleichtert in einigen Fällen das Überschreiben des Inhalts eines Register» ohne Verwendung eines Rücksrellimpulset. Die gleiche Logik wird auch zum Koppeln des Speicher 17 mit dem Zugriffsregister 28 verwendet. In bestimmten Situationen, die noch zu beschreiben sind, wird für dieses Register aber nichtsdestoweniger ein Rückstel!signal verwendet. Die elnschienige Logik wird zum Entnehmen der Ausgänge sämtlicher Register der Figur 2 verwendet, und zwar unter Verwendung nur eines einzigen Ausgangs für {ede bistabile Schaltung des Registers.

Die meisten In Figur 2 dargestellten Leitungswege sind vieladrige Sammet-' leltungsttromwege, da die Hauptsteuerung 16 dafür ausgelegt Ist, tnformatlonswärter auf bitparalleler Basis zu verarbeiten. Sammelleitungsstromkreise, die in Figur 2 von besonderem Interesse sind, sind durch dickausgezogene Linien dargestellt, während andere Mehrfach !eiterst rom wege oder Kabel durch weniger dicke Linien dargestellt sind. In {edem Falle Ist eine elektrische Btt-fUr-Bit-Verbindung mit einer Sammelleitung durch eine Unit angegeben, die an der Sammelleitung beginnt oder dort aufhört. Ist nur ein Teil der Adern eines Kabels von den übrigen abgezweigt, so Ist dies durch eine gekrümmt gezeichnete Abzweigung von der entsprechenden Leitung dargestellt.

Da die Hauptsteuerung 16 synchron zu einer vorbestimmten Taktgabe-Baiis arbeitet, sind verschiedene Koinzidenzgatter In der Schaltung dm Figur 2 an entsprechenden Punkten zum Ausüben einer Taktsteuerung vorgesehen.

9 8 51 /"Ui δ

U99290 .

die entsprechend den noch zu beschreibenden Betriebsweisen erfolgt. Diese Gatter sind NUND-Gatter der bereits im Zusammenhang mit den Figuren 3 und 4 beschriebenen Art. Der Zeittakt-Steuereingangsleiter zu federn derartigen Gatter sind durch ein kurzes, aus dem Gatter vorstehendes LeI-tungsttück dargestellt. Diese« Leitungsstuck steht für eine Verbindung mit einer Gattersteuerschaltung 30, dasdie Betätigung der verschiedenen Gatter zu den richtigen Zeitpunkten bewirkt, und zwar in Übereinstimmung mit der kooperativen Steuerung der Taktgabe in der Folgesteuerung 33 und im Programm des Datenverarbeiters.

Die Folgesteuerelngangsleiter der Schaltung 30 zu den einschienigen Gattern, zum Beispiel zum Gatter 29, sind mit drei oder vier unter mnemotaktIschen Gesichtpunkten ausgewählten Buchstaben versehen, um die Zuordnung mit den Taktgabediagrammen der Figur 6 zu erleichtern. So wird beispielsweise ein Garter mit einem XRUB-Folgesteuereingangsleiter dazu erregt. Signale vom X-Register 21 zur unmaskierten Sammelleitung (bus) 27 zu liefern. Folgesteuergatter werden wie in Figur 2 dargestellt ist, verwendet, aber spezielle Wirkungen dieser werden nicht beschrieben, es sei denn Im Zusammenhang mit der Beschreibung dmr Figur 6.

Programminstruktionen und Daten werden aus dem Speicher (memory) 17 zerstörungsfrei wie gefordert aufgelesen und dem Speicherzugriffsregister (memory access register) 28 zugeführt. Ein typisches illustriertes Auslesen führt zu einem 40 Bit besitzenden Speicherwort, da$ sämtliche Daten für ein Datenauslesen enthält und das für ein Instruktionsauslesen 20 Bit eines Instruktionskode in der linken Hälfte des Register· 28 und 20 Bit einer Adresseninformation in dw rechten Hälfte des Registers 28 enthalten würde. Weitem Ht zusätzlich zu den vorstehend erwähnten 40 Bit können für Hilftfunktionen zusätzlich vorgesehen sein, zum Beispiel zur Fehlererkennung und -korrektur, d^mn Diskussion Ist ober für ein Verständnis der Erfindung nicht notwendig. Die linksseitig gelegenen 20 Bit des Instruktionsworts werrftn vom ^eicherzugrfffsreglster 28 einem Instruktionsragister 3! zugeführt, Etn_Dekoiilerer 32 empfängt die Instruktionssignale vom Register 31

U99290

in binärkodierter Form. In bestimmten Situationen, die noch zu beschreiben sind, empfangt der Dekodierer 32 auch die rechtsseitigen 20 Bit direkt vom Register 28. Der Dekodierer 32 arbeit in Synchronismus mit einer Folgesteuerschaltung ( sequence control circuit) 33, die eine nlchtdargestellte Quelle enthält, um die Operationskode der Instruktion In eine Mehrzahl diskreter Vorspannungssignale umzuwandeln, die die entsprechende Maschinensprache zum Steuern der ν erschiedenen Schaltungen der Hauptsteuerung 16 in der noch zu beschreibenden Weise darstellen. Diese Vorspannungssteuersignaie werden Über die Adern eines Dekodiererausgangskabels 36 als Folge der kooperativen Funktion der Gattersteuerung 30 und des Dekodierers in bekannter Weise Übertragen.

20 Bit besitzende Datenverarbelter-Wurter werden von Jeder Hälfte des Speicherzugriffsregister 28 gesondert abgenommen und zwar zur Zufuhr zur unmosklerten Sammelleitung 27 (unmasked bus). Das heißt, Daten werden von feder Hälfte des Registers 28 abgenommen, und Adretten von nur der rechten Hälfte. In ähnlicherweise können 20 Bit besitzende Datenverarbelter-Wörter Jeder Hälfte des Registers 28 von der maskierten Sammelleitung Über eine Einsarzmatkenschaltung 37 (insertion mask circuit) eingegeben werden, um ein 40 Bit besitzende« Speicherwort zu vervollständigen, das in den Speicher 17 einzuschreiben ist.

TANDEM-OPERATIONSSCHALTUNG 38

Entsprechend der Erfindung ist eine Signaloperationsschaltung, oder eine Sammelleitung, 38 dazu vorgesehen, Signale von der unsmaskierten Sammelleitung 27 an die maskierte Sammelleitung 26 zu koppeln. Die Schaltung 38 weist eine Anzahl Sfgnaioperatlonssehaltungen zum Durchführen unterschiedlicher Funktionen auf einer Signaidurchfiußbasis oder Kombinlerbasis auf, die noch zu beschreiben ist. Diese Schaltungen sinn* hintereinandergeschaltet, liegen also in Tandemanordnung vor, und ihre einzelnen Betriebsweisen oder Betriebecharckteristlken werden unter der

SÖ9851/U2 5

ORlOlNAl

H99290

Steuerung von Signalen bestimmt, die vom Dekodiererausgangskabel 36 herrühren.

Die erste In der Schaltung 38 eingeführte Funktion itt entweder ein Schieben oder ein zyklisches Verschieben, wobei die einzelnen Bit eines Bttparallelen Informationswortes, das entwedder eine Adresse oder Daten enthält, in ihren Birstellungen geändert wenden, um die Wirkung entweder einer rechtselnstellung oder einer Unkseinstellung zu erzeugen. Eine Information wird quer zu den Bitübertragungswegen verschoben, wenn die Bitstellen, die vom letzten Informotionsblt entleert werden, auf 0 gestellt werden und die am Anfang stehenden Informationsbit, deren Anzahl gleich der Anzahl Bitstellen ist, um die verschoben wird, verloren gehen, wenn sie aus der äußersten Bitstellung herausgeschoben werden. Wenn jedoch eine Information zyklisch verschoben wird, also "gedreht" wird, so werden die am Anfang stehenden Bit, die sonst verlorengehen würden, In die am anderen Ende fretwerdenden Bitstellen rücküberführt. Die Steuerung jeder Venchtebungsoperation oder jeder Drehoperation sowie die Schiebe- oder Drehrichtung und die Stellenzahl, um die verschoben oder gedreht werden soll, erfolgt vom Dekodierer 33 über das Kabel 36. Die Steuerung der Stellenzahl, um die geschoben oder gedreht werden soll, wird alternativ von einem Indexregister Über dt« Argumentsammei leitung 42 und den Stromkreis 56. Die Schiebe- oder Drehschaltung 39 ist nicht ein Schieberegister oder eine eine Zahlung durchführende Schaltungsart, die durch Taktimpulse durch Ihre Funktion durchgestuft werden muß. Sie Ist vielmehr eine gesteuerte Kombinieranordnung aus überkreuz koppelnden Gattern, die im Effekt jedes einzelne Bit einer Eingangsinfonnation auf einen BitUberfrogungsweg verschiebt, Ot von dem verschieden ist, auf dem das Bit empfangen worden ist. Die Einzelheiten der Schiebeoder Drehschaltung 39, die zum Verständnis der vorliegenden Erfindung erforderlich sind, sollen anhand der Figur 3A beschrieben werden.

BAD OBIGlNAi

fiO98S1/U2ß

U99290

irr

Die nächste Tandemfunktion, die in der Operationsschaltung 38 durchzufuhren ist, ist das Maskieren; für diesen Zwec(c Ist verdrahtete Maske 40 (wired mask) vorgesehen. Die verdrahtete Maske stellt eine gesonderte Funktion dar, sie kann aber mit der Schiebe- oder Drehschaltung integriert sein, wie dies noch beschrieben wird. Kurz, es sind eine Reihe verdrahteter Masken zum Ermöglichen des Durchgangs von Informationsbitgruppeft verschiedener Grüßen verfugbar. Beim dargestellten Ausfuhrungsbeispiel sind vorzugsweise rechts eingestellte Masken vorgesehen. Die jeweilige zu verwendente Maske wird durch vom Dekodierer 32 herrührende Signale erregt, die die dekodierten Instruktionswort-Bit darstellen. Eine logische Schaltung 41 Hegt als dritte Tandemschaltung in der Operationsschaltung 38. Die logischen Funktionen, die vorzugsweise in der Schaltung 41 durchgeführt werden, sind Subtrahieren, UND, ODER und EXKLUSIV ODER. Nur eine dieser Funktionen wird zum gegebenen Zeitpunkt durchgeführt und die speziell zu verwendente wird durch vom Dekodierer 32 herrührende Steuersignale ausgewählt.

Aus Figur 2 ist ersichtlich, daß Informationuignale, die zwischen einem Indexregister und dem Speicherzugriffsregister 28 zirkulieren, oder zu den Registern 21-25 laufen oder von diesen herrühren, die Signaloperationsschal-, tung 38 passieren müssen. Während einer derartigen Übertragung werden programmgesteuerte Schiebe- oder Drehoperationen, Maskieroperationen und logische Operationen ausgeführt. Schaltungen 39, 40 und 41 können einzeln oder in unterschiedlichen Kombinationen miteinander verwendet werden. Jede dieser Schaltungen Ist, wie noch' zu beschreiben ist, so organisiert, daß wenn ihre betreffende Funktion nicht auf einen bestimmten Signalfluß anzuwenden ist, das Signal nichtsdestoweniger diese/ Schaltung passiert, und zwar ohne eine Modifizierung zu erleiden. Es (st nicht notwendig, die nichtbenötigte Schaltung aus der Schaltung 38 zu entfernen. So addiert ein 20 Bit besitzendes Verarbeiter-Wort des Registers 28 dl· unsnofkierte Sammelleitung 27, das volle Autmaß der Operationsschaltung 38, die maskierte Sammelleitung 26 und das Verzugerungsregister 34 und läuft zu einem der Register 21-25. Von einem solchen Register kann das Informationswort anschließend zum Register 28 zurückgegeben werden, und zwar Ober

9Ö9&51/U2S

BAD ORIGINAL

H99290

/3

die unetofklerte Sammelleitung 27, die Operationsschaltung 38, die maskierte Sammelleitung 26 und die Einsetzmaske 37, Alternativ kann auch ein Wort von einem der Internen Register 21 -25 Über die Operationsschaltung 38 und das Verzog β rungsreg ister 37 zurllck zu einem anderen der internen Register gegeben werden.

ARGUMENTSAMMELLEITUNG

Logische Operationen, der für die logische Schaltung 41 angegebenen Art müssen naturgemäß mit zwei verschiedenen Argumentsignalen durchgeführt a

werden. Eines derselben wird vom Eingang der verdrahteten Maske 40 geliefert oder alternativ hierzu, von einem gesonderten, direkt vom Speicherzugriffsregister 28 herrührenden Stromkreis 64. Der Stromkreis 64 kann dann verwendet werden, wenn es gewünscht Ist, die logische Schaltung 41 zum gleichen Zeitpunkt zu verwenden, zu dem ein Verarbeiter-Wort aus einem Indexregister Über die Sammelleitung 27 zu dem Verteiler 19 ausgekoppelt wird. Entsprechend der Erfindung wird das andere Argumentsignal von einem der internen Register 21-24 erzeugt. Die Ausgange dieser Register sind mit einer AsgumentsammeIleitung 42 zusatzlich zu Ihren vorstehend erwähnten Verbindungen mit der unmaskferten Sammelleitung 27 gekoppelt. Von der Argumentsammei leitung 42 werden solche Signale über eine um ein Bit g

drehende Schaltung 43 und eine Gatterschaltung 46 an die logische Schaltung 41 gekoppelt. Alternativ ist das Signal Im Ausgang der um ein Bit drehenden Schaltung 43 weiter über eine Komplementscbaltung 47 an die Gatterschaltung 46 gekoppelt. Die Schaltung 46, deren Details in Fig. 5B dargestellt sind, wählt den Ausgang von entweder der um 1 Bit drehenden Sehaitung 43 oder von der Komplementschaltung 47 aus, und zwar In Übereinstimmung mit Steuersignalen des Dekodierers 32. Die Drehschaltung 43 und die Komplementschaltung 47 werden In Kooperation mit der logischen Schaltung 41 dazu verwendet, Addition und Subtraktion mit Hilfe einer "Elnsen-Kompfemenf-Arlthmetlk durchzuführen. Die Schaltung 43 ermöglicht auch «In begrenztes Weiterstufen des Inhalts eines der Register 2lr25.

BAD ORIGINAL

K99290

UM EIN BIT DREHENDE SCHALTUNG 43

Die Schaltung 43 und die besondere Organisation de* Speichers 17 In dem dargestellten AusfUhrungsbelsplel sind voneinander abhängig. Es Ist vorteil" hoff, 40 Bit besitzende Speicherwörter für Speicheroperationen und 20 Bit besitzende Verarbelter-Wörter für Operationen des Datenverarbelters zu verwenden. Damit der Dekodierer zu bezeichnen In der Lage Ist, welche 20 Bit-Hälfte eines Speicherworts Im Datenverarbeiter zu verwenden Ist, Ist es zweckmäßig, alle 20 Bit besitzende Halbwörter im Speicher zu numeric-

j} ren und dem Dekodierer zu erkennen zu geben, daß beispielsweise eine un-

geradezahllge Adresse die linken 20 Bit einer angegebenen Stelle ist. Eine gradfcahllg numerierte Adresse definiert entweder die rechten 20 Bit oder das gesamte, 40 Bit besitzende Wort, und der Dekodierer entscheidet anhand des Operationskode der Arbeltsinstruktion, welche Bedeutung gemeint ist. Die geradzahlig numerierten Adressen voller Speicherwörter sind für Indizierzwecke durch die um 1 Bit drehende Schaltung 43 angepaßt. Soll daher ein Indizleren stattfinden, so wird der Inhalt des entsprechenden Indexregisters Über die Schaltung 43 mit einer um 1 Bit noch links erfolgenden Drehung hindurchgeschickt und In der logischen Schaltung 41 In der übltehen Welse verwendet. Die Drehung um \ Bit ist für 4·η binärkodierten

Index das gleiche wie verdoppeln, ist Jedoch der Index weiterzustufen, so

wird er um 1 vergrößert, und zwar In einer noch zu beschreibenden Welse. Demgemäß ist das Auslesen aus dem Indexregister für {ede Indizieroperation verdoppelt, ohne daß hierbei der inhalt des Registers geändert wird, und während eines Welterstufens wird dieser Inhalt ums I vergrößert. Bei Instruktionen, bei denen der Index selbst die zu verwendente Adresse ist, wie beispielsweise bei Ubergongslnstruktlonen (transfer instructions) kann dw Programmlerer Im mnemonlschen Operationskode anzeigen, daß eine Drehung um 1 Bit zu verhindern ist, wie dies noch beschrieben werden wird.

909851 7 U25 BADO^NAL

U99290

/$■

Di· Schaltung 43 let Im Detail in Figur 12 daigestellt und weilt Gatter

131 und 132 in einer Anordnung auf, um eine Verschiebung um 1 Bit noch links in einer vVeise zu erzeugen, die der Wirkungsweise der noch zu beschreibenden Schalfungen der Figur 5A für eine ähnliche Funktion entspricht. Jedoch koppelt in Figur 12 ein Leiter 133 den ABl9*Elngcmg zum Gatter

132 in der 0 Bestellung um zum Durchfuhren einer Drehung eine Wiedereinführung zu erzeugen. Ein Gatter 136 empfängt vom Dekodierer 32 eine niedrige Spannung, die das Gatter entregt, wenn eine Drehung gewünscht ist. Der Ausgang des Garten 136 erregt ein Gatter 137, so daß dieses einen Ausgang niedriger Spannung erzeugt, der die Gatter 131 entregt. Der Ausgang des Gatters 136 erregt gleichfalls die um 1 Bit drehenden Gatter 132. Ein Komplement-von-zwei-Signal vom Dekodierer 32 ist von niedriger Spannung, die zur Aberregung eines Gatten 138 zum gleichen Zeitpunkt zugeführt wird, wenn das Gatter 136 fUr eine Drehung aberregt wird. Ein Gatter 139 invertiert den Ausgong des Gatten 138 um ein Signal niedriger Spannung zu erzeugen, dm ail· Gatter 131 und 132 aberregt. Ein Gatter 140 Ist zum gleichen Zeitpunkt durch die Ausgange der Gatter 136 und voll errege, um den ein-Slt-Stellung-Ausgangsieiter auf niedrige Spannung festzubinden, solange die anderen Ausgangsielter auf hoher Spannung liegen, weil die Gatter 131 und 132 aberregt sind. Dies· Ausgangsspannungsbedingungen bilden das Komplement von 2 für ein 20 Bit besitzendes Wort.

Wird das Dekodiererkomplementsignal bei Abwesenheit eines Drehsignals geliefert, so wird das verdrahtete Eihheitskomplement (wired complement of unity) bestimmt. Das Gatter 140 wird durch den Ausgang des Garten aberregt und ein Gatter 141 wird durch die hohen Ausgange der Gatter und 138 erregt. Die Gatter 131 und 132 werden aberregt wie vorhin und der Ausgang des Gatten 141 bindet den Ausgangsleiter At 0 Bit Stellung auf niedrige Spannung fest, um das Einheitskomplement darzustellen.

Wird weder eine Drehung noch ein Komplement gefordert, so erregen auf hoher Spannung liegende Dekodienignale die Gatter 136 und 138, um die

9Ö9951/U25 ^BAD

U99290

Gatter 132, 131, 139, 140 und 141 abzuerregen. Die Gatter 131 werden durch den Ausgang der Gatter 137 erregt, ic daß sie auf die auf den Leitern ABO bis AB 19 anstehende Eingangsinformation ansprechend sind. Der Aufgang der zim Gatter 46 und zur Komplementschaltung 47 geliefert wird, Ist das Komplement einer solchen Eingangsinformation als Folge der in Gettern stattfindenden Inversion. Daher wird ein komplementiertes Signal direkt vom Ausgang der Schaltung 43 abgenommen, wahrend ein nicht komplementiertes Signal vom Ausgang der Komplementschaltung 47 eis doppe! ti η verHeft es Signal abgenommen wird.

W Die Verwendung der vorstehend erwähnten verdrahteten Komplementanordnungen in der Drehschaltung 43 und der Komplementierschaltung 47 zeigt an, daß der Datenverarbeiter der Erfindung in der logischen Schaltung 41 eine Einsen-Komplement-Arithmetik durchfuhrt. Diese Betriebsweise, zusammen mit den Merkmalen des binären Zahlensystems, werden mit Vorteil bei der vorliegenden Erfindung verwendet. So Ist es bei den meisten Verarbeitern notwendig, eine Bitstellung im Verarbeiterwort vorzusehen, die für das Vorzeichen der Daten Im Verarbeiter bezeichnend ist. Verarbeiterse holt ungen, die mit dieser Bitstellung verdrahtet sind, werden zu ent- < sprechenden, vorzeichenabhängigen arithmetischen Steuerungen verwendet. Folglich wird diese Bitstelle normalerweise im Verarbeiter nicht verwendet,

t wenn Adressen zu betrachten sind, die Kapazität des Speichers, die durch

die verfügbaren Bit bestimmt werden kann, ist daher bei solchen bekannten Verarbeitern halbiert.

In binärer Darstellung ist die maximale Zahl N, die durch η Bit ausgedruckt werden kann, genau das doppelte der Zahl, die durch n-1 Bit ausgedruckt werden kann. Ferner unterscheiden sich entsprechende Zahlen In der ersten und der letzten Hälfte der ersten N positiven Zahlen hinsichtlich der Gegenwart oder des Fehlens einer 1 in der höchstbewerteten Birstelle und hinsichtlich des Umstands, daß sie Komplemente zueinander sind. So sind beispielsweise die Zahlen 1 und ό in binärer Darstellung 001 und 110, dis

9 Ö S"8 5 1 / 1 4 2 S _BÄD

Λ*

Komplemente zueinander sind. Bei der vorliegenden Erfindung werden nur n-1 Bit für nicht mit Vorzeichen bewertete DatenausdrUcke verwendet, weil die n-te Bititeile Im Effekt als ein Vorzeichenbit fUr die Daten verwendet wird. Die vollen η Bit dienen dazu, Instruktionen und Datenadressen auszudrucken.

Alle binärkodierte Signale werden durch die gleichen Schaltungen angewandt, unabhängig ob sie Adressen oder Daten sind. Die Verwendung solcher Signale bestimmt den Weg, auf den Bit interpretiert werden, ohne vorzuschreiben, daß eine Btrstelie eine bestimmte Funktion hat. So würden die binären Signale die 110 darstellen als die Adresse ό in den Speicherzusatzschaltungen interpretiert werden, und als minus 1 in einem Indexregister. Ein praktisches Operationsbeispiel würde das Weiterstufen der Adresse ό (110) durch Addieren von - 1 (110) das Im Indexregister gespeichert ist, sein. Zur Bewerkstelligung dieses wird die -1- komplementiert (001) und dann von 6 in der logischen Schaltung abgezogen. Das Ergebnis von 110 - 001 ist im Binärsystem gleich 101 oder 5 Im Dezimalsystem, und dies ist die Indizierte Adresse. Ein Beispiel anhand von Datenwerten würde sein, -1 (110) and -1 zu adieeren. Dies fi bedingt ein« Aditlon der gleichen binären Ausdrücke wie dies vorstehend beschrieben worden Ist, In dergleichen Welse, um dl· gleiche binäre Antwort, nötnHch 101 zu erhalten. Bei Datenwerten jedoch Ist dies« Antwort gleich - 2.

Die gemeinsame Übertragungsschaltung 38 bildet die Slgnalmodlflzlerschaltungen für sämtlich· Sammelregister 21-25 fUr sowohl Adressen als Dotenmonipulationen. DI· Verwendung der Einsen-Komplement-Arlthmetlk ermöglicht «s, die voll· Blrkopazltät der Schaltung 38 für brauchbar· Ausdruck· von sowohl Daten all auch Adresseninformationen zu verwenden, und zwar ahn« ausschließlich· Vorbestimmung für |«d·.

l*\ der Betrachtung d«r Tandem-Operationen der Schaltung 38 ist ei zweckmäßig _f di· normalen Spannungspegetzuitänd« auf den zugeoroWen Schal-

. Auf eilen drei der Sammelleitungen 26,27 BAD ORIGINAL

U99290

und 42 bedeutet ein Zustand hoher Spannung eine binäre 0 und ein Zu stand niedriger Spannung, zum Beispiel Erde, eine binäre ·,

Die Argumentsammelleitung 42 liefert, zusätzlich der Lieferung von Argumentsignalen für die logische Schaltung 41, auch solche Signale wie diese für die Schiebe- oder Drehschaltung 39 gefordert werden, um die Grüße der durchzuführenden Schiebung oder Drehung zu bezeichnen. Der Dekodierer 32 steuert gleichfalls die Auswahl der Quelle solcher Großensignale entweder vom Dekodierer 32, wie dies vorstehend beschrieben worden ist, oder von einem indexregister. Da die Operationuchaltung 38 auf einer Signaidurchfluß-Basis arbeitet, ist es offensichtlich, daß die einzelne Argumentsammelleitung 42 nicht gleichzeitig ein Schiebe- oder ein Drehargument der Schaltung 39 liefern kann, und ein logisches Operationsargument zur um 1 Bit drehenden Schaltung 43. Demgemäß erhalten bei jeglicher Signaldurchflußoperation, bei der sowohl die logische Schaltung 41 als auch die Schiebeoder Drehschaltung 39 zu verwenden ist, die logische Schaltung 41 ihr Argument von der Argumentsammelleitung 42 und die Schaltung 39 ihre Information vom Dekodierer 32. In den Fällen, in denen et notwendig oder wünschenswert ist, zusätzliche Signaimodifizierungen auf einen einzelnen Signaldurchgang durch eine Einzeloperationenschaltung 38 anzuwenden, können die Ausgänge der Register 21 -24 zu zusätzlichen Argumentsammelleitungen (nicht dargestellt) geleitet werden, wie dies durch die Diagonalen 48 dargestellt ist, die an die Ausgänge dieser Indexregister angeschaltet sind. Solche zusätzliche Verbindungen und deren zugeordnete Operationen der Schaltung 38 erfordern notwendigerweise jedoch, daß das Instruktionswort sowie oat Register 31 und der Dekodierer 32, die den Operationskodeteil eines solchen Worts verarbeiten, odäquate Kapazität für die Steuerbit besitzen mUssen, um die zusätzlichen Operationen zu bestimmen.

§Ö 9 8 5 V/ TU 2 5" ^BAD

H99290

EINSATZMASKIERUNG (Insertion masking)

Die Einsatzmaske 37 wird mit der Schiebe- oder Drehschaltung 39 verwendet, wenn es erwünscht ist, eine kleinere informationsbJtgruppe als die Wortgröße in ein Speicherwort zu packen. Die Einsatzmaske 37 wird zum Einsetzen einer austewähiten Bitgruppe in eine vorbestimmte Steile innerhalb eines 20 Bitteils des Worts im Speicherzugriffsregister 28 verwendet, ohne das volle 20 Bit-Ausmaß dieses Wortteils zu Überschreiben.

Oie von der Maskenschaltung 37 zugeführte Einsatzmaske wird vorteilhafterweise vom Dekodierer ausgewählt und ist entweder eine verdrahtete Maske oder eine logische, das heißt intern gespeicherte Maske. Die verdrahtete Maske wird von einer Übersetzerschaltung 49 erhalten, die kodierte maskendefinierende Argumente vom Dekodierer 32 empfängt. Diese sind dieselben Argumenttypen, das heiiit Masken schieben und -große, die von der Schiebe oder Drehschaltung 39 der verdrahteten Maskenschaltung 40 verwendet werden. Die Maskengröße und der Betrag der Verschiebung werden dazu verwendet, eine Gruppe gattererregender Signale zu erhalten, wie im Zusammenhang mit Figur 9 beschrieben werden wird, damit die Einsatzmaske 37 dazu gebracht wird, nur die ausgewählte Bitgruppe von der maskierten Sammel- Λ

leitung 26 zum Speicherzugriffsregister 28 passieren zu lassen. So werden Erregungssignale für die verdrahtete Maske vom übersetzer 49 einem Auswahlgatter 50 zugeführt, das gleichfalls logische Maskeneingangulgnale von der um 1 Bit drehenden Schaltung 43 und von der Komplementschaltung 47 empfängt. Das Gatter 50 ist im wesentlichen von gleichen Typus wie das Gatter 46. Die logischen Maskensignale repräsentieren eine vorher erzeugte Maskenkonfiguration, die in einem der Indexregister placiert worden war und anschließend dem Maskenauswäh!gatter 50 verfügbar gemacht worden ist. Das Auswählgatter 50 spricht auf Dekodlererausgangssignale zürn Auswählen entweder einer verdrahteten Maske oder einer logischen

900851/1425

_BAD

H99290

Io

Maske an und, wenn eine logische Maske gewählt worden ist, zum weiteren Auswählen entweder der Maske, die direkt vom Indexregister empfangen worden ist, oder des Komplements derselben. Die ausgewählt· Maske wird dann der Maskenschaltung 37 zum Steuern des Signalflusses von der maskiertebn Sammelleitung 26 zum Speicherzugriffsregister 28 zugeführt.

FRüGRAMMÜBERGANG
(Programm Transfer)

Ein ProgrammUbergang von feder Instruktion auf die nächstfolgend· Instruktion in der Hauptsteuerung 16 dmr Figur 2 soll nun beschrieben werden. Die Programminstruktionen sind in aufeinanderfolgend adreuterbaren Stellen im Speicher 17 in der für gespeicherte Progrommdoten verarbeitende Maschinen Üblichen »Veise gespeichert. Die erste dieser Adressen wird in einem Programmed ressen reg ister 25 der Hauptsteuerung 16 in der fUr programmierte Maschinen Üblichen Weise placiert. Wird die Maschinenoperation eingeleitet, so werden die Inhalte des Programm reg isters 25 Über einen Stromkreis 44 als eine Adresse an den Speicher 17 gegeben. Später veranlaßt die Folgesteuerschaltung 33 _t daß das Register 25 an die unmaskierte Sammelleitung 27 ausgelesen wird, und dieses Signal passiert die Operationsschaltung 38, in der es In der logischen 41 mit Hilfe eines einverdrahteten Komplements zweier Argumente, die von der um I Bit drehenden Schaltung 43 herrühren, weitergestuft wird. Die weitergestufte Programmed reite im Ausgang der Gperarionsschaltung 38 wird von der maskierten Sammelleitung 26 an das Verzögerungsregister 34 zur Zwischenspeicherung gegeben. Nachfolgend werden die Inhalte des Verzögerungsregisrers 34 zurUck zum Frogrammadressenregister 25 gegeben. Das Register 25 hält die Adresse bis die Folgesteuerung 3? die nächste Instruktion anfordert« Zu diesem Zeitpunkt wird das rrogrammadressenreg ister an die Zugriffsschaltung des Speichers 17 Über den Stromkreis 44 ausgelesen.

Eine Entscheidungslogik-Schaltung 45 ist zum Durchfuhren von allgemein bekannten Tests vorgesehen, und zwarzum Bestimmen, ob ein Übergang auf

1066*1/1425

BAD ORIGINAL

U99290

Xk

einen vorbestimmten Teil des gespeicherten Programms zu machen ist oder nicht. Typische Tests fur dies würden beispielsweise sein, zu Bestimmen, ob eine Größe 0 ist oder nicht, oder weiches ihre Beziehung zu 0 ist. Details der Entscheidungslogik 45 sind nicht dargestellt, da sie fUr das Verständnis der Erfindung nicht notwendig sind.

Kurz gesprochen kann die logische Schaltung 43 ein dekodierergesteuertes "Schnappschubgatter" (snapshot gating) zum Anzeigen des Zustand* des Inhalts des Verzögerungsregisters 34 aufweisen, wenn Daten verarbeitet werden. Ein derartiges Gatter aktiviert die Logik zum Triggern eine

Flipflops 54 in Abhängigkeit eines '%lles-Null"-Zustands und zum Triggern ™

eines Fiipfiops 55 um das Vorzeichen der Daten im Register 34 anzuzeigen. Die Zustände der Flipflop 54 und 55 werden an die Gattersteuerung 30 gegeben und in Kooperation mit den Musgängen des Dekodierers 32 verwendet. Wird ein Übergang angezeigt, sow wird die Adresse im Speicherfeld der Instruktion vom Speicherzugriffsregister 28 entnommen, wie gefordert indiziert, und Über die maskierte Sammelleitung 26 sowohl an die Speicherzugriffsschaltungen als auch an das Verzögerungsregister 34 gekoppelt. Im Register 34 wird das vorher geprüfte Datenwort überschrieben; und nachfolgend wird die Adresse vom Register 34 in das Frogrammadressenregister 25 eingegeben.

Das Verzögerungsregister 34 ist eine bequeme Stelle, um die Ausgänge der Abtaster 18 in die Hauptsteuerung Io einzubringen. Zusätzlich hierzu hat das Register 34 eine weitere nützliche Funktion. Soll eine Übergangsinstruktion ausgeführt werden, so werden die Inhalte des Programmadressenregisters 25 In einer zu beschreibenden Weise weitergestuft, und zwar am Ende der Operation, die im Anfordernn der Übergangsinstruktion resultierte. Die weitergestufte Adresse wird im Register 34 zwischengespeichert, bevor sie in das Programmadressen reg ister 25 in dem Fall eingegeben wird, daß kein übergang gefordeet wird. Wird jedoch ein übergang gefordert, so werden die Inhalt« de* Registers 34, anstelle in eine der Indexregister 21-24 dirigiert

ÜÖ98S1/142S BADORlGINAi

U99290

ar

ti

tu werden, dahingehend dirigiert, daß sie als Ruckkehradresse aufrechterhalten werden, falls dies erforderlich ist. Danach wird während des Übergangsinstruktionszyklus der Inhalt des Ubergangsinstruktionsadressenfelds in das Programmadressenreg ister gegeben und zu den Speicherzugriffsschaltungen geliefert. Während der Erwartung der Speicherantwort werden die neuen Inhalte des Registers 25 wie Üblich weitergestuft. Die Verwendung der Indexregister derart, daß RUckkehrodressen gespeichert werden, kann vorteilhafterweise für Übergangsinstruktionen ineinandergeschachtelter Teilablaufe bis zur Grenze der verfugbaren Register wiederholt werden.

Am Schluß eines TeUablaufs wird die RUckkehradresse direkt von ihrem Indexregister abgerufen und direkt sowohl den Speicherzugriffschaltungen als auch dem Programmadressenregister 25 Über das Verzögerungsregister eingegeben. Danach läuft die Operation weiter wie Üblich.

VERGLEICHEN

Das Verzögerungsregister 24 wird auch vorteil hafterweise anderweitig verwendet, um die vVartung des Verarbeiters zu erleichtern. Et ist beispielsweise allgemein bekannt, mehrere Verarbeiter parallel zu betreiben und deren Inhalte in vorbestimmten Scholtungsstellen und Zeitzyklen In der In Figur 1 dargestellten Welse zu vergleichen. Wird eine Nichtübereinstimmung festgestellt, so wird ein '.V'ortungsprogramm mit dem Ziet eingeleitet, den Fehler oder das ausgefallene Systemteil zu überprüfen und, wenn ein nicht reproduzierbarer Fehler gefunden, die Datenverarbeitung auf die Stelle zurück zuite Ii en, in der die Nichtübereinstimmung festgestellt wurde. Das Wiederaufsuchen eines Prüfpunkts im Programm ist bei bekannten Maschinen üblicherweise erforderlich, weii kein Weg vorgesehen Ist, auf dem bestimmt werden kann, weicher Verarbeiter fehlerhafte information enthält. Es wurde jedoch gefunden, daß bei der Schaltung nach der Erfindung, wenn schnelle, gletchstromgekoppelte Vergleichskreis· verwendet werden, die Vergleichs-

9Ö9S5 1/H2S BADOrHOlNAL

U99290

ergebnisse verfugbar sind, bevor der inhalt des Verzögerungsregisters 34 in einem indexregister gespeichert wird und dadurch eine richtige Information überschrieben wird. Wenn daher eine Nichtübereinstimmung festgestellt und beispielsweise gefunden wird, daß diese von einem Fehler herrührt, so wiederholt der Verarbeiter der Figur 2 die Instruktion dann und fährt mit seiner Arbeitsweise fort. Da jede Instruktion vordem Überschreiben durch Vergleich geprüft werden kann, sind weniger PrUfpunkre erfordeniich .

Cie Hauptsteuerjng einer Datenverarbeitungsmaschine, zum Beispiel der

hierin beschriebenen, ist selbstverständlich zum Ausführen zahlreicher,

hier nicht beschriebener Hilfsfunktionen ausgelegt. Diese Funktionen und I

Operationen sind hier nicht erwähnt, weil deren Erläuterung nicht zum Verständnis der vorliegenden Erfindung beitragt. SCHIEBEN UND ZYKLISCH VERSCHIEBEN (DREHEN)

Die Figuren 5A und 5B zeigen - nach Zusammenfügen entsprechend der Vorr schrift nach Figur 5C - ein schematisches Diagramm der relevanten Teile der Operationsschaltung 38. Die Figuren 5A und 58 illustrieren die Art und Weise auf die die verschiedenen, vorstehend erwähnten Slgnalmodlflkortionen bewerkstelligt werden, um die gewünschten Funktionen auf Signaldurchflußbasis zu erzeugen. Die Leiter 51, 52 und 53 der Figur 5A stellen drei von den 20 Bitübertragungsstromwegen dar, die die unmaskierte Sammelleitung 27 an die Schiebe-oder Drehschaltung 39 ankoppeln. Teile der Schiebe oder Drehschaltung sind in Figur 5A dargestellt, um den verwendeten Operationstypus zu demonstrieren.

Es sei angenommen, daß ein Register (Indexregister) und nicht der Dekodierer 32 Information über die Größe der erforderlichen Schiebung oder Drehung liefert. Ein Kabel 5o koppelt fünf Stromkreise von der Argumentsommelleitung 42 an eine Gruppe Auswählgatter 58, um die binärkodierte Signale zur Verfügung zu stellen, die das Ausmaß der erforderlichen Querverschiebung

80ÖÖ51/U26

BAD

Η99290

oder Drehung bestimmen. Dte Auiwah!gatter 58 weisen einfach ein· Gruppe Koinzidenzgatter in jeder der Stromkreise des Kabels 56 auf und find von den Dekodiererausgangssignalen gesteuert, um eine effektive Schiebeoperation nach rechts oder links anzuweisen. Die Ausgänge der Au«wählgatter 58 erscheinen auf fUnf zweischienigen logischen Stromkreisen, um in blntSrkodierter Form die Größe der erforderlichen Verschiebung oder Drehung darzustellen, ebenso das Komplement dieser binärkodierten Information. Jede Ausgangsgruppe repräsentiert eine unterschiedliche Höhe der Binärstellenbewertung und wird einer unterschiedlichen Gattergruppe zugeführt. Di· Auswahlgatter 58 weisen ebenfalls Ausgangsverbindungen auf, die entweder dai ψ Schieben oder das Drehen steuern, sowie entweder eine Bewegung der

Information nach oder nach rechts, diese Verbindungen sind aber nicht dargestellt, da sie für das Verständnis der Erfindung nicht wesentlich sind.

Es seien nun die Signaldurchftußwege fUr die Schiebe oder Drehschaltungen in Figur 5A.be! einer um T Bit und einer um 2 Bit erfolgenden Verschiebung betrachtet. Zwei NUND-Gattergruppen der in Figur 3 beschriebenen Art sind auf jeder Binärste!lenbewertungshuhe zum Steuern der Signal· In die Durchflußwege vorgesehen. Zum Beispiel auf der an niedrigsten bewerteten Binärstellenhöhe werden die Gatter 59 durch das Komplement des von den Auswählgattern 58 herrührenden Einheitsniveau-Ausgangsleiters «tragt. Signale hoher Spannung auf den Leitern, 51, 52 und 53 werden ohne Schieben durch diese Gatter und durch das Einheitsniveau der Schaltung hindurchpassiert. Befindet sich jedoch der Einheits-Ausgangslelter der Auswählgatter 58 auf hohem Spannungsniveau, so werden di· kreuz-koppelnden Gatter 60 erregt und die Gatter 59 aberragt. Demgemäß laufen Signal« auf dem Eingangsielter 51 an einem Gatter 59 vorbei und werden über ein Gatter 60 an den SignalfluUweg 52* gekoppelt, der gleichfalls mit dem Ausgang des aberregten Gatters 59 Im Eingangsbitweg 52 verbunden ist. DI« stellt eine Verschiebung um 1 Bit nach rechts dar, und in allen der 20 Bitsteilen wird eine ähnliche Verschiebung auf die gleich« Welse bewerkstelligt.

908851/1*26

Ή99290

Soll eine Drehung ausgeführt werden, so würde der Signalflußweg 51* den Ausgang eines Gattin 60 der 20. Bitstelle (nicht daiy«stellt) empfangen. Bei der betrachteten reinen Verschiebung jedoch wird der Ausgang der Bitschaltung 51 dazu gezwungen, eine binäre 0 am Leiter 71 zu sein, weil zumindest eines der zwischenliegenden Gatter durch nicht in Figur 5A dargestellte Leiter aberregt wird.

Bei der nächsten Binurstellenbewertungshuhe werden die Gatter 61 durch das Komplement des "Zwei"-Ausgangs der Gatter 58 (2*) erregt, um einen direkten Durchfluß der Signale zu gestatten und ein Gatter für die Steuerung der Informationsquerkopplung wird gleichfalls von dem "Zwei"-Ausgang oberregt. Wird eine Querbewegung um 2 Bit gefordert, so werden samtliche der Gatter 62 durch ein Signal auf dem "Zwei "-Leiter im Ausgang der Auswtlhlgatter 58 erregt, und das dargestellte Gatter 62 koppelt die Bitinformation vom Signalweg 51* on den Signalweg 52*, um die Bewegung um zwei Bit zu bewerkstelligen. Ähnliche Gatteranordnungen sind an den Blnürwertstellen für "vier", "acht" und "secbszehn" vorgesehen, es sind aber nur die Gatter am Grundniveau dargestellt. Es ist offensichtlich, daß Verschiebungen auf einen einzelnen Signaldurchgang on mehr als an einer dieser Stellenhöhen durch die Erregen der kreuzkoppelnden Gatter an den entsprechenden Höhen bewerkstelligt werden kann, um die gewünschte Gesamtverschiebung zu erhalten.

VERDRAHTETE MASKE

Die verdrahtete Maskenoperation wird vorteilhafterweise bewerkstelligt durch Individuelle Eingangssteuerverbindungen von einem Blnär-zu-Moskenübenetzer 66 Über die Leiter eines Kabels 67 und Zweigkabels 67* mit den Gottern 63 und 68 an der Blnärsreilenntlhe "sechszehn¹¹. Der übersetzer 66 besitzt einen gesonderten Ausgang für {ede Bitstelle in einem Verarbeiterwort, und \9d9r derartige Ausgang lauft zu einem verschiedenen Leiter Im Kabel und zum entsprechenden Leiter Zweigkabel 67*. Der übersetzer 66, der ein

90§851/U25

TdI d«r verdrahteten Mask· 40 in Figur 2 1st, empfangt 4 BU binärkodi«rt«r Information vom Dekodierer 32. DUm Bit stellen di· Bitgrttße •ln«r rechts eingestellten Maske dar und sie erlauben die Bestimmung von 16 verschiedenen Masken, Es können jedoch mehr Masken bestimmt werden, wenn zusätzlicher Bit-Raum Im Instruktionsformat voigesehen ist. Innerhalb des übersetzer 66 wird jeder binärkodiert· Maskenname mit Hilfe allgemein bekannter Schaltungspraktiken konvergiert In eine Dezimalanzeige, wodurch eine unterschiedliche vorbestimmte Anzahl der Übersetzerausgangsleiter mit Gattererregungsignalen markiert werden, wahrend die Übrigen Gatte^berregungsslgnal· haben. Die Leiter mit Gartererregungssignalen sind Über die Kabel 67 und 67* mit den Gattern 63 und 68 In den entsprechenden Bitstellen gekoppelt, um das Maskenfenster zu erzeugen.

Aus Figut 5A ist ersichtlich,, daß die Verschiebe- od«r Dr«hfunktlon«n sowie dl· Mackierfunkttonen bewerkstelligt werden durch Erregen bestimmter Koinzidenzgatter in den Signalblt-Durofcflußwegen, Jeder derartig· Weg weist einen Glelchttromsignalfluß-Stromkrels vom Eingang zum Ausgang ohne zwischenliegende Taktgabegatterteile aus. Ist beispielsweise ein« Verschiebung um 1 Bit ohn« Maskierung angewiesen, so wUrd· ein Informationsbit auf dem Eingangsleiter 51 zur Schiebe- oder Drehschaltung 39 dos Gatter 60 vom Weg 51 zum Weg 52* passieren und von dieser St·!!· aus würde das Bit durch die Gatter 61 und 63 zum Ausgangsleiter 72 laufen. Ist «ine * Maskierung gefordert, um dl« Übertragung im Durchflußweg der zweiten

Bitstell· in diesem Beispiel zu blockieren, so wUnle ein Gatter 63, dos an d«n Leiter 72 angekoppelt Ist, durch da» Signal vom Kabel 67 aberregt werden und dadurch verhindern, daß das vorstehend erwähnte Signal vom Leiter 51 am Leiter 72 erscheint. Ist weder Schieben, Drehen noch Maskieren gefordert, so wurden die Signole nichtsdestoweniger durch die Schaltungen der Flfur 5A laufen. So würde das Signal auf dem Leiter 51 durch sein Gatter 59 zum Leiter 51' laufen, femer durch die Gatter 61 und 63 und durch den Leiter 71. Ähnliche Durchflußwege wUrdenin anderen Bitstellen erregt.

9 0*9 Ö S 1 / U 2 5 _BAo

U99290

ar

LOGISCHE SCHALTUNG 41

In Figur 5B sind die Ausgongslelter 71 und 72 von der verdrahteten Maske, ebenso die Übrigen, nicht daigestellten 18 Bitleiterwege derselben, an die logische Schaltung 41 gekoppelt. Innerhalb der letzteren Schaltungen Ist feder BitUbertragungsweg In praktisch der gleichen Weise mit Hilfe identischer Schaltungsvoiteile ausgeführt, so daß nur die Schaltung für einen der 20 BirUbertragungswege dargestellt ist. Am Eingang zur logischen Schaltung wählen die vom Dekodlerer gesteuerten Autwählgatter 73 den Ausgang von entweder der verdrahteten Masken 40 oder vom Speicherzugriffsregister 28 und erzeugen einen doppelschienigen logischen Ausgang für den Bit-Weg. "

So Übertragt ein Gatter 76 elnenEln-Bit-Ausgang von der verdrahteten Maske 40, und ein Gotter 77 übertragt den entsprechenden Bitausgang vom Register 28. Das eine oder das andere dieser Gatter wild durch ein Dekodiererausgangsslgnal von den Leitern 78 und 79 erregt. Obgleich die Leiter 78 und 79 ebenfalls mit Taktgatrerungs-Bezugszelchen MRLC beziehungsweise WMLC bezeichnet sind, und zwar im Hinblick einer bequemeren Be* Schreibung Im Zusammenhang mit Figur 7, sind eie datsöchllch vom Dekodierer gesteuert. Der normale Dekodiererausgong auf dem Leiter 74 wird durch ein Gatter 75 invertiert, um das Gatter 76 erregt zu halten, so daß letzteres Signale von der verdrahteten Maske 40 Übertragen kann. Für bestimmte Operationen wird das Signal auf dem Leiter 74 geändert, um f

das Gatter 76 abzuerregen und das Gatter 77 zu erregen. Die Ausgänge der Gatter 76 und 77 werden kombiniert und durch ein weiteres Gatter 80 zum Erhalt einer Inversion geschickt, und um ein Ausgangssignal XI auf dem Leiter 82 zu erzeugen. Die kombinierten Ausgänge der Gatter 76 und 77 werden gleichfalls auch einem Ausgangsleiter 81 direkt zugeführt, um ein xT-SIgnal zu erzeugen. (Die Verwendung eines über einem Bezugszeichen stehenden waagerechten Striches, wie z. B. XI, soll anzeigen, daß es sich hierbei um den kfemplementärwert vom darunterstehenden Zeichen , im Beispiel von Xi, handelt.) Die Letter 82 und 81 enthalten daher das Informationssignal, das ein Bit eine« Worts repräsentiert, beziehungsweise dos Komplement dieses einen Bit.

909851/1425

U99290

Argumentsignal· fur di· logisch· Schaltungen 41 werden von den vom Dekodierer gesteuerten Auswärtigerem 46 erzeugt, die den Argumenteingang von entweder der um ein Bit drehenden Schaltung 43 oder von der Komplementschaltung 47 auswählen, wie dies von der auszuführenden Programminstruktion diktiert Ist. Gatter 83 und 86 empfangen einen Eingang vom Komplementkreis 47 beziehungsweise von der um 1 Bit drehenden Schaltung 43. Das Gatter 86 empfängt gleichfalls ein Dekodiererei ng angisignal, und das Gatter 83 empfängt des Komplement des gleichen Dekodierersignal von einem Gatter 87. Daher ist das ein· oder das andere der Gatter 83 und 86 Immer erregt, während das andere aberregt ist. Ein weiteres Gatter 88 koppelt ein weiteres Dekodierereingongssignal an das Auswählgatter 46, um den §emeinsamen Ausgang der Gatter 83 und 86 festzubinden, wenn es gewünscht wird, ein Informationsbit durch die logische Schaltung ohne Anwendung logischer Operationen hindurch zu übertragen.

Ein Eingangssignal hoher Spannung vom Dekodierer zum Gatter 88 veranlaßt, daß dessen Ausgang, der den Ausgängen der Gatter 83 und 86 gemeinsam ist, auf Erdpotential festgebunden wird und dadurch die logische Schaltung 41 aberregt, so daß diese keine logischen Operationen durchfuhrt. Die vorstehend erwähnte gemeinsame Ausgangsverbindung ist mit einem Leiter 89 verbunden, um einen YI-Ausgang zu erzeugen und Ist femer über ein Gatter 90 mit einem Leiter 91 verbunden, um auf diesem einen Yt «Ausgang zu erzeugen, der das Komplement des Yt-Ausgangs ist. Daher wird für die eine Bitstelle, die in Figur 5B dargestellt ist, das eine logische Argument auf den Leitern 81 und 82 in doppelschieniger Logikform erzeugt, und das andere Argument wird auf den Leitern 89 und 91 In ähnlicher Form erzeugt.

LOGISCHE AUSWAHL

Vier logische Operationen werden vorteilhafterweise von der dargestellten Schaltung 41 ausgeführt. Es sind dies Subtraktion, UND, ODER und EXCLUSIV ODER, wie dies vorher im Zusammenhang mit Figur 2 besehrieben

909851 / U2S

ar

worden 1st. OieSub fraktion ist eine Adition , wenn das Argument vom Aus· wählgatter 46 in der komplementierten Form vorliegt. Diese Operationen werden bewerkstelligt durch mehrere Eingänge aufweisende NUND-Gatter 92, 93, 96 und 97, die Je mit ihrem einzigen Ausgang an eine gemeinsame Verbindungsstelle 98 angeschlossen sind. Jedes dieser Gatter besitzt eine Eingangsverbindung von zwei der vier Argumentleiter, ebenso eine Eingangsverbindung vom Dekodierer und eine vierte Eingangsverbindung entlehnungserzeugenden Schaltung 99 (boorow-developing circuit).

Die Entlehnungsfchaltung 99 empfängt eine Eingangsverbindung von jeder der vier Argument leiter für die dargestellte einzelne Bltstclie, und sie empfangt ebenso entsprechende Eingänge von den übrigen weniger hoch bewerteten Bitstellen, wie dies schematich durch den Leiter 94 angedeutet ist. Die Schaltung 99 entwickelt In einer für vollsubtrahierende Schaltungen bekannten Weise binäre 1- und O-Entlehnungssignale für {ede Bitsteile, es sind aber nur die Ausgänge für eine Stelle dargestellt. Der 1-Ausgang wird ά·η Gattern 92 und 93 zugeführt, und der O-Ausgang wird den Gattern 96 und 97 für die illustrierte 1-Bit-Schaltung «ugeführt. Eingangsverbindungen vom Dekodierer 32 auf den Leitern LBI und LAl werden an ein Gatter 100 gegeben um ein Blockierungssignal zur Entlehungsschaltung 99 zuzuführen, wenn Jedes Dekodiersignal niedrig, wodurch angezeigt wird, daß eine andere logische

Operation anstelle eined Subtraktion durchzuführen Ist. Die Wirkung der f

Blockierung ist dl« sowohl den 1- als auch den O-Ausgang der Schaltung hoch zu legen. Der Status der Dekodiersignale auf den Leitern LBl und LAl für die verschiedenen logischen Operationen Ist in der Tabelle der Figur 6 dargestellt, In der eine 1 einen Zustand hoher Spannung auf dem Leiter und eine 0 einen Zustand niedriger Spannung bezeichnet. Ist keine logisch« Operation autzuführen, wo· dos Äquivalent zum Subtrahieren einer 0 Ist, to weist der Dekodierer eine Subtraktion an und aktiviert wie vorstehend erw_ehnt de» Goffer 88 um dl« Aigumerttslgnale der Schaltungen 43 und 47 xu Mackleren.

9098S1/U25

H9929Ö 3*

Ein« Übersetzerschaltung ID) empfängt Signale von den Leitern LBlund LAl , um drei Steuersignale für die Gatter 92, 93, 96 und 97 ]eder Botstelie mit entsprechender Auffächerungsverstärkung (fan-out amplification), nicht dargestellt, zu erzeugen, wenn dies zur Anpassung entsprechender Gatter In allen Übrigen, nicht dargestellten Bitstellen erforderlich wird. Dieser Übersetzer ist in Figur 7 dargestellt und weist zwei Gatter 102 und 103 zum Invertieren der beiden Eingangssignale auf, ebenso vier zusätzliche Übersetzungtgatter 104, 106, 107 und 108. Das Gatter 106 empfängt seine Eingänge von den Leitern LAI und LBl um ein Gatter 104 obzuerregen und erzeugt einen Subtrahierausgang (SUB) der das Gatter 93 für eine Subtraktion Ψ erregt und daselbe in allen Übrigen Zeitpunkten aberregt. Das Gatter 107 empfängt einen Ausgang direkt vom Leiter LAl und einen weiteren Ausgang vom Gatter 103, um einen XOR Ausgang zu erzeugen, der zum Aberregen des Gatters 92 fUr EXKLUSIV ODER-Operationen dient und zum Erregen deielben fUr alle Übrigen Zeiten. Das Gatter 108 empfangt Eingänge vom Gatter und vom Leiter LBl, um den AND Ausgang zu erzeugen, der die Gatter und 97 für UND-Operationen oberregt und dieselben für alle Übrigen Funktionen erregt.

Die Beziehungen zwischen den logischen Funktionen, den verschiedene Argumente zuführende Eingangssignale und den Ausgängen am Anschluß 98 sollen w nun betrachtet werden. In allen Fällen, ausgenommen bei der Subtraktion,

sind die 1- und 0-Ausgongsleiter der Entlehnungsschaltung 99 im Zustand hofeer Spannung, also Im Gattererregungszustand, wie dies vorstehend besehrieben worden ist. Ebenso sind die Ausgangsleiter des Übersetzers 101 in den soeben beschriebenen Zuständen, wie dies auch durch die in der Zeichnung angeschriebenen Bezeichnungen dargestellt ist, so daß die erregten Gatter auf Signalzustände ansprechen, die auf Ihren beiden Argument leitungen ankommen.

So wird dos Getter 92 bei einer UND-Funktion erregt, während die Übrigen Gelter 93, 96 und 91 entregt sind, well die XOT-Leltung hoch lies» und

dte UND und SUI Leiter niedrig liegen. Dos Gutter 92 empfängt den Yi-Eingang

00:06-51/1425

U99290 U

und d«n Xl-Eingang, und ·ι erzeugt «in niedrig« Auigangulgnal an der Verbindungsstelle 98, wenn sowohl YI alf aueh XI hoch liegen.

Die EXKLUSIV ODER-Funktlon wird von den Gattern 90 und 97 eingeführt, weil für diese Funktion dt Übersetzer 101 den Leiter UND hoch legt und die Leiter SUB und XOR niedrig. Da· Gatter 96 empfangt die Xl und YI Signale und erzeugt einen niedrigen Autgang, wenn beide dieser Signale hoch liegen. Das Gatter 97 empfängt die Xl und Yl Signale, um einen niedrigen Ausgang zu erzeugen, wenn beide hoch liegen. Folglich sind bette Gatter 96 und aberregt und erzeugen hochliegende Ausgangssignale, wenn immer beide Aigumentsfgnale sich im gleichen Signalspannungszustand befinddn. Liegen jedoch die Aigumentsignale auf verschiedener Spannungshähe, so wird nur das eine oder das andere der Gatter 96 und 97 erregt und erzeugt ein niedrigliegendes Auigangssignal.

Die ODER-Funktion wird von den Gattern 92, 96 und 97 ausgeführt, die durch die hochliegenden Signale der XOR und UND Leiter erregt werden. Das Gatter 93 ist für diese Funktion aberregt wegen des niedrigliegenden Signals auf dem SUB Leiter. Die drei erregten Gatter binden die Verbindungsstelle 98 auf niedrige Signalhöhe fest, wenn sowohl Xi und YI hoch liegen, oder wenn entweder Yi oder XI hoch liegt, während dos andere niedrig Hegt.

Ist eine Subtraktion auszufuhren, so werden alle vier Gatter 92, 93, 96 und 97 erregt, weil die vier Ausgangssignale vom Übersetzer sämtlich hohe Spannung zeigen. Diese Gatter arbeiten kooperativ als ein binarer VoII-Subtrahierer in kooperativer Abhängigkeit von den Argumentsignalen der Leiter, 81, 82, 89 und 91 und von dm Entlehnungssignalen der Schaltung 99 in allgemein bekannter Weise.

Unabhängig von der speziellen Form der Logik, die vom Dekodierer Über den Übersetzer 101 ausgewählt wird, weist der vorstehend beschriebene

9D9851/U25

H99290

•β»

Glelchstromslgnalflußweg, der den Leiter 72 enthalt, beispielsweise doe Gatter 76 tn den Auswählgattern 73 auf, sowie eine der Gatter 92, 93, oder 97. Ist einmal der Operationskode, der Im Instruktionsregister 31 der Figur 2 erscheint, vom Dekodierer 32 dekodiert worden, so erscheinen daher die entsprechenden Ausgangsstgnale Im wesentlichen gleichzeitig auf den verschiedenen Stromwegen des Kabels 30 und werden dem fäf Dekodterereingangsverbindungen In Figuren 5A und 5B zugeführt, um den vorstehend erwähnten Glelchstromdurchflußiignalweg von der unmasklerten Sammelleitung 27 zur maskierten Sammelleitung 26 zu erregen. Nach Zufuhren eines 20 Bit besitzenden Informationsworts von der unsmaskierten Sammelleitung 27 zur Schiebe- oder Drehschaltung 39, fließen die einzelnen Bitsignale Über ihre entsprechenden erregten Wege, die Kreuzkopplungen für etne Verschiebung oder Drehung aufweisen, ferner die durch die Maskierung votgegebenen Begrenzungen besitzen und durch Modifizierungen der logischen Schaltung 41 unterworfen sind. Es sind zur Trennung der verschiedenen Funktionen keine zeltlichen Verzogerungen zur Vornahme einer Zwischenspeicherung erforderlich. Die einzige Zeitverzögerung die vorhanden ist, entspricht der Durchlaufzeit des Signals durch den hergestellten Stromweg, in dem Leiterdrähte und gleichstromgekoppelte DJoden-Widerstandsgeber mit ihren eingeschlossenen, gleichstromgekoppelten Translstorverstärkem Hegen.

In Figur 8 sind die Details der Maskeneinsetzung 37 dargestellt, und zwar nur für ein einzelnes Bit, wie dies aulh In Figur 5B geschehen ist. Entsprechende Masklersignale für entweder eine verdrahtete oder eine logische Maske werden vom Auswählgatter 50 geliefert, das vom selben Typus ist wie das Auswahlgatter 46 in Figur 5B. Das Gatter 50 weist {edoch zusätzliche Gattermerkmale auf, sb daß die Kodiersignale entweder eine verdrahtete oder eine logische Maske auswählen können, und, falls eine logische Maske gewählt worden Ist, so wählen die Dekodiersignale femer entweder die Maske oder das Komplement derselben aus, sowie dies vorstehend beschrieben worden ist. Der Maskenausgang vom Gatter 50 erregt entweder die vier Gatter feder Bitstelle oder entregt dieselben entsprechend der Maskendefinition, die

90985 1/U2 5

» 33

heigestcllt worden !st. Dieser vier Gatter für dl« In Figur θ dargestellte BIttrell· sind dl· Gatter 109, 110, IU und 112.

Weitere Steuersignale vom Dekodierer 32 auf den Leitern 113 und 114 liefern die Steuerung, damit die Maikenelnsetzschaltung 37 entvwder nach der linken Hälfte oder nach der rechten Hälfte des Speicherzugriffsregisters 28 ausliest. So ist ein hochliegendef Signal auf dem Leiter 113 begleitet von einem niedrigliegenden Signal auf dem Leiter 114, wodurch die Gatter 109 und 110 erregt werden, während die Gatter 111 und 112 aberregt werden. Diese Vorspannungsanordnung veranlaßt ein Auslesen nach der linken Hälfte des Registers 28. In ähnltcherwelse veranlaßt ein hochliegendes Spannungssignal auf dem Leiter 114 die Maskenelnsetzschaltung nach der rechten Hälfte des Registers 28 auszulesen. Das 20 Bit besitzende Eingangssignal von der maskierten Sammelleitung 26 wird auf den Leiter 116 gegeben, um die Gatter 109 und 111 zu betätigen, wenn eine der beiden anderweitig von den Dekodierersignalen und den Maskensignalen voll erregt Ist. Der Ausgang des Gatters 109 wird einem Eingang des Gatten 110 angekoppelt, um das Bitauslesen nach der linken Hälfte des Registers 28 zu erzeugen, wie dies durch das Bezugszeichen BL angegeben Ist. Der Ausgang des Gatters 109 repräsentiert einen BL Ausgang, und diese beiden Ausgänge zum Register 28 bilden eine doppelschienige Logik zum Steuern der einzelnen Flipflop» des Registers. Die Gatter 111 und 112 sind in ähnlicherweise miteinander verbunden, um die Ausgänge BR undlR für die rechte Hälfte de« Registers zu erzeugen. Die Gatter 109, 110, 111 und H 2 schließen die Taktgatterfunktion, die schematisch in Figur 2 durch die Taktgabegatter mit den Eingängen MML und MMR schemattsch dargestellt Ist, ein.

VERDRAHTETE EINSATZMASKENABLEITUNG

(Wired insertion mack derivation)

In Figur 9 ist «In vereinfachtes Diagramm der Mcskenabieltscholtung 4? dargestellt. Oi* Schalter« empfang» vier Dekodierleiter, die dl· Größe der

BAD ORIGINAL

909851/1425

U99290 _

3t

Moske für die Einsatzmaske 37 mit Signalen in binärkodierter Form definieren. Diese vier Leiter sind mit Pt, P2, P4 und PB bezeichnet, um ihre Binärstellenbewertung anzudeuten. Zur Schaltung 49 laufen auch fUnf Leiter vom Dekodierer 32, die in binärkodierter Form die Grüße der Verschiebung definieren, die die Maskenstellung gegenüber der rechts eingestellten Bezugsstelle definieren. Jeder dieser letzteren Leiter legt an einem gesonderten Invertiergatter 118. Es werden daher Signale auf den Eingangslettern vom Dekodiererkabel 30 erzeugt, die die GmQm der Verschiebung in binärkodierter Form sowie das Komplement derselben darstellen. Diese 10 Leiter sind mit Al ',TBT, A2, A2 ... Auszeichnet.

Alle 10 der Α-Leiter und die vier P-Leiter sind mit den ElngongsanschlUssen eines binären Voll-Adlerers 119 verbunden. Dieser Adlerer erzeugt auf seinen fünf Ausgongsleitungen Sl, S2, S4, S8 und SI6 die binarkodierte Summe aus Grüße der Verschiebung plus Grüße des Maskenfensters, Diese Summe identifiziert die Bitstelle des Ende des Maskenfensters für die Einsatzmaske, während die binärkodierte Schiebeinformation die Bitstelle für den Beginn des verdrahteten Maskenfensters für die Einsatzmaske definiert.

Die zehn Α-Leiter sind an die Eingänge eines binär/eins-von-zwanzig-Übersetzen 120 herangeführt, der 20 Ausgangsleiter BO bis B19 besitzt. In ähnlicherweise verwendet ein Blnär/eins-von-neunzehn-Übersetzer 121 die vorstehend erwähnte Binärsumme des Adlerer 119 dazu, Signale auf 19 Ausgongsleirem EO bis El8 zu erzeugen, um dadurch das Ende des Maskenfensters zu definieren. Es sind nur 19 Ausgangsleiter am übersetzer 121 erforderlich, da bei diesem speziellen Ausführungsbebpiel keine Notwendigkeit besteht, ein spezielles Signal zum Identifizieren eines Maskenfensters zu erzeugen, das an der zwanzigsten Stelle endigt.

Eine Ubersetzungsgottermotrix 122 empfängt die Signale von den 20 B-Leitem und den 19-E-Leitem υη4 setzt diese Signale In Vorspannungen auf 20 Aus-

909851/U2S

H99290

gangsleltern GO bit G19 um, derart, daß alle Letter innerhalb des Maskenfensters auf den Zustand niedriger Spannung voigesponnt werden, während die übrigen G-Leiter auf den Zustand hoher Spannung vorgespannt werden. Nur 6 Gatter !23 und 126 bis 130 der Gatter in der Matrix 122 sind daffeestellt, da die Verbindungen zu den Übrigen Gattern und restlichen G-Leltem in der gleichen Weise durchgeführt sind.

INSTRUKTIONSFCRMAT

Bevor die Details der Taktgabe und Programmierung der illustrierten Schaltungen sowie die Art und Welse erläutert wenden, auf die die Merkmale der vorliegenden Erfindung dazu verwendet werden, Illustrative Programme In vorteilhafter Weise zu beeinflussen, soll das verwendete instrukttonswortformat betrachtet werden. Das Instruktionswort enthält vier Felder, die Im allgemeinen für den mnemonlschen Operationskode, die Speicheradresie, den Indexregistemame beziehungsweise die Funktionsoptionen verwendet wenden. Die Verwendung der ersten drei Felder Ist dem Fachmann geläufig. Das Funktionsfeld dient zur Identifizierung der jeweiligen Funktionen sowie deren Bereich oder Art, die in der Tandemoperotionsschaltung 38 für den Fall durchzufuhren ist, daß eine Modifizierung der Information vorzunehmen ist, die zwischen ehern Indexregister und dem Speicher 17 oder zwischen den Indexregistern selbst Übertragen wird. Im letzteren Falle kann dos Adressenfeld auch dafür verwendet wenden, um zusätzliche Funktionsoptionen anzuzeigen, die von der gleichen Art sind, wie sie normalerweise Im Funktionsfeid spezifiziert sind.

Bei einem Verarbeiter der durch die Steuerung 16 nach Figur 2 dargestellten Art sind zahlreiche Variationen des Betriebs und der Programmierung möglich. Es soll daher kein Versuch gemacht werden, eine erschöpfende Liste des gesamten Bereichs d·* Progrommvokabula» oder der Funktionspermutationen , der mit dem dargestellten Aufbau oder mit naheliegenden Verdrahtungsmodifizierungen deselben bewältigt wenden kann. Es sollen jedoch einige

909851/ U2S

U99290

illustrative Instruktionen gegeben werden, um die verfugbaren Mag Hch» ketten zu zeigen, sowie um zu zeigen, wie diese in einigen kurzen Programmen Verwendung finden können.

Eine illustrative Instruktion Ut In allgemeiner Form ausgedrückt die folgende

MR öL

Diese Instruktion Überfuhrt Daten vom Speicher (M) in ein Indexregister (R). ^*Ist die Adresse im Speicher, von der die Daten abzunehmen sind, und γ ist der Name eines Indexregister, das einen Zuweisungsindex für die Datenadresse Ot- liefert, β kann auch eine Instruktionskodierung enthalten, um den Index automatisch weiterzustufen. y definiert die Operationen, die in der Schaltung 38 sowie auf Argumente hin ausgeführt werden sollen, die von der Argument Sammelleitung 42 der logischen Schaltung 41 eingegeben werden. Ein spezifisches Beispiel der MR-Instruktionen ist

MX LIST, Y, PFC.

Hierin bedeuten X das für den Empfang der Daten bestimmte Register. LIST ist eine Bezugsstelle einer Tabelle im Speicher, von der Daten abgezogen werden. Die spezielle Stellung in der Tabelle wird durch indizleren der Adresse LIST mit dem Inhalt des Y Indexregisters 23 erhalten. Während der Übertragung der Daten vom Speicherzugriffsregister 28 zum X Register 21 pauieren die Daten die Tandemoperationsschaltung 38, in der die Iogiiche Schaltung 41 die Operationen ausfuhrt, wie diese durch PFC in Inetruktlonsfunktionsfeld angegeben sind. Im betrachteten Fall wird eine logische Produktoperation (P) oder eine UND-Operation ausgeführt, und zwar unter Verwendung des komplementierten (C) Inhalts de« F Registers 22 als das Argument für die Operation.

909851/1 A 25

H99290

INSTRUKTIONSAUSFÜHRUNGS-TAKTGABE

Es sollen nun spezielle Beispiele von Taktgaben und Programmierungen der Schaltung nach Figur 2 betrachtet werden, um einige Merkmale der Schaltung zu demonstrieren. Bei einer vorteilhaften Anordnung werden die Steuerschaltungen der Figur 2 in einem dreiphasigen Zyklus betrieben. Jede Instruktion wird während eines oder mehrerer Operationszyklen ausgeführt, und der Dekodierer 32 spricht auf Operationskodesignale vom Register 31 an, um die Folgesteuerung 33 durch die richtige Zyklenzahl für die jeweilige Instruktion hindurch zu betreiben. Die Bezugnahme auf einen n-phaslgen Zyklus bedeutet einfach, daß während (edes Operationszyklus ausreichend Zeit vorhanden ist, um η verschiedene Schübe von Mehrfachbitsignalen durch zumindest einen Teil der Operationsschaltung 38 und Über die Sammelleitungen 26, 27 und 41 zu Übertragen.

Zu Erläuterungszwecken zeigt die Figur 10 Zeitzyklusdiagramme für typische Eln-zykllsche und zwei-zyklische Instruktionen. Eine 56 Einheitszeitskala Ist in der Figur dargestellt und entreckt sichuber zwei Zyklen. Von den Phasen Jnjedem Zyklus ist die erste Phase 10 Zeiteinheiten lag, während die zwelteund dritte Phase des Zyklus j« 9 Zeiteinheiten lang sind. Waagerechte Linien unter der Zeitskalenachse sind mit senkrechten Begrenzungsstrichen versehen, um die verschiedenen Zeitintervallunterteilungen darzustellen. Die Bezugszeichen jedes der dargestellten Intervalle beziehen sich auf Gattersteuersignale, die von der Gattersteuerung 30 oder vom Dekodierer zum GattersteuerungseingangsanschluQ desjenigen Gatters in Figur 2 Übertragen werden, das das entsprechende Bezugszeichen an seinem Steuereingangsleiter angeschrieben hat.

In Figur 10 ist das obere Zeitdiagramm für eine Register-zu-Register-InstruktJon RR dargestellt, dl· dl» Hauptsfeuerung 16 der Figur 2 anweist, information von einem der Indexregister 21 -24 abzunehmen, dieselbe durch die

8C986 1/1426 BADORiQiNAU

H99290 3g

-Operationsschaltung 38 hindurchzuschicken, in der die von den Dekodiererausgangen angewiesenen Signal modi fikat ionen ausgeführt werden, und die modifizierte Information über das Verzögerungsregister 24 zurUck zu einem der Indexregister zu Übertragen. Die ollgemeine Form dieser Instruktion ist

R₁R₂ y " S

R. und R_ sind die Indexregister, zwischen denen die Information Übertragen werden soll. Es kann hierzu jedes der Register 21-24 verwendet werden und, falls das gleiche Register sowohl für R₁ .als auch für R. verwendet wird, w arbeitet es als ein Sammlerregister. Da keine Speicherodresse erforderlich

ist, ist die Funktionsdefinition f im Adressenfeld enthalten. Es wird kein Indizieren benötigt, daher ist das Indexfeld frei, wie dies durch die beiden Kommas angegeben ist. Die Größe ©im regulären Funktionsfeld bestimmt weitere auszuführende Funktionen.

Ein spezielles Beispie! einer solchen RR-Instruktion ist

XX M4CL8,, EZ .

Dies· Instruktion schleift den Inhalt des X-Regfsters durch die Schaltung ψ zurUck zum selben Register, wobei bestimmte Signalmodifizierungen ausgeführt werden. Das Register Λ wird daher als ein Samm I erreg ister verwendet. QL8 bedeutet eine in der Schaltung 39 durchzuführende Drehung nach links um 8 Bitstelien und M4 bedeutet die Verwendung einer rechtseingesteliten 4-Bit-Maske in der Schaltung 40. EZ im regulären Funktionsfeld zeigt an, daß der Inhalt des Z-Registers in der logischen Schaltung 41 als ein Argument für eine EXKLUStV-ODER-Operation mit dem Ausgang der Maskenschaltung 40 zu verwenden ist.

Im Beispiel der Figur 10 dient der RR-instruktionstypus zur Hlustrlerung einer Eln-zyk I liehen InstruktionsausfUhrung. Das XX Beispiel wird nochmals ver-

9 0 9 8 5 1 / 1 U 2 S

BAD

U99290

-er

wendet, ober diesesmal wird das Argument für die logische Schaltung 41 vom F-Register 22 erhalten. Das WMLC Gatter ist bei dieser Instruktion fortlaufend erregt, es ist daher in Fig. 10 für die RR-Instruktion nicht dargestellt. Während der ersten Phase des Zyklus, während dessen die Instruktion ausgeführt wird, koppelt das XRUB Gatter den Ausgang des X-Regisrers 21 an die uneiaskierte Sammelleitung 27, während der gesamten ersten Phase. Die Gatter LCMB und MBDR sind während des gleichen Zeitintervalls gleichfalls, um den DurchflußsignaIweg von der unmaskterfen Semmel leitung 27 Über die Schaltungen 39 und 40 zur logischen Schaltung und von dort aus Über die maskierte Sammelleitung 20 zum Verzögerung*- register 34 zu vervollständigen. Daher ist während der ersten Phase ein vervollständigter SignalfluUweg vom Musgang des X-Indexregieters 21 zum Eingang des Verzögerungsregister» 34 hergestellt.

Während der gleichen ersten Phase sind die Gatter FRAB und CCLC ebenfalls erregt, um einen Signalweg vom Ausgang des F-Registers 22 Über die Argumentsammelleitung, die Drehschaltung 41 und die Komplementschaltung 47 zur logischen Schaltung 41 herzustellen. Die Drehschaltung 43 und die Komplemenfschaltung 47 werden entsprechend den Dekodiererausgangssignalen verwendet, die zum Gatter 46 und zur Drehschaltung 43 geliefert werden, wie dies durch die CCLC Bezeichnungen in Figur 10 dargestellt ist. Daher wird beispielsweise ein Argument vom F-Register 22 vorteilhafterweise durch die Drehschaltung 43 mit einer inversion aber keiner Drehung hindurchgeschickt, in der Schaltung 47 wieder zum Komplement ergänzt und anschließend Über das Gatter 46 der logischen Schaltung 41 eingegeben. In der letzteren kann der F-Registerinhalt beispielsweise vom inhalt des X-Registers subtrahiert wenden. Die resultierende Differenz erscheint im Verzogerungsregister 34«

Gegen Ende der ersten Phase der RR-Instruktion wird das PRAD-Gafer zur Ankopplung des /ausgangs des Programmadressenregisters 25 an die Zugriffsjchaltungen des Speichers 17 erregt, um dadurch die nächstfolgende Instruktion

BAD ORIGINAL

909851 /w_t 25

H99290

im Programm für den zentralen Verarbeiter zu erholten. Wehrend der Phase 2 des Zyklus wird dos DRXR-Gatter zur Einkopplung dei Ausgangs des Vcrzogerungsregisters 34 in dos ursprungliche Indexregister 2ft* erregt, im Übrigen wird die Rückkehr der nächsten Instruktion vom Speicher 17 abgewartet.

In der Phase 3 des für die RR-Instruktion verwendeten Zyklus wird die neue Instruktion, die in der ersten Phase angefordert worden Ist, empfangen. Das SMA-Gatter wird zum Ankoppeln der Signale von den Aueleseschaltungen des Speichers 17 an das Speicherzugriffsregister 28 erregt. Kurz nach Be-

™ ginn der Phase drei wird REMA-Gatter erregt, und zwar zur Abkopplung

eines RUckstel !signals an das Speicherzugriffsregister 28, um samtIiehe Flipflop deselben in den O-Zustand zurückzustellen, und zwar von den vom Speicher ankommenden Instruktionen wie diese während der Phase 1 in Abhängigkeit vom vorstehend erwähnten PRAD-Gotterslgnal angefordert worden sind. In ähnlicherweise bewirkt die Erregung des REIR-Gatters das Ruckstellen des Instruktionsregisters 31. Gegen Ende der Phase drei erregt das MLIR-Gattersignal den Eingang 09t Instruktionsregisters 31, so daß dieses die linksseitig gelegenen 20 Bit der von der linken Hälfte des Speicherzugriffsregisters 28 ankommenden Instruktion empfängt. Außerdem koppelt das MRDC-Gatter den Inhalt der rechten Hälfte des Registers 28 direkt an

W den Dekodierer 32, und zwar zur Anwendung der zusätzlichen Funktionen,

die im Adressenfeld dieses Instruktionstypus spezifiziert sind.

Während die neue Instruktion empfangen wird, wie dies soeben beschrieben worden ist, wird der Inhalf des Programmadressenregisters 25 einer Weiterstuf ung unterworfen. Diese Weiterstufoperation (incrementing operation) wird dutch die Gattersteuersignale PRUB und CCLC eingestellt. Diese Signale zerzeugen einen Signaldurchflußweg vom Ausgang am Programmadressenregisters 25 über die unmaskierte Sammelleitung 27 und die gesamte Länge der Operationsschaltung 38. Zur gleichen Zeit steuern die Ausgangesignale die Ein-Bir-Dreh-und verdrahtete Komplementschaltung 43, um das

909851/1A25

H99290

Komplement von zwei in einem 2Q-Bit-Wort durch di· Gatterschaltung 46 für di· logisch· Schaltung 41 vorzusehen.

Der Dekodierer 32 weist di· logisch· Schaltung 41 an, di·*·* SubtraktJonsfunktion auszufuhren, um di· notwendig· Weiterstufung der Programmcidresse mir dsm Komplement von zwei zu erzeugen. Gegen das End* der dritten Phase der RR Instruktion koppelt das MBDR-Gatterateuerslanal die wettergestuft· Programmadresse in das Verzögerungsregister 34 ein, wonach in der ersten Phase des darauffolgenden Zyklus das DRPR-Steuersignal den Inhalt des Verzogerungsreg isters 34 zum Frogrammadressenregister 25 überträgt. |

Das Komplement-von-zwei-Signal wird in der Schaltung 43 aus einem bestimmten, mit der Grube des Speicherzugriffsregisters 28 zusammenhängenden Grund erzeugt. Zum Beispiel sei zunächst angenommen, daß 19 binärkodierte Bit sämtliche der Voli-Wort-Speichersteilen spezifizieren können und daß die 19 am höchsten bewerteten Bitstellen hierfür verwendet wenden. Einige der Speicherstellen enthatten 40 Oatenbit und andere 40-Blt-lnstruktionen. Beim Adressieren einer Datenzeile ist es notwendig, zu spezifizieren, welche Hälfte dt 40-Bft-VVorts im Register 28 auf die unsmasklerte 20-Blt-Sammelieitung als ein Verarbeiterwort auszulesen ist. Demgemäß wird die geringst bewertete Bitstelle in der Datenadresse des Instruktionsworts fur den letzteren j

Zweck benutzt. Zum Adressieren von Instruktionswartstellen sind {edoch nur die höchstbewerteten 19 Bitstellen notwendig, weil der Dekodierer und die Folgesteuerung es nur der rechten Hälfte des Registers 28 automatisch ermöglichen, an die logische Schaltung 41 Über das Garte« 73 angekoppelt zu werden, und zwar aufgrund von instruktlonswörtem, die von einer solchen Instruktionsadresse erhalten worden sind. Demgemäß ist dta Register 25 dafür ausgelegt, auf die Sammelleitung 27 nur In dm 19 höchstbewerteten Birstellen auszulesen. Um eine 19-llr-Adrewe In der logischen 20-BJt-Schaltung 41 weiterzwtufen ist et notwendig, oil nächste» dt« geringstbe» wertete df 20 Krsteüen weiterzustufen; fur dieeen Zweck wild das Komplement von zwei verwendet.

BAD OBlGINAt

0O98S1/U25

H93290

te

tm Hinblick auf Figur 10 sei bemerkt, daß bei der Reglster-zu-Reglsrer Instruktion RR dos F-Reg ister das notwendige Argument für die logische Schaltung 41 liefert, wie dies durch die FRAB Gatterung von diesem Register zur Argumentsammeileitung angezeigt Ist, Die gewünschte anzuwendende Logik und [eglieheJ Komplementieren des Arguments werden in den linksseitig gelegenen 20 Bit zusammen mit dem Operationskode bestimmt. Die Große der Verschiebung und die verdrahtete Maskenkodierung werden innerhalb der rechtsseitig gelegenen 20 Bit spezifiziert/ wo die Speicheradressenkodierung fur andere Instruktionen erscheinen wUrden, Daher . fließen die Daten vom X-Register von der Operationsschaltung 38 In einem

kontinuierlichen Signalfluüweg, wie dies in Figur 5ä und SB gezeigt ist; und drei unterschiedliche Operationen kobnen auf die Information während eines einzigen Dsrchsgangs derselben durch die Schaltung 38. Diese drei Operationen sind das Schieben oder Drehen, ein« verdrahtete Maskenoperation und eine vom De{odierer gewählte logische Operation mit dem Argument des F-Registers. Der Dekodierer besorgt die Steuerung der Richtung und Grüße der Verschiebung, ebenso auch die Maskengröße, wie dies vorher beschrieben worden ist.

Ein Zeitdiagramm für eine Speicher-zum-Reglsterinstruktlan MR ist im unteren Teil der Figur 10 dargestellt. Diese Instruktion Ist dafür bestimmt, einen " Dotenblock vom Speicher 17 in eine der Indexregister 21-24 in zwei Zyklen

zu überfuhren, Da das Z-Reguter 24 verwendet weiden wird, würde nmr Operationskode MZ sein, aber zur Erleichterung der Zuordnung zu Figur 2 wird die allgemeinere Bezeichnungsform MR zur nachfolgenden Erläuterung benutzt.

In der ersten Phase des ersten Zyklus der MR-Instruktion koppelt das MRLC-Gotter den Dotenadressen-In-Speicher-Teii der Instruktion direkt an dte logische Schaltung 41. Der Weg durch das MRLC-Gatter ist In erster Linie dafür vorgesehen, daß die unmasklerte Sammelleitung 27 gleichzeitig für ein Liefern des Inhalts eines Indexregisters zu den Verteilern 19 verfügbar Ist,

9098 51/142S

BAD ORIGINAL

H99290

J*

und zwar auf Verteil befehle hln_/ die zum gleichen Zeitpunkt erscheinen, In dem eine Adresse Indiziert wird. Der kürzere MRLC Weg wird auch auf MR Befehle hin aus Gründen der Bequemlichkeit verwendet. Alternativ können auf den MR Befehl hin die Gatter MRUB und VVMLC erregt werden, um den üblichen Signal weg durch die Sammelleitung 27 und die Schaltungen 39und 40 herzustellen. Diese Datenadressensignale repräsentieren die Adresse Im Speicher 17, von der die Oaten in ein Indexregister gegeben werden sollen. Die Adresse wird Üblicherweise ein Indizieren erfordern, und in Figur 10 ist beispielsweise angenommen, daß die Instruktion das X-Register als das Indexregister bestimmt, das zur Indizierung der Datenadresse verwendet werden soll.

Während der ersten Phase des ersten Zyklus bewirken die Gattersteuersignale XRAB und CCLC die Übertragung des Inhalts des X-Reglsters durch die Argumentsammelleitung und die Schaltung 43, wobei der Index zur Bildung des Einsen-Komplements des Indexes invertiert wird. In dieser Form wird der Index durch das Gatter 46 zur logischen Schaltung 41 gekoppelt. Die indizierte Datenadresse steht daher an der maskierten Sammelleitung 26 an. ' Ge|en Ende der ersten Phase veranlaßt das MBAD-Signal, daß die Indizierte Datenadresse von der maskierten Sammelleitung 26 zu 69η Zugriffsschaltungen des Speichers 17 gekoppelt wird, so daß die Daten abgefragt werden können.

Während der Phase ze/ei wird, während auf die Rückkehr der Daten gewartet wird, der Index im X-Register weitergestuft, wenn dies von der Instruktion gefordert wird, um für die nächste Indizieroperation fertig zu sein. Weiterstufen wird gefordert durch edieren "A" nach der Indexregisterbezeichnung in der Instruktion. Zum Vveiterstufen des Inhalts άφ$ Χ-Registers verursacht das XRUB-Gattersreuersignal Ausgangssignale« die vom X-Register zur unmaskterten Sammelleitung zu liefern, sind und die WMLC und LCMB Steuersignale bauen den Signaldurchflubweg in der OperatlonsüchaJtung 38

909851/U₂₅

U99290

fur derartig· Signale auf. Zu diesem Zeitpunkt veranlaßt der Dekodierer die Drehtchaltung 43, das Komplement von eins zur logischen Schaltung zu liefern. Öle durch die Schaltung 41 gebildete Summe stellt dl· gewünschte weitergestufte Form der Indlzfertnformatlon dar. Gegen Ende der zweiten Phase bringt das MBDR-SteuersignaI die weitergestufte Information In das Verzögerungsregister 34 ein; danach, in der dritten Phase, bewirkt das DRXR-Signal die Eingabe der weitergestuften Information in das X-Register.

_ In der dritten Phase des ersten Zyklus stellt das REMA-Slgnal das Speicher

zugriffsregister 28 zurück, und das SMA-Signal erregt den Stromkreis vom Speicher M zum Register 28, so daß dieses das 40-Bit-Dotenwort vom Speicher empfangen kann, das während der Phase 1 angefordert wurde. Der volle Operationskode der MR-Instruktton, die sich im Register 31 befindet, wird nicht zerstört durch das Ruckstellen des Registers 28 oder durch den Eirtritt der Daten hierin, weil das MUR-Steuersignal nicht ansteht un der Eingang zum instruktionsregister 31 aberregt ist.

Während der ersten Phase des zweiten Zyklus der MR-Instruktton müssen die entsprechenden Daten vom Register 28 zum angegebenen Indexregister gegeben werden, in diesem Fall zum Z-Register 24. Zu diesem Zweck koppelt " das MROB-Garter die Daten der rechten Hälfte des Register« 28 an die

nichtmaskierte Sammelleitung, und die V/MLC und LCMB Steuersignale bauen den Signaldurchflußweg in der Operationsschaltung 38 auf. XMMK Sind die Daten zu modifizieren, zum Beispiel durch den Inhalt des F-Registers, so koppelt das FRAB-Gatter den Inhalt des F-Registers 22 an die Argumentsammelleitung 42. Die Information vom Register 22 wird, wie dies von den Dekodlererausgangssignalen für die MR-Instruktlon bestimmt ist, dazu verwendet, entweder die Drehschaltung 39 zu steuern oder das Argument zur logischen Schaltung 41 zu liefern. Gegen Ende der ersten Phase des zweiten Zyklus koppelt das MBDR-Signa! die Oaten von der maskierten Sammelleitung an das Verzögerungsregister 34, und zur gleichen Zeit koppelt aas PRAD-Signal den Ausgang des Programmadressenregisters 25 an

"909851/U2S

U99290

df« Zugrlffuchaltungen des Speichen 17, um dte nächste Instruktion anzufordern. Während des Wartens auf die neue Instruktion erscheint während der Wartezeit des zweiten Zyklus das DRZR-SIgnal zum übertragen des Inhalt vom Verzögerungsreglster 34 in das Z-Register 24. Während der dritten Phase des zweiten Zyklus wird die neue Instruktion im Speicherzug riffsregi lter 28 und im Instruktionsregister 3) empfangen, und die Inhalte des Programmadressenregisters werden weitergestuft, und zwar sämtlich in der gleichen Weise, wie diese Operationen während der dritten Phase der vorstehend beschriebenen RR Instruktion gefuhrt worden sind.

Das h\R Diagramm der Figur 10 stellt die Art und Weise dar, auf die eine einzelne Instruktion mit ihren bestimmten uperationskode und ihren Operationsoptionen eine mehrzyklische Operation spezifizieren kann. Während einer derartigen Operation wird die Tandemoperatlonsschaltung 38 vorteil* hafterweise vielemale verwendet, wobei in (edem Verwendungsfalle eine unterschiedliche Gruppe der verfugbaren Operationen vorteilhafterweise ausgeführt wird. In der MR Instruktion der Figur 10 wurde die Operationsschaltung 38 viermal verwendet. Das erstemal wurde sie im logischen Teil zur Indizierung einer Datenadresse verwendet. Danach - im gleichen Zyklus - wurde sie zur Weiterstufung des Inhalts des Indexregisters in der ersten Phase des Zyklus verwendet, in der ersten Phase des zweiten Zyklus |

wurde die Operationsschaltung 38 auch dazu verwendet, die Daten, die vom Speicher 17 zum indexregister Übertragen worden sind, zu modifizieren, und in der dritten Phase dieses Zyklus wurde die Operationsschaltung 38 wiedrum zur Weiterstufung d«s Inhalts des Programmadressenregisters verwendet. Bei der Datenbewegung Im zweiten Zyklus kann eine vom Dekodierer ausgewählte logische Operation mit einer vom Decodierer ausgewählten Maske kombiniert werden. Andere Kombinationen sind ebenfalls vorhanden, wie noch beschrieben werden wird. Demgemäß Ist es durch Verwendung der Tandemoperationttchaitung-KonzepHon in einer DatenverarbeitungsmcMchine möglich, «in System mit wa!r«n»lchend«n Befehlsrypeft zu programmieren, als dl«t bisher möglich war. Ei Ist etlch* notwendig

S098S1/U26

U99290

In gesonderten Maschinenphasen für {ede gesonderte spezialisierte Funktion mit Zwischenspeicherung oder Registrierung zwischen derartigen Phasen zu arbeiten. Durch die vorliegende Erfindung wird der Programmierer in die Lage versetzt, mehrere Operationen in einer einzelnen Operationsphase anzufordern, und die gleichen Operatlansschaltungen in Verbindung mit allen Sammlerregiitern zu verwenden.

ILLUSTRATIVE PROGRAMME

Nachstehend sind einige illustrative frog ramm I ist en beschrieben, die Instruktionen fur bestimmte Fernsprechamtsoperationen enthalten. Diese Instruktionen demonstrieren einige der Fähigkeiten der vorstehend beschriebenen Tandemoperationsschaltungen für derartig« Funktionen, zum Beispiel Zeichen, die geringere als Vvo^j rölie besitzen, in volle Informationiwörter hineinzupacken oder von diesen zu entnehmen, Di· letzteren Funktionen sind insbesondere dann brauchbar, we Zentralverarbeiter der beschriebenen Art zur Vermehrung der Möglichkeiten elektromechanischer Ämter «ingesetzt werden, die verschiedene Signalisierkodetypen verwenden. So kann der gleiche Verarbeitertypus auf verschieden« Amtssituctionen angepaßt werden, und zwar durch einfaches Modifizieren der Programminstruktionsoptionen, " um der Situation Rechnung zu tragen.

Das erste zu betrachtend· Programm ist ein Programm zum "auspacken" aufeinanderfolgender Zifferngruppen oder Zeichen aus dem femsprechomtsseitig«n Register für die in der engIischsprachigen Literatur mit "trunk" bezeichneten Leitungsart, di« hierin ebenso bezeichnet werden soil. Solch« Ziffern werden zur Formulierung eines Mehrfachfrequenz-Auspulssignals in bekannter Weis« verwendet. Das Trunkregister ist in diesem Beispiel ein Register, das durch •ine odressierbare Speichentelle im Speicher 17 repräsentiert ist. Das Auspackprogramm wühlt die richtige Ziffer von dieser Stelle aus, entnimmt si· hiervon und präsentiert ein« derartig« Ziffer einem Teil d«s V«reri»«It«r-

909851/U25

U99290

Programms, der die Übertragung der Mehrfochfrequenzform der Ziffer steuert.

Es sei angenommen, daß die im Trunkreglster gespeicherten Ziffern die zehn Ziffern eines Femsprechwählkodei umfassen, In dem drei Ziffern den Gebietskode bilden, drei Z weitere Ziffern den Amtskode und die übrigen vier den Teilnehmerkode. Jede Ziffer wird in der Trunkfeglsterstelle des Speichers 17 als ein binärkodiertes 4-Bit-Zeichen gespeichert. Diese Zeichen im Speicher können durch das Diagramm der Figur 11 schematisch dorgestellt werden, In dem drei Wörter gezeigt sind. Das erste Wort ist mit WORT + 0 bezeichnet, und enthält die ersten 5 Zeichen, wehrend dos zweite Wort, das mit VvCRT + 1 bezeichnet ist, die restlichen fünf Zeichen enthalt. Das Dritte Wort, *r ORT + 2, enthalt in der am weitesten rechts gelegenen Zeichensteile ein binärkolliertes Zeichen, das die Gesamtzahl der Ziffern angibt, die vom Register fUr eine bestimmte Auspack- oder Einpackfolge ausgesandt oder empfangen worden sind. WORT + 2 ent holt vorteilhaft erweise außerdem zusätzliche Bit, die für andere Zwecke zu verwenden sind*

in Figur 11 sind die Wörter In der 20-Bft-Verarbeiterwortgröße dargestellt.

Es sei aus der vorstehenden Beschreibung der Speicheroiganlsation und

-adressierung wiederholt, daß WORT + 0 und WORT + 1 die beiden Hälften

eines vollen 40-Bitspeicherworts sind und daß WORT 4- 2 eine 20-Bit-Helfte "

der nächsten VoII-Wortstelle im Speicher ist. Die Verarbeiterwörter sind in der Figur H in dieser Form dargestellt, weil es anhand derselben leichter ist, das Wesen der Einpack- und Auspackoperationen zu verstehen.

Es sei angenommen, daß da$ Auspackprogramm die zu Übertragenden Ziffern vor dem Auspuisen in das X-Register 21 zur Zwischenspeicherung gebracht werden. Von der Speicheradresse WORT + O sei angenommen,daß sie Im F-Regi'srer 22 gespeichert werden soll und die erste Wortstelle Im W£>RT-Speicherblock im Speicher 17 darstellt. Die Auspackprogrammfolge für eine Ziffer ist in der Tobelle 1 angegeben, eine Dokumentation derselben folgt der Tabelle. Ein Programmierer schreibt die angeführte Liste der Tabelle I

909851/U2S _rtlM4l

BAD ORIGINAL

•In und tin ZusarnntensteHungiprograrnrn (ommbly program) für dl· Datenverarbeitung tmaschtne Übersetzt dl« List· In dl· blnttre Matchtnenipraeh· in der üblichen Welt«.

Tabelle I

	Auspack - Register	Adresse, Index, Funktion
Stelle	Operation	1, F, M4C0
	MY	TABL. YA
	EXC	2, F, M4C0
	YM	-11,,SYC
	WY	MPl
	TZ	MP2
	T
TABL f 0	Nj3P	0, F, M4Q16
TABL + 2	MX	0, F, M4Q12
TABL + 4	MX	0, F, M4Q8
TABL + 6	MX	0, F, M4Q4 .
TABL + 8	MX	0, F, M4Q0
TABL+ 10	MX	\, F, M4Q16
TABL+12	MX	1, F, M4Q12
TABL+ U	MX	1, F, Μ4Ο8
TABL+16	MX	1, F, Μ4Ο4
TABL+ 18	MX	1, F, M4Q0
TABL + 20	MX

Der erste Befehl ist eine MY-Instruktion, die ein MR Instruktionstyp ist, wie dieser im Zusammenhang mit Figur 10 erläutert worden ist. Sie wird zur Übergabe eines Teils des Inhalts einer Speicherstelle in das Indexregister Y verwendet. Eine Variationsverpflechtung auf dem üblichen AdresserH-index+ Weg wird bei dieser Instruktion verwendet. Der Programmierer setzt In das Adressenfeld eine "Bequemlichkeitsadresse" ein, die in Wahrheit ein Index Ist, den er mit einer in einem Register erscheinenden Adresse zu kombinieren

909851 /1 42 5

BAD ORIGINAL

wünscht. Dt· Adresse Ist hier im F-Reglster und der vom Programmierer gelieferte Index Ist "2\ Da WORT + 0 im Register F gespeichert ist, ist die adressierte Speichenfeile WORT + 2, weil WORT + 0 in der Schaltung 43, wie vorstehend beschrieben worden Ist, komplementiert und dann von 2 abgezogen worden ist, um V/ORT + 2 zu erzeugen. Diese Stelle enthält die Zählung der Ziffern, die bereits übertragen worden sind.

Das Zählungsworr wird in die Hauptsteuerung 16 zur Verwendung als ein Index eingebracht, und es wird durch die Schiebe- oder Drehschaltung 39 hindurchgeschickt. Das Symbol CO im Funktionsfeld d^r Instruktion bedeutet g

O-Drehung, wenn keine Kreuzkopplung der informationsbit In der Schaltung 39 ausgeführt wird. Jedoch werden In der verdrahteten Maske 40 alle Bit des Worts außer den vier am weitesten rechts gelegenen Bit ausmaskiert, wie dies durch die Bezeichnung M4 im Funktionsfeld der Instruktion angegeben ist. Diese vier Bit werden dann Über die logische Schaltung 41, die Sammelleitung 46 und das Verzögerungsregister 34 zum Y-Indexreglster 24 gekoppelt. Daher ist die Ziffernzahlung vom Speicher In dot Y-Register gebracht worden.

Der EXC-Operatlonskode Identifiziert eine Instruktion, die die Ausführung

einer weiteren in der Speicherstelle TABL gefundenen Instruktion veranlaßt, wie dies durch die Inhalte des Y-Registers indiziert wird. Alle Instruktionen besetzen volle 40-Bit-SpeIcherworrstellen, die nur geradkohltg numerierte

Adressen besitzen, wie vorstehend erwähnt worden Ist. Demgemäß veranlaßt

der EXC-Operationskode den Dekodierer ?2, <f?e 1 -Bit-Drehschaltung 43 den

Index vom Y-Regliter auf jede Indizieroperation hin zu verdoppeln, so daß

nur Voll-Wortstellen adressiert werden. Das "A", das "Y" in der Instruktion folgt, veranlaßt den Dekodierer 32 Ubertrogungsanordnungen aufzubauen, um den Index automatisch dazu bringen, da& er weitergectuft wird, wie diet bereits beschrieben worden ist. So werden die Inhalt« d*t Y-Registers In

Schritten von 1 weitergestuft, wenn aufeinanderfolgend· Ziffern bis zu 10

in der Anzahl verarbeitet werden. Diese gleichen Inhalte werden verdoppelt

90985 1/U2S BADORiGlNAL.

U99290

Xo

und zum Indizieren bei {«dem Schritt verwendet! um die Stellen 2,4,6 ... in TABL zu definieren (Tabelle I).

TABL ist die erste Adresse eines Speicherstellenblocks, der mit der Stelle TABL + 0 beginnt und eine Instruktionstabelle bildet. An der Stelle TABL + ist der N^P-Kode gespeichert, um keine Operation anzuzeigen, und dies bildet einfach eine Indizierbasis fur Bezugszwecke auf andere Instruktionen, dl· im Speicherblock unterzubringen sind. In diesem besonderen Programm sind alle jener Instruktionen MX-lnstruktionen, die den Inhalt des Speichen von der angegebenen indizierten Adresse in das X-Reg I st er mit der angegebenen Maskier- und Drehoperation Überfuhren, wenn eine derartige Information durch die Tandemoperationsschaltung 38 hindurch Übertragen wird. Bei den ersten 5 MX-lmtrukttonen ist die indizierte Adresse einfach der Inhalt des F-Registers; in den zweiten fünf MX-lnstruktionen ist es die Summe von eins plus dem Inhalt des F-Registers. Daher bestimmen die TABL-Instruktionen automatisch, welches Speicherwort betracht wird. Eine 4—Bit-Maske wird gleichfalls durch jede Instruktion vorgesehen, wie dies durch die Bezeichnung M4 im zugeordneten Funktionsfeld angegeben ist.

Die Größe der Drehung, die von den Instruktionen in der Tabelle vorgesehen sind, sind unterschiedlich, wie aus den verschiedenen Q-Bezeichnungen in den zugeordneten Funktionsfeldern ersichtlich ist, und fede solche Drehung repräsentiert eine Kreuzkopplung an eine unterschiedliche Zeichensteile In einem '.Ort der schematischen Darstellung nach Figur It. Daher wählt die äaaeiadcsmKfoxfcKx&K&x TABL-Adresse in der EXC-lnsrrukrion nach Indizierung durch den Ziffernzähiungssnhalr im Y-Register die eine der MX-lnstruktionen aus, die zu dem Zweck ausgeführt wird, die abgehende Ziffer in der richtigen Zeichensteüe im /-Register zu placieren, wenn dieselbe von der Trunkregisterstelle im Speicher 17 abgenommen wird.

^{90385 1/}U2 B BAD ORIGINAL

H99290

Auf die Ausführung jeder MX-lnstruktion in TAIL folgend ,übernimmt die Steuerung automatisch die nächstfolgende Instruktion, die der Ausführungs- !mtruktion EXC folgt. Dies Is* die YM Instruktion, die den Inhalt dtf Y-Registers in die Speicherzelle 2 placiert, wie die* vom Inhalt des F* Registers indiziert Ut, das heißt in die Speicherstelle WORT + 2, wie dies vorher in Verbindung mit aw MY-Instruktlon angezeigt worden ist. Während der übertragung des Inhalts des Y-Registers zurück zum Speicherzugriffsregister 28 veranlaßt der M4Q0-Kode Im Funktionsfeld, daß alle Bit, außer den vier am weitesten rechts gelegenen in der Einsatzmaske 37 ausmaskiert werden. Daher werden vier Bit zum Speicher ohne Schieben oder Drehen g

gegeben. Hierdurch wird die weitergestufte Ziffernzäh lung in den Speicher bei WORT + 2 eingegeben (FIg. 11).

Nachdem der Index im Speicher gespeichert worden ist, leitet die WY-Instruktion eine Testprozedur ein, um zu bestimmen, ob sämtliche Ziffern ausgepackt worden sind oder nicht. Der Inhalt des Y-Reglsters wird in der Drehschaltung 43 komplementiert und unter der Steuerung der Wf -Instruktion von -11 subtrahiert. Die Differenz Ist ein DatenstUck, das zum Y-Register Über das Verzögerungsregister 34 zurückgesandt wird. Die Entscheidunhslogtk veranlaßt die entsprechenden Registrierungen in den Flipflops 54 und 55 für dieses DlfferenzdatenstUck, wie vorstehend erwähnt. Die TZ-lnstruktton ist eine Übergangs-Instruktion, die einen bedingten übergang auf die letzten Inhalte des Verzogerungsreg isters 34 einleitet, nämlich auf eine Prüfung des erwähnten DifferenzdatenstUcks hin. Ist letzteres nicht gleich 0, so geht die Steuerung auf die unbedingte Übergangsinstruktion T über, die zur Instruktion MP2 im Hauptprogramm zurückkehrt, um die ausgepackten Ziffern auszupulsen und danach den beschriebenen Auspackablauf mit der neuen Ziffernzählung In der Speicherzelle WORT + 2 zu wiederholen, ist das DifferenzdatenstUck gleich 0, so war die soeben betrachtete Ziffer die zehnte, das Auspacken ist daher vervollständigt, und die Steuerung kehrt zum Hauptprogramm zurück, wie dies MPI angezeigt wird. Das Hauptprogramm veranlaßt dann, dad die letzte im X-Register gespeicherte Ziffer in mehrfachfrequenter Form ausgepulst wird.

909851/1425 _DÄ„ _Λ

BAD ORIGINAL

H99290

Das im wesentlichen gleiche Programm kann auch zum Einpacken ankommender Wählimpulsziffern in die richtigen Zeichenstellen des Trunkregisters verwendet werden. Der einzige Unterschied wUrde der sein, daß der Operationskode für die Instruktionen in der Übergangstabelle TABL XM Instruktionen anstelle vom MX-lnstruktlonen sein würde. Mit anderen Worten, die Instruktionen in der Tabelle würden darauf angepaßt sein, die Zifferninformation vom X-Register in das Trunkregister im Speicher zu Übergeben, anstelle die Information vom Trunkregister im Speicher an das X-Register zu übergeben. Die Auspack- und Einpackprogramme demonstrieren die Flexibilität der Steuerung 16 zum Entnehmen von Bitgruppen bestimmter Grüße aus einer größeren Wortgruppe im Speicherzugriffsregister, Es Ist nicht notwendig, die Maschine im Schaltungsaufbau abzuändern, um dieselbe an eine unterschiedliche Zeichengröße anzupassen. Für den Programmierer ist es lediglich notwendig, eine unterschiedlich große Mas*l« durch die M-Beseichnung im Funktionsfeld der Instruktion zu spezifizieren, ebenso eine geeignete Größe def Drehung, Das Programm demonstriert aueh die Flexibilität d&f Tandefnopsrationsjshcltying 38 dahingehend, daß verschiedene Kombineätionen der ό&ύ pwfeertiieii®« Si^ngStnadififeatienen verwendet wenden ktSrwan, Ss verwendet bsfspie-Sswelse die iViY-JnsfrukHon nur die logisch® Operation der Schal'«jog 41 beim Ausfuhren dm Ädrestenindtzlerfunktion, obgleich die Acfres7««ifgr?.gie durch olle ufangjen Teil© cl®r Schaltung 30 ohno Änderungen hlniurehlaufcR Ι·:5γ»^γ·γϊ. SpO-Se? vesv/endef almelhs Inutruktlan nur dm Mns- und zwc^p bris« fivspmken einer bestimmten Zeichengruppe ous einem A'ort_e f>üc ί£)-.·=ΙηύΐΐΑάΙ®η@π verwenden sov^hf die- Dreh" eis eyeh sikHsa'fn Im rwü'tticn Zyklus de* IrsforriiaHenscitifeiigengs durch eis© Scholfii.Tg 38,

Dgs näclisis 2« bcirsshfeside Programm IeI¹ «in fewfses ProQtGXim zum Eci einer iegenarsntesi ge-Fsden PssfSiK' Ub«r ein© illusfroiJve Gruppe vsm 8 Bl*-_O Dieses ParitSiisprcgrsinR defrssneifleet welter ds« FIe^Ib-JHtäF der Teilern» operationsscHaltung 29 anhand einer SifueHoti* Sn der oll© drei der i-chiebec^er Dreh«, oder Maskier- und Loglkfunktlonen in der Schaltur^j 38 vorteflhafterweise hintereinander auf einenzelnen Informotioresdurchgong durch die Schaltung 38 angewandt werden.

909851/U2S BAD OfliO.NAL

U9j2jO

In einem Fernsprechamt/ be! dem automatische Gebührenzählung (ΑΜΑ) Verwendung findet, wird die Gebuhrenbetastungslnformation angesammelt und dann auf Magnetband gespeichert. Über die Bit der Belastungsinformation wird eine gerade Parität erzeugt, wobei der bequemlichkeithalber angenommen sein soll, daii die Information 8 Bit besitzen soll. Das resultierende einzelne Bit der geraden Parität wird zusammen mit der Belastungsin&rmation als neuntes Bit auf dem Band gespeichert. Es soll nun der Zeitpunkt betrachtet werden, zu dem die acht Bit der Belastungsinformation in den am weitesten rechts gelegenen Bitstellen einer Wortsteile im Speicher 17 gespeichert werden, bevor die Information auf Band gegeben wird. Es sei zunächst angenommen, daß diese 8 Informationsbit aus der Speicherstelle im Speicher 17 mit Hilfe einer MX-lnstruktion der bereits beschriebenen Art ausgepackt und in das X-Register überführt worden sind. Die gerade Parität wird dann für den 8-Blt-lnhalt des X-Regtsters entsprechend dem nachstehend beschriebenen Programm erzeugt.

Die zum Erzeugen einer geraden Parität verwendete Methode umfaßt Operationen, in der eine Hälfte einer interessierenden Bitgruppe einer EXKLUSIV ODER Operation unterworfen wird, und zwar im Vergleich zur andmw Hälfte, so dall die interessierende Bitgruppe noch der EXKLUSiV OD ER-Operation die halbe ursprüngliche Grüße besitzt. Diese Operetten wird aufeinanderfolgend wiederholt, bis ein 1-Bit-Resultat erhalten wird, υηά dieses eine Bit ist dann das Bit der geraden Parität, das zusammen mit den acht Sit der Betastungsinformation zu speichern ist. Die Programmliste für die Paritätserzeugung ist in der nachstehenden Tabelle Il angegeben.

	TABELLE Il
	Erzeugen der geraden Parität
Operation	Adresse, Index, Funktion
XY	HR4,,EX
YY	HK2,,EY
YY	HRl,,EY
YX	M9HL8„$X
T	MP

9 O 9 8 5 1 / U 2 S BAD

U99290

Sämtliche Instruktionen, ausgenommen die Übergangsinstruktion Im Programm der Tabelle Il sind vom RR Typus, wie dieser in Verbindung mit Figur 10 erläutert worden ist. Die Instruktionen umfassen die Überführung der Information von einem Indexregister in ein anderes oder von einem Indexregister zurück zum gleichen. Bei diesen Instruktionen sind keine Speicheradressenstellen zu bestimmen; demgemäß wird das Adressenfeld der Instruktion vorteilhafterweise zur Spezifizierung zusätzlicher Argumente verwendet, die zur Steuerung der Signalmodifizierung in der Operationsschaltung 38 dienen.

Die XY-Instruktion fordert die Überweisung des inhalts des X-Reg lit en an das Y-Register, und zwar über einen Durchlauf Über die Operationsschaltung 38 in der fUr die Regίstor-zu-Register Überfuhrungen vorstehend beschriebenen Welse. Die HR4 Bezeichnung im Adressenfeld der Instruktion veranlaßt den Dekodierer 32, die Schiebe- oder Drehschaltung 39 derart anzuweisen, dat der Inhalt des X-Registers nach rechts um vier Bitstellen verschoben wird, wenn derselbe durch die Schaltung 38 läuft. Die EX-Bezeichnung im Funktionsfeld der Instruktion bewirkt femer, daß der Inhalt des X-Registers über die Argumentsammelleitung 42 an die logische Schaltung 41 angekoppelt wird, wo er dann als ein Argument für eine EXKLUSIV ODER-Operation verwendet wird, dl» zusammen mit der verschobenen Form des X-Registerinhalts ausgeführt wird. Das Resultat »vird im Y-Register placiert und enthält nur vier Iinteressierende Bit, da die Verschiebung die letzten vier der acht Bit dazu gebracht hat, mit den ersten vier Sm Rahmen einer EXKLUSIV ODER-Operation verglichen zu werden.

Die YY-Instruktion verschieb die Inhalt· des Y-Register» um zwei Stellen nach rechts und vergleicht die Ergebnisse im Rahmen einer EXKLUSIV ODER-Operation mit den unverschobenen Inhalten des Y-Reg isters. Eine Verschiebung um nur zwei Bitsteilen war gefordert, um die beiden Hälften der vier interessierenden Bit gegeneinander im Rahmen einer EXKLUSIV ODER-Operation zu vergleichen. Eine zweite YY-Instruktion wiederholt die EXKLUSIV ODER-Operation nach einer ein-Bit-Verschiebung der Inhalte

909851/1 A25 BAD ORIGINAL

K9S290 55-

des Y-Regliters und erzeugt ein ein-Bit-Resultat, das von Interesse ist. Da keine Maskenoperationen angewandt worden sind, w,,.\Ai fremde EINSEN oder NULLEN in anderen Bitstollen des Y-Registers als die am weitesten rechts gelegene einzelne Bitsteile Vorhandensein können, welche letztere nun die einzige interessierende ist. Maskierungen waren nicht erforderlich, weil ein derartige Fremdinformation durch die eine Maske in der nächsten Instruktion eliminiert wird. Falls gewünscht, könnte jedoch das gleiche Resultat dadurch erhalten werden, daß in den Adressenfeidern der ersten drei Instruktionen M4, M2 und Ml eingesetzt wird, um alle außer der bei jedem Schritt interessierenden Bit zu maskieren.

g??ir*!ie vi'ijraf·»«? ■•'-Bnr'iöike h- f-m ho, t ■ <?ai* nt.if ir-f^npottoii in d*¹^ «f»i v

»ti «Ι»«?!! !;i-!i;:sn iVr Pils'eits^ ¥/erdefi I !^-1!»-■=-· i«r*firf;gen.. r-iefcsiiir=ie-ri tia'isr dh' --ofte¹:?:^ e^iibitte Fferndinfsrnsation. Die /)X ha t-vMHmkU de- '. '^-fniff^fdivo ve^X'lu^i dw logische Sel den /'Us^ins d'--f ■■^^rdr«h?eten //ϊ^ΐί·-?: 4ü srs> ^ghüscn elnsi ».ÜDE O36& d#^i r»ci:i::=: :,'^r/ierteiv 5-·Ρ?ί--!ίΐΙίαΙί des X-Re^istcrs zy vesf Ergebnis die*er /j erotion i$S_f da^eiiizc-fne forisatsbit in der neunten Bihtefie des V/orff z*i placieren, und das Wort wieder in das X-Reglste? zu überführen.

Die YX-lnstruktion ist dafür vorgesehen, um das einzelne Bit der geraden Parität, das soeben erzeugt worden ist, aufzunehmen und daseibe in des X~Register in die neunte Bitstelle einzuführen, so daß es zusammen mit den echt Bit der Belasfuogiinfc-iffiaHun auf Band gespeichert werden kann, Συ Erceiehsn c'ieaes Zttus '.erichlebt die HL8 Bezeichnung im AdressenFeSd c*' iV—ff-itruKtion den Inhali des X-Regiiier* um 8 BitsfeUen nach Ilnl'S,-v;-snn die^t?" Irshaff durch die uperaHensscfcjhuiig 38 übertreten wire!,. ä-iiera'yrch vdrd ύκ-Λ einzelne F"c»ritütsbit vor« der ersten Bitsielle In die svj.ur.te iMrsle'le Ukeriuhri, während ir? gjle«v Ifbrigesi der ersten acht BH-εί§Π?*< ί i-Ay>-- eingei/iirif be*« «erdesi. Ine itä Bezeichnung^ die eh-^+Jk

9 0 9 S 5 ¹ / U 2 5

^SAD

U99290

Die T Instruktion bewirkt einen unbedingten übergang der Steuerung zurück zum Hauptprogramm, da dann die Speicherung des Inhalts des X-RegUfers auf dem Magnetband der automatischen GebuhrenzUhleinrichtung (nicht dargestellt) gespeichert wird.

Daher sind die vier Operationsinstruktionen des Paritätserzeugungsprogramms in der Lage, eine gerade Parität Über einer 8-BIt-Gruppe zu erzeugen, und das einzelne Paritätsblt in eine vorbestimmte Bitstelle der Wortstelle, die die 8 Bit enthält, zu Überführen. Dieses beinhaltet insgesamt 9 Schiebe-, Maskier- und OD ER-Operationen, die normalerweise durch zumindest acht Instruktionen in bekannten Datenverarbeitungsanlagen auszuführen sein wUrden. Die Reduzierung der Instruktionsanzahl und die hierdurch bedingte Reduzierung des Schaltungsaufwand wird durch die Verwendung der Tandemoperationsschaltung 38 ermöglicht, die Mehrfachsignalenodifizierungen während jeder hierdurch hindurch erfolgenden Informationsübertragung ausführt.

BAD ORJQlNAL

90985 1/U2 5

Claims (7)

1 A 9 9 2 9 O Kettley-Mocurdy-Muir Ill-Stagg 2-3-3-4 Π· Patentansprüche

1. Datenverarbeitungsmaschine, bei der Informationsslgnale zwischen ersten und zweiten elektrischen Schaltungen mit Hilfe einer SignaI-Operationsschaltung gekoppelt sind, in der die Informationssignale modifizierbar sind, dadurch gekennzeichnet,

daß die Signaloperationsschaltung (38) hintereinanderIlegende Mehrfachsignalmodifizierschaltungen (39, 40, 41) aufweist, von denen (ede dafür ausgelegt Ist, einen unterschiedlichen Modifizlertypus auszufuhren, und λ

zwar entsprechend mehreren auswählbaren Operatlonswetsen fur ihren Modifiziertypus, sowie Operationssteuerschaltungen (30, 42) aufweist, die dafür ausgelegt sind, Steuersignale, die die Operationsweise für {ede Modifizierschaltung auswählen, an dieselben zu tiefem, so daß zumindest zwei unterschiedliche Slgnalmodifizlertypen auf Signale angewandt werden können, die durch die Signaloperationsschaltung hindurch Übertragen werden, und daß die Modifizierschaltungen in Ihren [eweils ausgewählten Operationswelsen einen kontinuierlichen Signalstromweg durch die Operationssehaltung hindurch erzeugen.

2. Datenverarbeitungsmaschine nach Anspruch 1 mit einem Speicher, g in dem Daten und Instruktionen gespeichert sind, dadurch gekennzeichnet, daß in der Maschine femer ein Instruktionsdekodierer (32) voigesehen ist, der zum Zuführen von Steuersignalen Ober die Operationssteuerschaltungen (3ό, 42) zu den Modifizlenchaltngen (39, 40, 41), und zwar ansprechend auf den Empfang einer Instruktion vom Speicher (17), ausgelegt ist, wodurch mehrere ausgewählte Operationen in Abhängigkeit einer einzelnen Instruktion und bei einer einzigen übertragung eines Informationssignals durch Signaloperatlonsschaitung (38) hindurch ausgeführt werden.

909851/1425

si

3. Datenverarbeitungsmaschine nach Anspruch 1 oder 2, bei der die Informationssignale Mehrfachbit-Informatlonswärter sind, die Über erste und zweite Sarnmelleitungsstromkreise (26, 27) in bitparalleler Weis« Übertragen werden, dadurch gekennzeichnet,

daß die Signalmodifizierschaltungen eine Schiebe- oder Drehschaltung (39) aufweist, die zum Ausfuhren einer Verschiebung oder Drehung der die Mehrfachbit-Wörter darstellenden Signale in wählbaren Grüßen in unterschiedlichen Richtungen ausgelegt ist, ferner eine Maskierschaltung (4P) aufweist, dl« zum Maskieren auswählbarer Anzahlen der in den Signalen vorhandenen Bit ausgelegt sind, um Signalinformation In vorbestimmten Bitstellen zu eliminieren, sowie eine logische Schaltung (41), die zum Durchfuhren einer aus einer Mehrzahl logischer Operationen auswählbaren Operation ausgelegt ist,

4. Datenverarbeitungsmaschine nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet,

daß ein durch die Signaloperationsschaltung (38) Übertragenes Informationssignal als ein erstes Kombinlerargument für eine der Modifiziertypen dient, daß ein· Argumentsteuerschaltung (43, 47, 46) ein zweites Kombinlerargument zur Operationsschaltung liefert, daß die Argumentsteuerschaltung dafür ausgelegt Ist, wählbar ein Argumentsignal zu komplementleren, ein Argumentsignal um eine Bitstelle zu drehen oder das Argumentsignal festzubinden, um ein zweites Argument zu erzeugen, das das Komplement einer vorbestimmten Zahl Ist, und daß die Operation der Argumentsteuerschaltung unter der Steuerung von Steuersignalen steht, die von de"n Qperationssteuerschaltungen (36, 42) geliefert werden.

5. Datenverarbeitungsmaschine nach Anspruch t mit einem Speicher, der in vorbestimmten adressierbaren Stellen Verarbeitungswörter speichert, einem Speicherzugriffsregister, der einen Eingang und einen Ausgang für die Verarbeitungswörter bildet, und einer Mehrzahl Sammlerregister, dadurch gekennzeichnet,

daß die ersten Übertragungsstromkreise (27,38,26,34) die die ersten und

iO98S1/U2ß

■H99290

zweiten Schalfungen und dl· Signaloperationsschaltung enthalten, die Eingangsverarbeitungswörter vom Speicherzugriffsregister (28) an auswählbar· der Sammlerregister (21-25) ankoppelt/ daß zwei*. Ubertrqgungsstromkretse (27,38,26,37), In denen die ersten und zweiten Schaltungen und die Signaloperationtschaltung enthalten sind, die Ausgangsverarbeitungswörter von auswählbaren der Sammlerregister an das Speicherzugriffsregister ankoppelt, und daß ein Dekodierer (32) die Auswahl der Sammlerregister für die Eingangs- und Ausgangsverarbeit ungswurter steuert.

6. Datenverarbeitungsmaschine nach Anspruch 5, bei der die Verarbeitungswörter ein Instruktionsprogramm zum Steuern der Operation der Maschine

enthalten, wobei das Programm ein Teilablaufprogramm aufweist, nach %

dessen Durchführung die Programmsteuerung auf eine Instruktion In einer vorbestimmten Adresse des Speichers zurückkehrt, dadurch gekennzeichnet, daß eines der Sammlerregister (25) ein Programmadressenreglster zum Zufuhren von Adressen ist, um dos Auslesen vorbestimmter der Instruktionen aus dem Speicher einzuleiten, daß die Inhalte des Adressenregisters In der f'gnaloperationsschaltung (38) weitergestuft werden, und zwar folgend der Anwendung einer hierin gespeicherten Adresse, und daß Übergangssteuerschaltungen (45, 54, 55, 30, 32), die den Dekodierer aufweisen, den welteigestuften Ausgang der Signaloperationsschaltung dazu veranlassen, daß derselbe an ein zusätzliches (21) der Sammlerregister zu Beginn des

Teilablaufs angekoppelt wird, und den Speicher dazu veranlassen, vom ä

zusätzlichen Sammlerregister adressiert ζυ werden und den Inhalt des zusätzlichen Sammlerregisters an das Adressenregister in Abhängigkeit der letzten Operation des Teilablaufs anzukoppeln.

7. Datenverarbeitungsmaschine nach Anspruch 6, bei der das Tel lablaufprogramm ein weiteres Teilablaufprogramm enthält, dadurch gekennzeichnet,

daß die Übergangssteuerschaltungen den weitergestuften Ausgang der Signaloperationuchaltung dazu veranlassen, an unterschiedliche zusätzliche

909851/1425 BAD ORiQiNAL

H99290 (O

der Sammlerregister (21-24) zu Beginn jedes Tetlablaufs angekoppelt zu werden, und den Speicher dazu veranlassen, vom entsprechenden nmr zusätzlichen Sammlerregister adressiert zu werden und den Inhalt eines solchen Registers in Abhängigkeit der letifen Operation jedes Tel loblauf s an das Adressenregister anzukoppeln.

0 9 8 5 1/1/25