DE1462500A1 - Verfahren und Schaltungsanordnung zur Steuerung von Frequenz und Phase zweier Signale - Google Patents

Description

Französische Priorität vom 8. Dezember 1965 aus der französischen Patentanmeldung i!r. 41 357 (Seine)

L,ie Irfiridung betrifft ein Verfahren zur Steuerung der Frequenz und Phase eines von einem Generator abgegebenen ersten Gignals gegenüber der Frequenz und Phase eines zv/eiten Signals und eine Schaltungsanordnung zur Durchführung dieses

Verfahrens.

Im allgemeinen wird bei derartigen Schaltungen ein Fehiersi;-nal erzeugt, das eine Abweichung zwischen den Phasenzuständen der Signale anzeigt und die Frequenz des ersten Signales in Abhängigkeit von der Größe des Fehlereignais ändert, um die Abweichung zu verringern.

-2 -

Unterfaden

bad

r. ι

H62500

Bei den bekannten Phasenspcrrschaltungen v:ird ein periodisches Signal erzeugt, das genau in Freouenz und Phase mit einew zweiten getrennt erzeugten periodischen Signal synchronisiert ist. Diese Schaltungen werden beispielsweise bei Satellitenverbindungen verwendet. Eine Satellitenverfolgungs-Bcderistation kann impulsgesteuerte Abfragesignale mit einer vorgeschriebenen Geschwindigkeit oder Frequenz senden. Ein verfolgter Satellit kann mit einer Antworteinrichtunp versehen sein,.die durch den Empfang der Abfragesirmale ausgelöst v/ird, um Signale von genau der gleichen Frequenz zu senden, die moduliert werden können, um Entfernungsmeßinforrationen od.dgl. zu senden. Weiterhin können diese Phasensperrschaltungen bei Frequenzumsetzer η verwendet werden, die eine große Anzahl verschiedener Ausgangsfrequenzen (z.B. mehrere hundert oder tausend) erzeugen.

Dabei werden alle Frequenzen von einer gemeinsamen Grundfrequenz abgeleitet, die durch einen kristallgesteuerten Oszillator hoher Stabilität und Präzision erzeugt wird.

Bei einer Schaltung dieser Art wird das erste oder Aun-anrssignal im Winkel (d.h. Frequenz und/oder Phase) mit der zweiten oder Eingangssignal verglichen. Das Ergebnis den Vergleiches ist ein Fehlersignal, das dazu dient, den V.'inkel des ersten Signales zu verändern. Üblicherweise werden die beiden Signale in der Phase verglichen, das sich ergebende Phasenfehlersignal wird integriert und das integrierte Fehlersignal wird dem frequenzändernden Eingang eines spannungsgesteuerten Oszillators zugeleitet, der die Frequenz des ersten, Ausgangs-Signales bestimmt.

Während dieses Arbeitsprinzip in der Theoriß einfach ist, ergeben sich ernsthafte Schwierigkeiten, wenn eine solche

009818/1314

BAD ORIGINAL

H62500

Schaltung hergestellt werden soll,, die dinen maximalen Wirkungsgrad und optimale Leistungseigenschaften hat.

Solange die Frequenz des ersten Signales beträchtlich von der des zweiten Signales abweicht, wie das während des anfänglichen Arbeitens im sogenannten Aufnahmestadium der FaJLl ist, muß die Frequenz des ersten Signales in Obereinstimmung mit der des zweiten Signales geändert werden. Wenn dies geschehen ist, muß in der darauffolgenden Phasenverfolgung die Phase des ersten Signales in genauer und konstanter Übereinstimmung mit der Phase des zweiten Signales gehalten werden. Im Aufnahmestadium müssen zunächst zwei Signale aufgenommen werden können, die anfänglich in ihrer Frequenz stark voneinander abweichen. Diese müssen dennoch so schnell wie möglich zuverlässig in Synchronisation rebracht werden. Bei der Phaseneinstellung ist andererseits das Itaupterfordernis die Empfindlichkeit der Steuerung, wodurch ein Aufrechterhalten des richtigen Phasenzustandes mit hoher Genauigkeit oder Stabilität selbst bei Vorhandensein starken Rauschens, das die Phase stört, und anderen Merkmalen des Einnannssiqnals sichergestellt wird.

Ls sind¹bereits Schaltungen bekannt, Lei denen zur Überwindung dieser Schwierigkeiten zwei getrennte RückJcrrlunesschleifen vorgesehen wurden, von denen eine für die Frequenzaufnahir.e und die andere für die Phasennachführunr dient. Diese Schaltungen sind äußerst kompliziert und haben außerdem nicht dazu geführt, anfängliche Freruenzalweichungen berücksichtigen zu können, die so groß sind, v:ie das wünschenswert v;äre.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Schaltungsanordnung zur Durchführung des Verfahrens der eingangs gerannten Art zu schaffen, das bei optimalen Lei-

009818/1314

BAD ORIGINAL

H82500

stungsverhältnissen, unter· Berücksichtigung hoher anfänglicher Abweichungswerte eine äußerst schnelle, genaue und feste Einstellung der Frequenz und Phase ermöglichf. Diese Aufgabe ist bei dem hier vorgeschlagenen Verfahren vor allem dadurch gelöst, daß erfindungsgemäß bei jeder Periode des ersten Signals ein charakteristischer Zeitpunkt dieses Signals mit einem charakteristischen Zeitpunkt des zweiten Signals in einer Steuerschleife verglichen wird, die ein dem zeitlichen Abstand zwischen beiden charakteristischen Zeitpunkten proportionales Fehlersignal erzeugt, das die Frequenz und Phase des ersten Signals derart steuert, daß es eine Phasenlage erhält, bei der die charakteristischen Zeitpunkte beider Signale für voneinander durch eine bestimmte Anzahl der Perioden des ersten Signals getrennte Perioden des zweiten Signals zusammenfallen, und daß diese Phasensteuerung des ersten Signals unterdrückt wird, wenn die Frequenzen beider Signale wenig unterschiedlich sind, und so die Phasen- und Frequenzsteuerung des ersten Signals durch das Fehlersignal zusammen durchgeführt wird.

Die Schaltungsanordnung zur Durchführung des Verfahrens besteht darin, daß eine das erste und zweite Signal vergleichende erste Vergleicherschaltung an einen ersten Integrator angeschlossen ist, der an eine Eingangsklemme des Generators das sich aus dem Abstand zwischen den charakteristischen Zeitpunkten der beiden Signale ergebende Fehlersignal legt, und so eine die Phase des ersten Signals in jedem Vergleichsaugenblick und fortlaufend dessen Frequenz steuernde Steuerschleife gebildet ist, daß weiterhin eine Steuerschaltung vor gesehen ist, an der das zweite Signal anliegt und die für die erste Periode des zweiten Signals und für dessen durch eine bestimmte Anzahl der Perioden des ersten Signals voneinander getrennt· Perioden ein Steuersignal an den zweiten Eingang

HW 50.0

des Generators liefert, und daß schließlich eine zweite die beiden Signale vergleichende Vergleicherechaltung vorgesehen ist, an die ein zweiter Integrator angeschlossen ist, der bei annäherndem Zusammenfallen der beiden Signale ein Sperrsignal an eine Torschaltung liefert, die zwischen die Steuerschaltung und den zweiten Eingang des Generators eingeschleift ist.

Eine vorteilhafte Ausführungsform der erfindungsgemäßen Schaltungsanordnung besteht darin, daß der Generator aus einem frequenzveränderlichen Oszillator und einem diesem nachgeschalteten Zähler besteht, daß weiterhin die erste Vergleicherschaltung aus Koinzidenztoren gebildet ist, die Impulse abgeben, die im Vorzeichen der Richtung der Abweichung der charakteristischen Zeitpunkte entsprechen, daß ferner der das zeitliche Integral der Impulse bildende erste Integrator an den Frequenzsteuereingang des Otäillators angeschlossen ist, daß weiterhin die Steuerschaltung einen auf zwei Zustande umschaltbaren Schalter aufweist, der auf seinen einen Zustand durch das zweite Signal und auf seinen anderen Zustand nach Auftreten einer bestimmten Anzahl Perioden des zweiten Signals umzuschalten ist und bei einer Umschaltung an den einen Rackset z eingang des Zählers bildenden «weiten Eingang des 6ene- · rators ein dessen Phaseneinstellung rücksetzendes ROcksetzsignal liefert, daß ferner die zweite ¥eygleicherschaltung ein die Ableitungen beider Signal* empfangendes Koinzidenxtor ist, dessen Ausgangssignal an de« die Fhasenabweichung de* Signale feststellenden zweiten Integrator liegt, der da» Sperrsignal dann abgibt, wenn die Pha«e»Abveichung einen bestimmten Viert unterschritten hat; und daß schließlich die Torschaltung «in Koinzidenztoj« ist, das aas Rücktet*- signal an den Rucksetzeingang de« Zählere weiterleitet, wenn der zweite Integrator ein Ausfai>gss£gi>ftl abgibt» 4a* anzeigt, daß die Ptli## ^W Wert ist.

H62500

t. ■ v-v- - .

Eine weitere vorteilhafte Ausführungsform der erfindungsgemäßen Schaltungsanordnung besteht darin, daß die von den Koinzidenztoren der Vergleicherschaltungen abgegebenen Impulse in ihrer Amplitude oder Dauer der Größe der Zeitabweichung der charakteristischen Zeitpunkte der beiden Signale entsprechen, wenn diese Zeitabweichung einen vorbestimmten Betrag nicht überschreitet.

Eine weitere vorteilhafte Ausführun^sform der erfindungsgemäßen Schaltungsanordnung besteht darin, daß mindestens eins der beiden zu steuernden Signale ein Rechtecksignal ist und daß eine Schaltung, wie der Zähler, vorgesehen ist, die an zwei komplementären Ausgängen eine andere von dem Pechtecksignal abgeleitete F.echteckwellenform liefert.

Eine weitere vorteilhafte Ausführungsform der erfindungsgemäßen Schaltungsanordnung besteht darin, daß die Koinzidenztore der ersten Vergleicherschaltung.jeweils an einem Eingang ein Rechtecksignal und an ihrem anderen Eingang das andere Signal empfangen und ihre Ausgangssignale gleichzeitig an den ersten Integrator liefern.

Eine weitere vorteilhafte Ausführungsform der erfindungsgemäßen Schaltungsanordnung besteht darin, daß der erste Integrator eine RC-Schaltung umfaßt und daß die von den Koinzidenztoren abgegebenen Impulse die Kapazität der RC-Schaltung entsprechend ihrem Vorzeichen positiv oder negativ laden.

Eine weitere vorteilhafte Ausführungsfora der erfindungs- '■. gemäßen Schaltungsanordnung besteht darin, daß der' Schalter ', eine monostabil« Kippstufe ist, die durch Anliegen des zweirf ten Signals auf ihren instabilen Zustand schaltbar ist und ^ vorbestiwiten Zeitspanne auf ihren stabilen Zo- +

•Uli·/1914

Eine weitere vorteilhafte Ausführungeform der erfindungegemäßen Schaltungsanordnung besteht darin, daß der Schalter eine bistabile Kippstufe ist, die durch Anlegen des zweiten Signals auf einen ihrer stabilen Zustande schaltbar ist, und daß ein in der zählkapazität veränderlicher digitaler Zähler nach dem Zählen einer bestimmten Anzahl an Perioden des zweiten Signals die bistabile Kippstufe auf ihren anderen» stabilen Zustand zurückschaltet.

Eine weitere vorteilhafte Ausführungsform der erfindungsgemäßen Schaltungsanordnung besteht darin, daß eine Schaltung vorgesehen ist, die ein Fehlersignal relativ großer Amplitude abgibt, wenn die Frequenz- .und Phasenabweichung zwischen den Signalen größer als ein gegebener Wert ist,, und ein Signal relativ kleiner Amplitude abgibt, wenn die Abweichung kleiner als der gegebene Wert ist, der etwas größer als der Wert sein kann, bei dem das Rücksetzen des ' Zählers vermieden wird.

Eine weitere vorteilhafte Ausfuhrungsform der erfindungsgemäßen Schaltungsanordnung besteht darin, daß der die Impulse von den Koinzidenztoren empfangende Integrator ein Paar parallelgeschalteter Kapazitätsschaltungen aufweist, von denen eine eine relativ kleine Kapazität und die andere eine relativ große Kagaaität «It eine» in Serie geschalteten Widerstand besitzt, und,daß die Impulse die Kapazitäten positiv oder negativ aufladen entepreohend dem Vorzeichen der an den gemeinsamen Sohaltungekaoten der großen Kapazlt&t und des Widerstandes «ur Erzeugung 4es größeren Fehlereignale zu lie·- fernden Impuls«, wenn die Abweichung gröÄer als der gegebene Wert let, und an die kleine Kapazität zur Erzeugung dee kleineren Fehlersignale au liefernden Iopulee, wenn die Abweichung kleiner «le der gefebene Wert iet.

BAD ORIQiNAL

Eine weitere vorteilhafte Ausführungsform der erfindungsgemÄßen Schaltungsanordnung besteht darin, daß ein die Frequenz- und Phasenabweichung zwischen dem ersten und zweiten Signal feststellender weiterer Integrator vorgesehen ist, dessen Ausgangssignal das Fehlersignal von dessen größeren auf den kleineren Wert umschaltet, wenn die Abweichung unterhalb des gegebenen Wertes verringert ist.

Eine weitere vorteilhafte Ausführungsform der erfindungsge- ' mäßen Schaltungsanordnung besteht darin, daß zwei Triggerschaltungen mit unterschiedlichen Schwellen an den Ausgang des zweiten Integrators- geschaltet sind und das das Fehlersignal umschaltende und die Rücksetzung schaltende Schaltsignal erzeugen.

Die Erfindung basiert hauptsächlich auf der Erkenntnis, daß einer der Hauptfaktoren, die bisher die maximale annehmbare Phasenabweichung in bekannten Synchronisierschaltungen begrenzt haben, auf die Wirkung der Schwebung zurückzuführen war, die eich aus den beiden unterschiedlichen Signalfrequenzen ergibt. Wie allgemein bekannt, kann das gleichzeitige Vorhandensein zweier Frequenzen innerhalb eines Systems eine dritte, verhältnismäßig niedere Frequenz entstehen lassen, die gleich der Differenz der beiden Frequenzen ist. In der erfindungsgemäßen Schaltungsanordnung kehrt sich das Vorzeichen der Phasenabweichung der beiden Signale periodisch mit einer Geschwindigkeit um, die der Schwebungsfrequenz der beiden Signale entspricht.

Weitere Merkmale und Vorteile der Erfindung ergeben eich aus der nachstehenden Beschreibung mehrerer in der Zeichnung ßchematiech veranschaulichter Ausführungsbeispiele.

ϊϊϋΤΙΤΤϊΤί

1462300

Fig. 1 zeigt eine graphische Darstellung der periodischen Vorzeichenumkehrung der Phasenabweichung in einer erfindungsgemäßen Schaltungsanordnung.

Fig. 2 zeigt ein Blockdiagramm einer Ausführungsform der erfindungsgemäßen Schaltungsanordnung.

Fig. 3A, 3B und 3C zeigen jeweils Signalformen in einer Schaltungsanordnung nach der Erfindung bzw. im Fall einer nichtlinearen Steuerung und zwei verschiedenen Formen proportionaler Steuerung.

einer

Fig. 4 zeigt eine graphische Darstellung,mit Schwebungsfrequenz erfolgenden Fehlersignalumkehrung in einem üblichen Synchronisationssystem.

Fig. 5 zeigt eine gleichartige graphische Darstellung des Fehlersignals» bei dem die Umkehrung durch die erfindungsgemäße Phaseneinstellung verhindert ist.

Fig. 6 zeigt ein Blockdiagramm einer anderen Ausführungeform der erfindungsgemäßen Schaltungsanordnung.

Fig. 7 zeigt einen doppelt wirkenden Vergleicher und Integrator ι der bei der Schaltungeanordnung nach Fig. 6 verwendbar ist. . -

Bei der in Fig. 2 gezeigten Söjhaltungetnordnung liegen an einer Eingangeklemme 11 perio^jLiehe ,Signale, die ihr von jeder beliebigen geeigneten Quelle;, Quelle'der Eingangseifhaie von dem die Signale üb«? e; erhalten u Dili

mmm

H62500

von anderer Gestalt sein, wobei hier angenommen wird, daß sie rechteckig sind. Die Frequenz des Eingangssign«Is wird als F₀ bezeichnet.

Das System umfaßt weiterhin eine Schaltung zur Erzeugung des Ausgangssignals mit einem spannungsgesteuerten Oszillator 1, dem ein ,Frequenzteilungszähler 2 nachgeschaltet ist. Der Oszillator 1 kann von jeder beliebigen geeigneten und üblichen Art sein, die eine Sinuswelle oder andere Wellenform erzeugt, deren Frequenz in einem bestimmten Bereich um einen Nominalwert f im Ansprechen auf eine Abstimmspannung abgestimmt werden kann, die dem Frequenzsteuereingang 20 des Oszillators zugeführt wird. Der Oszillatorausgang wird an den Eingang des üblichen Binärzählers 2 gelegt, der zwei komplementäre Ausgänge 16 und 17 hat. Wenn der Zähler 2 Eingangsimpulse mit der Ausgangsfrequenz f des Oszillators 1 empfängt, liefert sein Ausgang 16 rechteckige Impulse mit einer Wiederholungefrequenz F₁, die gleich der Oszillatorfrequenz f, geteilt durch die Zählkapazität des Zählers 2 ist. Der Ausgang 17 liefert gleichzeitig Rechteckimpulse mit der gleichen Wiederholungsfrequenz wie die der vom Ausgang 16 gelieferten Impulse, aber mit umgekehrter Phase oder Polarität wie durch die beiden oberen Diagramme (mit 16 und 17 bezeichnet) der Fig. 3A oder Fig. 3B gezeigt. Die Ausgangswellenformen, die an den Klemmen 16 und 17 erscheinen, werden als die Frequenzen + F- und - F₁ bezeichnet. Das ♦ Fj-Signal in diesem Beispiel stellt das "erste" oder Ausgangesignal des Systems dar.

Eingangssignal dft£ Frequenz F₂ wird durch ein Übliches Differenz.efglied iv»4 Gleichrichter) $ geleitet, um an der Klemme 1$ SpitieniapuJLse einer Polarität, a.B. negativer zu

end 3B gezeigt.

^4^ty^£P**\** Fig. M ι

*M

-li

ft!

INSPECTED

Die Spitzenimpulse, die seitlich »it de*n Vorderflanken der ' rechtwinkligen Eingangsimpul·· zusammenfallen, werden Eingängen eines Paares Von UND-Toren H und 5 augeleitet, die zusammen mit dem nachstehend erwähnten Integrierglied 6 einen Phaeenvergleicher bilden. Die UND-Tore ι» und 5 haben weitere Eingänge, die so verbunden sind, daß sie die rF.- und +F₁-Signale von den Klemmen 17 und 16 empfangen.

Mit dem Diagramm in Fig. 3A ist ersichtlich, daß mit den angegebenen Polaritäten eine negative Spannungsspitze an der Endklemme 15 duroh das UND-Tor U zur Endklemme 18 nur. dann geleitet wird, wenn diese negative Spannungsspitze während eines negativen Zeitraumes der - Fj-Wellen auftritt; d.h. wenn das Fj-Signal gegenüber dem Fj-Signal voraus läuft. Sie wird durch das UND-Tor 5 zur Endklemme 19 nur geleitet, wenn die negative Spannungsspitze während eines nega-' tiven Zeitraumes der ♦ F₁ Wellenform auftritt, d.h. wenn das F₁-Signal in der Phase gegenüber dem F₂-Signal nachläuft. In Fig. 3A ist die zweite F₂-Spitze auf Linie 15 gegenüber dem F^Signal vorauelaufend gezeigt* Die dritte F₂-Spitze ist gegenübe« den ^Signal nachlaufend, während die erste F₃-SpitJse im wesentlichen synchron zur Yorderflanke des F₁-Signalete liegt. '?

Die impulse an d«A,Kleamen 16 und 13 werden dem Eingang des Integrators ^. t#«il«a «ugefOhrt. Dabei werden die Impulse an eine^ EndJcleraiae fc»B* It «ueret umgekehrt, indem sie durch eine hier ni^V*gWelgte U&*h*8ObAltung geleitet werden. Der tftt*gretaK«> kann j*on Jediap beliebigen geeigneten Fora efein_f; Wovon .fine b^viraugte epÄter im einzelnen noah besehri«|b«n wird. Zur tereinfaöhung genügt es, den Integrator alö Kapazität «nsuse^en, die in einer Ladeeohaltung vorhanden tot 1 U* eine Ud^ee^^g #iner Pol«rit»t, in

- 12 -

BAD ORIGINAL

H6250Q

Falle negativ, zu empfangen, wenn ein Impuls von der Klemme 18 angelegt wird. Bei Anlegen eines ausgeblendeten umgekehrten Impulses von der Klemme 19 empfängt der Integrator eine Ladungserhöhung umgekehrter, in diesem Falle positiver Polarität.

Das Ausgangssignal des Integrators 6 ist eine Gleichspannung, die zu jedem beliebigen Zeitpunkt dem.Pegel der Gesamtladung der Integrationskapazität entspricht. Diese Gesamtladung stellt ihrerseits das Zeitintegral aller angelegten Ladungserhöhungen dar. Solange die F₁-AuSgangs- und F₂-Eingangssignale synchron sind, behält die Integratorausgangsspannung einen konstanten Pegel bei, da dann die positiven und negativen LadungsZuführungen einander aufheben. Sollte das Signal in der einen oder anderen Richtung nicht mehr synchron sein, wobei das F₁-Signal gegenüber dem F₂Signal voraus- oder nachläuft, nimmt die integrierte Ausgangsspannung vom Integrator 6 einen postiven oder negativen Wert an. Die Ausgangsspannung des Integrators 6 liegt an dem Frequenzsteuereingang 20 des Oszillators 1 an. Demgemäß behält die Oszillatorfrequenz f einen konstanten Wert, wenn die Eingangs- und Ausgangssignale synchron sind. Im Falle einer Phasenverschiebung zwischen den beiden Signalen erzeugt die Veränderung der Integratorausgangsspannung, eine entsprechende Änderung der Oszillatorfrequenz, wobei die Richtung der Änderung von der Richtung der Phasenverschiebung abhängt.

Die im vorhergehenden beschriebene Phasensperrschaltung ist in der Lage, einen Phasensynchronismus zwischen den Eingangsund AusgangsSignalen einwandfrei aufrecht zu erhalten und einen Frequenzsynchronismus zu erreichen unter der Voraussetzung, daß der Unterschied in der Frequenz zwischen den beiden Signalen nicht zu groß ist. Sollte jedoch der Frequenzunterechied über eine gewisse Größe hinausgehen, die z.B.

- 13 -

— ao90it/ifu

ca. 2 % der Eingangssignalfrequenz betragen kann, ergibt sich eine ernsthafte Schwierigkeit. Diese ist im wesentlichen auf die periodische Zeichenumkehrung (siehe Fig. 1) der Phasenverschiebung zwischen Eingangs- und Ausgangesignal eurückzu-führen.

In Fig. 1 stellt die lineare Sägezahnkurve die Veränderungen des Phasenwinkels zwischen den Eingangs- und AusgangsSignalen über der Zeit dar. Der Phasenwinkel ändert sich zyklisch mit einer Periode, die gleich der Schwebungsperiode T_n der

■ XJ

beiden Frequenzen F₁ und F₂ ist.. Da sich der Phasenwinkel periodisch im Vorzeichen ändert, wirkt das Fehlersignal in den Zeiträumen, in denen der Phasenwinkel ein Vorzeichen, z.B. negatives, aufweist, derart, daß es die Phasenverschiebung zwischen den Ausgangs- und EingangsSignalen erhöht, anstatt sie zu verringern. Wenn das System nicht in der Lage ist, eine Synchronisation innerhalb eines halben Zyklus der Schwebung zu erreichen, bei dem der, Phasenwinkel richtiges Vorzeichen aufweist, wie in dem nicht schraffierten Bereich nach Fig. 1, kehrt sich die Phasenfehlerspannung um, bevor die Synchronisation erreicht worden ist. Derartige Umkehrungen wiederholen sich dann unendlich oft. D.h. das System sucht um einen fehlerhaften Frequenzwert des Ausgangssignales herum.

Dies ist Klarer aus Fig. U zu verstehen. Die oberste Linie stellt das Rechteck-Ausgangssignäl der Frequenz F₁ .dar,· das an der Endkiemme 16 des FrekwU3*teiXera 2 erscheint. Die zweite Linie der Tabelle ste&t die" Eingängesignalspitzen bei der Frequenz "F₂ 4*jfy'^SfrMlfy± der Endklemme ifc auftreten. Die Auegangsf requeue] F- Wird als etwas genommen als die Eingangsfreq.tu' ' " ^A" durch die Zeitverschiebuntf jri

. - in -

nächsten Vorderflanke eines F₁-Impulses dargestellt wird, ändert periodisch sein Vorzeichen. So sind positive Phasenverschiebungen in einer Richtung und negative Phasenverschiebungen in der anderen Richtung schraffiert gezeigt. Die Periode der Umkehrung im Vorzeichen des Phasenwinkels ist gleich der Schwebungsperiode und umgekehrt proportional dem Zeitunterschied zwischen den Zyklusperioden der Eingangsund Ausgangssignale. Wenn T₁ die Periode des Ausgangssignals (T₁ = 1/F₁) und T₂ die Periode des Eingangssignales (T₂ = 1/F₂) ist, dann ergibt sich die Schwebungsperiode T_R durch das bekannte Verhältnis:

^TB =

Δ τ

(1)

worin Δ T = T₂ - T₁ ist. Daher sind die Schwebungsperiode und die Periode der Vorzeichenumkehr der Phasenverschiebung länger, wenn die Ausgangs- und Eingangssignalfrequenzen näher aneinander liegen. In der dritten Linie der Fig. 4 ist der größte Teil eines vollen Zyklus T_ß der Schwebung als Sinuskurve ift gestrichelt dargestellt. Die Fehlerspannungen, die dem Integrator 6 zugeführt werden, sind als Impulse mit konstanter Amplitude gezeigt, die in Obereinstimmung mit dem Eingangsimpuls auftreten, wobei das Vorzeichen der Fehlerspannungsimpulse abwechselnd positiv und negativ in aufeinanderfolgenden Halbperioden der Schwebung ist.

Die Wirkung eines Synchronisationesystems beim Verändern , der Frequenz des Aue gange signale β, bis sie gleich d*er Frequenz des Eingangssignal* iet, erfordert eine Zeitspanne, die grob proportional dem anfänglichen Frequenzunterschied i> Ihebejondere bewipfct $ed* M4«*™g d«r Aufgangs spannung

6 i *n*$e*chende Änderung der frequenz

-15 _r

OWGINAL JMSPECTED

des Οβζ ilia tors 1 und der Phasenlage dele F₁-Ausgangssignals;' Ce bedarf daher einer wesentlichen Anzahl solcher Fehlerspannungen und daher einer entsprechenden Anzahl von F₂-Eingangeimpulsen, um die Auegangsfrequenz um einen Wert zu ändern, der genügt, um die gewünschte Synchronisation zu erreichen. ' ,

Wenn die Zeitspanne, die das System benötigt, um die Synchronisation zu erreichen, länger sein sollte als die Hälfte der Schwingungsperiode, d.h. länger ale 1/2 T_ß = T₁ ²/2 A¹T, so daß sich das Vorzeichen der Fehlerspannung ändert, bevor die Synchronisation erreicht ist, kehrt eich die Richtung der Änderung der Oszillatorausgangefrequenz ebenfalle um. Derart igV Umkehrungen finden bei jeder Halbperiode der Schwebung statt und ergeben den erwähnten Sucheffekt, wobei das System unfähig ist, jemals die Synchronisation zu erreichen.

Zur.Vermeidung dieses Sucheffektes ist es notwendig, den absoluten Wert jeder Fehlerspannung zu erhöhen, um die zur Synchronisation erforderliche Zeitspanne derart zu verringern, daß sie kleiner als eine Halbperiode der Schwebung ist. Dies ist jedoch nicht allgemein durchführbar, weil eine Erhöhung der FeHlergTÖße die Genauigkeit und Stabilität des Systeme, insbesondere bei Rauschen, verringert. Daher ist das bisher beschriebene ^Syste» Währen4 des anfänglichen Aufnahmestadiume fehlerhaft, wenn %S erforderlich sein kann, große Anfangsabweichungen zwischen den Signalfrequenzen zu korrigieren.

Es sei noch darauf hingewiesen, daß die Vergleicher-UND-Tore und der Integrator als nichtlinear, digital arbeitend angeitöattten wurden. Die Ausgangespannungen des Integrators 6 sind dann konstant, dem zu korrigierenden Phasenwinkel £röportional. Bei einer Ausführungaform der erfindungsgemäßen

00M1IA11U

OWGlWAL INSPECTED

Schaltungsanordnung kann der Vergleicher proportionale Fehlerspannungssignale zumindest innerhalb eines Bereiches von Phasenwinkeln erzeugen, der nicht über eine gewisse Grenze im Absolutwert hinausgeht. Die Eingangsimpulse können der Klemme 15 als Rechteckimpulse geeichter Breite mit der Frequenz F₂ (wie bezüglich Fig. 6 beschrieben) anstatt als differenzierte Spitzen zugeführt werden. In Fig. 3B sind die Eingangsimpulse auf Linie 15 negative Viereckimpulse mit geeichter Breite. Der erste der drei gezeigten Eingangsimpulse fällt mit seiner Mitte m mit entsprechenden Vorder- und Rückflanken der + F ..-Impulse zusammen. In diesem Fall sind die Impulse, die an den Endklemmen 18 und 19 auftreten, mit gleicher Breite dargestellt. Die Mitte des zweiten Eingangsimpulses ist dabei gegenüber den genannten Flanken vorauslaufend. In diesem Falle ist der Impuls an der Klemme 18 breiter und an der Klemme 19 entsprechend schmäler. Die umgekehrten Bedingungen treffen für den dritten gezeigten Eingangsimpuls zu. Bei dieser Ausfuhrungsform der erfindungsgemäßen Schaltungsanordnung ist das Fehlersignal des Vergleichers im wesentlichen proportional der Phasenverschiebung, unter der Voraussetzung, daß die Phasenverschiebung nicht über die Hälfte der BreiteT des Eingangsimpulses hinausgeht. Wenn jedoch die Phasenverschiebung über +-"f /2 hinausgeht, bleibt einer der Impulse bei 18, 19 gleich Hull, während der andere einen konstanten Höchstwert unabhängig von weiteren Erhöhungen der Phasenverschiebung beibehält. D.h. die Fehlerspannungen sind dann mengenmäßig bestimmt. Die Arbeitsweise des Systems wird dann nichtlinear und vollständig gleich dem an Hand von Fig. 3A beschriebenen Betrieb.

In Fig. 3C ist eine v/eitere Art der proportionalen Steuerung, wie sie bei der Schaltungsanordnung nach der Erfindung verwendbar ist, dargestellt. Hier ist die ansteigende Flanke eines der beiden komplementären rechteckigen Ausgangssignale,

- 17 -

009811/1*14

OWGtNAL INSPECTED

beispielsweise - F₁V um t verzögert dargestellt.. Dafür kann jede geeignete Verzögerungsschaltung verwendet werden. Die so abgewandelte Wellenform ist in Fig. 3C mit -F₁ ¹ bezeichnet. Die Eingangssignale, die am Anschluß 15 auftreten, sind rechteckige Impulse mit der geeichten Breite 'U / T. Sie besitzen hier positive Polarität. Im Falle eines phasengenauen Eingangsimpulses (F₂), wie bei 1 in Fig. 3C_t ergibt keines der Tore U und 5 ein Ausgangssignal an den entsprechenden Klemmen 18 und 19. Im Falle eines Eingangsimpulses (F₂) mit vorlaufender Phase, wie bei 2 in Fig. 3C,tritt ein Impuls an der Klemme auf. Im Falle eines Eingangsimpulses mit nachlaufender, wie bei 3 in Fig. 3C, erscheint ein Impuls an der Klemme 18. Die Impulse, die an den Klemmen 18 und 19 erscheinen, entsprechen in der Breite .der Phasenverschiebung des Eingangsimpulses, solange diese nicht über +. Ύ hinausgeht.

Während bei all den beschriebenen AusfUhrungsformen komplementäre rechteckige Wellenforraen vom Ausgangssignal bei der Frequenz F₁ abgeleitet und mit den EingangsSignalen F₂ in Impulsen zeitlich verglichen werden; so betrifft doch die Erfindung auch die umgekehrten Anordnungen, bei denen komplementäre rechteckige Wellenformen von den Eingangesignalen F₂ abgeleitet und mit Impulsen verglichen werden, die von den Ausgangssignalen F₁ abgeleitet sind.

Anhand von Fig. 2 werden Schaltungsanordnungen nach der Erfindung beschrieben, bei denen der Suchvorgang vollständig ausgeschaltet wird. Wie gezeigt, werden die differenzierten Eingangsimpulse der Frequenz F₂ an der. Endklemme 15, dem Eingang einer bistabilen Kippstufe U zugeleitet, deren" eingestellter Ausgang über ein Differenzierglied 12 mit eifiem Eingang eines UND-Toree 13 verbunden iet. Der Ausgang des UND-Tores 13 itt mit de» RüakVitlseiftgang 21 des Spiere; 2 verbunden, der dasf AuegangaÄigWp. 'fe^:ffg»tfgt,'.' Die

, ίτ* '■■■,■'

OOfltf/fff«

OWQINAL

.- 18 -

Kippstufe 11 ist mit ihrem Eingang mit dem Ausgang eines binären Zählers 10 verbunden, dessen Eingang mit dem Ausgang des Differenziergliedes 3 verbunden ist. Die vorstehend beschriebene Schaltung arbeitet wie folgt:

Ein anfänglicher Eingangsimpuls, der an der Eingangsklemme 14 auftritt, wird im Differenzierglied 3 differenziert. Die sich durch seine Vorderflanke ergebende, z.B. positive Spitze schaltet die Kippstufe 11 ein. Das Einschalten der Kippstufe 11 erzeugt einen z.B. negativen Verlauf an ihrem Ausgang. Dieser Verlauf wird in dem Differenzierglied 12 differenziert, um eine negativ verlaufende Spitze zu erzeugen, die einem Eingang des UND-Tores 13 zugeleitet wird. Der andere Eingang des Tores 13 wird zu diesem Zeitpunkt unter Strom gesetzt. Das Tor 13 liefert daher einen Ausgangsimpuls, der dem Rücksetzeingang 21 des Zählers 2 zugeführt wird. Der Zähler wird dadurch auf Null zurückgestellt und beginnt wieder zu zählen, wobei er mit dem nächsten Impuls begin-nt, den er vom Oszillator 1 empfängt. Daher wird die Phase des Ausgangssignales F₁, das am Anschluß 16 auftritt, voreingestellt, wenn der anfängliche Eingangsimpuls F₂ auftritt, so daß in diesem anfänglichen Zeitpunkt das Ausgangssignal in seiner Phase mit der Phase des Eingangssignales übereinstimmt, mit der Ausnahme der kleinen konstanten Verzögerung, die durch die unvermeidliche Stromlaufverzögerung verursacht wird.

Gleichzeitig mit der Einstellung der Kippstufe 11 wird die durch die Vorderflanke des anfänglichen Eingangsimpulses erzeugte Spitze dem Zähler 10 zugeführt, um eine Zählung der / Ein8angsimpulse einzuleiten. Bei Erreichung und Überschreitung der Zählerkapazität liefert der Zähler 10 ein Ausganp.ssignal, daö die Kippstufe 11 wieder einstellt. Das Wiedereinstellen dex» Kippstufe erzeugt keinerlei Auswirkung. Die Kippstufe befindet eich jetzt wieder in einem Zustand, in dem sie von dem nächsten hereinkommenden Impuls f« eingestellt φ, ν - 19 -

ifMWf IU

ONGlNAl, INSPECTED

werden kann. Bei dieser weiteren Einstellung wird der Zahler neu eingestellt und die Ausgangssignale F„ wieder in Phase zu den EingangsSignalen gebracht. Der Zähler 10 beginnt wieder das Zählen der Eingangsimpulse·

Die Zählkapazität des Zählers 10 ist vorher so festgelegt, daß der Zählzeitraum etwas kürzer ist als die Hälfte des Wertes, der durch die Schwebungeperiode T_ß für die erfaßte Maximalabweichung zwischen den Eingangs- und Ausgangsfrequenzen F₁ und F₂ angenommen wird. Die tatsächliche Zählkapazität des Zählers*lO kann am besten verstellbar gemacht werden, wie schematisch durch einen Pfeil 26 angedeutet.

Die Betriebsweise der vorstehend beschriebenen Schaltungeanordnung wird nun anhand von Fig. 5 erläutert. Die drei Diagramme haben gleiche Bedeutungen wie die entsprechenden Diagramme in Fig. U. Wie gezeigt, ist die Vorderflanke 28 des.ersten Ausgangsimpulses F₁ im wesentlichen synchron mit einem 29 der Impulse F₂. Es kann angenommen werden, daß diese anfängliche Synchronisierungswirkung auf die Vorlaufwirkung durch die differenzierte Vorderflanke des ersten hereinkommenden Impulses der Kippstufe 11 zurückzuführen ist, wie durch einen Pfeil 33 gezeigt. Danach sind die drei Diagramme der Fig. 5 identisch mit den entsprechenden Diagrammen der Fig. 4 innerhalb einer ersten positiven Halbwelle 30 der Schwebungsfreqüeni. D.h. die Vorderflanken der Ausgangsimpulse F₁ laufen mit ständig größer werdenden Phasenwinkeln gegenüber den folfceftden Eingangsimpulsen F₂ infolge der angenommenen Frequenzabweichung vor/Demgemäß und wie in Fig. *i gezeigt, sind die Fehlerspannungen, wie 31, die von dem Vergleicher-ÜND-Toren geliefert werden, alle positiv. Eine kurze Zeit vor Beendigung der positiven Halbwelle 30 der Schwebung werden die Bedingungen geändert. Der Zähler°hat seine Zählung

- 20 -.

ORIGINAL INSPECTED

der Eingangsimpulse F₂ (im dargestellten Beispiel U Stück) beendet und einen Impuls über das Differenzierglied 12 und. das Tor 13 zum Rücksetzeingang des Zählers 2 gesendet. Der Zeitpunkt des Auftretens dieses Rucksetζimpulses ist durch einen Pfeil 35 angezeigt. Als Folge werden die Ausgangsimpulse Fj, beginnend mit dem bei 32 gezeigten Impuls wieder in Phasenübereinstimmung mit den hereinkommenden Impulsen F« zeitlich neu eingestellt. Die Phasenverschiebungen zwischen den Impulsen F₁ und F₂ gehen, anstatt die Richtung zu ändern, wie in Fig.. 4, in der gleichen Richtung wie vorher weiter. Die Fehlerspannungen ihrerseits bleiben, anstatt ihr Vorzeichen zu ändern, positiv, wie in der unteren Zeile der Fig. 5 gezeigt. Es muß darauf hingewiesen werden, daß durch diese Phaseneinstellung die Schwebung gleichgerichtet wird. In jedem Falle unterdrückt die Ausschaltung der Vorzeichenumkehrung die Suchwirkung bei großen anfänglichen Frequenzabweichungen zwischen den Eingangs- und AusgangsSignalen und gestattet die Verwendung kleiner Fehlerspannungen, die mit der hohen Präzision und Stabilität der Rückkopplungsschleife vereinbar sind*

Die Schaltungsanordnung nach Fig. 2 umfaßt weitere Mittel, durch die die vorstehend beschriebene Schaltung nur während des anfänglichen oder Aufnahmearbeitsganges arbeitet und abgeschaltet wird, nachdem eine wesentliche Synchronisation zwischen den Ausgangs- und Eingangssignalen erreicht worden ist und nachdem die darauffolgende' Phasennachführung eingeleitet ist. Zu diesem Zwecke ist das UND-Tor 13, das bereits vorher erwähnt wurde, mit seinem zweiten Eingang mit dem Ausgang eines Kurzzeitintegriergliedes 9 verbunden, dessen Eingang mit dem Ausgang eines UND-Tores 8 verbunden ist. Das UND-Tor 8 ist mit einem Eingang mit dem Ausgang des erwähnten Differenziergliedes 3 verbunden. Sein zweiter Eingang ist mit dem Ausgang eines Differenziergliedes 7

- 21 -

O0**1t/13U

verbunden, das an seinem Eingang das,Ausgangssignal von der Klemme 16 empfängt. Die Anordnung let so, daß der zweite (obere) Eingang des UND-Tores 13 unter Strom gesetzt wird, solange das Integrierglied 9 keine merkliche Ausgangsspannung erzeugtjund stromlos gemacht wird, wenn das Integrierglied eine Ausgangsspannung zuführt, die über einen vorher bestimmten Pegel hinausgeht. Für diesen Zweck wird eine übliche Wandlerschaltung und ein Schmitt-Trigger (hier nicht gezeigt) in Serie zwischen dem Integrierglied 9 und dem oberen Eingang des UND-Tores 13 eingeschaltet.

Mit dieser Anordnung liegt in dem nichtsynchronen Zustand des Systems, wenn die Ausgangs- und Eingangsfrequenzen Fy und F₂ v;esentlich voneinander abweichen, an dem UND-Tor 8 keine Koinzidenz oder bestenfalls nur eine gelegentliche isolierte Koinzidenz zwischen den Vorderflanken der Ausgangs- und Eingangssignale vor. Unter diesen Umständen erzeugt das Integrierglied 9 keine Ausgangsspannung oder eine nur sehr niedrige Ausgangsspannung, die ungenügend ist, um den oberen Eingang des UND-Tores 13 stromlos zu machen. Der obere Eingang des UND-Tores 13 bleibt ständig unter Strom. Der periodische Rücksetzimpuls wird zum Rücksetzeingang 21 des Zählers 2 geleitet, um periodisch die Ausgangsimpulse bezüglich der Eingangsimpulse wie vorstehend beschrieben wieder in Phase zu bringen. Wenn sich die Schaltungsanordnung dem synchronen Zustand nähert, in de© die Frequenzen und Phasen der Ausgangseignale nur Wenig voneinander abweichen, fallen die Vorderflanken der beiden Signalreihen näher zusammen und an dem UND-Tor 8 beginnen längere Reihen aufeinanderfolgender Koinzidenzen ^wischen diesen Vorderflanken vorzuliegen. Die sich ergebei|d*fi Au8fWigse$gnale dee Tores werden im Integrierglied 9 integriert, um eine im wesentlichen integrierte AU8gangsspinni4ng zu erzeugen. Der obere Eingang des ÜND-Tores 13 wird dAim streiloe gemacht'und der

Ö0i#1#/t$U

■ - 22 -

Phaseneinstellvorgang unterbrochen. Daher ist während der darauffolgenden Phasenverfolgung oder Nachführungsarbeit nur die obere Rückkopplungsschleife einschließlich der Vergleichereinrichtung wirksam. Der Betrieb setzt sich dann in der bereits beschriebenen Art fort.

In den meisten praktischen Fällen kann der Zähler 10 so gewählt werden, daß er eine Zählkapazität von zwei mit zufriedenstellenden Ergebnissen hat. Das sich ergebende System ist dann in der Lage, erfolgreich anfängliche Frequenzabweichungen bis zu einer Oktave zu beseitigen. Eine derartige Frequenzabweichung ist viel größer als sie bei üblichen Systemen vergleichbarer Art zulässig war.

Die folgende kurze Analyse zeigt jedoch, wie die Zählwirkung des Zählers 10 vorher bestimmt werden kann, um die gewünschte Wirkung des Phasenabgleichs in optimaler Art und Weise zu erreichen. Wenn der maximal -zulässige Wert der relativen Frequenzabweichung, die während der Aufnahmephase des Betriebes eintreten kann, mit S bezeichnet wird, dann ergibt sich:

(2)

oder mit f₂ / F₁ » Τ_χ/Τ₂ und T₂ = T₁ + A T, ergibt sich

(2^f)

Wenn N die Zählkapazität des Zählers 10 ist, dann ist die ZSh. zeit T_c d*s Zählers 10

t_c = N.T₂ a N (T₁ ♦ Δ T)

(3)

- 23 -

ooitiftmu

INSPECTED

Wie bereite früher erklärt, sollte die Zählzeit T_c etwas kleiner als eine halbe SchwingungeperioÜe zwischen den Ausgangs- und EingangsSignalen sein, d.h. T_c < 1/2 Tg Wenn die Gleichungen <2')_t (3), (»0 mit der Gleichung (1) verglichen werden, dann ergibt sich:

N < (1 - 6 )²/2<J

oder

- 1

(5) (6)

2 *

Wenn das System beispielsweise erfolgreich mit anfänglichen relativen Frequenzabweichungen von nur 5 % (d.h. 6 =0.05) arbeiten soll, dann zeigt die Gleichung (6), daß U = 8 ein geeigneter Wert für die Zählkapazität des Zählers 10 ist.

In der in Fig. 6 dargestellten erfindungsgemäßen Schaltungsanordnung ist die bistabil« Kippstufe 11 und der Zähler 10. durch eine monostabile Kippstufe ersetzt. Die Zeitkonstante der monostabilen Kippstufe, d.h. die Zeit, die erforderlich ist, damit sie wieder in ihren stabilen Zustand zurückfällt, kann in der beschriebenen Art vorherbestimmt werden, um die Zählperiode des Zählers 10 in Fig. 2 festzulegen. Diese Änderung ist besonders geeignet für Fälle, bei denen die Eingangesignale in der Form kurzer intermittierender Signal- £rup2cr. dt der Wiederholungsgeschwindigkeit F, vorliegen, die durch verhältnismäßig lange Schweigeperioden voneinander getrennt sind, wie das häufig in Satelliten-Fernmeldesystemen der Fall ist. Die Zeitkonstante der monostabilen Kippstufe kann dann so bestimmt werden, daß sichergestellt wird, daß sie vor ur.pfang des anfänglichen Impulses in jedem intermittierenden Impulszug wieder rückgestellt ist.

Es wurde so gezeigt _t- daß die Schaltungsanordnung nach Fig. 2 einschließlich der Schaltung zur Phaseneinstellung, die

009I18/13U

BAD

während des Betriebsbeginns arbeitet, in der Lage ist, in zuverlässiger Art und Weise eine Synchronisierung dir Ausgangsfrequenz mit der Eingangsfrßquenz zu erreichen und danach "eine Synchronisation während des Verfolgunge- oder NachfÜhrungsbetriebes aufrecht zu erhalten. In einigen Fällen kann 'Gas System jedoch eine unangemessen lange Zeit brauchen, um die Frequenzsynchronisation zu erreichen. Um die Dauer der Synchronisation unter Einhaltung hoher Genauigkeit und Stabilität zu verringern, sind weitere erfindungsgemäße Maßnahmen vorgesehen.

Diese Verringerung der Dauer wird im wesentlichen erreicht durch Verwendung eines verhältnismäßig hohen Wertes der Fehlerspannung des Vergleichers 23, während zumindest ein Teil des Synchronieationevorganges und automatische Umschaltung auf eine niedrigere Fehlerepannuftg, wenn oder vorzugsweise kurz bevor das die Synchronisation erreicht ist. Beispielsweise wird zunächst eine hohe Fehlerspannung verwendet, bis die Auegangtfrequenz mit 1 % Genauigkeit auf ihren richtigen Wert gebracht wurde. Die Fehlerspannung wird dann auf einen niedrigeren Wert geschaltet, die Synchronisation fortgeführt, bis die Ausgangsfrequenz und Phase auf 0,1 % Genauigkeit korrigiert wurden. Das System kann dann auf Verfolgungsbetrieb geschaltet werden, bei dem die niedrige Fehlerspannung wie in der vorangegangen Betriebsstufe weiterhin verwendet wird, um die Phase des Ausgangesignales mit einer Genauigkeit von ungefaähr + 10** synchron mit der des Einganges ignales zu halten. Eine Ausführungsform der erfindungsgemäßen Schaltungsanordnung mit dem beschriebenen dreistufigen Betrieb wird nun unter Hinweis auf Fig. 6 beschrieben.

Die in Fig. 6 gezeigte Schaltungsanordnung umfaßt einen spannungsgeregelten Oszillator 101, dessen Ausgang vorzugsweise durch einen Verstärker 121 mit dem Eingang eines

- 25 -

O09l18/t3U

ORIGINAL INSPECTED

65

Frequenzteilungszählers 102 verbunden ist. Der Zähler 102 liefert an einem Ausgang 116 eine Viereckspannung mit der Frequenz F₁ und an seinem anderen Auegang 117 eine komplementäre Viereckwellenausgangsepannung mit der gleichen Frequenz aber mit umgekehrter Phase, die mit - F₁ bezeichnet wird. Eingangssignale mit der Frequenz F₂ werden der Eingangsklemme 115, z.B. in der Form von Impulsen geeichter Breite T zugeleitet. Die Ausgangsfrequenzen + F₁ und - F₁ von den Ausgängen 116 und 117 werden entsprechenden Eingängen einer doppelt wirkenden Rückkopplungsschaltung 123 zugeleitet. Das Eingangssignal F₂ wird ebenso der Rückkopplungsschaltung 123 zugeführt zum Vergleich der Phasen der Eingangsund Ausgangssignale. Die Rückkopplungsschaltung 123 gibt eine Fehlerspannung auf die Leitung 120, die dem Frequenzsteuerungseingang des Oszillators 101 zugeführt wird.

Die Rückkopplungsschaltung 123 weist zwei Paare von Vergleicher-UND-Toren 104-105 und 1OM, 105' und ein Integrierglied 106 mit zwei Eingängen auf. Das Integrierglied hat einen ersten Eingang 125 für niedrige Verstärkung, an dem die Ausgänge des ersten Paares der UND-Tore 104 und 105 parallel liegen, und einen zweiten Eingang 125' für hohe Verstärkungsfaktoren, an dem die Ausgänge des anderen Paares" der UND-Tore 1OH· und 105' parallel liegen. Die Ausgänge der Tore 105 und 105' sind mit den Eingängen des Integriergliedes 106 über Umkehrer oder Komplementärstromkreise 124 und 124» verbunden. Die Tore 104 und 104» haben erste Eingänge, die so geschaltet sind, daß sie das - Fj-Signal von der Klemme 117 erhalten. Die ersten Eingänge der Tore 105 und 105* sind so geschaltet, daß sie das ♦ F^-Signal von der Klemme H6 empfangen. Die Tore 104 und 10«f' haben zweite Eingänge, die so geschaltet sind, daß sie das Fi-Signal von der EingangeKlemme 114 empfangen. Die Tore 105 und 105» haben zweite Eingänge, die parallel geschaltet sind, um das Ausgangesignal eines

- 26 -

OPHGWAL

weiteren Tores IUO zu empfangen, dessen einer Eingang so geschaltet ist, daß er das F₂-Signal von der Klemme 11H empfangt

Das ♦ F^Signal von der Klemme 116 und das F₂-Signal von der Eingangeklemme im werden durch entsprechende Differenzierglieder 107 und 103 geleitet. Der Auegang des Differenziergliedes 103 ist mit dem Eingang einer monostabilen Kippstufe 111 verbunden, deren Ausgang über ein Differenzierglied 112 mit einem Eingang eines UND-Tores 113 verbunden ist. Die Differenzierglieder 107 und 103 sind weiterhin mit ihren Ausgängen mit den Eingängen eines UND-Tores 108 verbunden, dessen Ausgang mit dem Eingang eines Kurzzeit-Integrators 109 verbunden ist. Der Integratorausgang ist parallel mit den Eingängen von zwei Schmitt-Triggern 142 und IW verbunden, wobei der Schmitt-Trigger 142 einen niedrigeren Schwellenwert als der Schmitt-Trigger 144 hat. Der Schmitt-Trigger 142 ist mit seinem Ausgang über eine Umkehrschaltung 146 mit dem zweiten Eingang des UND-Tores 140 verbunden, während der Trigger 144 mit seinem Ausgang über eine Umkehrschaltung 148 mit dem anderen Eingang des UND-Tores 113 verbunden ist. Das UND-Tor 113 ist mit seinem Ausgang mit dem Rücksetzeingang 121 des Teilungszählers 102 verbunden.

Im Betrieb des Integriergliedes 106 veranlaßt ein Spannungsimpuls gegebener Größe, der dem Eingang 125 für niedrige Verstärkung zugeführt wird, die Abgabe einer Fehlerspannung am Ausgang 120, während ein Spannungsimpuls der gleichen Größe, der dem Eingang 125· für hohe Verstärkung zugeführt wird, die Abgabe einer Fehlerspannung größeren Wertes am Ausgang 120 veranlaßt. _t

Wenn bei Beginn des Betriebes die Ausgangsfrequenz F₁ wesentlich von der Eingangsfrequenz F₂ abweicht (z.B. mit einer relativen Frequenzabweichung von 10 % oder mehr), tritt am

- 27 -

TM)TtIIfU ι

OWGINALINSPECTED )

•ty. . -.

-.27 -

UND-Tor 108 nw g*lfg«ntU^,eln« Koinzidenz zwischen den Vorderflenken d*^_wS^nal«,a^f_v.l>^r,«iieugt der Int#$r*tor 109 keine AusgangiBj^nungj Die Schmitt-Trigger. 1*2 and werdender η1^|^|^^^;;^β ^Aufgang

1H8 eine Spannung erzeugt, die an den oberen Eingang des UND-Tores 113 anliegt* Unter dieser Bedingung arbeitet daher das UND-Tor HJ, um Impulse zum Ruckeetzeingang 121 _tdes Zahlers 102 in regelmäßigen Abständen zu senden, die von der Zeitkonetante der monostabUen Kippstufe ill bestirnt werden. Die monostabile Kippstufe IU ft*ch Tig, 7, kann durch eine Kombination erβet|t werden, die ein· bistabil« Kippstufe 11 und einen Zähler iO., wie |n jig·** |fMBe5Lgt,uiafaßt.

Weiterhin, Uegt^^ee*Jfe^^^|^φ

Eingangsimpulfe F_f werdendaher durch diepes Tor zu dan beiden PiD-Toren %ψβ^% ,und 105» *u deren Phasenvergleich mit den Ausgangsimpulsen | F₁ geleitet. Die sich ergebenden Phasenfehlerspannuageimpulse werden dem Eingang 125· für hohe Verstärkung det |ntegriergliedes 106 zugeleitet^ Im Ansprechen auf jeden Phasenfehlerimpuls wird die Fehlerspannung am Ausgang 120 des Integriergliedee 106 durch einen großen Wert in der einen oder anderen Richtung verändert. Als ein Ergebnis wird die Frequenz des spannungsgesteuerten Oszillators 1 mit einer verhältnismäßig hohen Geschwindigkeit verändert. Die Frequenz der Ausgangsimpulse + F₁ wird bei einer entsprechend schnellen Geschwindigkeit in ungefährem Synchronismus mit der Eingangsfrequenz F₂ eingestellt.

Nachdem diese schnelle Einstellung genügend fortgeschritten ist, um die Ausgangsfrequenz F₁ auf einen Wert zu bringen, der um weniger als etwa 1 % von der Eingangsfrequenz F₂

- 28 • tffilMtU OWGlNAL INSPECTED

abweicht,·beginnt das UND-Tor 108 wiederholt Koizidenzen zwischen den Vorderflanken der Auegangs- und Eingangsimpulee festzustellen. Der Integrator 109 beginnt, eine entsprechende Auegangespannung zu erzeugen und den Schmitt-Trigger 142 auszulösen. Der Trigger 142 gibt jetzt eine Spannung ab, die von der·Umkehrschaltung 146 in einen Nichtspannungβzustand umgewandelt wird, wodurch das UND-Tor 140 stromlos gemacht wird. Die UND-Tore 104'-l05^f werden daher ausgeschaltet, und die Phasenvergleichswirkung zwischen den Ausgangs- und EingangsSignalen wird nunmehr lediglich von den UND-Toren 104-105 bewirkt, so daß die Phasenfehlerimpulse nur an dem Eingang 125 für niedrige Verstärkung des Integriergliedes 106 liegen. Dier Ausgang des Integriergliedesl20 liefert jetzt Fehlerspannungen niedrigen Wertes und bewirkt eine feine Frequenzverstellung des Oszillators 101 bis die Ausgangssignalfrequenz F₁ mit der Eingangsfrequenz f„ bisa auf eine Genauigkeit von 10 synchron ist.

Zu diesem Zeitpunkt liegen an dem UND-Tor 108 lange Serien wiederholter Koinzidenzen zwischen den Vorderflanken der Auegange- und Eingangsimpulse. Der Kurzzeitintegrator 109 liefert dann eine entsprechend hohe Ausgangsspannung, die genügt, um Schmitt-Trigger 144 mit höherer Schwelle auszulösen. Ausgangsspannung des Triggers 144 macht über die Umkehrschaltung 148 das Tor 113 stromlos und unterbricht die Wirkung des Phasengliedee. Damit ist das System vom Aufnahmebetrieb auf den Verfolgungsbetrieb umgeschaltet. Darin wird ein genauer Frequenz- und Phasensynchronismus zwischen den Auejangs impulsen F₉ und den Eingangsimpulsen F₀ mit einer Genauigkeit von 10 oder besser aufrechterhalten.

Eine beispielhafte Ausführungsform der doppelt wirkenden Rückkopplungsschaltung 123 wird jetzt unter Hinweis auf Fig. beschrieben. Das UND-Tor 104 umfaßt zwei npn-Transistoren 202.

009810/1314

OWGlNAL INSPECTED

tt'V

4, BaitW i«#^>$ lit; iÄw«n4 »#dn ife tor po»itiv durch eiMri Wide^etWd 201vorgespannt und eine negativ gepolte eieichpiohtei^iod· 210 und einen Serienladungewiderstand 212 mit den Eingang 126 mit niedrige Verstärkung dee Integriergliedes 106 verbunden ist.

Beim Betrieb dieses Tores sind die Transistoren 202 und 20«» normal leitend, und der Transistor 208 ist normal gesperrt vorgespannt. Beim gleichzeitigen Auftreten von positiven' Flanken in den - F₁ und F₂-Signalen, wie sie den Emittern der Transistoren 202 und 20H zugeführt werden, ist die kombinierte sich ergebende Spannung, die von beiden Transistoren zur Basis des Transistors 208 geleitet wird, genügend, um letzteren leitend zu machen, woraufhin die positive Spannung vom Widerstand 209 über den Translator 208 nach Masse abgeleitet wird und einen negativen Impuls erzeugt,der durch die Diode 210 und den Widerstand 212 zum Eingang 125 des Integriergliedes 106 geleitet wird.

Das UND-Tor 105 ist in ahnlicher Art und Weise gebaut. Sein normalerweise gesperrter Ausgangstransistor (entsprechend 208) ist mit seinem Kollektor über einen Widerstand 2m mit der Basis eines pnp-Transistorβ 216 verbunden, der .die Umkehrschaltung 12f darstellt. Der Transistor 216 ist pit seinem Kollektor positiv vorgespannt. Sein Emitter !igt über einem Widerstand 218 an Masse und ist über die in Durchlaßrichtung gepolte Diode 220 Und den Eingangswiderstan4 222 mit dem Eingang 125 des Integriergliedes 106 verbunden. Der

- 30 *

OWGINAL INSPECTED

Transistor 216 ist nor*al«rwei»e gesperrt. Bein gleichuftreten j^iitiv«? ilanfc·** in 'dttfr Ί P^ und F₂-die den Emittern der lingangetransistoren des 105 augeftthrt werden, erscheint ein negativer Impuls Kollektor dee Auigangstraneistore diese* Tores, wie das fQr das Tor 1OH beschrieben wurde. Dieser negative Impuls wird der Basis des Transistors 216 zugeführt, wodurch dieser leitend gemacht wird (da sein Kollektor normalerweise gegenüber seinem Emitter negativ ist). Ein positiver Spannungsimpuls wird daher durch den Transistor 216 geleitet und erscheint am Kollektorwiderstand 218, von wo er durch die positiv gepolte Diode 220 und den Widerstand 222 zum Eingang 125 des Integriergliedes 106 geleitet wird.

Tore 10H¹ und 105» und die Umkehrschaltung 12H¹ sind ähnlich den beschriebenen Toren 1OH und 105 und der Umkehrschaltung 12H.

Das Integrierglied 106 weist zwei parallele kapazitive Schenkel auf, wovon einer einen Kondensator 230 mit verhältnismäßig kleiner Kapazität, und der andere einen Kondensator 232 mit viel größerer Kapazität enthält, der in Serie mit einem Widerstand 23H geschaltet ist. Der dem Kondensator 230 und dem Widerstand 23H gemeinsame Schaltungsknoten ist mit dem Eingang 125 für niedrige Verstärkung des Integriergliedes 106 verbunden. Der gemeinsame Schaltungsknoten der Kondensatoren 230 und 232 ist vorzugsweise über eine Zener-Diode 236 geerdet, deren Kathode über den Widerstand 237 positiv vorgespannt ist. Das Integrierglied umfaßt ferner / einen dreistufigen Transistorgleichstromverstärker mit den in Kaskade geschalteten npn-Transistoren 238, 2H0, 2H2, deren Kollektoren positiv vorgespannt sind, während die Emitter der Transistoren 2H0 und 2H2 über Lastwiderstände geerdet sind. Die Basis des Transistors 238 der ersten Stufe, (sogenannte Darlington-Stufe) ist mit dem Eingang 125 des

- 31 -

-*-—■ lOffü/UU

Integriergliedes 106 verbunden. Der Emitter des Transistors 2H2 der dritten Stufe, die einen Emitter-Folger darstellt, ist mit dem Ausgang 120 des Integriergliedes 106 verbunden. Die Zener-Diode 236 dient da*u, «ine nichtlineare Kompensation für die Ausgangsverstlrkerschwelle zu schaffen. ■

Im Betrieb dieses Integriergliedes kann aus einer Unt'ersuchung der Übertragungsfunktion gezeigt werden, daß, wenn Ladeimpulse direkt zur Verbindungsstelle eines Widerstandes 23M und eines großen Kondensatare 232 von dem Eingang 125* für hohe Verstärkung geführt werden, wie das während der Aufnahmephase des Systems der Fall ist, die Ausgangsleitung 120 integrierte Impulsspannungen verhältnismäßig hoher und im wesentlichen konstanter Grüße liefert. Wenn andererseits die Einengeimpulse über den Eingang 125 für niedrige Verstärkung zugef8hrt werden, wie während der Phasennachführung, sind die Impulse, die durch die Leitung 120 geliefert werden, wesentlich kleiner. Diese Impulse sind dann außerdem ungefähr proportional dem Phasenfehler zwischen den Eingangs- und Ausgangssignalen, der durch die Breite der veränderlichen Impulse dargestellt ist, die von den UND-Toren 104 und 105 geliefert werden (siehe Fig. 3B).

Das gerade beschriebene Integrierglied kann vorteilhafterweise auch als Einseleingangsintegrierglied 6 in der Schaltungsanordnung nach Fig. 2 verwendet werden, wobei es lediglich zu diesem Zwecke notwendig ist, den Eingang 125* für hohe Verstärkung und die dazugehörigen Tore 10H¹, 105* wegzulassen.

Während das vorstehend beschriebene Integrierglied, bei bevorzugten Ausfuhrungsformen der erfindungsgemäßen Schaltungsanordnung verwendet wird, sind jedoch auch andere Arten von Integrierschaltungen, wie übliche RC-Glieder, Transfluxor-Integrierschaltungen od.dgl. verwendbar. Phasensperrschal-

- 32 -

601118/1314

OWGlWAL INSPECTED

tungen der vorstehend beschriebenen Ausführungsform der Erfindung wurden betrieben, um Eingangssignale in Form intermittierender Impuleserien oder Impulszüge zu synchronisieren, di« nur $ % der gesamten Sendezeit ausmachen. Die Anfangsfrequenzabweichung konnte relative Werte von 10 % - 12 I bis zu einer Oktave erreichen, während dennoch eine zuverlässige Synchronisation möglich ist. Der erforderliche Aufnahmezeitraum beträgt ungefähr 1000 Eingangsimpulse im intermittierenden Betrieb und'bis zu nur 50 Impulsen, in Fällen, wo die Eingangsimpulse kontinuierlich anstatt intermittierend auftraten·. Nachdem die Frequenzsynchronisation erreicht worden ist, wurde am Ende der Aufnahmestufe ein Phasensynchronismus in stabiler Art mit einer Genauigkeit bis 10~⁷ in der darauffolgenden Phaeennachführungsstufe erreicht. Diese Ergebnisse wurden in zuverlässiger Art selbst bei geringem Rauschabstand erreicht.

Es ist eine große Anzahl von verschiedenen Abwandlungen der beschriebenen Ausführungsformen möglich. Statt die Phaseneinstellung zu festen Zeitabständen durchzuführen, wie durch die Kapazität des Zählers 10 (Fig. 2) oder die Zeitkonstante der monostabilen Kippstufe 111 (Fig. 6) bestimmt, kann das Intervall zwischen den Phaseneinstellungen so verändert werden, daß die Länge der Intervalle erhöht wird, wenn die Schaltungsanordnung näher am Synchronismus arbeitet. Dies kann beispielsweise durchgeführt werden, indem der Ausgang des Kurzzeitintegrators 9 durch geeignete Schmitt-Trigger mit einer Dioden-Wahlschaltung verbunden wird, die mit dem Zähler 10 (Fig. 2) verbunden ist, um die tatsächliche Kapazität des Zählers zu verändern.

Verschiedene andere Abänderungen und Verbesserungen können in den dargestellten logischen Schaltungen durchgeführt werden. So können die Eingangssignale, die an der Klemme 14 (oder 114)

- 33 -

0Ö9Ö18/13U

ORIGINAL INSPECTED

auftreten, durch eine bistabile Kippstufe geleitet werden, um ihnen eine rechteckige Form zu verleihen. Weiterhin können die Eingangs- und Ausgangssignale durch eine Differenzierschaltung vor Anlegen an den Vergleicher geleitet werden. Die Schaltung zum Vergleichen der Phasenzustände der Eingangs- und Ausgangssignale, die Phasenfehleranzeigeimpulse zum Integrierglied führt, kann von der dargestellten Tor-Schaltung abweichen.

Die Schaltung zur Erzeugung von Fehlersignalen verschiedener relativer Größe in Abhängigkeit vom Wert der Frequenz- und Phasenabweichung zwischen Eingangs- und AusgangsSignalen kann von den hier dargestellten Schaltungen abweichen. Statt der beiden Paare von Koinzidenz-Toren (104-105 und 1OU'-105'), wie in Fig. 6 und 7 gezeigt, kann nur ein einziges Paar Tore verwendet werden, deren Ausgänge wahlweise zwischen den Eingängen für hohe und niedrige Verstärkung des Integriergliedes eingeschaltet sind. Weiterhin ist es möglich, die Dauer der Impulse zu ändern, die von den Koinzidenztoren zum Integrierglied geführt werden. In einem solchen Falle können die Impulse auf einen gemeinsamen Eingang des Integriergliedes gelegt werden.

OWGlNAL INSPECTED

mi ir/im ~

Claims (1)

WFρατξκτλ: λ'/alt I Mfcdien 21 - 6o.;hcrd*. Il Jabfon 5617 a. β Qf piar 1»17.1.IMt Mlft-II/Lft fill,ITS C

1.

«mi «pstMi tlgnalt CF 1) «1···« SImmO· ait «In·« itmk tipuüie (F₂) in 4mi Mit-

, 4M 41·

wlv4₉

41· ι

vi*4.

Unterlagen

C09S1I/13U

BAD ORIGINAL

2. Schaltungeanordnung zur Durchführung des Verfahrene nach . Anspruch 1, dadurch gekenn*«lehnet, da* eine da» er»te und sveite Signal vergleichende erste Vergieicher·ehaltung ("*, 5) an einen ereten Integrator (6> angeschlossen ist< der an eine Eixigangekltoame (JO) des ßenerators das eich aus den Abstand wischen den charakteri·tischen Zeitpunkten der beiden Signale XF₁, fj) ergebend« fehlereignal legt, und so eine die Phase des ersteh Signals (F₁) in jedem VergleichsaugenbiicTc und fortlaufend dessen Frequenz steuernde Steuerschleife gebildet ist, da* weiterhin eine Steuerschaltung '(10, 11, 12) vorgesehen ist, an der das zweite Signal (F₂) anliegt und die für die erste Periode des zweiten Signals und für dessen durch eine bestimmte Anzahl der Perioden des ersten Signalt voneinander getrennte Perioden ein Steuers ignal an din zweiten Eingang (Ji) des Generatore liefert» und da* schließlich eine zweite die beiden Signal« (F₁, F₂) vergleichende ^«rgleicherschaltung (7) vorgesehen ist, an die ein swelter Integrator (8) angeschlossen ist, der bei «nn&herndem Zusammenfallen der beiden Signale (F₁, F₂) ein Sperreignal an eine Torschaltung (13) liefert, die zwischen die*Steuerschaltung (10, Il, 12) und den zweiten Eingang (21) des Generators eingesonleift ist.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Generator aus einem frequenzverfinderliehen Oszillator "(1) und einem diesem nachgeschalteten Zahler (2) besteht, daß weiterhin die erste Vergleicherschaltung aus Koinzidenztoren (H, 5) gebildet ist, die Impulse abgeben, die im Vorzeichen der Richtung der Abweichung der charakteristischen Zeitpunkte entsprechen, daß ferner der das zeitliche Integral der Impulse bildende erste Integrator (6) an den Frequenzsteuereingang (20) des Oszillators (1) angeschlossen ist, daß weiterhin die Steuerschaltung (10, 11, 12) einen auf zwei Zustande umschaltbaren Schalter (11) aufweist,

βλ f § 11/1*14 OWGlNAL INSPECTED

der auf seinen einen Zustand durch das zweite Signal und auf seihen anderen Zustand nach Auftreten einer bestimmten Anzahl Perioden dee zweiten Signals umzuschalten ist und bei einer Umschaltung an den einen Rücksetzeingang (21) dee Zahlers i2) bildenden zweiten Eingang des Generators ein dessen Phaseneinetellung rüaksetzendes Rückeetzsignal liefert,' daß ferner die zweite Vergleicherschaltung (7) ein die Ableitungen beider Signale empfangendes Koinzidenztor ist, dessen Ausgangssignal an dem die Phasenabweichung der Signale feststellenden zweiten Integrator (9) ' liegt, der das Sperrsignal dann abgibt, wenn die Phasenabweichung einen bestimmten Wert unterschritten hat, und daß schließlich die -Torschaltung (13) ein Koinzidenztor ist, das das Rücksetzsignal an den Rücksetzeingang (21) des Zählers (2) weiterleitet, wenn der zweite Integrator (9) ein Ausgangssignal abgibt, das anzeigt, daß die Phasenabweichung größer als ein bestimmter Wert ist.

«*. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die von den Koinzidenztoren der Vergleicherechaltungen abgegebenen Impulse in ihrer Amplitude oder Dauer der Größe der Zeitabweichung der charakteristischen Zeitpunkte der beiden Signale (F₁, F₂) entsprechen, wenn diese Zeitabweichung einen vorbestimmten Betrag nicht überschreitet.

5. Schaltungsanordnung nach Anspruch 3 oder U, dadurch gekennzeichnet, daß mindestens eins der beiden zu steuernden Signale ein Rechtecksignal ist und daß eine Schaltung, wie der Zähler (2), vorgesehen ist, die an zwei komplementären Ausgängen (17, 17) eine andere von dem Rechtecksignal abgeleitete Rechteckwellenform liefert.

6. Schaltungsanordnung nach Anspruch S, dadurch gekennzeichnet, daß die Koinzidenztore (H₉ 5) der ersten Vergleicher-

009818/1314

OWGlNAL INSPECTED

U62S00

-M-

schaltung jeweils*an einem Eingang ein Rechtecksignal und an ihrem anderen Eingang das andere Signal empfangen und ihre Ausgangssignale gleichzeitig an den ersten Integrator (6) liefern.

7. Schaltungsanordnung nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, daß der erste Integrator (6) eine RC-Schaltung umfaßt und daß die von den Koinzidenztoren abgegebenen Impulse die Kapazität der RC-Schaltung entsprechend ihrem Vorzeichen positiv oder negativ laden.

8. Schaltungsanordnung nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, daß der Schalter (11) eine monostabile Kippstufe ist, die durch Anliegen des zweiten Signals (F₂) auf ihren instabilen Zustand schaltbar ist und nach einer vorbestimmten Zeitspanne auf ihren stabilen aistand zurückschaltet.

9. Schaltungsanordnung nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, daß der Schalter (11) eine bistabile Kippstufe ist, die durch Anlegen des zweiten Signals (F₂) auf einen ihrer stabilen Zustände schaltbar ist, und daß ein in der Zählkapazität veränderlicher digitaler Zähler (10) nach dem Zählen einer bestimmten Anzahl an Perioden des zweiten Signals die bistabile Kippstufe auf ihren anderen stabilen Zustand zurückschaltet.

10. Schaltungsanordnung nach Anspruch 8 oder 9, zurückbezogen auf einen der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß eine Schaltung (123) vorgesehen ist, die ein Fehlersignal relativ großer Amplitude abgibt, wenn die Frequenz- und Phasenabweichung zwischen den Signalen (F₁, F₂) größer als ein gegebener \fert irt, und ein Signal relativ

009111/1114

U62500

kleiner Amplitude abgibt, wenn die Abweichung kleiner als de der gegebene Wert ist, der etwas größer als der Wert sein kann, bei dem das Rücksetzen des Zählers (2) vermieden wird (Fig. 6).

11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, daß der die Impulse von den Koinzidenztoren (104, 105, 104', 105») empfangende Integrator (6) ein Paar parallelgeschalteter Kapazitätsschaltungen aufweist, von denen eine eine relativ kleine Kapazität (230) und die andere eine relativ große Kapazität (232) mit einem in Serie geschalteten V/iderstand (234) besitzt, und daß die Impulse die Kapazitäten positiv oder negativ aufladen entsprechend dem Vorzeichen der an den gemeinsamen Schaltungsknoten (125¹) der großen Kapazität und des V/iderstandes (234) zur Erzeugung des größeren Fehlersignals zu liefernden Impulse, wenn die Abweichung größer als der gegebene Wert ist, und an die kleine Kapazität (230) zur Erzeugung des kleineren Fehlersignals zu liefernden Impulse, wenn die Abweichung kleiner als der gegebene Uert ist (Fig. 6, 7).

12. Schaltungsanordnung nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß ein die Frequenz- und Phasenabweichung zwischen dem ersten und zweiten Signal feststellender weiterer Integrator vorgesehen ist, dessen Ausgangssignal das Fehlersignal von dessen größeren auf den kleineren V/ert umschaltet, wenn die Abweichung unterhalb des gegebenen Wertes verringert ist.

13. Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, daß zwei Triggerschaltungen (142, 144) mit unterschiedlichen Schwellen an den Ausgang des zweiten Integrators geschaltet sind und das das Fehlersignal umschaltende und die Rücksetzung schaltende Schaltsignal erzeugen.