DE1300591B

DE1300591B - Method and arrangement for terminating the shift cycle in an electronic shift register

Info

Publication number: DE1300591B
Application number: DE1967L0056121
Authority: DE
Inventors: Pabst; Dipl-Ing Wolfgang
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1967-03-30
Filing date: 1967-03-30
Publication date: 1969-08-07

Description

Die Erfindung bezieht sich auf ein Verfahren zur Beendigung des Schiebezyklus bei einem elektronischen Schieberegister. Ein Schieberegister ist eine Einrichtung, die eine als Signalkombination vorliegende Information aufnimmt und diese innerhalb des Registers in der einen oder anderen Richtung verschiebt. Schieberegister werden in Rechenwerken als Parallel-Serien- oder Serien-Parallel-Umsetzer verwendet. Es sei beispielsweise auf Dual-Dezimal- bzw. Dezimal-Dual-Umsetzer verwiesen, die unter Verwendung von Schieberegistern eine mehrstellige Dualzahl in eine Dezimalzahl oder umgekehrt umsetzen.The invention relates to a method of terminating the push cycle in the case of an electronic shift register. A shift register is a device which takes up information available as a signal combination and this within of the register moves in one direction or the other. Are shift registers used in arithmetic units as parallel-to-series or series-to-parallel converters. It reference is made, for example, to dual-decimal or decimal-dual converters, which are described under Use of shift registers to convert a multi-digit binary number into a decimal number or implement the other way round.

Ein Schieberegister besteht je Bit aus einem Haupt-und einem Zwischenspeicherelement. Der Ausgang einer aus Haupt- und Zwischenspeicherelement bestehenden Schiebestufe ist entweder mit dem Eingang der nächsthöheren oder nächstniederen Schiebestufe verbunden. Bei Anwendung von Richtungsbefehlen kann der Ausgang einer Schiebestufe auch mit den Eingängen der benachbarten Schiebestufen verbunden sein. Die Signalkombination der zu schiebenden Information kann in der ganzen Bitbreite parallel in das Schieberegister eingegeben werden. Danach beginnt der Schiebezyklus, indem abwechselnd an den Haupt und Zwischenspeicherelementen durch einen Taktsignalgenerator erzeugte Taktsignale auftreten, die die Speicherelemente zur übernahme der gerade anstehenden Signalkombination vorübergehend öffnen. Durch die Reihenschaltung der Speicherelemente wird dadurch die eingegebene Signalkombination in einer Richtung Schritt für Schritt um je eine Stelleneinheit verschoben (deutsche Auslegeschrift 1205148).A shift register consists of a main and a buffer element for each bit. The output of a shift stage consisting of a main and an intermediate storage element is either with the input of the next higher or next lower shift level tied together. When using direction commands, the output of a shift step also be connected to the inputs of the adjacent sliding steps. The signal combination The entire bit width of the information to be shifted can be entered in the shift register in parallel can be entered. After that, the sliding cycle begins by alternating to the main and clock signals generated by a clock signal generator and latch elements occur which the memory elements take over the currently pending signal combination open temporarily. By connecting the storage elements in series, the entered signal combination in one direction step by step by one Position unit moved (German interpretation 1205148).

Werden Schieberegister beispielsweise in Verbindung mit Zahlenumsetzern verwendet, so darf die eingegebene Signalkombination nach rechts oder links nur um die Stellenzahl dieser Signalkombination verschoben werden, um ein richtiges Ergebnis zu erhalten.Are shift registers, for example, in connection with number converters is used, the entered signal combination may only move to the right or left shifted by the number of digits of this signal combination to a correct one Get result.

Dem Schieberegister muß dementsprechend eine Steuereinrichtung zugeordnet werden, die dafür sorgt, daß die Verschiebung der eingegebenen Signalkombination beendet wird, wenn die Signalkombination das Register durchlaufen hat. Hierfür werden Zähleinrichtungen verwendet (Ringzähler od. dgl.).A control device must accordingly be assigned to the shift register which ensures that the shifting of the entered signal combination is ended when the signal combination has passed through the register. For this will be Counting devices used (ring counter or the like).

Schieberegister werden mit einer Breite bis zu 20 Bits benötigt. Entsprechend müssen auch die Steuereinrichtungen ausgelegt sein. Ist die Steuereinrichtung ein Ringzähler, so stellt dieser einen beträchtlichen technischen Aufwand dar. Bei einem Schieberegister für 20 Stellen muß die Stellenzahl des zugeordneten Ringzählers mindestens ebenso groß sein.Shift registers with a width of up to 20 bits are required. Corresponding the control devices must also be designed. Is the control device a Ring counter, this represents a considerable technical effort Shift register for 20 places must correspond to the number of places of the assigned ring counter be at least as big.

Beim Einsatz von Schieberegister und Ringzähler verwendenden Zahlenumsetzern ergibt sich ein weiterer folgender Nachteil. Zahlenumsetzer sind für sich selbständige Baueinheiten und werden auch so betrieben. Der Zahlenumsetzer hat eine Bitbreite und kann nur in diesem Bereich eingesetzt werden. Liegen Aufgaben vor, bei denen Bitbreiten vorliegen, die über diesen Bereich hinausgehen, so ist dieser Zahlenwandler nicht mehr einsetzbar, und es muß ein weiterer Zahlenwandler entsprechender Bitbreite herangezogen werden, der wieder aus einem Schieberegister entsprechender Stellenzahl und einer angepaßten Zähleinrichtung besteht.When using shift registers and ring counters using number converters there is another disadvantage as follows. Number converters are self-employed Building units and are also operated in this way. The number converter has a bit width and can only be used in this area. Are there any tasks for which If there are bit widths that go beyond this range, this is a number converter can no longer be used, and another number converter of the appropriate bit width must be used are used, which again from a shift register corresponding number of digits and an adapted counter.

Der Erfindung liegt die Aufgabe zugrunde, bei einem Schieberegister den bisher für die Durchführung und Beendigung der Verschiebung benötigten Aufwand (Ringzähler) zu vermindern und mit ein und derselben Baueinheit einen Einsatz für Aufgaben zu erreichen, bei denen digitale Informationen mit den verschiedensten Bitbreiten auftreten.The invention is based on the object of a shift register the effort previously required to carry out and terminate the postponement (Ring counter) to reduce and with one and the same unit a use for To achieve tasks involving digital information with the most diverse Bit widths occur.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der zu verschiebenden, als Signalkombination vorliegenden Information ein ebenfalls das Register durchlaufendes Signal zugeordnet ist, welches zur Beendigung des Schiebezyklus herangezogen wird. Den Stellen des Schieberegisters ist eine Abfrageeinrichtung zugeordnet, durch die bei einer bestimmten Lage des besonderen Signals im Register die Beendigung des Schiebezyklus erfolgt.According to the invention, this object is achieved in that the The information present as a signal combination also passes through the register Signal is assigned, which is used to terminate the shift cycle. An interrogation device is assigned to the positions of the shift register through which at a certain position of the special signal in the register, the termination of the Shift cycle takes place.

Die Erfindung wird mit weiteren vorteilhaften Ausbildungen an Hand eines in der Zeichnung schematisch dargestellten Ausführungsbeispieles näher erläutert.The invention is illustrated with further advantageous developments an embodiment shown schematically in the drawing explained in more detail.

F i g. 1 zeigt ein beispielsweise achtstelliges Schieberegister, das aus den die Signalkombination aufnehmenden taktbaren Speicherelementen So bis ST und den diesen nachgeschalteten taktbaren Speicherelementen ZO bis Zs besteht. Die zu schiebende Signalkombination wird an die Leitungen ea bis e7 angeschaltet, und bei Auftreten eines von einem Taktsignalgenerator TG erzeugten, vorübergehenden auftretenden Taktsignals t, wird die Signalkombination in die Speicherelemente So bis S7 übernommen und tritt an deren Ausgängen A0/90 bis A7/97 in bejahter und verneinter Form auf. Die Ausgänge A, bis A6 sind an die Eingänge der zugeordneten Speicherelemente Z, bis Z6 geführt. Tritt ein vom Taktsignalgenerator TG erzeugtes Taktsignal t, vorübergehend auf, so übernehmen die Speicherelemente Z, bis Z8 die an ihren Eingängen anstehende Signalkombination, die damit an den bejahten Ausgängen A; bis As dieser Speicherelemente auftritt. Da die Ausgänge Aö bis As der Speicherelemente Z, bis Z6 mit Eingängen ei bis e7 der Speicherelemente S1 bis S7 verbunden sind, liegt die mit dem Taktsignal t, eingegebene und mit dem folgenden Taktsignal t2 in den Speicherelementen Z, bis Z6 stehende Signalkombination um eine Stelleneinheit nach links verschoben an diesen Eingängen ei bis e7' der Speicherelemente Si bis S7. Tritt ein vom Taktsignalgenerator TG erzeugtes Taktsignal t1 auf, so wird die nunmehr an den Eingängen eo*, ei bis e7' der Speicherelemente So bis S7 anstehende Signalkombination von diesen übernommen. Das Speicherelement So hat bei bekannten Schieberegistern in diesem Fall den Schaltzustand entsprechend 0 eingenommen, da an diesem Speicherelement der niedrigsten Stelle nach Abgabe seines ersten aufgenommenen Signals nur noch Signale entsprechend 0 wirken.F i g. 1 shows an eight-digit shift register, for example, which consists of the clockable memory elements So to ST, which receive the signal combination, and the clockable memory elements ZO to Zs connected downstream thereof. The signal combination to be shifted is connected to lines ea to e7, and when a temporary clock signal t generated by a clock signal generator TG occurs, the signal combination is transferred to memory elements So to S7 and occurs at their outputs A0 / 90 to A7 / 97 in an affirmative and negative form. The outputs A to A6 are led to the inputs of the assigned memory elements Z to Z6. If a clock signal t 1 generated by the clock signal generator TG occurs temporarily, the memory elements Z 1 to Z 8 take over the signal combination present at their inputs, which are thus sent to the affirmed outputs A; until As of these storage elements occurs. Since the outputs Aö to As of the memory elements Z, to Z6 are connected to inputs ei to e7 of the memory elements S1 to S7, the signal combination entered with the clock signal t1 and in the memory elements Z to Z6 with the following clock signal t2 is around one Digit unit shifted to the left at these inputs ei to e7 'of the storage elements Si to S7. If a clock signal t1 generated by the clock signal generator TG occurs, the signal combination now present at the inputs eo *, ei to e7 'of the memory elements So to S7 is accepted by them. In known shift registers, the memory element So has assumed the switching state corresponding to 0 in this case, since only signals corresponding to 0 are effective at this memory element in the lowest position after the output of its first recorded signal.

Tritt nach dem ersten Taktsignal t, wieder ein Taktsignal t., auf, so übernehmen die Speicherelemente Z, bis Z., die an den AusgängenA" bis As der Speicherelemente So bis S6 stehende Signalkombination, die damit auch an den Eingängen ei bis e7 der Speicherelemente S1 bis S7 liegt und bei Auftreten eines folgenden Taktsignals t, von diesen übernommen wird. Die mit dem einmalig auftretenden Taktsignal t, eingegebenen Signalkombination ist um eine weitere Stelleneinheit nach links verschoben. Durch abwechselndes Auftreten der Taktsignale t1, t, wird also die eingegebene Signalkombination nach links verschoben, wobei die Speicherelemente So bis S7 von der niedrigsten Stelle ausgehend sukzessive entsprechend der Verschiebung der Signalkombination von rechts nach links den Schaltzustand entsprechend 0 einnehmen. Am Ausgang A7 des Speicherelementes S7 tritt in zeitlich serieller Darstellung die eingegebene Signalkombination auf. Der AusgangA7 kann beispielsweise an den Eingang eines ebenfalls mehrstelligen Schieberegisters geschaltet sein, wobei das in der Zeichnung dargestellte Schieberegister zum Dualteil und das nicht weiter dargestellte Schieberegister zum Dezimalteil eines Dual-Dezimal-Umsetzers gehören kann.If, after the first clock signal t, a clock signal t. Occurs again, so take over the storage elements Z, to Z., which at the outputs A "to As of the Storage elements So to S6 standing signal combination, which is also at the inputs ei to e7 of the storage elements S1 to S7 and when one of the following occurs Clock signal t, is taken from these. The one with the once occurring clock signal t, entered signal combination is one more digit to the left postponed. By alternating occurrence of the clock signals t1, t, the entered Signal combination shifted to the left, the memory elements So to S7 from starting from the lowest position successively accordingly the shift assume the switching state corresponding to 0 according to the signal combination from right to left. At the output A7 of the storage element S7, the entered signal combination. The output A7 can, for example, be connected to the input a multi-digit shift register also be switched, with the in the Shift register shown in the drawing for the dual part and the one not shown further Shift register can belong to the decimal part of a dual-decimal converter.

Das bisher beschriebene Schieberegister mit dem Taktsignalgenerator ist bekannt.The shift register described so far with the clock signal generator is known.

Der Schiebezyklus darf nur so lange erfolgen, wie die Bitbreite der eingegebenen Signalkombination ist. Wie einleitend bemerkt, sind hierfür bisher Zähleinrichtungen verwendet worden, die entsprechend der Stellenzahl der eingegebenen Signalkombination die vom Generator TG erzeugten Taktsignale t1, t2 abzählen und bei Erreichen der der Stellenzahl der Signalkombination entsprechenden Anzahl der Schiebetakte die weitere Erzeugung der Taktsignale t1, t2 unterbinden.The shift cycle may only take place as long as the bit width of the entered signal combination is. As mentioned in the introduction, counting devices have been used for this purpose, which count the clock signals t1, t2 generated by the generator TG in accordance with the number of digits in the signal combination and, when the number of shift clocks corresponding to the number of digits in the signal combination is reached, prevent further generation of the clock signals t1, t2.

Gemäß der Erfindung wird der Signalkombination ein besonderes Signal P (Pilotbit) zugeordnet, welches das Schieberegister ebenfalls durchläuft. Der Durchlauf dieses besonderen Signals P wird mittels einer den Stellen des Schieberegisters zugeordneten Abfrageschaltung F verfolgt, und wenn dieses Signal P im Schieberegister in einer bestimmten Stelle steht, wird durch die Abfrageschaltung F die weitere Erzeugung der Taktsignale t1, t2 unterbunden.According to the invention, the signal combination becomes a special signal P (pilot bit) assigned, which the shift register also runs through. The run this particular signal P is generated by means of one of the positions of the shift register associated interrogation circuit F followed, and if this signal P in the shift register is in a certain position, the interrogation circuit F the further Generation of the clock signals t1, t2 prevented.

Im dargestellten Ausführungsbeispiel weist das Speicherelement So einen Eingang eo* auf, an den das besondere Signal P gelegt wird. Dieses Signal P übernimmt das Speicherelement So erst mit dem ersten Auftreten eines Taktsignals ti, also nachdem ein einmaliges übernahmesignal t, aufgetreten ist.In the illustrated embodiment, the storage element So an input eo * to which the special signal P is applied. This signal P takes over the memory element So only with the first occurrence of a clock signal ti, that is, after a single takeover signal t has occurred.

Wie vorstehend bereits angedeutet ist, wird mit Auftreten des Eingabetaktsignals t, die an den Eingängen e. bis e7 anstehende Information in die Speicherelemente So bis S7 eingegeben. Am Ausgang A7 des Speicherelementes S7 steht zu diesem Zeitpunkt das höchstwertigste Signal der eingegebenen Information zwecks Weiterverarbeitung zur Verfügung.As already indicated above, when the input clock signal occurs t at the entrances e. to e7 pending information in the memory elements So entered until S7. At the output A7 of the storage element S7 is at this point in time the most significant signal of the information entered for further processing to disposal.

Mit dem Eingabetaktsignal t, wird das am Eingang ep eines Speicherelementes Sp liegende besondere Signal P (beispielsweise entsprechend L) in dieses übernommen. Mit Auftreten eines Taktsignals t2 wird der Inhalt der Speicherelemente So bis So sowie das am Ausgang Ap des Speicherelementes Sp stehende Signal P entsprechend L in die Speicherelemente Z, bis Z, und das Speicherelement Zp übernommen. Nunmehr beginnt der eigentliche Schiebezyklus durch abwechselndes Takten der Speicherelemente Sp, So bis S7 und Zp, ZO bis Zo mit den gegeneinander lükkend auftretenden Taktsignalen t1, t2. Mit dem ersten auftretenden Taktsignal t1 wird die in den Speicherelementen So bis S6 enthaltene Information in die Speicherelemente Sibis S7verschoben. AmAusgang A7 des Speicherelementes S7 steht dann das dem höchstwertigsten Signal folgende Signal zur Weiterverarbeitung an.With the input clock signal t, the particular signal P (for example corresponding to L) present at the input ep of a storage element Sp is taken over into the latter. When a clock signal t2 occurs, the content of the memory elements So to So and the signal P corresponding to L at the output Ap of the memory element Sp are transferred to the memory elements Z, to Z, and the memory element Zp. The actual shift cycle now begins by alternating clocking of the memory elements Sp, So to S7 and Zp, ZO to Zo with the clock signals t1, t2 occurring with a gap. With the first clock signal t1 occurring, the information contained in the memory elements So to S6 is shifted into the memory elements Sibis S7. The signal following the most significant signal is then available for further processing at the output A7 of the storage element S7.

Da an dem Eingang en' des im Aufbau den Speicherelementen So bis S7 entsprechenden Speicherelementes Sp ständig ein Signal entsprechend 0 liegt, wird das Signal am Ausgang Ap des Speicherelementes Sp mit dem ersten Taktsignal t1 entsprechend 0, und das am Eingang eo* des Speicherelementes So liegende Signal P entsprechend L des Speicherelementes Zp wird vom Speicherelement So übernommen. Die Verschiebung dieses Signals P erfolgt weiter mit dem abwechselnden Auftreten der Taktsignale t,, t2.Since the memory elements So to S7 corresponding memory element Sp is constantly a signal corresponding to 0 is the signal at the output Ap of the storage element Sp corresponds to the first clock signal t1 0, and the signal P present at the input eo * of the storage element So, accordingly L of the storage element Zp is taken over by the storage element So. The postponement this signal P continues with the alternating occurrence of the clock signals t ,, t2.

Das Signal P folgt also der letzten Stelle der eingegebenen zu verschiebenden Information und, um das Ende des Schiebevorganges zu signalisieren, sind beispielsweise an die AusgängeAp, A, bis A5 ODER-Dioden Dp, Da bis D5 geschaltet, deren Anoden an eine gemeinsame Nichtstufe N geführt sind. Am Ausgang A dieser Nichtstufe N tritt ein Signal entsprechend 0 auf, wenn mit Auftreten des Eingabetaktsignals t, am Ausgang Ap des Speicherelementes Sp das besondere Signal P entsprechend L auftritt. Mit einem Signal entsprechend 0 am AusgangA der Nichtstufe wird die Erzeugung der Taktsignale ti, t2 durch den Taktsignalgenerator TG freigegeben. Am Ausgang A der Nichtstufe N wird ein Signal entsprechend 0 so lange bestehenbleiben, wie irgendeines der mit den Dioden Dp, Do bis D5 verbundenen Speicherelementes So bis S5 ein Signal entsprechend L enthält.The signal P therefore follows the last digit of the entered information to be shifted and, in order to signal the end of the shifting process, OR diodes Dp, Da to D5 are connected to the outputsAp, A, to A5, the anodes of which are connected to a common non-stage N. are led. At the output A of this non-stage N , a signal corresponding to 0 occurs when the special signal P corresponding to L occurs at the output Ap of the storage element Sp when the input clock signal t occurs. With a signal corresponding to 0 at the output A of the non-stage, the generation of the clock signals ti, t2 by the clock signal generator TG is enabled. At the output A of the non-stage N , a signal corresponding to 0 will remain as long as any of the storage elements So to S5 connected to the diodes Dp, Do to D5 contains a signal corresponding to L.

Im dargestellten Beispiel wird das Signal L am Ausgang A der Nichtstufe in dem Moment entsprechend L, in welchem mit dem siebenten Taktsignal t, das Signal P entsprechend L in das Speicherelement So übernommen wird und damit am Ausgang A7 des Speicherelementes S7 das niederwertigste Signal der eingegebenen Information steht.In the example shown, the signal L at output A is the non-stage at the moment corresponding to L, in which with the seventh clock signal t, the signal P corresponding to L is taken over into the storage element So and thus at the output A7 of the storage element S7 is the lowest value signal of the information entered stands.

Das Signal entsprechend L am Ausgang A der Nichtstufe N bewirkt die Unterbrechung der Erzeugung der Taktsignale t1, t2 beispielsweise mit dem nachfolgenden Taktsignal t2.The signal corresponding to L at the output A of the non-stage N causes the Interruption of the generation of the clock signals t1, t2, for example with the following Clock signal t2.

Die Erfindung gewährleistet, daß der Schiebezyklus auch dann nicht abgebrochen wird, wenn in keiner oder nur in den höherwertigen Stellen der zu verschiebenden Information ein Signal entsprechend L steht. Eine beispielsweise eingegebene Information 0000 0000 wird genau ihrer Stellenzahl entsprechend verschoben.The invention ensures that even then the shift cycle will not is canceled if in none or only in the more significant digits of the to be moved Information a signal corresponding to L is available. Information entered, for example 0000 0000 is shifted exactly according to the number of digits.

Durch eine entsprechende Beschaltung der Ausgänge Ap, A, bis A, kann in einfacher Weise die Länge des Schiebezyklus beeinflußt werden. Durch Verwendung von beispielsweise UND-ODER-Stufen an Stelle der im Beispiel verwendeten reinen ODER-Stufe kann auch eine Umschaltung auf verschiedene Längen des Schiebezyklus durch diese Stufen ansteuernde Signale erreicht werden.By appropriately wiring the outputs Ap, A, to A, the length of the shift cycle can be influenced in a simple manner. By using of, for example, AND-OR levels instead of the pure ones used in the example OR stage can also switch to different lengths of the shift cycle signals controlling these stages can be achieved.

Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß aufwendige Zähleinrichtungen vollkommen entfallen und dafür nur eine einfache Abfrageschaltung benötigt wird. Die Speicherelemente des Schieberegisters können nunmehr zu Gruppen zusammengefaßt werden, denen eine Abfrageschaltung zugeordnet ist, so daß sich Bausteine ergeben. Ein Baustein besteht beispielsweise aus den Speicherlementen So bis S3 und ZO bis Z3 und den Dioden D, bis D3; der andere Baustein besteht aus den Speicherelementen S4 bis S7 und Z4 bis Z6 und den Dioden D4 bis D7. Sind Schieberegister größerer Stellenzahl erforderlich, so sind lediglich entsprechend mehrer untereinander gleiche Bausteine zusammenzuschalten. Durch Verwendung gleichstromgekoppelter Speicherelemente kann der Baustein zweckmäßig als Festkörperschaltkreis ausgebildet werden. Es ergibt sich so ein Einheitsbaustein. Je nach vorliegender Aufgabe wird einfach eine bestimmte Zahl solcher Bausteine zu einem kompletten Schieberegister zusammengeschaltet. Die F i g. 2 zeigt ein aus fünf Festkörperschaltkreisen F, bis F5 bestehendes Schieberegister. Jeder Schaltkreis ist gleich ausgebildet und hat die Eingänge 1 bis 5 für die Eingabe der zu schiebenden Information und das Sondersignal bzw. Ausgangssignal der nächstniederen Stelle, die Eingänge 6 bis 8 für die Taktsignale te, t1, t2, ein Registerausgang 9 und Abfrageausgänge 10 bis 13. Die Ausgänge 10 bis 13 der Abfrageschaltungen werden entsprechend dem jeweils vorliegenden Fall parallel geschaltet und an den Eingang ers der Nichtstufe N geführt. Der Baustein kann ein weiteres, dem Speicherelement ST (Fig. 1) nachgeschaltetes Speicherelement enthalten, wie es vielfach auch wirklich benötigt wird. Der Baustein kann ferner weitere Anschlüsse aufweisen, an die bestimmte Punkte des Schieberegisters nach F i g.1 geführt sind.The advantages achieved with the invention consist in particular in the fact that complex counting devices are completely omitted and only a simple interrogation circuit is required for this. The storage elements of the shift register can now be combined into groups to which an interrogation circuit is assigned, so that building blocks result. A module consists, for example, of the storage elements So to S3 and ZO to Z3 and the diodes D to D3; the other module consists of the storage elements S4 to S7 and Z4 to Z6 and the diodes D4 to D7. If shift registers with a larger number of digits are required, a number of identical modules need only be connected together. By using DC-coupled storage elements, the module can expediently be designed as a solid-state circuit. The result is a standard building block. Depending on the task at hand, a certain number of such components is simply interconnected to form a complete shift register. The F i g. 2 shows a shift register consisting of five solid-state circuits F 1 to F 5. Each circuit is designed identically and has inputs 1 to 5 for entering the information to be shifted and the special signal or output signal of the next lower digit, inputs 6 to 8 for the clock signals te, t1, t2, a register output 9 and query outputs 10 to 13. The outputs 10 to 13 of the interrogation circuits are connected in parallel according to the case at hand and fed to the input ers of the non-level N. The module can contain a further storage element connected downstream of the storage element ST (FIG. 1), as it is often actually needed. The module can also have further connections to which certain points of the shift register according to FIG. 1 are routed.

In der Praxis tritt bei Zahlenumsetzern der Fall auf, daß in einem Fall eine Information von 20 Bits, in einem anderen Fall von nur 16 Bits umgesetzt werden soll. In einem Fall soll eine Information mit 5 Dezimalen und im anderen Fall mit 4 Dezimalen ausgegeben werden. Bisher mußte für jeden Fall ein entsprechend angepaßtes Gerät bereitgestellt werden.In practice, the case occurs with number converters that in one In the case of information of 20 bits, in another case of only 16 bits converted shall be. In one case, information should be given to 5 decimal places and in the other Case with 4 decimals. So far there has had to be a corresponding one for each case adapted device are provided.

Durch die Einführung des Signals P in Verbindung mit der Abfrageschaltung F ist es nunmehr möglich, bei ein und demselben Gerät einfach den Schiebezyklus an die Stellenzahl der vorliegenden Information anzupassen, indem die Zahl der Bausteine entsprechend gewählt wird. Bei einer zu verarbeitenden Information von 20 Bits werden fünf Bausteine nach F i g. 2 und bei einer Information von 16 Bits vier Bausteine nach F i g. 2 und bei Informationen mit kleinerer Bitbreite entsprechend weniger Bausteine verwendet. Je nach der Stellenzahl des aus den Bausteinen zusammengesetzten Schieberegisters wird die Beendigung des Schiebezyklus durch die entsprechend zusammengesetzte Abfrageschaltung früher oder später erfolgen. Damit ist ohne irgendwelche Änderung an der Schaltungsanordnung des Schieberegisters eine selbsttätige Anpassung des Schiebetaktablaufes an die Stellenzahl der jeweilig umzusetzenden Information erreicht.By introducing the signal P in connection with the interrogation circuit F it is now possible to simply run the push cycle on one and the same device adapt to the number of digits of the information available by changing the number of modules is chosen accordingly. If 20 bits of information are to be processed, five building blocks according to FIG. 2 and with information of 16 bits four blocks according to FIG. 2 and correspondingly less for information with a smaller bit width Building blocks used. Depending on the number of digits of the building blocks Shift register is the completion of the shift cycle through the appropriately composed Query circuit take place sooner or later. This is without any change on the circuit arrangement of the shift register an automatic adaptation of the Shift clock sequence to the number of digits of the respective information to be implemented.

Als Speicherelemente S, Z können beispielsweise solche nach der deutschen Auslegeschrift 1290697 verwendet werden, und der Taktsignalgenerator TG kann vom Prinzip des Taktsignalgenerators nach Patent 1222 972 Gebrauch machen unter Verwendung einer modifizierten Ausblendschaltung für die Taktsignale.As storage elements S, Z, for example, those according to German Auslegeschrift 1290697 can be used, and the clock signal generator TG can make use of the principle of the clock signal generator according to Patent 1222 972 using a modified masking circuit for the clock signals.

Claims

Claims: 1. Method for ending the sliding cycle at a shift register consisting of a plurality of storage elements, d a d u r c h indicated that the one to be shifted is present as a signal combination Information is assigned to a signal that also passes through the register, which is used to terminate the shift cycle.

2. Order for implementation of the method according to claim 1, characterized in that the positions of the shift register an interrogator is assigned through which at a certain location of the Signal in the register that the end of the shift cycle takes place.

3. Arrangement according to Claim 2, characterized by a determining the content of the memory elements Logical circuit which outputs a signal at an end storage element that the Push cycle interrupted.

4. Arrangement according to claim 2 and 3, characterized by blocks that are identical to one another, the multiple storage elements and the have associated parts of the logic circuit.