[go: up one dir, main page]

DE1219073B - Circuit arrangement for scanning an irregular useful pulse sequence - Google Patents

Circuit arrangement for scanning an irregular useful pulse sequence

Info

Publication number
DE1219073B
DE1219073B DEK55592A DEK0055592A DE1219073B DE 1219073 B DE1219073 B DE 1219073B DE K55592 A DEK55592 A DE K55592A DE K0055592 A DEK0055592 A DE K0055592A DE 1219073 B DE1219073 B DE 1219073B
Authority
DE
Germany
Prior art keywords
pulse
input
bistable
output
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEK55592A
Other languages
German (de)
Inventor
Guenter Richter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Krone KG
Original Assignee
Krone KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Krone KG filed Critical Krone KG
Priority to DEK55592A priority Critical patent/DE1219073B/en
Priority to CH179966A priority patent/CH433824A/en
Priority to NL6602013A priority patent/NL6602013A/xx
Priority to SE298366A priority patent/SE220256C1/sv
Publication of DE1219073B publication Critical patent/DE1219073B/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Description

Schaltungsanordnung zur Abtastung einer unregelmäßigen Nutzimpulsfolge Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Abtastung der zeitlichen Lage von Impulsen einer an den ersten Eingang einer bistabilen Stufe geführten, unregelmäßigen Nutzinipulsfolge mit Hilfe einer an den zweiten Eingang dieser bistabilen Kippstufe geführten, regelm#äßigen, höherfrequenten Abtastimpulsfolge, wobei der synchron mit einem Abtastimpuls auftretende, das Eintreffen eines Nutzimpulses in der Zeitspanne zwischen dem genannten Abtastimpuls und dem vorhergehenden Abtastimpuls gleicher Polarität anzeigende Signalimpuls am Ausgang der erwähnten bistabilen Kippstufe abgenommen wird.Circuit arrangement for scanning an irregular useful pulse sequence The invention relates to a circuit arrangement for sampling the temporal Position of pulses from a fed to the first input of a bistable stage, irregular useful pulse sequence with the help of a bistable at the second input of this Flip-flop guided, regular, higher-frequency sampling pulse sequence, whereby the occurring synchronously with a sampling pulse, the arrival of a useful pulse in the time between said sampling pulse and the preceding sampling pulse Signal pulse indicating the same polarity at the output of the aforementioned bistable multivibrator is removed.

Schaltungsanordnungen dieser Art werden bei der digitalen Verarbeitung von Nutzimpulsen vielfach benötigt, wenn es darauf ankommt, mit einer unregelmäßigen Nutzimpulsfolge weitere Schaltungsgruppe,n zu steuern, denen die Nutzimpulse synchron mit einer bestimmten Taktfrequenz zugeführt werden müssen. Zu diesem Zweck ist es erforderlich, die unregelmäßige Nutzimpulsfolge mit Hilfe einer regelmäßigen, höherfrequenten Abtastimpulsfolge abzutasten, wobei synchron mit einem Abtastimpuls je- weils dann ein zur Steuerung der angeschlossenen weiteren Schaltungso, pen verwendeter Signal-Crup impuls auftritt, wenn während der zurückliegenden C Abtastinipulsperiode, d.h. in der Zeitspanne zwischen dem aenannten Abtastimpuls und dem vorher-C ce a henden Abtastimpuls gleicher Polarität ein Nutzimpuls eingetroffen ist.Circuit arrangements of this type are often required in the digital processing of useful pulses when it is important to control additional circuit groups, n, with an irregular useful pulse sequence, to which the useful pulses must be fed synchronously with a certain clock frequency. For this purpose, it is necessary to scan the irregular useful pulse sequence with the help of a regular, higher-frequency scanning pulse sequence, with a signal crup pulse used to control the connected additional circuit o, pen occurring synchronously with a scanning pulse if during the previous C scanning pulse period ie Henden in the period between the sampling pulse and the previously aenannten-C ce a sampling pulse of the same polarity has arrived a useful pulse.

C Man könnte nun daran denken, eine Schaltungsanordnung dieser Art so auszubilden, daß die Nutzimpulsfolge an den ersten Eingang und die Abtastimpulsfolge an den zweiten Eingang einer bistabilen C C Kippstufe geführt wird, an deren Ausgang die Signalimpulsfolge abgenommen wird. Eine derartige Schaltungsanordnung versagt jedoch dann, wenn ein Nutzimpuls und ein Abtastimpuls gleichzeitig eintreffen, da die Kippstufe in diesem Fall nicht kippt und daher an ihrem Ausgang keinen Signalimpuls liefert. Ein derartiger, zufällig zeitgleich mit einem Abtasfimpuls eintreffender Nutzimpals wird daher von der bekannten Schaltungsanordnung nicht erfaßt, was für vielee Anwendungsfälle ein entscheidender Nachteil ist. C One could think of designing a circuit arrangement of this type in such a way that the useful pulse train is fed to the first input and the sampling pulse train is fed to the second input of a bistable CC multivibrator, at the output of which the signal pulse train is tapped. Such a circuit arrangement fails, however, when a useful pulse and a sampling pulse arrive at the same time, since the flip-flop in this case does not flip and therefore does not deliver a signal pulse at its output. Such a useful pulse, which happens to arrive at the same time as a sampling pulse, is therefore not detected by the known circuit arrangement, which is a decisive disadvantage for many applications.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art dahin weiterzuentwickeln, daß der erläuterte Mangel vermieden ist.The invention is therefore based on the object of a circuit arrangement of the type mentioned to be further developed in such a way that the explained deficiency is avoided is.

Diese Aufgabe wird erfindungsgemäß durch folgende Schaltung gelöst: Eine zweite bistabile Kipp-stufe, deren erster Eingang mit dem Ausgang der ersten bistabilen Kippstufe und deren zweiter Eingang über eine Umkehrstufe mit dem zweiten Eingang der ersten bistabilen Kippstufe verbunden ist, ferner eine monostabile Kippstufe, deren Eingang mit dem ersten Eingang der ersten bistabilen Kippstufz verbunden ist, sowie zin Impulsgatter, dessen Eingang mit dem Ausgang der monostabilen Kippstufe, dessen Ausgang mit dem ersten Eingang der ersten bistabilen Kippstufe und dessen Sperranschluß mit dem Ausgang der zwe-iten bistabilen Kippstufe verbunden ist. This object is achieved according to the invention by the following circuit: A second bistable multivibrator whose first input is connected to the output of the first bistable multivibrator and whose second input is connected to the second input of the first bistable multivibrator via an inverting stage, and a monostable multivibrator whose Input is connected to the first input of the first bistable flip-flop, as well as pulse gate, whose input is connected to the output of the monostable flip-flop, whose output is connected to the first input of the first bistable flip-flop and whose blocking connection is connected to the output of the second bistable flip-flop.

Einzelheiten der Erfindung gehen aus der folgenden Beschreibung eines in der Zeichnung veranschaulichten Ausführungsbeispieles hervor. Es zeigt F i g. 1 ein Schaltbild der erfindungsgemäßen U Anordnuna, F i g. 2 verschiedene Impulsdiagramme.Details of the invention emerge from the following description of an exemplary embodiment illustrated in the drawing. It shows F i g. 1 shows a circuit diagram of the U arrangement according to the invention, FIG . 2 different pulse diagrams.

Die in F i g. 2 dargestellten Impulsdiagramme 1 bis VI zeigen die Verhältnisse an den mit entsprechenden römischen Zahlen bezeichneten Leitungen der Schaltungsanordnung gemäß F i g. 1. The in F i g. The pulse diagrams 1 to VI shown in FIG. 2 show the relationships on the lines of the circuit arrangement according to FIG . 1.

Die, erfindungsgemäße Schaltungsanordnung enthält eine erste bistabilp, Kippstufe 1, eine zweite bistabile Kippstufe 2, eine Umkehrstufe, 3, eine monostabile Kippstufe 4 sowie. ein Impulsgatter 5. Der Eingang 6 der Schaltungsanordnung, dem die Nutzimpulsfolgz zugeführt wird, ist über die Leitung 1 mit dem ersten Eingang der bistabilen Kippstufe 1 und dem Eingang der monostabilen Kippstufe 4 verbunden. Der Eingang 7 der Schaltungsanordnung, dem die Abtastimpulsfolge zugeführt wird, ist über die Leitung II mit dem zweiten Eingang der bistabilen Kipstufe 1 verbunden, ferner über die Umkehrstufe 3 und die Leitung IV mit dem zweiten Eingang der bistabilen Kippstufe 2. Der Ausgang der bistabilen Kippstufe 1 ist übex die Leitung 111 an den Ausgang 8 der Schaltung angeschlossen, an dem die Signalimpulsfolge abgenommen wird. Ferner ist der Ausgang der bistabilen Kippstufe 1 mit dem ersten Eingang der bistabilen Kippstufe 2 verbunden, deren Ausgang über die Leitung 5 an den Sperranschluß des Impulsgatters 5 angeschlossen ist. Der Eingang dieses Im- pulsgatters 5 ist über die Leitung VI mit dem Ausgang der monostabilen Kippstufe 4 verbunden. Der Ausgang des Impulsgatters 5 ist an den ersten Eingana, der bistabilen Kippstufe 1 angeschlossen.The circuit arrangement according to the invention contains a first bistable, flip-flop 1, a second bistable flip-flop 2, an inverter, 3, a monostable flip-flop 4 and. a pulse gate 5. The input 6 of the circuit arrangement, to which the useful pulse sequence is fed, is connected via line 1 to the first input of the bistable multivibrator 1 and the input of the monostable multivibrator 4. The input 7 of the circuit arrangement, to which the scanning pulse sequence is fed, is connected via line II to the second input of the bistable flip-flop 1 , and also via the inverter 3 and line IV to the second input of the bistable flip-flop 2. The output of the bistable flip-flop 1 is connected via the line 111 to the output 8 of the circuit at which the signal pulse sequence is picked up. Furthermore, the output of the bistable multivibrator 1 is connected to the first input of the bistable multivibrator 2, the output of which is connected to the blocking connection of the pulse gate 5 via the line 5. The input of this impulse gate 5 is connected via the line VI with the output of the monostable multivibrator. 4 The output of the pulse gate 5 is connected to the first input, the bistable multivibrator 1 .

Die Wirkungsweise der Schaltungsanordnung ist folgendermaßen-Die auf der Leitung I zu den Zeiten tj., t4 und t. in unregelmäßiger Folge auftretenden Nutzünpulse. sollen durch die regelmäßige Abtastimpulsfolge (Impulsdiagramm II) so abgetastet werden, daß am Ausgang 8 (Impulsdiagramni III) synchron mit einem positiven Abtastimpuls jedesmal dann (beim angenommenen Beispiel zu den Zeitpunkten t., t. und tlo) ein positiver Sigaalimpuls auftritt, wenn in der vorhergehenden Abtastimpulsperiode ein Nutzimpuls aufgetreten ist. Dies wird bei der erfindungsgemäßen Schaltungsanordnung folgendermaßen erreicht: Erstens. Zunächst sei der Fall betrachtet, daß der Nutzimpuls (Diagramm I) und der Abfrageimpuls (Diagramm II) zeitlich deutlich auseinanderliegen.The operation of the circuit arrangement is as follows - Die on line I at times tj., T4 and t. useful pulse pulses occurring in an irregular sequence. to be scanned by regularly sampling pulse (timing diagram II) so that (Impulsdiagramni III) in synchronism at the output 8 with a positive strobe pulse each time (in the assumed example, at the times t., t. and tlo) a positive Sigaalimpuls occurs when in a useful pulse occurred during the previous sampling pulse period. This is achieved in the circuit arrangement according to the invention as follows: First. First of all, consider the case where the useful pulse (diagram I) and the interrogation pulse (diagram II) are clearly separated in time.

Der im Zeitpunkt ti auftretende positive Nutzimpuls (Diagramm 1) bringt die bistabile Kippstafe 1 (Diagramm IH) und die, monostabile Kippstufe 4 (Diagramm VI) zum Kippen. Wenn dann zum Zeitpunkt t2 die monostabile Kippstufe 4 zurückkippt, hat der dadurch an der Leitung VI auftretende und über das Impulsgatter 5 an den ersten Eingang der bistabilen Kippstufe 1 gelangende positive Impuls keine Wirkung, da sich die bistabile Kippstufe 1 zum Zeitpunkt t2 bereits im gekippten Zustand befindet (vgl. Diagramni 111). Der im Zeitpunkt t. auftretende nächste positive Abfrageimpuls (Diagramm 11) schaltet die, bistabile Kippstufe 1 wieder zurück. Dabei tritt am Ausgang 8 (Diagramrn III) ein positiver Signalimpuls auf, der anzeigt, daß in der vorhergehenden Abtastimpulsperiode (d. h. zwischen den Zeitpunkten t. und t.) ein Nutzimpuls (nämlich im Zeitpunkt t,) eingetroffen ist.The positive useful pulse occurring at time ti (diagram 1) causes the bistable flip-flop 1 (diagram IH) and the monostable flip-flop 4 (diagram VI) to tilt. If the monostable flip-flop 4 then tilts back at time t2, the positive pulse that occurs on line VI and arrives at the first input of bistable flip-flop 1 via pulse gate 5 has no effect, since bistable flip-flop 1 is already in the tilted state at time t2 State is (see Diagramni 111). The at time t. The next positive interrogation pulse that occurs (diagram 11) switches the bistable flip-flop 1 back again. A positive signal pulse occurs at output 8 (diagram III), which indicates that a useful pulse (namely at time t1) has arrived in the previous sampling pulse period (i.e. between times t. And t.).

Zweitens. Als nächstes sei nun der Fall betrachtet daß der Abfrageimpuls dicht hinter dem Nutzimpuls eintrifft.Secondly. Next, consider the case that the interrogation pulse arrives close behind the useful pulse.

Im Zeitpunkt t4 bringt der eintreffende positive Nutzimpuls (Diagramm 1), ebenso wie zuvor erläutert, die bistabile Kippstufe 1 (Diagramm III) sowie die monostabile Kippstufe 4 (DiagraniTn VI) zum Kippen. Der kurz danach im Zeitpunkt t. eintreffende positive Abfrageimpuls kippt die bistabile 1,Z'-,ippstufe 1 wieder zurück (Diagramm III), was am Ausgang 8 den gewünschten Signalimpuls hervorruft. Dieser Signalimpuls zeigt somit wiederum an, daß in der vorhergehenden Abtastimpulsperiode (Zeitraum t. bis t..) ein Nutzimpuls eingetroffen ist (nämlich im Zeitpunkt t4).At time t4, the incoming positive useful pulse (diagram 1), as explained above, causes bistable flip-flop 1 (diagram III) and monostable flip-flop 4 (DiagraniTn VI) to flip. The shortly thereafter at time t. incoming positive interrogation pulse flips the bistable 1, Z '-, ippstufe 1 back again (diagram III), which causes the desired signal pulse at output 8. This signal pulse thus in turn indicates that a useful pulse has arrived in the previous sampling pulse period (period t. To t ...) (namely at time t4).

Der im Zeitpunkt t. auf der Leitung 111 auftretende positive Impuls bringt zugleich die bistabile Kippstufe 2 zum Kippen. Das dadurch auf der Leitung V auftretende negative Potential sperrt das Im-,-pulsgatter 5. Wenn daher nun im Zeitpunkt t. die monostabile Kippstufe 4 zurückkippt, so kann der dadurch auf der Leitung VI auftretende positive Impuls nicht an den ersten Eingang der bistabilen Kippstufe 1 gelangen, so daß eine erneute Betätigung der bistabilen Kippstufe 1 im Zeitpunkt t. verhindert wird. Im Zeitpunkt t7 erhält dann der zweite Eingang der bistabilen Kippstufe 2 von der Umkehrstufe 3 her (Diagrarnm IV) einen positiven Impuls und kippt daher zurück, so daß die erwähnte Sperrung des Impulsgatters 5 aufgehoben wird.The at time t. The positive pulse occurring on line 111 also causes the bistable flip-flop 2 to flip. The negative potential thus occurring on the line V blocks the pulse, pulse gate 5. Therefore, if now at time t. the monostable flip-flop 4 tilts back, the positive pulse thus occurring on the line VI cannot reach the first input of the bistable flip-flop 1 , so that a renewed actuation of the bistable flip-flop 1 at time t. is prevented. At time t7 the second input of the bistable flip-flop 2 then receives a positive pulse from the reversing stage 3 (Diagrarnm IV) and therefore tilts back, so that the aforementioned blocking of the pulse gate 5 is canceled.

Drittens. Schließlich sei nun noch der kritische Fall betrachtet, in dem ein Nutzimpuls (Diagramm I) und ein Abfrageimpuls (Diagramm II) zeitgleich eintreffen, was in F i g. 2 für den Zeitpunkt t. angenommen wurde. Da in diesem Fall die bistabile Kippstufe 1 gleichzeitig an beiden Eingängen einen positiven Impuls erhält, wird sie nicht gekippt. Die monostabile Kippstufe 4 wird dagegen wie zuvor umgeschaltet (Diagrainm VI). Kippt dann im Zeitpunkt t. die monostabile Kippstufe 4 zurück, so liefert sie über die Leitung VI und das geöffnete Impulsgatter V einen positiven Impuls an den ersten Eingang der bistabflen Kippstufe 1 und bringt diese daher zum Kippen (Diagramm IJI). Der nächste positive Abfrageimpuls, der im Zeitpunkt tj, auftritt, schaltet die bistabile Kippstufe 1 dann zurück und bewirkt auf der Leitung III den erwünschten Signalimpuls, der wiederum anzeigt, daß in der vorhergehenden Abtastimpulsperiode (zwischen den Zeitpunkten t 8 und tj.) ein Nutzimpuls eingetroffen ist (im angenommenen Fall genau zu Beginn der Abtastimpulsperiode, nämlich im Zeitpunkt t.).Third. Finally, consider the critical case in which a useful pulse (diagram I) and an interrogation pulse (diagram II) arrive at the same time, which is shown in FIG . 2 for the time t. was accepted. Since in this case the bistable flip-flop 1 receives a positive pulse at both inputs at the same time, it is not flipped. The monostable multivibrator 4 is switched over as before (Diagrainm VI). Then tilts at time t. the monostable flip-flop 4 returns, it delivers a positive pulse to the first input of the bistable flip-flop 1 via the line VI and the open pulse gate V and therefore causes it to flip (diagram IJI). The next positive interrogation pulse, which occurs at time tj, then switches the bistable flip-flop 1 back and causes the desired signal pulse on line III, which in turn indicates that a useful pulse is in the previous sampling pulse period (between times t 8 and tj.) has arrived (in the assumed case exactly at the beginning of the sampling pulse period, namely at time t.).

Claims (1)

Patentanspruch: Schaltungsanordnung zur Abtastung der zeitlichen Lage von Impulsen einer an den ersten Eingang einer bistabilen Stufe geführten, unregelmäßigen Nutzimpulsfolge mit Hilfe einer an den zweiten Eingang dieser bistabilen Kippstufe geführten, reg ,elmäßigen, höherfrequenten Abtastimpulsfolge, wobei der synchron mit einem Abtastimpuls auftretende, das Eintreffen eines Nutzimpulses in der Zeitspanne zwischen dem genannten Abtastimpuls und dem vorhergehenden Abtastimpuls gleicher Polarität anzeigende Signalimpuls am Ausgang der erwähnten bistabilen Kippstufe abgenommen wird, e k e n n z e i c h -n e t d u r c h eine zweite bistabile Kippstufe (2), deren erster Eingang mit dem Ausgang der ersten bistabilen Kippstufe (1) und deren zweiter Eingang über eine Umkehrstufe (3) mit dem zweiten Eingang der ersten bistabilen Kippstufe verbunden ist, ferner eine monostabile Kippstufe (4), deren Eingang mit dem ersten Eingang der ersten bistabilen Kippstufe verbunden ist, sowie ein Impulsgatter (5), dessen Eingang mit dem Ausgang der monostabilen Kippst'afe, dessen Ausgang mit dem ersten Eingang der ersten bistabilen Kippstufe und dessen Sperranschluß mit dem Ausgang der zweiten bistabilen Kippstufe verbunden ist.Claim: Circuit arrangement for sampling the temporal position of pulses of an irregular useful pulse sequence fed to the first input of a bistable stage with the aid of a regular, regular, higher-frequency sampling pulse sequence fed to the second input of this bistable multivibrator arrival is taken of a useful pulse in the period between said sampling pulse and the preceding sampling pulse of the same polarity indicating signal pulse at the output of said bistable multivibrator, e k ennzeich -NET d urch a second bistable flip-flop (2) having a first input connected to the output of the first bistable multivibrator (1) and the second input of which is connected to the second input of the first bistable multivibrator via an inverter (3) , a monostable multivibrator (4), the input of which is connected to the first input of the first bistable multivibrator, and a pulse gate (5), d eat input with the output of the monostable Kippst'afe, the output of which is connected to the first input of the first bistable multivibrator and whose blocking connection is connected to the output of the second bistable multivibrator.
DEK55592A 1965-03-19 1965-03-19 Circuit arrangement for scanning an irregular useful pulse sequence Pending DE1219073B (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DEK55592A DE1219073B (en) 1965-03-19 1965-03-19 Circuit arrangement for scanning an irregular useful pulse sequence
CH179966A CH433824A (en) 1965-03-19 1966-02-09 Circuit arrangement for scanning an irregular useful pulse sequence
NL6602013A NL6602013A (en) 1965-03-19 1966-02-16
SE298366A SE220256C1 (en) 1965-03-19 1966-03-07

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEK55592A DE1219073B (en) 1965-03-19 1965-03-19 Circuit arrangement for scanning an irregular useful pulse sequence

Publications (1)

Publication Number Publication Date
DE1219073B true DE1219073B (en) 1966-06-16

Family

ID=7227517

Family Applications (1)

Application Number Title Priority Date Filing Date
DEK55592A Pending DE1219073B (en) 1965-03-19 1965-03-19 Circuit arrangement for scanning an irregular useful pulse sequence

Country Status (4)

Country Link
CH (1) CH433824A (en)
DE (1) DE1219073B (en)
NL (1) NL6602013A (en)
SE (1) SE220256C1 (en)

Also Published As

Publication number Publication date
CH433824A (en) 1967-04-15
SE220256C1 (en) 1968-04-30
NL6602013A (en) 1966-09-20

Similar Documents

Publication Publication Date Title
DE3850059T2 (en) Source electrode drive circuit for a liquid crystal matrix display.
EP0345564B1 (en) Method and device for the recuperation of a bit clock from a digital telecommunication signal
DE2854348C3 (en) Circuit arrangement for determining the position of the display of information in the display grid on the screen of a cathode ray height
DE2714219C2 (en)
DE1957872A1 (en) Digital-to-analog converter
DE1160892B (en) Sliding unit
DE2517230C2 (en) Pulse generator
EP0333273A2 (en) Control signal generator for processing a video signal
EP0607630B1 (en) Circuit for delaying a useful signal
DE2007622A1 (en) System for making images visible
DE1219073B (en) Circuit arrangement for scanning an irregular useful pulse sequence
DE2157515B2 (en) Digital data processing device
DE2143470A1 (en) Code converter
DE2237579C3 (en) Clock-controlled master-slave toggle switch
DE3719581C2 (en)
DE1270091C2 (en) Interference suppression for analog signals integrating circuits in sections
DE2053041C3 (en) Digital-to-analog converter
DE1138565B (en) Clock pulse generator
DE1925917A1 (en) Binary pulse frequency multiplier circuit
DE2150930C3 (en) Alarm input circuit for a data processing system
DE2736503A1 (en) GRID SYNCHRONIZATION ARRANGEMENT
DE2110232B2 (en) Sampling filter for AM pulse equalisation - has single weighting circuit connected consecutively to tappings along delay line
DE2264135C3 (en) Storage device with several bistable flip-flops
DE1251377B (en) Circuit arrangement for the conversion of bouncing or flashing impulses into ideal square-wave impulses, especially for test devices in telecommunications systems
DE3639790C2 (en)