[go: up one dir, main page]

DE1207014B - Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung - Google Patents

Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung

Info

Publication number
DE1207014B
DE1207014B DET21531A DET0021531A DE1207014B DE 1207014 B DE1207014 B DE 1207014B DE T21531 A DET21531 A DE T21531A DE T0021531 A DET0021531 A DE T0021531A DE 1207014 B DE1207014 B DE 1207014B
Authority
DE
Germany
Prior art keywords
zone
heavily doped
diffusion
transistor
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DET21531A
Other languages
English (en)
Other versions
DE1207014C2 (de
Inventor
Jack St Clair Kilby
Jay Wallace Lathrop
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE1207014B publication Critical patent/DE1207014B/de
Application granted granted Critical
Publication of DE1207014C2 publication Critical patent/DE1207014C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0112Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401Combinations of FETs or IGBTs with BJTs
    • H10D84/403Combinations of FETs or IGBTs with BJTs and with one or more of diodes, resistors or capacitors
    • H10D84/406Combinations of FETs or IGBTs with vertical BJTs and with one or more of diodes, resistors or capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • H10D84/615Combinations of vertical BJTs and one or more of resistors or capacitors
    • H10P95/00

Landscapes

  • Bipolar Transistors (AREA)
  • Thyristors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. α.:
HOIl
Deutsche Kl.: 21g-11/02
Nummer: 1207 014
Aktenzeichen: T 21531 VIII c/21 g
Anmeldetag: 5. Februar 1962
Auslegetag: 16. Dezember 1965
Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung
Anmelder:
Texas Instruments Incorporated, Dallas, Tex. (V. St. A.)
Vertreter:
Dipl.-Ing. E. Prinz und Dr. G. Hauser, Patentanwälte,
München-Pasing, Ernsbergerstr. 19
Als Erfinder benannt:
Jack St. Clair Kilby,
Jay Wallace Lathrop, Dallas, Tex. (V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 6. Februar 1961 (87 258)
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung mit einem einkristallinen Halbleiterträgerkörper und einer epitaktischen Halbleiterschicht.
Es ist eine integrierte Halbleiterschaltungsanordnung bekannt, bei welcher mehrere epitaktische Schichten aufeinandergeschichtet sind. Dabei sind einige dieser epitaktischen Schichten sehr stark oder sehr schwach dotiert, damit im Innern der Anordnung niederohmige Stromwege oder Isolierschichten entstehen. Durch Ätzen oder mechanische Einschnitte werden dann tieferliegende Schichten, vor allem die stark dotierten Schichten, zum Anbringen von Kontakten zugänglich gemacht.
Da auch die stark dotierten Schichten im Epitaxialverfahren aufgebracht werden, erstrecken sie sich ebenso wie die übrigen epitaktischen Schichten über die ganze Fläche der Anordnung, weshalb sie mechanisch oder chemisch unterteilt werden müssen, wenn mehrere getrennte, stark dotierte Zonen in der gleichen Ebene benötigt werden. Außerdem tragen die stark dotierten Schichten zur Gesamtdicke der Anordnung bei.
Das Ziel der Erfindung ist die Schaffung eines
Verfahrens, mit welchem im Innern eines einkristal- ~
linen Halbleiterkörpers eingeschlossene, stark do-
tierte Zonen so gebildet werden können, daß sie Derartige stark dotierte Zonen im Innern eines
nur an den erforderlichen Stellen vorhanden sind Halbleiterkörpers für eine integrierte Schaltungsund die Dicke der Anordnung nicht vergrößern. 30 anordnung können in mehrfacher Hinsicht vorteil-Nach der Erfindung wird dies dadurch erreicht, haft verwendet werden. Eine bevorzugte Weiterdaß zunächst auf dem einkristallinen Trägerkörper bildung des erfindungsgemäßen Verfahrens besteht in an sich bekannter Weise eine oder mehrere stark darin, daß auf der epitaktischen Schicht über der dotierte Oberflächenzonen durch Diffusion gebildet bzw. jeder diffundierten, stark dotierten Oberwerden, und daß anschließend die epitaktische 35 flächenzone in an sich bekannter Weise eine weitere Schicht über der bzw. jeder stark dotierten Ober- stark dotierte Oberflächenzone durch Diffusion geflächenzone angebracht wird. bildet wird, und daß anschließend ein ohmscher
Das erfindungsgemäße Verfahren beruht auf einer Kontakt an der bzw. jeder weiteren stark dotierten Vereinigung der Diffusionstechnik und der Epi- Oberfiächenzone angebracht wird. In diesem Fall taxialtechnik. Mit dem Diffusionsverfahren können 40 verringert die stark dotierte Zone den Widerstand stark dotierte Zonen sehr genau an allen erforder- von dem ohmschen Kontakt durch die epitaktische liehen Stellen auf dem Trägerkörper gebildet wer- Schicht hindurch zu dem Halbleiterträgerkörper,
den. Da diese Zonen im Trägerkörper entstehen, Eine besonders vorteilhafte Ausführungsform bewird dessen Dicke dadurch nicht vergrößert. Durch steht darin, daß auf der Oberfläche der epitaktischen das anschließende Aufbringen der epitaktischen 45 Schicht über der diffundierten, stark dotierten Ober-Schicht werden die stark dotierten Zonen im Innern flächenzone die Basiszone eines Transistors in an eines einkristallinen Halbleiterkörpers eingeschlossen. Auf diese Weise können beliebig viele und
beliebig geformte stark dotierte Zonen in einer
Ebene in dem Halbleiterkörper erhalten werden, 50 schließlich ohmsche Kontakte an der Basiszone und ohne daß es erforderlich ist, diese Zonen durch an der Emitterzone angebracht werden. In diesem Ätzen oder mechanisch zu unterteilen. Fall wird durch die stark dotierte Zone der
509 758S22
sich bekannter Weise durch Diffusion gebildet wird, daß auf der Basiszone die Emitterzone des Transistors durch Diffusion gebildet wird und daß
Gesamtwiderstand der Kollektorzone und da- zone und das übrige η-leitende Material des Blocks mit der Kollektorsättigungswiderstand verringert, 11 die Kollektorzone darstellen. An dem p-leitenden wodurch wiederum die Schalteigenschaften des Material der Zone 13 ist ein ohmscher Kontakt 17 Transistors verbessert werden. Ferner kann der angebracht, der die Basiselektrode des Transistors Widerstand des Halbleiterträgerkörpers völlig un- 5 bildet. Ein ohmscher Kontakt 21 an dem Block 11 abhängig von den Eigenschaften der Kollektor- direkt unterhalb des Mesa-Gebildes 16 stellt die
zone gewählt werden. Beispielsweise ist es möglich, Kollektorelektrode des Transistors dar, während ein den Halbleiterträgerkörper hochohmig auszubilden ohmscher Kontakt 23 an der stark dotierten Zone 15
und als einen mit der Kollektorzone verbundenen die Emitterelektrode des Transistors bildet. An dem
großen Widerstand zu verwenden. In diesem Fall io von dem Mesa-Gebilde 16 abgelegenen Ende des
bildet die stark dotierte Zone zugleich einen guten Blocks 11 ist ein weiterer ohmscher Kontakt 19 an-
ohmschen Kontakt zwischen dem Halbleiterträger- gebracht. Das Material des Blocks 11 zwischen den
körper und der die Kollektorzone bildenden epitak- Kontakten 19 und 21, das einen verhältnismäßig
tischen Schicht. großen spezifischen Widerstand aufweist, bildet
Die Erfindung wird nachstehend an Hand der 15 praktisch einen Widerstand, der an den Kollektor des
Zeichnung beispielshalber beschrieben. Darin zeigt in dem Mesa-Gebilde 16 enthaltenen Transistors an-
F i g. 1 einen Querschnitt durch eine integrierte geschlossen ist.
Halbleiterschaltungsanordnung bekannter Art, Fig. 2 zeigt das Schaltbild der integrierten HaIb-
Fig. 2 das Schaltbild der Halbleiterschaltungs- leiterschaltungsanordnung von Fig. 1. Diese Schalanordnung von F i g. 1, 20 tung enthält einen Widerstand 25, der zwischen einer
F i g. 3 einen Querschnitt zur Darstellung einer Klemme 18 und dem Kollektor eines pnp-Transi-
Zwischenstufe bei der Herstellung einer integrierten stors 27 angeschlossen ist. Der Emitter des Transi-
Halbleiterschaltungsanordnung nach der Erfindung, stors 27 ist an eine Klemme 24 angeschlossen, wäh-
die dem Schaltbild von F i g. 2 entspricht, rend die Basis des Transistors 27 an einer Klemme
F i g. 4 die dem Schaltbild von F i g. 2 ent- 25 22 liegt. Eine weitere Klemme 20 ist mit dem Kollek-
sprechende integrierte Halbleiterschaltungsanord- tor des Transistors 27, d. h. mit dem Verbindungs-
nung nach der Erfindung in perspektivischer An- punkt zwischen dem Widerstand 25 und dem Kollek-
sicht, tor des Transistors 27 verbunden. Der Widerstand 25
Fig. 5 einen Querschnitt durch die integrierte wird durch das hochohmige Halbleitermaterial zwi-
Halbleiterschaltungsanordnung von F i g. 4 entlang 30 sehen den Kontakten 19 und 21 dargestellt, während
der Linie 5-5 der F i g. 4, der Transistor 27 dem Transistor in dem Mesa-Ge-
Fig. 6 einen Schnitt durch eine integrierte Halb- bilde 16 entspricht. Die Klemmen 18, 20, 22 und 24
leiterschaltungsanordnung bekannter Art, die ein entsprechen den Anschlüssen 19, 21, 17 bzw. 23 in
UND-Gatter bildet, dieser Reihenfolge.
Fig. 7 das Schaltbild der in Fig. 6 dargestellten 35 Wegen der Schwierigkeit der Herstellung von
integrierten Halbleiterschaltungsanordnung, ohmschen Kontakten auf einem Material von hohem
F i g. 8 eine Querschnittsansicht zur Darstellung spezifischem Widerstand ist der ohmsche Wider-
einer Zwischenstufe bei der Herstellung einer inte- stand des Blocks 11 praktisch auf 10 Ohm · cm be-
grierten Halbleiterschaltungsanordnung nach der grenzt. Infolgedessen hat der durch den Block 11
Erfindung, die dem Schaltbild von Fig. 7 entspricht, 40 dargestellte Widerstand 25 bei einer praktisch aus-
F i g. 9 eine perspektivische Darstellung einer dem geführten integrierten Halbleiterschaltungsanordnung
Schaltbild von F i g. 7 entsprechenden integrierten höchstens einen Wert von 40 Ohm. Selbst ein
Halbleiterschaltungsanordnung nach der Erfindung Material mit diesem spezifischem Widerstand er-
und fordert bereits verschiedene schwerwiegende Kom-
Fig. 10 einen Querschnitt durch die integrierte 45 promisse beim Aufbau des Transistors 27. Da das Halbleiterschaltungsanordnung von F i g. 9 entlang hochohmige Material des Blocks 11 die Kollektorder Linie 10-10 in Fig. 9. zone des Transistors 27 bildet, hat der Transistor27
Die in F i g. 1 dargestellte integrierte Halbleiter- eine verhältnismäßig hohe Sättigungsspannung. Diese schaltungsanordnung bekannter Art weist einen Ein- hohe Sättigungsspannung ist unerwünscht, und zwar kristall 11 aus Halbleitermaterial von verhältnis- 50 insbesondere dann, wenn der Transistor 27 als mäßig hohem spezifischem Widerstand, beispiels- Schalttransistor verwendet werden soll, da es in dieweise aus Silizium, auf. Der Kristall 11 ist η-leitend sem Fall erwünscht ist, daß der Transistor im und hat einen spezifischen Widerstand von leitenden Zustand einen möglichst niederohmigen 10 Ohm · cm. An einem Ende des Blocks 11 befindet Kurzschluß bildet. Infolge der verhältnismäßig hohen sich eine durch Feststoffdiffusion gebildete p-Zone 55 Sättigungsspannung besteht im leitenden Zustand 13 und in dieser Zone befindet sich wiederum eine eine verhältnismäßig hohe Spannung zwischen dem durch Feststoffdiffusion hergestellte stark dotierte Kollektor und dem Emitter, so daß der gewünschte n-Zone 15. Auf der Oberseite des Blocks 11 wurde Kurzschluß nicht erreicht wird. Darüber hinaus führt durch Ätzen ein Mesa-Gebilde 16 erzeugt, das die der verhältnismäßig große spezifische Widerstand Zone 13 und die Zone 15 enthält, welche von dem 60 des durch den Block 11 gebildeten Kollektors des Hauptkörper des Blocks 11 vorragen. Die pn-Über- Transistors 27 zu einer vergrößerten Kollektorgänge zwischen der η-leitenden Zone 15 und dem speicherung mit dem Ergebnis einer beträchtlich übrigen p-Ieitenden Material der Zone 13 einerseits kleineren Schaltgeschwindigkeit,
und zwischen dem übrigen η-leitenden Material des Die in Fig. 3 bis 5 dargestellte Anordnung geBlocks 11 und dem p-leitenden Material der Zone 65 stattet es, die Schaltung von Fig.2 als integrierte 13 andererseits bilden einen npn-Transistor in dem Halbleiterschaltungsanordnung so auszubilden, daß Mesa-Gebilde 16, wobei das p-leitende Material der der Widerstand 25 aus einem Material von weitaus Zone 13 die Basiszone, die Zone 15, die Emitter- größerem spezifischem Widerstand gebildet werden
5 6
kann, so daß er einen wesentlich größeren Wider- der Zone 35 ein ohmscher Kontakt 47 gebildet wird, standswert haben kann, während die Kollektorzone der die Basiselektrode darstellt. Ein weiterer ohmdes Transistors 27 aus einem Material von wesentlich scher Kontakt 48 an der Zone 39 ergibt die Kolgeringerem spezifischem Widerstand bestehen kann. lektorelektrode. Außerdem ist ein ohmscher An-
Die Fig. 3 zeigt diese integrierte Halbleiter- 5 schluß 50 an der stark dotierten Zone 41 vorhanden,
schaltungsanordnung bei einer Zwischenstufe der Die in F i g. 4 und 5 dargestellte integrierte HaIb-Herstellung. Es wird ein Einkristall aus Halbleiter- leiterschaltungsanordnung entspricht der in F i g. 2 material mit hohem spezifischem Widerstand in dargestellten Schaltung, wobei das Mesa-Gebilde 43
Form eines Plättchens 29 hergestellt. Bei der Aus- den Transistor 27 bildet und das Halbleitermaterial
führungsform nach den Fig. 3 bis 5 hat das io zwischen dem Mesa-Gebilde 45 und dem Mesa-
Plättchen 29 einen spezifischen Widerstand von Gebilde 43 den Transistor 27 bildet und das HaIb-
100 Ohm · cm, und es ist η-leitend. An der Ober- leitermaterial zwischen dem Mesa-Gebilde 45 und
seite des Plättchens 29 werden nahe den beiden dem Mesa-Gebilde 43 den Widerstand 25 darstellt.
Schmalseiten zwei stark dotierte n-Zonen 31 und 32 Die Klemmen 18, 20, 22 und 24 entsprechen den
(mit etwa 0,1 Ohm ■ cm oder weniger) durch Diffu- 15 Kontakten 50, 48, 47 bzw. 49 in der angegebenen
sion gebildet. Auf das Plättchen 29 wird durch Reihenfolge.
Kristallwachstum eine epitaktische Schicht 33 aus Da für das Plättchen 29 ein Material von hohem Halbleitermaterial aufgebracht. Die Schicht 33 stellt spezifischem Widerstand verwendet wird, ist ein eine Fortsetzung des Einkristalls dar, was wesentlich Widerstand 25 mit wesentlich größerem Widerstandsist. Zur Bildung dieser epitaktischen Schicht kann ao wert als bei der Anordnung von F i g. 1 erzielbar, Halbleitermaterial auf das Plättchen 29 nach dem und das Plättchen 29 braucht auch nicht annähernd Verfahren aufgebracht werden, die in den Ver- so lang gemacht zu werden, um einen angemessen öffentlichungen »Epitaxial growth of silicon« von großen Widerstand zu erhalten. Darüber hinaus ist Wajda usw. in der Zeitschrift »IBM Journal of der spezifische Widerstand der Kollektorzone des Research and Development«, 4, S. 288 bis 295 35 Transistors 27 wesentlich kleiner, da die Kollektor-(1960), und »Impurity introduction during epitaxial zone aus der epitaktischen Schicht 33 besteht, growth of silicon« von Glang usw., a.a. O., S. 299 welche einen verhältnismäßig kleinen spezifischen bis 301 (1960), beschrieben sind. Widerstand aufweist. Der Transistor 27 hat somit
Die Eigenschaften der epitaktischen Schicht, ein- eine kleine Sättigungsspannung, so daß er einen schließlich des spezifischen Widerstandes und des 30 besseren Kurzschluß ergibt, wenn er stromführend Leitungstyps, können frei gewählt werden. Bei der ist, und auch die Kollektorspeicherung ist stark Ausführungsform nach F i g. 3 ist die Schicht n-lei- herabgesetzt, was zu einer erheblich kürzeren tendj und der spezifische Widerstand ist verhältnis- Schaltzeit des Transistors 27 führt. Außerdem ermäßig niedrig gewählt, vorzugsweise zwischen 0,5 möglicht die stark dotierte Zone 41 in der nieder- und 1,0 Ohm · cm. In der η-leitenden epitaktischen 35 ohmigen epitaktischen Schicht in dem Mesa-Gebilde Schicht 33 ist durch Feststoffdiffusion eine p-Zone 45, das sich auf der stark dotierten Zone 32 des 35 gebildet. Diese Zone befindet sich über der stark hochohmigen Plättchens 29 befindet, die Herstellung dotierten n-Zone 31 im Plättchen 29. In der p-Zone einer guten ohmschen Verbindung mit dem hoch-35 ist mittels Feststoffdiffusion eine stark dotierte ohmigen Material des Plättchens. In gleicher Weise n-Zone 37 gebildet. Eine stark dotierte n-Zone 39 40 ergibt die stark dotierte Zone 31 eine gute ohmsche ist auch in dem η-Material der Schicht 33 neben der Verbindung zwischen der Kollektorzone des Tran-Zone 35 durch Feststoffdiffusion hergestellt, wäh- sistors und dem hochohmigen Material des Plättrend eine schwach dotierte n-Zone 41 in der Schicht chens 29, und sie begrenzt auch die Breite der 33 über der n-Zone 32 gleichfalls durch Feststoff- Verarmungsschicht im Kollektor, wodurch die diffusion gebildet ist. 45 Schalteigenschaften des Transistors merklich ver-
Die epitaktische Schicht 33 wird dann derart ge- bessert werden.
ätzt, daß die in den F i g. 4 und 5 allgemein mit Wie aus F i g. 3 erkennbar ist, ermöglicht es die
den Bezugszahlen 43 und 45 bezeichneten Mesa- epitaktische Schicht, stark dotierte Zonen, wie die
Gebilde stehenbleiben. Das Material der Schicht 33 Zonen 31 und 32, in einem einkristallinen Gefüge
wird an den nicht benötigten Stellen vollständig 50 vollständig in einem Material einzuschließen, das
entfernt, so daß die Mesa-Gebilde 43 und 45 ledig- schwächer dotiert ist. Bei der Ausführungsform von
lieh über das hochohmige Material des Plättchens F i g. 4 und 5 gestatten diese eingeschlossenen Zonen
29 miteinander verbunden sind. Das Ätzen wird 31 und 32 die Herstellung einer guten ohmschen
derart durchgeführt, daß das Mesa-Gebilde 43 die Verbindung mit dem hochohmigen Material des
p-Zone 35 mit der darin befindlichen n-Zone 37 und 55 Plättchens 29. Eine solche Struktur ist offensichtlich
ferner die stark dotierte n-Zone 39 enthält, und daß von großem Vorteil bei integrierten Halbleiterschal-
das Mesa-Gebilde 45 die schwach dotierte n-Zone tungsanordnungen.
41 enthält. In Fig. 6 ist eine andere integrierte Halbleiter-
Die Zonen im Mesa-Gebilde 43 bilden einen schaltungsanordnung bekannter Art dargestellt.
Transistor mit der n-Zone 37 als Emitterzone, der 60 Diese Halbleiterschaltungsanordnung bildet ein
p-Zone 35 als Basiszone und dem verbleibenden UND-Gatter, dessen Schaltbild in F i g. 7 gezeigt ist.
η-leitenden Material der Schicht 33 im Mesa-Gebilde Die Halbleiterschaltungsanordnung von F i g. 6 ent-
43 als Kollektorzone. Die stark dotierte n-Zone 39 hält einen einkristallinen Block 51 aus Halbleiter-
im Mesa-Gebilde 43 wird dazu benutzt, einen An- material mit p-Leitung. In der Nähe des einen Endes
schluß am Kollektor des Transistors anzubringen. 65 dieses Blocks sind mittels Feststoffdiffusion drei
An der stark dotierten n-Zone 37 wird ein ohmscher n-Zonen 53, 54, 55 gebildet. Die pn-Ubergänge zwi-
Kontakt 49 angebracht, der die Emitterelektrode sehen den n-Zonen 53, 54, 55 und dem p-Material
bildet, während an dem verbleibenden p-Material des Blocks 51 bilden Halbleiterdioden. Unter den
Zonen 53, 54, 55 befindet sich ein ohmscher Kontakt 56 an dem Block 51, und ein weiterer ohmscher Kontakt 57 befindet sich am entgegengesetzten Ende des Blocks 51. Weitere ohmsche Kontakte 52, 58 und 62 sind an den n-Zonen 53 bzw. 54 bzw. 55 angebracht. Der spezifische Widerstand des Blocks 51 zwischen den ohmschen Kontakten 57 und 56 ergibt einen Widerstand. Die integrierte Halbleiterschaltungsanordnung von Fig. 6 bildet also ein UND-Gatter, das dem Schaltbild von Fig. 7 entspricht. In dieser Schaltung ist ein Widerstand 63 zwischen eine Klemme 64 und drei Dioden 59, 60, 61 eingeschaltet, welche zu Klemmen 65 bzw. 66 bzw. 67 führen. An dem Verbindungspunkt zwischen den Dioden 59, 60, 61 und dem Widerstand 63 ist eine Klemme 68 angeschlossen. Die drei Dioden 59, 60, 61 entsprechen den Dioden, die durch die Übergänge zwischen den n-Zonen 53, 54, 55 und dem p-Material des Blocks 51 gebildet sind, während der Widerstand 63 dem Widerstand entspricht, der infolge des spezifischen Widerstands des Blocks 51 zwischen den Kontakten 57 und 56 besteht. Die Klemmen 63 bis 68 entsprechen den Kontakten 57, 62, 58, 52 und 56 in dieser Reihenfolge. Die in Fig. 6 dargestellte integrierte Halbleiterschaltungsanordnung ist somit ein UND-Gatter mit drei Eingängen.
Wie bei der aus Transistor und Widerstand bestehenden Anordnung von Fig. 1 besteht auch bei dem UND-Gatter von Fig. 6 die Einschränkung, daß der spezifische Widerstand des p-Materials des Blockes 51 nicht sehr groß gemacht werden kann, weil an diesem Material die Kontakte 56 und 57 unter Bildung von ohmschen Verbindungen angebracht werden müssen, und, wie oben ausgeführt, große Schwierigkeiten bestehen, einen guten ohmschen Kontakt mit einem Material zu erhalten, das einen hohen spezifischen Widerstand aufweist. Außerdem werden bei einem zu großen spezifischen Widerstand des Materials des Blocks 51 die Dioden 59, 60, 61 in der Schaltung von Fig. 7 praktisch nicht direkt, sondern jeweils über einen Serienwiderstand mit dem Widerstand 63 verbunden. Solche in die Schaltung von Fig. 7 eingeschaltete Serienwiderstände würden die Arbeitsweise des UND-Gatters sehr stören. Daher muß der Block 51 verhältnismäßig lang gemacht werden, damit ein angemessen hoher Widerstandswert für den Widerstand 63 erhalten wird.
Bei der integrierten Halbleiterschaltungsanordnung von Fig. 8 bis 10 werden diese Schwierigkeiten vermieden. Diese Anordnung entspricht gleichfalls dem UND-Gatter von Fig. 7.
Fig. 8 zeigt eine Zwischenstufe bei der Herstellung dieser integrierten Halbleiterschaltungsanordnung. Wie in Fig. 8 zu sehen, wird ein einkristallines Plättchen 71 verwendet, das einen hohen spezifischen Widerstand aufweist und p-leitend ist. Auf jeder Seite dieses Plättchens werden mittels Feststoffdiffusion stark dotierte n-Zonen 73 und 75 (mit etwa 0,1 Ohm · cm oder weniger) gebildet. Dann werden mittels Kristallwachstum auf jeder Seite des Plättchens 71 auf die stark dotierten Zonen 73 und 75 epitaktische Schichten 77 bzw. 79 aufgebracht. Diese epitaktische Schichten stellen Fortsetzungen der Halbleitereinkristallstruktur dar und sind so gewählt, daß sie verhältnismäßig kleine spezifische Widerstände haben und p-leitend sind. In der epitaktischen Schicht 79 werden mittels Feststoffdiffusion mehrere kleine n-Zonen 81 gebildet Diese Zonen 81 sind in Gruppen zu je drei Zonen angeordnet. Zu jeder Gruppe von drei n-Zonen 81 gehört eine mittels Feststoffdiffusion gebildete Zone 82 aus stark dotiertem p-Material.
Die in F i g. 8 gezeigte Anordnung wird dann derart in Würfel geschnitten, daß sich jede Gruppe von drei Zonen 81 und einer Zone 82 in einem getrennten Kristallteil befindet. Fig. 9 und 10 zeigen einen der Würfel, die durch das Zerschneiden des Plättchens erhalten werden. Jeder Würfel stellt eine Stange aus Halbleitermaterial dar, an deren Enden sich epitaktische Schichten 91 und 93 aus p-Material befinden. Zwischen den epitaktischen Schichten 91 und 93 liegt eine Schicht 95 aus p-Material mit hohem spezifischem Widerstand. Die epitaktischen Schichten 91 und 93 stehen mit dem hochohmigen p-Material über die stark dotierten Zonen 97 und 99 in Verbindung. In der epitaktischen Schicht 93 befinden sich drei Zonen 81 aus η-Material und eine Zone 82 aus stark dotiertem p-Material. Die drei Zonen 81 aus η-Material bilden mit dem p-Material der epitaktischen Schicht 93 drei Dioden.
In der epitaktischen Schicht 91 ist mittels Feststoffdiffusion eine Zone 92 aus stark dotiertem p-Material gebildet. An den n-Zonen 81 sind ohmsche Kontakte 94 angebracht, an der stark dotierten p-Zone 82 ist ein ohmscher Kontakt 98 angebracht, und an der stark dotierten p-Zone 92 ist ein ohmscher Kontakt 96 angebracht.
Diese in Fig. 9 und 10 dargestellte Anordnung bildet ein UND-Gatter der in Fig. 7 dargestellten Art. Die pn-Übergänge zwischen den n-Zonen 81 und der epitaktischen Schicht 93 aus p-Material entsprechen den Dioden 59, 60, 61, während der Widerstand 63 durch das hochohmige p-Material der Schicht 95 zwischen den epitaktischen Schichten 93 und 91 gebildet wird. Die Kontakte 94 entsprechen den Klemmen 65,66,67, der Kontakt 98 der Klemme 68 und der Kontakt 96 der Klemme 64.
Da der Widerstand 63 durch ein Material von hohem spezifischem Widerstand gebildet wird, ist es möglich, ihn aus einem so kurzen Materialstück herzustellen, daß die Dicke eines Halbleiterplättchens ausreicht. Aus diesem Grunde können die UND-Gatter dadurch hergestellt werden, daß ein Plättchen in der mit Bezug auf F i g. 8 beschriebenen Weise in Würfel zerschnitten wird. Die Tatsache, daß die epitaktischen Schichten 93 und 91 an jeder Seite der hochohmigen Schicht 95 angebracht sind, ermöglicht es, diese Zonen 91 und 93 niederohmig auszubilden. Infolgedessen tritt zwischen den Dioden 59, 60, 61 und dem Widerstand 63 in der Schaltung von F i g. 7 praktisch kein Widerstand auf, und es sind gute ohmsche Verbindungen zu der hochohmigen Schicht 95 vorhanden. Bei einigen Kristallwachsverfahren kann es zweckmäßig sein, lediglich die Schicht 93 wachsen zu lassen und die Zone 92 direkt in der Schicht 95 durch Diffusion zu bilden.·
Wenn eine weitere Vergrößerung der Transistorschaltgeschwindigkeit bei integrierten Halbleiterschaltungsanordnungen erforderlich ist, kann die epitaktische Schicht während des Wachsens mit einem die Ladungsträger-Lebensdauer verkürzenden Störstoff, beispielsweise mit Gold, dotiert werden. Das Dotieren während des Kristallwachstums ergibt über die gesamte epitaktische Schicht hinweg ein
nahezu konstantes Dotierungsniveau. Dies stellt eine erhebliche Verbesserung gegenüber der Fehlerfunktionsverteilung dar, die man derzeit bei den üblichen Feststoffdiffusionsprozessen erhält. Diese Technik ist in gleicher Weise wie für integrierte Halbleiterschaltungsanordnungen auch für einzelne Transistoren von beträchtlichem Wert.

Claims (4)

Patentansprüche: IO
1. Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung mit einem einkristallinen Halbleiterträgerkörper und einer epitaktischen Halbleiterschicht, dadurch gekennzeichnet, daß zunächst auf dem einkristallinen Trägerkörper (29, F i g. 5; 95, F i g. 9) in an sich bekannter Weise eine oder mehrere stark dotierte Oberflächenzonen (31, 32, Fig. 5; 99, Fig. 10) durch Diffusion gebildet werden, und daß anschließend die epitaktische Schicht (33, Fig. 5; 93, Fig. 10) über der bzw. jeder stark dotierten Oberflächenzone angebracht sind.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf der epitaktischen Schicht (33, Fig. 5; 93, Fig. 9) über der bzw. jeder diffundierten, stark dotierten Oberflächenzone (31, 32, Fig. 5; 99, Fig. 9) in an sich bekannter Weise eine weitere stark dotierte Oberflächenzone (39, 41, Fig. 5; 82, Fig. 10) durch Diffusion gebildet wird, und daß anschließend ein ohmscher Kontakt (48, 50, Fig. 5; 98, Fig. 10)
10
an der bzw. jeder weiteren stark dotierten Oberflächenzone angebracht wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß auf der Oberfläche der epitaktischen Schicht (33, Fig. 5) über der diffundierten, stark dotierten Oberflächenzone (31, Fig. 5) die Basiszone (35) eines Transistors in an sich bekannter Weise durch Diffusion gebildet wird, daß auf der Basiszone die Emitterzone (37) des Transistors durch Diffusion gebildet wird und daß schließlich ohmsche Kontakte (47 und 49) an der Basiszone und an der Emitterzone angebracht werden.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß auf der Oberfläche der epitaktischen Schicht (93, Fig. 9) über der diffundierten, stark dotierten Oberflächenzone (99, Fig. 10) in an sich bekannter Weise eine Anzahl von im Abstand voneinander liegenden Oberflächenzonen (81, Fig. 10) durch Diffusion gebildet werden und daß ein ohmscher Kontakt (94 Fig. 10) an jeder dieser Oberflächenzonen angebracht wird.
In Betracht gezogene Druckschriften:
USA.-Patentschrift Nr. 2 840494;
IBM-Journal, 4, 1960, S. 280 bis 295, S. 299 bis 301;
Electronics, 2, 12. 1960, S. 55 bis 57;
Proceedings IRE, September 1960, S. 1642 und 1643.
Bei der Bekanntmachung der Anmeldung ist ein Prioritätsbeleg ausgelegt worden.
Hierzu 1 Blatt Zeichnungen
509 758/322 12.65 © Bundesdruckerei Berlin
DE1962T0021531 1960-05-02 1962-02-05 Verfahren zum herstellen einer integrierten halbleiterschaltungsanordnung Expired DE1207014C2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US26135A US3130377A (en) 1960-05-02 1960-05-02 Semiconductor integrated circuit utilizing field-effect transistors
US8725861A 1961-02-06 1961-02-06
US377710A US3211972A (en) 1960-05-02 1964-06-24 Semiconductor networks

Publications (2)

Publication Number Publication Date
DE1207014B true DE1207014B (de) 1965-12-16
DE1207014C2 DE1207014C2 (de) 1976-06-10

Family

ID=27362700

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19621514842 Pending DE1514842B2 (de) 1960-05-02 1962-02-05 Transistor mit einer auf einem einkristallinen halbleitertraegerkoerper aufgebrachten epitaktischen halbleiterschicht
DE1962T0021531 Expired DE1207014C2 (de) 1960-05-02 1962-02-05 Verfahren zum herstellen einer integrierten halbleiterschaltungsanordnung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19621514842 Pending DE1514842B2 (de) 1960-05-02 1962-02-05 Transistor mit einer auf einem einkristallinen halbleitertraegerkoerper aufgebrachten epitaktischen halbleiterschicht

Country Status (8)

Country Link
US (2) US3130377A (de)
CH (2) CH400370A (de)
DE (2) DE1514842B2 (de)
FR (1) FR1313638A (de)
GB (2) GB988902A (de)
LU (1) LU41205A1 (de)
MY (2) MY6900289A (de)
NL (2) NL274363A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19703780A1 (de) * 1997-02-01 1998-08-06 Thomas Frohberg Trinom-Transistor

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE623677A (de) * 1961-10-20
NL128995C (de) * 1962-08-03
NL301882A (de) * 1962-12-17
US3271633A (en) * 1963-01-29 1966-09-06 Motorola Inc Integrated field effect device with series connected channel
US3243732A (en) * 1963-02-19 1966-03-29 Rca Corp Semiconductor circuits exhibiting nshaped transconductance characteristic utilizing unipolar field effect and bipolar transistors
FR1358573A (fr) * 1963-03-06 1964-04-17 Csf Circuit électrique intégré
GB1093124A (en) * 1963-07-26 1967-11-29 Texas Instruments Ltd Field-effect transistor switches
NL143074B (nl) * 1963-12-13 1974-08-15 Philips Nv Transistor.
US3327181A (en) * 1964-03-24 1967-06-20 Crystalonics Inc Epitaxial transistor and method of manufacture
US3455748A (en) * 1965-05-24 1969-07-15 Sprague Electric Co Method of making a narrow base transistor
US3363154A (en) * 1965-06-28 1968-01-09 Teledyne Inc Integrated circuit having active and passive components in same semiconductor region
US3489961A (en) * 1966-09-29 1970-01-13 Fairchild Camera Instr Co Mesa etching for isolation of functional elements in integrated circuits
US3488564A (en) * 1968-04-01 1970-01-06 Fairchild Camera Instr Co Planar epitaxial resistors
US3573573A (en) * 1968-12-23 1971-04-06 Ibm Memory cell with buried load impedances
US3654530A (en) * 1970-06-22 1972-04-04 Ibm Integrated clamping circuit
US4068255A (en) * 1975-10-16 1978-01-10 Dionics, Inc. Mesa-type high voltage switching integrated circuit
US4685203A (en) * 1983-09-13 1987-08-11 Mitsubishi Denki Kabushiki Kaisha Hybrid integrated circuit substrate and method of manufacturing the same
US4873497A (en) * 1988-10-03 1989-10-10 Motorola, Inc. Wide band voltage controlled R-C oscillator for use with MMIC technology

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2840494A (en) * 1952-12-31 1958-06-24 Henry W Parker Manufacture of transistors

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE527524A (de) * 1949-05-30
US2816228A (en) * 1953-05-21 1957-12-10 Rca Corp Semiconductor phase shift oscillator and device
US2894221A (en) * 1955-10-11 1959-07-07 Carl E Coy Artificial transmission lines
US2897295A (en) * 1956-06-28 1959-07-28 Honeywell Regulator Co Cascaded tetrode transistor amplifier
US2967277A (en) * 1958-07-29 1961-01-03 Hahnel Alwin Frequency divider
US3035186A (en) * 1959-06-15 1962-05-15 Bell Telephone Labor Inc Semiconductor switching apparatus
US3089794A (en) * 1959-06-30 1963-05-14 Ibm Fabrication of pn junctions by deposition followed by diffusion
NL268758A (de) * 1960-09-20

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2840494A (en) * 1952-12-31 1958-06-24 Henry W Parker Manufacture of transistors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19703780A1 (de) * 1997-02-01 1998-08-06 Thomas Frohberg Trinom-Transistor

Also Published As

Publication number Publication date
MY6900294A (en) 1969-12-31
DE1514842A1 (de) 1970-11-26
DE1207014C2 (de) 1976-06-10
FR1313638A (fr) 1962-12-28
US3211972A (en) 1965-10-12
DE1514842B2 (de) 1972-10-05
LU41205A1 (de) 1962-04-05
GB988902A (en) 1965-04-14
US3130377A (en) 1964-04-21
GB988903A (en) 1965-04-14
NL123416C (de)
CH428008A (fr) 1967-01-15
CH400370A (fr) 1965-10-15
MY6900289A (en) 1969-12-31
NL274363A (de)

Similar Documents

Publication Publication Date Title
DE1207014B (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung
DE1196297C2 (de) Mikrominiaturisierte, integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung
DE3136682C2 (de)
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE1197549B (de) Halbleiterbauelement mit mindestens einem pn-UEbergang und mindestens einer Kontakt-elektrode auf einer Isolierschicht
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE3428067C2 (de) Halbleiter-Überspannungsunterdrücker mit genau vorherbestimmbarer Einsatzspannung und Verfahren zur Herstellung desselben
DE1222166B (de) Epitaxial-Transistor
DE1283399B (de) Feldeffekt-Transistor mit zwei ohmschen Elektroden und mit einer isolierten Steuerelektrode
DE2342637A1 (de) Zenerdiode mit drei elektrischen anschlussbereichen
DE1230500B (de) Steuerbares Halbleiterbauelement mit einem Halbleiterkoerper mit der Zonenfolge NN P oder PP N
DE2364752A1 (de) Halbleitervorrichtung
DE2833068A1 (de) Integrierte halbleitervorrichtung
DE1213920B (de) Halbleiterbauelement mit fuenf Zonen abwechselnden Leitfaehigkeitstyps
DE2418560A1 (de) Halbleitervorrichtung
DE3709124C2 (de) NPN-äquivalente Struktur mit erhöhter Durchschlagspannung
DE1210084B (de) Mesa-Unipolartransistor mit einem pn-UEbergang in dem mesafoermigen Teil des Halbleiterkoerpers
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2101279C2 (de) Integrierter, lateraler Transistor
DE1240590C2 (de) Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE2531164A1 (de) Transistorvorrichtung
DE1764152B2 (de) Steuerbares feldeffekt-halbleiterbauelement mit zwei stabilen zustaenden
DE2263075A1 (de) Monolithische integrierte halbleiteranordnung
DE1185292B (de) Doppelhalbleiterbauelement mit einem Esaki-UEbergang und einem parallel geschalteten weiteren UEbergang
DE3539208C2 (de) Halbleitereinrichtung mit einem lateralen und einem vertikalen pnp-Transistor

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977