DE1299317B - Circuit arrangement for pulse shaping by means of memory switching diodes - Google Patents
Circuit arrangement for pulse shaping by means of memory switching diodesInfo
- Publication number
- DE1299317B DE1299317B DE1964S0091222 DES0091222A DE1299317B DE 1299317 B DE1299317 B DE 1299317B DE 1964S0091222 DE1964S0091222 DE 1964S0091222 DE S0091222 A DES0091222 A DE S0091222A DE 1299317 B DE1299317 B DE 1299317B
- Authority
- DE
- Germany
- Prior art keywords
- memory switching
- circuit arrangement
- switching diode
- diode
- arrangement according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007493 shaping process Methods 0.000 title claims description 5
- 239000000969 carrier Substances 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 239000002800 charge carrier Substances 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/33—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of semiconductor devices exhibiting hole storage or enhancement effect
Landscapes
- Static Random-Access Memory (AREA)
- Dram (AREA)
Description
Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur Impulsformung mittels Speicherschaltdioden. The present invention relates to a circuit arrangement for pulse shaping by means of memory switching diodes.
Es werden z. B. in der digitalen Datenverarbeitung Impulse mit kleinem Störpegel, steilen Impulsflanken und definierter, konstanter Impulslänge gefordert. Damit wird die Arbeitsgeschwindigkeit und die Betriebssicherheit erhöht.There are z. B. in digital data processing pulses with low interference level, steep pulse edges and a defined, constant pulse length required. This increases the working speed and operational safety elevated.
Diese Forderungen sind bisher nur mit relativ komplizierten und aufwendigen Transistor-Impulsformerstufen zu realisieren.So far, these requirements have only been met with relatively complicated and expensive transistor pulse shaping stages to realize.
Auch in der Meßtechnik werden Impulse mit steilen Flanken benötigt. Die besten Ergebnisse erzielt man dabei mit Quecksilberrelais zur Erzeugung von Sprungfunktionen und Kabeln zur Impulsformung.Pulses with steep edges are also required in measurement technology. Achieved the best results one uses mercury relays to generate jump functions and cables for pulse shaping.
Es ist weiterhin aus der deutschen Auslegeschrift 1154150 eine Schaltungsanordnung zur Versteilerung von Impulsflanken bekanntgeworden, bei der eine Impulssignalquelle über einen Widerstand auf eine erste Speicherschaltdiode arbeitet, wobei in diesem Kreis eine Gleichspannungsquelle eingeschaltet ist, welche die Speicherschaltdiode bei fehlenden Impulsen in Durchlaßrichtung vorspannt. Parallel zu dieser ersten Speicherschaltdiode liegt die Reihenschaltung einer zweiten Speicherschaltdiode und einer weiteren Batterie, wobei diese zweite Speicherschaltdiode bei fehlendem Impuls in Sperrrichtung vorgespannt ist.It is also from the German Auslegeschrift 1154150 a circuit arrangement for steepening became known of pulse edges, in which a pulse signal source via a resistor a first memory switching diode operates, a DC voltage source being switched on in this circuit is, which biases the memory switching diode in the forward direction in the absence of pulses. The series connection of a second memory switching diode is parallel to this first memory switching diode and a further battery, this second memory switching diode in the absence of a reverse pulse is biased.
Gelangt nun aus der Impulssignalquelle ein negativer Impuls an die Speicherdiodenschaltung, so wird zunächst die erste Speicherschaltdiode gesperrt. Der Stromfluß durch diese Diode bleibt jedoch während der Speicherzeit dieser Diode noch erhalten, so daß auch die an dieser Diode abgenommene Ausgangsspannung zunächst noch Null bleibt. Ist die Speicherzeit verstrichen, so sperrt die erste Diode plötzlich, so daß die Ausgangsspannung in sehr kurzer Zeit auf die Sperrspannung hinaufspringt. Damit wird die Vorderflanke der Ausgangsspannung, verglichen mit der Vorderflanke des auslösenden Impulses, von der Impulssignalquelle versteuert. Gleichzeitig mit dem Hinaufspringen der Ausgangsspannung auf ihren vollen Wert beginnt die zweite Speicherschaltdiode zu leiten. Gelangt der auslösende Impuls an seine Hinterflanke, so wird mit abfallender Impulshöhe über der Zeit ein Punkt erreicht, bei dem einerseits die zweite Speicherschaltdiode zu sperren beginnt und die erste Speicherschaltdiode auch wieder leitet. Da der auslösende Impuls jedoch eine endliche Flankensteilheit besitzt, ist auch der Übergang der ersten Speicherschaltdiode in den leitenden Zustand ein gleitender Übergang, welcher sich in der an der ersten Speicherschaltdiode abgenommenen Ausgangsspannung bemerkbar macht.If a negative pulse now reaches the storage diode circuit from the pulse signal source, then so the first memory switching diode is blocked first. However, the current flow through this diode remains during the storage time of this diode is still preserved, so that the output voltage taken from this diode initially still remains zero. When the storage time has elapsed, the first diode blocks suddenly, so that the output voltage jumps up to the reverse voltage in a very short time. In order to becomes the leading edge of the output voltage compared to the leading edge of the triggering pulse, taxed by the pulse signal source. Simultaneously with the output voltage jumping up the second memory switching diode begins to conduct to its full value. The trigger arrives Momentum on its trailing edge, it becomes falling with it Pulse height over time reaches a point at which, on the one hand, the second memory switching diode is blocked begins and the first memory switching diode also conducts again. However, since the triggering impulse is a Has finite edge steepness, the transition from the first memory switching diode to the conductive one is also State a smooth transition, which is taken off in the first memory switching diode Makes output voltage noticeable.
Daher wird an der Hinterflanke des Ausgangsimpulses eine entsprechende Versteilerung wie an der Vorderflanke nicht erreicht.Therefore, on the trailing edge of the output pulse, there is a corresponding steepening such as an the leading edge not reached.
Es ist weiterhin aus der deutschen Auslegeschrift 1086 745 bekannt, eine einzige Speicherschaltdiode in den Längstzweig eines 4-Pol-Halbgliedes einzuschalten. Damit ist jedoch jeweils nur eine Flanke eines gegebenen Impulses zu versteuern, wobei die andere Flanke des Impulses nicht beeinflußt wird.It is also known from the German Auslegeschrift 1086 745, a single memory switching diode to be switched on in the longest branch of a 4-pole half-link. In this way, however, only one edge of a given pulse has to be taxed, whereby the other edge of the pulse is not influenced.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, die vorgenannten Nachteile bekannter An-Ordnungen zu vermeiden.The present invention is based on the above-mentioned disadvantages of known arrangements to avoid.
Diese Aufgabe wird erfindungsgemäß bei einer Schaltungsanordnung der eingangs genannten Art dadurch gelöst, daß wenigstens ein 4-Pol-Halbglied Verwendung findet, in dessen Längs- und Querzweig je eine Speicherschaltdiode mit unterschiedlicher Speicherzeit angeordnet ist, daß die Speicherschaltdioden in bezug auf die Impulsspannungsquelle in Reihe liegen und daß den Speicherschaltdioden ein Strom in Durchlaßrichtung eingeprägt ist.According to the invention, this object is achieved with a circuit arrangement of the type mentioned at the beginning solved in that at least one 4-pole half-link Is used, in each of the series and shunt branches a memory switching diode with different Storage time is arranged that the memory switching diodes with respect to the pulse voltage source in Series and that the memory switching diodes are impressed with a current in the forward direction.
Gemäß einer Weiterbildung der Erfindung ist vorgesehen, daß die Speicherschaltdioden sowohl unterschiedliche als auch gleiche Lebensdauer der Minoritätsträger besitzen.According to a development of the invention it is provided that the memory switching diodes both different as well as having the same lifespan for minority carriers.
Die Einprägung eines Stromes in Durchlaßrichtung kann so vorgenommen sein, daß entweder beide Speicherschaltdioden an der gleichen Stromquelle oder an gesonderten Stromquellen liegen.The impression of a current in the forward direction can be made so that either Both memory switching diodes are connected to the same power source or to separate power sources.
Eine besonders günstige Weiterbildung der Erfindung besteht darin, daß das 4-Pol-Halbglied derart ausgebildet ist, daß in seinen Längszweig die erste Speicherschaltdiode und in seinen Querzweig die Parallelschaltung eines ohmschen Widerstandes und der zweiten Speicherschaltdiode geschaltet ist, derart, daß der ohmsche Widerstand mit der ersten Speicherschaltdiode direkt und die zweite Speicherschaltdiode mit der ersten zur gleichstrommäßigen Trennung über einen Kondensator verbunden ist.A particularly favorable development of the invention is that the 4-pole half-link in such a way is designed that the first memory switching diode in its series branch and in its shunt branch the parallel connection of an ohmic resistor and the second memory switching diode is connected, such that the ohmic resistance with the first memory switching diode directly and the second memory switching diode is connected to the first for DC isolation via a capacitor.
Es ist weiterhin vorgesehen, daß dem Ausgang eine schnelle Schaltdiode nachgeschaltet ist.It is also provided that a fast switching diode is connected downstream of the output.
Vor der Beschreibung von Ausführungsbeispielen sei bemerkt, daß die Schalt- bzw. Speicherzeit einer Speicherschaltdiode auf zwei Arten zu beeinflussen ist. Einmal kann dies durch eine technologische Maßnahme am Bauelement selbst geschehen, wobei die Lebensdauer der Ladungsträger durch entsprechende Dotierung bestimmt wird. Zum anderen kann eine schaltungstechnische Maßnahme zur Beeinflussung der Speicherzeit herangezogen werden, wobei die Lebensdauer der Ladungsträger durch die Wahl des Flußstromes bestimmt wird.Before describing exemplary embodiments, it should be noted that the switching or storage time of a Memory switching diode can be influenced in two ways. Once this can be done through a technological Measure done on the component itself, with the service life of the charge carrier by appropriate Doping is determined. On the other hand, a circuit-related measure can be used to influence the storage time can be used, whereby the service life of the charge carriers by the Choice of the flow current is determined.
An Hand der in den Fig. 1 bis 3 dargestellten Ausführungsbeispiele und den in den Fig. 4 und 5 dargestellten Diagrammen wird die Erfindung näher erläutert.With reference to those shown in FIGS Exemplary embodiments and the diagrams shown in FIGS. 4 and 5 illustrate the invention explained.
Die Fig. 1 zeigt ein 4-Pol-Halbglied bestehend aus den Speicherschaltdioden D1 und D 2, welchen über die Drossel L ein Flußstrom an der Klemme 5 eingeprägt wird. An die Eingangsklemmen 1, 2 ist ein Rechteckimpulsgenerator, dargestellt durch sein Ersatzbild mit der Urspannung U0 und dem Innenwiderstand Ri, geschaltet; der weiterhin an den Klemmen 1, 2 liegende Widerstand R soll groß gegen den Innenwiderstand Ri sein. Die Kapazität C dient zur Gleichstromtrennung. Der Widerstand AL an den Klemmen 3, 4 repräsentiert die Belastung.1 shows a 4-pole half-member consisting of the storage switching diodes D 1 and D 2, into which a flow current is impressed at the terminal 5 via the choke L. A square-wave pulse generator, represented by its equivalent image with the original voltage U 0 and the internal resistance Ri, is connected to the input terminals 1, 2; the resistance R still at terminals 1, 2 should be large compared to the internal resistance Ri . The capacitance C is used for direct current separation. The resistance AL at terminals 3, 4 represents the load.
Die Wirkungsweise dieser Schaltungsanordnung ist aus dem Diagramm nach Fig. 4 ersichtlich. In diesem Diagramm ist die Eingangs- bzw. Ausgangsspannung U12 bzw. U34 über der Zeit t dargestellt.The mode of operation of this circuit arrangement can be seen from the diagram according to FIG. In this diagram, the input or output voltage U 12 or U 34 is shown over time t .
Während der Impulspausen sind beide Speicherschaltdioden in Flußrichtung gepolt. Der Eingangsimpuls bewirkt nun einen Stromfluß in umgekehrter Richtung. Die Speicherschaltdiode D 2 schließt den Lastwiderstand während der Speicherzeit ts 2 kurz und wird dann plötzlich sehr hochohmig, so daß um diese Zeit verzögert an RL der Ausgangsimpuls mit einer steilen Flanke einsetzt.During the pulse pauses, both memory switching diodes are polarized in the forward direction. The input pulse now causes a current to flow in the opposite direction. The storage switching diode D 2 short-circuits the load resistor during the storage time ts 2 and then suddenly becomes very high-resistance, so that the output pulse begins at RL with a steep edge after a delay.
Die Speicherzeit einer Speicherschaltdiode ist einerseits von der Lebensdauer der Minoritätsträger abhängig (und zwar wächst die Speicherzeit mit zu-The storage time of a memory switching diode depends on the one hand on the service life of the minority carriers dependent (namely the storage time grows with
nehmender Lebensdauer), und andererseits ist sie dem Flußstrom proportional. Die Diode Dl besitzt erfindungsgemäß eine größere Lebensdauer Z1 der Minoritätsträger als die Diode D 2. Die Diode Dl bleibt daher entsprechend länger niederohmig und sperrt erst, wenn die Speicherzeit tsl nach dem Eintreffen des Eingangsimpulses verstrichen ist. Am Lastwiderstand RL erscheint also ein Impuls, dessen Impulsdauer gleich tsl—ts2 ist und der sehr steile Flanken besitzt.increasing service life), and on the other hand it is proportional to the flux current. According to the invention, the diode Dl has a longer service life Z 1 of the minority carriers than the diode D 2. The diode Dl therefore has a correspondingly longer low resistance and only blocks when the storage time tsl has elapsed after the arrival of the input pulse. A pulse appears at the load resistor RL , the pulse duration of which is equal to ts1-ts2 and which has very steep edges.
Wegen des Spannungsabfalls an der Speicherschaltdiode D 2 erscheint am Lastwiderstand ein Spannungssprung am Ende des Eingangsimpulses.Because of the voltage drop across the memory switching diode D 2, a voltage jump appears at the load resistor at the end of the input pulse.
Um diesen Nachteil zu vermeiden, wird dem Ausgang (Klemmen 3, 4) der erfindungsgemäßen Schaltungsanordnung eine schnelle Schaltdiode D 3 gemäß dem Ausführungsbeispiel nach Fig. 2 nachgeschaltet. Im übrigen sind in dieser Figur gleiche Schaltelemente wie in Fig. 1 mit gleichen Symbolen versehen, aoIn order to avoid this disadvantage, the output (terminals 3, 4) of the circuit arrangement according to the invention is followed by a fast switching diode D 3 according to the exemplary embodiment according to FIG. Otherwise, the same switching elements as in FIG. 1 are provided with the same symbols in this figure, ao
Für diesen Fall zeigt das Diagramm nach F i g. 5 den Verlauf der Eingangs- bzw. Ausgangsspannungen CZ12 bzw. U3i über der Zeit t. In this case, the diagram according to FIG. 5 shows the profile of the input and output voltages CZ 12 and U 3i over time t.
Da die Speicherzeit der Speicherschaltdioden dem Flußstrom proportional ist, erreicht man größere Variationsmöglichkeiten der Ausgangsimpulsbreite, welche gleich tsl — ts2 ist, wenn man die Gleichstromversorgungen für die Speicherschaltdioden D1 und D 2, wie im Ausführungsbeispiel gemäß Fig. 3 dargestellt ist, trennt. Die Flußströme werden an den Klemmen 5 und 6 über die Drosseln L1 und L2 zugeführt. Die Kapazitäten Cl und C 2 wirken in dieser Schaltung gleichstromtrennend, und der Widerstand Rl schließt den Gleichstromkreis für die Speicherschaltdiode D1. Im übrigen sind auch in dieser Figur gleiche Schaltelemente wie in F i g. 1 und 2 mit gleichen Symbolen versehen.Since the storage time of the memory switching diodes is proportional to the flow current, greater possibilities of variation of the output pulse width, which is equal to tsl - ts2, are achieved if the direct current supplies for the memory switching diodes D1 and D 2 are disconnected, as shown in the exemplary embodiment according to FIG. 3. The flux currents are fed to terminals 5 and 6 via chokes L 1 and L 2 . In this circuit, the capacitances Cl and C 2 separate the direct current, and the resistor Rl closes the direct current circuit for the memory switching diode D1. Otherwise, the same switching elements as in FIG. 1 and 2 are provided with the same symbols.
Für den Verlauf der Eingangs- bzw. Ausgangsspannung U12 bzw. Uu gilt das Diagramm nach Fig. 5, wobei durch Variation der Verzögerungszeit to 2 der Speicherschaltdiode D 2 die Ausgangspulsbreite is I — ts 2 in weiten Grenzen variabel ist.The diagram according to FIG. 5 applies to the profile of the input and output voltage U 12 or U u , the output pulse width is I- ts 2 being variable within wide limits by varying the delay time to 2 of the memory switching diode D 2.
Claims (7)
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1964S0091222 DE1299317B (en) | 1964-05-25 | 1964-05-25 | Circuit arrangement for pulse shaping by means of memory switching diodes |
| NL6506255A NL6506255A (en) | 1964-05-25 | 1965-05-17 | |
| SE670965A SE328609B (en) | 1964-05-25 | 1965-05-21 | |
| FR18151A FR1435419A (en) | 1964-05-25 | 1965-05-24 | Pulse-shaping assembly |
| BE664459A BE664459A (en) | 1964-05-25 | 1965-05-25 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1964S0091222 DE1299317B (en) | 1964-05-25 | 1964-05-25 | Circuit arrangement for pulse shaping by means of memory switching diodes |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1299317B true DE1299317B (en) | 1969-07-17 |
Family
ID=7516358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1964S0091222 Pending DE1299317B (en) | 1964-05-25 | 1964-05-25 | Circuit arrangement for pulse shaping by means of memory switching diodes |
Country Status (5)
| Country | Link |
|---|---|
| BE (1) | BE664459A (en) |
| DE (1) | DE1299317B (en) |
| FR (1) | FR1435419A (en) |
| NL (1) | NL6506255A (en) |
| SE (1) | SE328609B (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1086745B (en) * | 1956-09-28 | 1960-08-11 | Siemens Ag | Pulse amplifier with semiconductor diode |
| DE1154150B (en) * | 1961-01-18 | 1963-09-12 | Merk Ag Telefonbau Friedrich | Circuit arrangement for steepening pulse edges |
-
1964
- 1964-05-25 DE DE1964S0091222 patent/DE1299317B/en active Pending
-
1965
- 1965-05-17 NL NL6506255A patent/NL6506255A/xx unknown
- 1965-05-21 SE SE670965A patent/SE328609B/xx unknown
- 1965-05-24 FR FR18151A patent/FR1435419A/en not_active Expired
- 1965-05-25 BE BE664459A patent/BE664459A/xx unknown
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1086745B (en) * | 1956-09-28 | 1960-08-11 | Siemens Ag | Pulse amplifier with semiconductor diode |
| DE1154150B (en) * | 1961-01-18 | 1963-09-12 | Merk Ag Telefonbau Friedrich | Circuit arrangement for steepening pulse edges |
Also Published As
| Publication number | Publication date |
|---|---|
| FR1435419A (en) | 1966-04-15 |
| SE328609B (en) | 1970-09-21 |
| BE664459A (en) | 1965-11-25 |
| NL6506255A (en) | 1965-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2356518C3 (en) | Battery charger | |
| DE2644507C3 (en) | Method for modulating a transistor operated in the saturation state and device for carrying out the method | |
| DE2315808B2 (en) | SYNCHRONOUS SIGNAL ISOLATION | |
| DE1065461B (en) | Electrical pulse delay circuit | |
| DE2424896C2 (en) | Ignition device for an internal combustion engine | |
| DE1277915B (en) | Time-delayed electronic relay | |
| DE2363616C2 (en) | Delay circuit | |
| DE2431487C2 (en) | Trigger circuit | |
| DE1299317B (en) | Circuit arrangement for pulse shaping by means of memory switching diodes | |
| DE2355213A1 (en) | INTERRUPT-CONTROLLED TRANSISTOR IGNITION SYSTEM FOR AN COMBUSTION ENGINE | |
| DE2140509C3 (en) | Sense amplifier | |
| DE2418546C2 (en) | Clamping circuit | |
| DE2524680C3 (en) | Transistorized multivibrator | |
| DE2445799B2 (en) | Monostable multivibrator | |
| DE1910102A1 (en) | Signal converter | |
| DE2415629B2 (en) | Circuit arrangement for the temporary blocking of a current branch depending on the size of the variable operating voltage | |
| DE1090713B (en) | Multivibrator circuit with transistors | |
| DE2318092C3 (en) | Electronic shooter control | |
| DE1762547C3 (en) | Electronic switch for time division multiplex messaging systems, in particular for exchanges | |
| DE2213628C3 (en) | Circuit arrangement for generating an output pulse which is significantly longer than an input pulse | |
| DE1762693C3 (en) | Electrical circuit for deriving a pulse train from an analog signal | |
| DE1144338B (en) | Delay switch with very short return time, especially for telephone systems | |
| DE2423061C2 (en) | Circuit arrangement for delaying and increasing the edge of pulses for integrated circuits | |
| DE1751884A1 (en) | Delay switch with long delay time | |
| DD291433A5 (en) | CONTROL UNIT FOR OPTOCOUPLER |