-
Die Erfindung bezieht sich auf ein Verfahren zur Erhöhung der Arbeitsgeschwindigkeit
von nach dem Stufenverschlüßlerprinzip arbeitenden Analog-Digital-Umsetzern, bei
denen zur schrittweisen Annäherung des Digitalwertes an einen umzusetzenden Analogwert
eine Differenzspannung aus dem umzusetzenden Analogwert und dem dem Digitalwert
des jeweiligen Ergebnisses zugeordneten Analogwert gebildet wird.
-
Es sind bereits Analog-Digital-Umsetzer bekannt, bei denen zur Annäherung
eines Digitalwertes an den umzusetzenden Analogwert aus der analogen und einer dem
Digitalwert entsprechenden Spannung eine Differenzspannung gebildet und schmalbandig
verstärkt wird. Proportional der verstärkten Differenzspannung wird die Oszillatorfrequenz
eines spannungsgesteuerten Oszillators geändert und diese in einer Mischstufe mit
einer festen Frequenz verglichen. Die gebildete Differenzfrequenz wird in einem
nachgeschalteten Differenzierkreis differenziert und einem bipolaren Gatterkreis
zugeführt, der abhängig von der Polarität der Differenzspannung so vorgespannt ist,
daß dem umkehrbaren binären Zähler nur solche Impulse zugeführt werden, die den
Digitalwert dem umzusetzenden Analogwert annähern. Der Wert des Binärzählers wird
in einer Digital-Analog-Umsetzung wieder in ein analoges Signal umgewandelt, das
über einen Rückkopplungszweig dem Eingang des Diferenzierverstärkers zugeführt wird
und dort zur Bildung der Differenzspannung zur Verfügung steht. Diese Art der Analog-Digital-Umsetzung
ist sehr aufwendig. Insbesondere muß die gebildete Differenzspannung erst in vielen
Stufen umgeformt werden, bis sie dem Binärzähler zugeführt werden kann. Darüber
hinaus hat diese Art des Analog-Digital-Umsetzers die Eigenschaft, daß sich der
Digitalwert bei einem Entscheidungsschritt unter Umständen in allen Stellen ändern
kann.
-
Weiterhin ist ein Analog-Digital-Umsetzer mit stufenweiser Subtraktion
einer aus einem Binärwert abgeleiteten analogen Spannung von dem analogen Meßwert
bekannt. Dabei wird zur Erhöhung der Umsetzgeschwindigkeit die Zeitdauer eines Verschlüsselungsschrittes
umgekehrt proportional zur Höhe der Spannungsdifferenz zwischen dem analogen Meßwert
und der vom Binärwert abgeleiteten Spannung gewählt. Dies berücksichtigt die Eigenschaft
eines dort verwendeten Operationsverstärkers, daß seine Ansprechzeit der zu verstärkenden
Spannung proportional ist.
-
Wesentlich einfacher sind dagegen bekannte Analog-Digital-Umsetzer
aufgebaut, die nachdem Stufenverschlüßlerprinzip arbeiten. Sie liefern mit jedem
Verschlüsselungsschritt ein Bit des gesuchten Digitalwertes. Nach n Verschlüsselungsschritten
findet man daher im Ergebnisregister des Analog-Digital-Umsetzers einen dem Analogwert
entsprechenden Digitalwert von n Bits vor. Wird ein derartiger Analog-Digital-Umsetzer,
wie allgemein üblich, mit Hilfe eines Taktes konstanter Periode gesteuert, so sind
die Zeiten für jeden Verschlüsselungsschritt gleich lang. Ein solcher Analog-Digital-Umsetzer
mit einem Ausbaugrad von n Bits benötigt demnach n-mal die Zeit eines Verschlüsselungsschrittes
zur Umsetzung eines Analogwertes in einen Digitalwert. Die Zeit für einen Verschlüsselungsschritt
wird durch die für i die vorgeschriebene Genauigkeit notwendige Meßzeit bestimmt,
beispielsweise durch die Zeit, die zum Abklingen auftretender Schaltstörungen abgewartet
werden muß. An die Genauigkeit des Meßvorganges werden aber von Verschlüsselungsschritt
zu Verschlüsselungsschritt unterschiedliche Anforderungen gestellt, und zwar niedrige
Anforderungen bei großen Differenzspannungswerten und hohe Anforderungen bei kleinen
Differenzspannungswerten. Bei gleichen Meßzeiten, also gleichen Zeiten für jeden
Verschlüsselungsschritt, muß daher die Taktperiode nach dem Verschlüsselungsschritt
mit der höchsten Genauigkeitsanforderung bemessen werden. Da aber die höchste Genauigkeitsstufe
nur verhältnismäßig selten beansprucht wird, wird damit zur Verschlüsselung eines
Analogwertes in einen Digitalwert erheblich mehr Zeit aufgewendet, als eigentlich
erforderlich wäre.
-
Der Erfindung liegt die Aufgabe zugrunde, die Nachteile der bekannten
Anordnungen zu vermeiden und insbesondere die Arbeitsgeschwindigkeit eines nach
dem Stufenverschlüßlerprinzips arbeitenden Analog-Digital-Umsetzers über den bisher
üblichen Rahmen hinaus zu erhöhen.
-
Diese Aufgabe wird mit Hilfe der bereits beschriebenen Differenzspannung
erfindungsgemäß dadurch gelöst, daß diese in einer Schwellwertschaltung ausgewertet
wird und die Zeitdauer der aufeinanderfolgenden Verschlüsselungsschritte derart
in an sich bekannter Weise der jeweiligen Differenzspannung angepaßt wird, daß sich
bei einer hohen Differenzspannung ein kurzer Verschlüsselungsschritt und bei einer
niedrigen Differenzspannung ein langer Verschlüsselungsschritt ergibt.
-
Dadurch werden die Nachteile der bekannten Analog-Digital-Umsetzer
vermieden und zuverlässig in besonders einfacher Weise mit erhöhter Arbeitsgeschwindigkeit
und gleichzeitig bei großer Genauigkeit aus der Differenzspannung ein dem analogen
Meßwert entsprechender Digitalwert erzielt.
-
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt
und wird im folgenden näher beschrieben. Es zeigt F i g. 1 eine erfindungsgemäße
Schaltungsanordnung im Rahmen eines vereinfachten Blockschaltbildes eines Analog-Digital-Umsetzers,
F i g. 2 ein Impulsdiagramm zur Erläuterung der erfindungsgemäßen Gewinnung der
Verschlüsselungsschritte.
-
Bei dem in F i g. 1 dargestellten Analog-Digital-Umsetzer sind mit
V 1 eine Verstärkerschaltung, mit Schl eine Schwellwertschaltung, mit E ein Ergebnisregister
einschließlich seiner Steuerschaltungen und mit D und A die Digital-
und die Analogseite eines Digital-Analog-Umsetzers bezeichnet. Der zu dem analogen
Meßwert UM gehörende Digitalwert wird durch schrittweises Annähern an den
genauen Wert gewonnen. Dabei wird von den im Ergebnisregister E erscheinenden Zwischenergebnissen
stets eine entsprechende Näherungsspannung UN als analoge Größe abgeleitet.
Die aus der Meßspannung UM und ,der Näherungsspannung UN gebildete
Differenzspannung d U wird dann im Verstärker V 1 so weit verstärkt, daß
dadurch die Kippstufen des Ergebnisregisters E neu gesetzt werden können. Der Differenzspannungsverstärker
V 1 hat daneben- die Funktion eines Null-Detektors, der es gestattet, von jedem
Differenzspannungswert mit möglichst hoher Genauigkeit die Polarität zu bestimmen.
Je nach dem Ergebnis dieser Polaritätsbestimmung wird das Binärmuster im Ergebnisregister
E des Analog-Digital-Umsetzers entsprechend verändert.
Nach dem
erfindungsgemäßen Verfahren wird über einen weiteren Differenzspannungsverstärker
V 2 ein nachgeschaltetes, aus einem Ladekondensator C und einem Vorwiderstand R
bestehendes Integrationsglied und eine sich an das Integrationsglied anschließende
weitere Schwellwertschaltung Sch2 ge-
wissermaßen eine unregelmäßige Taktimpulsfolge
erzeugt, bei der der zeitliche Abstand zwischen zwei Taktimpulsen der jeweils erforderlichen
Meßgenauigkeit angepaßt ist. Mit jeder sprungartigen Änderung der Differenzspannung
d U beginnend steigt die Spannung des Ladekondensators C am Ausgang des Integrationsgliedes
linear an, wobei die Steilheit des Anstiegs der Höhe der anliegenden verstärkten
Differenzspannung d U proportional ist. Wird in der dem Integrationsglied nachgeschalteten
SchwellwertschaltungSch2 eine positive Schwellenspannung -I- US überschritten oder
eine negative Schwellenspannung - US unterschritten, so wird der Ladekondensator
C des Integrationsgliedes durch kurzfristiges Betätigen eines ihm parallelliegenden
Schalters S entladen und von der Schwellwertschaltung Sch 2 ein Schaltimpuls
1 zum übergang auf den nächsten Verschlüsselungsschritt abgegeben.
-
An Hand des in F i g. 2 abgebildeten Impulsdiagramms lassen sich die
einzelnen Vorgänge besser überblicken. über die Zeit t sind in F i g. 2 a die vom
Analog-Digital-Umsetzer gebildete treppenförmige Differenzspannung d U, in F i g.
2b der Verlauf der Kondensatorspannung uc am Ausgang des Integrationsgliedes und
in F i g. 2 c die Folge der gewonnenen Schaltimpulse 1 aufgetragen.
-
Das erfindungsgemäße Verfahren besitzt den Vorteil, ,daß die Prüfzeit
T, die abgewartet werden muß, bis das Ergebnis einer Polaritätsprüfung vorliegt,
nach der Höhe der zu bewertenden Differenzspannung d U gewählt wird. So ergeben
sich, wie aus F i g. 2 zu ersehen ist, bei hohen Differenzspannungen d U kurze Prüfzeiten
T und bei niedrigen Differenzspannungen d U lange Prüfzeiten T. Das bedeutet, daß
gerade dann, wenn genau gemessen werden muß, also bei kleinen Differenzspannungen
d U, viel Zeit zur Polaritätsbestimmung zur Verfügung steht und daher das Abklingen
von Einschwingstörungen abgewartet werden kann. Bei großen Differenzspannungen d
U, wo überlagerte Störungen keine Rolle spielen, sind die Prüfzeiten T entsprechend
kurz. Insgesamt resultiert aus dieser erfindungsgemäßen Maßnahme eine wesentliche
Erhöhung der Arbeitsgeschwindigkeit des Analog-Digital-Umsetzers.
-
Bei dem hier beschriebenen Ausführungsbeispiel wurde die besonders
vorteilhafte Lösung eingeschlagen, daß sich die Zeitdauer T der Verschlüsselungsschritte
umgekehrt proportional zum Betrag der jeweiligen Differenzspannung d U verhält.
Daneben sind eine Reihe weiterer Ausführungsbeispiele möglich: So können z. B. im
Rahmen der vorliegenden Erfindung auch aus einer regelmäßigen Taktimpulsfolge eines
zentralen Taktgenerators der jeweiligen Genauigkeitsanforderung entsprechende Taktimpulse
unterdrückt werden.