DE1287145B

DE1287145B - Circuit arrangement for changing the amplitude of electrical signals at a certain frequency

Info

Publication number: DE1287145B
Application number: DE1965R0040909
Authority: DE
Inventors: Baldwin John Lewis Edwin
Original assignee: Rank Bush Murphy Ltd
Current assignee: Rank Bush Murphy Ltd
Priority date: 1964-07-09
Filing date: 1965-06-19
Publication date: 1969-01-16
Also published as: GB1105610A; FR1442692A

Description

1 21 2

Die Erfindung betrifft eine Schaltungsanordnung Zur einstellbaren Verringerung der Amplitude derThe invention relates to a circuit arrangement for the adjustable reduction of the amplitude of the

zur Änderung der Amplitude elektrischer Signale bei Signale bei der bestimmten Frequenz sind gemäß einer bestimmten Frequenz mit einer Verzögerungs- einer zweckmäßigen Weiterbildung der Erfindung die leitung, deren nicht abgeschlossenem Eingang und Ausgangssignale der beiden Transistoren miteinander deren mit ihrem Wellenwiderstand abgeschlossenem 5 gleichphasig. Zur einstellbaren Vergrößerung der Ausgang jeweils die Signale zugeführt werden und Amplitude der Signale bei der bestimmten Frequenz deren Ausgang die bei der bestimmten Frequenz in sind die Ausgangssignale der beiden Transistoren zuder Amplitude geänderten Signale entnommen einander gegenphasig. Hierbei ist der Kollektor des werden. ersten Transistors mit dem Eingang der Verzöge-to change the amplitude of electrical signals when signals at the particular frequency are in accordance with a certain frequency with a delay an expedient development of the invention the line, whose non-terminated input and output signals of the two transistors with each other whose 5 in-phase terminated with their wave resistance. For adjustable enlargement of the Output each of the signals are fed and the amplitude of the signals at the specific frequency whose output is the output signals of the two transistors at the specific frequency in addition Amplitude-changed signals taken out of phase with each other. Here is the collector of the will. first transistor with the input of the delay

Eine derartige Schaltungsanordnung dient bei- io rungsleitung und der Kollektor des zweiten Transispielsweise zum Entzerren der Übertragungskennlinie stors über einen Polaritätsinverter mit dem Ausgang eines Übertragungskanals derart, daß er eine be- der Verzögerungsleitung verbunden,
stimmte Gesamtcharakteristik erhält. Die Schaltungs- Gemäß einer weiteren Ausgestaltung der ErfindungSuch a circuit arrangement is used for the input line and the collector of the second transient, for example, to equalize the transmission characteristic curve via a polarity inverter with the output of a transmission channel in such a way that it connects one of the delay lines,
maintains correct overall characteristics. The circuit according to a further embodiment of the invention

anordnung gemäß der Erfindung kann beispielsweise ist vorgesehen, daß der Emitter des einen Transistors zum Anpassen der Charakteristiken von Kanälen 15 mit einem Punkt konstanten Potentials durch einen verwendet werden, welche gleichzeitig oder aufein- ersten Widerstand verbunden ist, daß der Emitter anderfolgend für die Übertragung von nachher zu des zweiten Transistors mit dem Emitter des ersten kombinierenden Signalen benutzt werden. Der Be- Transistors durch einen weiteren Widerstand verdarf an Schaltungsanordnungen der genannten Art bunden ist, der durch einen Kondensator großer besteht beispielsweise bei mehrwegigen Weitverkehrs- 20 Kapazität überbrückt ist, und daß die in der Ampli-Nachrichtensystemen sowie bei Signalaufzeichnungs- tude zu beeinflussenden Signale zwischen der Basis vorrichtungen, bei denen eine Vielzahl von Wandlern und dem Emitter des ersten Transistors zugeführt nacheinander das aufzuzeichnende Signal auf einen werden.Arrangement according to the invention, for example, it is provided that the emitter of a transistor for adjusting the characteristics of channels 15 with a point of constant potential by a be used, which is connected at the same time or on a first resistor that the emitter otherwise for the transfer of afterwards to the second transistor with the emitter of the first combining signals can be used. The loading transistor lost through another resistor is tied to circuit arrangements of the type mentioned, which is large by a capacitor exists, for example, in the case of multi-path long-haul 20 capacity is bridged, and that in the Ampli communication systems as well as signals to be influenced between the base in the case of signal recording skill devices in which a plurality of transducers and fed to the emitter of the first transistor the signal to be recorded on one after the other.

Signalträger speichern und von dem Träger aus- Die Änderung der Basisvorspannung des zweitenSave signal carrier and from the carrier- The change in the base bias of the second

speichern. 25 Transistors und damit die Änderung der von dento save. 25 transistor and thus the change of the

Es ist bereits bekannt, eine Amplitudenkorrektur beiden Transistoren übertragenen Signalanteile ereines Fernsehsignals dadurch zu erreichen, daß das folgt gemäß einer zweckmäßigen Ausgestaltung durch zu korrigierende Signal mit einstellbarer Amplitude Einstellung eines direkt an die Basis des zweiten einerseits einem offenen Ende und andererseits Transistors angelegten, von der Signalspannung ungegenphasig einem reflektionsfrei abgeschlossenen 30 abhängigen Potentials. Da die Basis des zweiten Ende einer Verzögerungsleitung zugeführt wird, wo- Transistors bezüglich des Signals geerdet ist, wird bei die am offenen Ende der Verzögerungsleitung re- ein Eindringen der durch die Kontaktbewegung eines flektierte Schwingung am abgeschlossenen Ende als die Basisspannung des zweiten Transistors steuernden zweites Echo mit einer Amplitude erscheint, die Potentiometers bewirkten Störpegel in den Signalpfad nahezu gleich der des ersten Echos ist. Das aus dem 35 ausgeschlossen.It is already known to effect an amplitude correction of the signal components transmitted to both transistors To achieve television signal that follows according to an expedient embodiment signal to be corrected with adjustable amplitude setting one directly to the base of the second on the one hand an open end and on the other hand transistor applied, out of phase with the signal voltage a reflection-free closed 30 dependent potential. As the base of the second End of a delay line is fed, where the transistor is grounded with respect to the signal, is at the open end of the delay line a penetration by the contact movement of a flexed oscillation at the terminated end as the base voltage of the second transistor controlling second echo appears with an amplitude, the potentiometers caused interference level in the signal path is almost the same as that of the first echo. That excluded from the 35.

zu korrigierenden Signal und den Echos kombinierte Im folgenden wird die Erfindung an Hand vonsignal to be corrected and the echoes combined. In the following the invention is based on

Ausgangssignal erscheint am abgeschlossenen Ende zwei in der Zeichnung dargestellten Ausführungsder Verzögerungsleitung. Bei dieser bekannten Schal- beispielen näher erläutert. In der Zeichnung zeigt
tungsanordnung erfolgt die Einstellung der Stärke F i g. 1 eine schematische Schaltung zur Darstel-The output signal appears at the terminated end of two embodiments of the delay line shown in the drawing. In this known scarf example explained in more detail. In the drawing shows
The adjustment of the strength F i g takes place. 1 a schematic circuit for the representation

der Echos durch Änderung der galvanischen An- 40 lung der prinzipiellen Wirkungsweise der Erfindung, kopplung zwischen der als Kathodenfolger geschal- Fig. 2 eine ebenfalls schematische Darstellungthe echoes by changing the galvanic arrangement of the basic mode of operation of the invention, coupling between the wired as a cathode follower- Fig. 2 is also a schematic representation

teten Eingangsröhre und der in Gitterbasisschaltung einer anderen Ausführungsform der Erfindung,
betriebenen zweiten Röhre, deren Anodenkreis an das F i g. 3 ein Schaubild zur Darstellung der Wir-ended input tube and the grid-based circuit of another embodiment of the invention,
operated second tube, the anode circuit of which is connected to the F i g. 3 a diagram to illustrate the economic

reflektionsfrei abgeschlossene Ende der Verzöge- kungsweise der Ausführungsbeispiele gemäß den rungsleitung angeschaltet ist. ..."... 45- F i g. 1 und 2 und ~.Reflection-free closed end of the delay mode of the exemplary embodiments according to FIGS line is switched on. ... "... 45- Fig. 1 and 2 and ~.

Bei dieser bekannten Schaltung ist vor allem nach- Fig. 4 die Schaltung gemäß dem in Fig. 2 dar-In this known circuit, especially according to FIG. 4, the circuit according to that shown in FIG.

teilig, daß der veränderbare galvanische Kopplungs- gestellten Schaltungsprinzip.part that the changeable galvanic coupling provided circuit principle.

widerstand durch die Signalströme durchflossen In der Schaltung gemäß Fig. 1 werden die den inresistance through which the signal currents flow. In the circuit according to FIG. 1, the in

werden muß, was zu einer unerwünschten Überlage- der Amplitude zu ändernden. Signalen entsprechenrung (les Signals durchKontaktstörkomporieriten führt. 50 den Ströme auf' eine EmgärigsKlemme 1 geleitet, vonmust be, resulting in an undesirable superimposition of the amplitude to be changed. Corresponding to signals (read signal leads through contact disturbance comporers. 50 conducts the currents to an Emgärigs terminal 1, from

Durch die Erfindung soll eine besonders einfache wo sie direkt auf den Emitter eines ersten Transi-Schaltungsanordnung zur Änderung der Amplitude stors 2 und über die Parallelkombination aus einem elektrischer Signale bei einer bestimmten Frequenz Kondensator 3 ^nd-einem-Widerstand-+zum Emitter geschaffen werden, bei der die übertragenen Signal- .eines zweiten Transistqrs-5 gelangen. Der Emitter des anteile frei von durch Kontaktbewegungen bewirkten 55- Transistors2 liegtanßerd-em"über einen Widerstände Störpegeln sind. Dies wird, ausgehend von einer an Masse. DieiBäsi&ües7:Transistors 2 erhält ihre Schaltungsanordnung der eingangs bezeichneten Art, ' - ypTspaw^ng\On_:^&^glt%bs^.eine Klemme7 von erfindungsgemäß dadurch erreicht, daß die Verzöge- einer geeigneten Gleichspannungsquelle. Die Basis rung der Verzögerungsleitung bei der bestimmten des Transistors 5 liegt am Schleifer eines Potentio-Frequenz einer Phasenänderung der Signale um 60 meters 8, dessen Anschlußpunkte 9 und 10 an einer 180° entspricht, daß die Signale zwei Transistoren in Spannung von —6 Volt bzw. —7 Volt liegen. Der der gleichen Weise steuern, deren Ausgangssignale Kollektor des Transistors 2 ist direkt mit dem Eindem Eingang bzw. dem Ausgang der Verzögerungs- gang einer Verzögerungsleitung 11 verbunden, die in leitung zugeführt werden, und daß zur Änderung des der Zeichnung nur schematisch dargestellt ist. Der Amplitudenverhältnisses der Signale an den Aus- 65 Eingang dieses Verzögerungsgliedes ist nicht abgegangen der Transistoren Mittel zur Verstärkungsein- schlossen, dagegen ist der Ausgang mit Hilfe einer stellung durch Änderung eines Gleichspannungs- Impedanz abgeschlossen, die dem Wellenwiderstand potentials vorgesehen sind. des Verzögerungsgliedes gleich ist.The invention is to create a particularly simple where it is directly on the emitter of a first transi-circuit arrangement to change the amplitude stors 2 and via the parallel combination of an electrical signal at a certain frequency capacitor 3 ^ nd-a-resistor- + to the emitter , in which the transmitted signal. A second Transistqrs-5 arrive. The emitter portions are of free from caused by contact movements 55- Transistors2 liegtanßerd-em "a resistance interference levels This is, starting from a grounded DieiBäsi & ües7: transistor 2 receives its circuit arrangement of the type initially referred to, '- ypTspaw ^ ng \ On.. _:.. ^ & ^ glt% bs ^ a Klemme7 of inventively achieved in that the delay of an appropriate DC voltage source, the base tion of the delay line at the certain of the transistor 5 of a potentiometer frequency is at the wiper of a phase change of the signals by 60 meters 8 , whose connection points 9 and 10 correspond to a 180 °, that the signals of two transistors have a voltage of -6 volts and -7 volts, respectively. connected to the output of the delay line of a delay line 11, which are fed in line, and that to change the drawing only schematically d is displayed. The amplitude ratio of the signals at the output 65 input of this delay element has not gone off the transistors means for amplification, on the other hand the output is terminated with the help of a position by changing a direct voltage impedance, which are provided for the characteristic impedance potential. of the delay element is the same.

Der Kollektor des Transistors 5 liegt gemäß Fig. 2 über einen Widerstand 13 an einer Klemme 12, an die eine geeignete Gleichspannung von —12 Volt gegenüber Masse gelegt ist, wobei die an dem Widerstand 13 stehende Spannung über einen Kondensator 14 zur Verbindungsstelle zwischen dem Verzögerungsglied 11 und einem Widerstand 15 gelangt (F i g. 1). Die Größe des Widerstandes 15 ist so gewählt, daß unter Berücksichtigung der Ausgangsimpedanz des Transistors 5, der parallel zum Widerstand 15 liegt, das Verzögerungsglied mit seinem Wellenwiderstand abgeschlossen ist. Der vom Transistor 5 abgegebene Signalstrom wird demgemäß auf die Verbindung zwischen dem Verzögerungsglied 11 und dessen Abschlußimpedanz gegeben. Das an dieser Stelle entstehende kombinierte Signal wird zur weiteren Verwendung an den Ausgangsklemmen 16, 16' abgenommen.According to FIG. 2, the collector of the transistor 5 is connected to a terminal 12 via a resistor 13 which is a suitable DC voltage of -12 volts connected to ground, the one across the resistor 13 standing voltage across a capacitor 14 to the connection point between the delay element 11 and a resistor 15 arrives (FIG. 1). The size of the resistor 15 is chosen so that taking into account the output impedance of transistor 5, which is parallel to the resistor 15 lies, the delay element is completed with its wave resistance. The one from the transistor 5 output signal current is accordingly transferred to the connection between the delay element 11 and its terminating impedance. The combined signal that arises at this point becomes further use at the output terminals 16, 16 'removed.

Es ist aus Fig.l ersichtlich, daß diejenigen Signalkomponenten, deren Phase im Verzögerungsglied 11 umgekehrt wurde, am Ausgang des Verzögerungsgliedes von den Komponenten gleicher Frequenz des vom Transistor 5 kommenden Signals subtrahiert werden, so daß bei dieser Frequenz die Amplitude des Signals verringert wird. Der sich ergebende Gesamtfrequenzgang ist durch die Kurvet in Fig. 3 wiedergegeben. Diese Kurve zeigt die Amplitude des Ausgangssignals über der Frequenz, wenn ein Eingangssignal mit konstanter Amplitude, jedoch unterschiedlicher Frequenz an die Eingangsklemmen gelegt ist.It can be seen from Fig.l that those signal components whose phase was reversed in the delay element 11, at the output of the delay element from the components of the same frequency from the transistor 5 coming signal are subtracted, so that at this frequency the amplitude of the signal is decreased. The resulting overall frequency response is indicated by the curve in FIG. 3 reproduced. This curve shows the amplitude of the output signal versus frequency when there is an input signal applied to the input terminals with constant amplitude but different frequencies is.

Zur einstellbaren Vergrößerung der Amplitude der Signale läßt sich die Schaltung gemäß Fig. 2 verwenden. Diese Schaltung ist mit der gemäß Fig. 1 gleich, mit der Ausnahme, daß ein Polaritätsinverter 17 zwischen den Ausgang von Transistor 5 und den Verbindungspunkt am Ausgang des Verzögerungsgliedes 11 eingeschaltet ist. Der Frequenzgang der Schaltung nach F i g. 2 entspricht der Kurve B in Fig. 3. Zur besseren Übersichtlichkeit sind die Kurven A und B in Richtung der Ordinate gegeneinander verschoben; diese Verschiebung beruht jedoch keineswegs auf der Wirkungsweise der Schaltung.The circuit according to FIG. 2 can be used for an adjustable increase in the amplitude of the signals. This circuit is the same as that according to FIG. 1, with the exception that a polarity inverter 17 is switched on between the output of transistor 5 and the connection point at the output of delay element 11. The frequency response of the circuit according to FIG. 2 corresponds to curve B in FIG. 3. For better clarity, curves A and B are shifted relative to one another in the direction of the ordinate; however, this shift is in no way due to the operation of the circuit.

Es ist ersichtlich, daß durch Änderung der Basisvorspannung des Transistors 5 in den Ausführungsformen gemäß F i g. 1 und 2 die Anteile des von den Transistoren 2 und 5 übertragenen Signals variiert werden können, so daß die Größe des Signalanstieges bzw. -abfalls auf diese Weise über einen beträchtlichen Bereich eingestellt werden kann. Diese Vorspannungsänderung läßt sich leicht mit Hilfe des Potentiometers 8 bewirken, von dem die Vorspannung abgegriffen wird.It can be seen that by changing the base bias of the transistor 5 in the embodiments of FIG. 1 and 2 the proportions of the Transistors 2 and 5 transmitted signal can be varied, so that the size of the signal rise can be adjusted over a considerable range in this way. This change in bias can easily be effected with the aid of the potentiometer 8, from which the bias is tapped.

In F i g. 4 ist ein praktisches Ausführungsbeispiel der Erfindung gemäß der Prinzipschaltung in F i g. 2 dargestellt. Demgemäß sind entsprechende Teile mit gleichen Bezugszeichen versehen.In Fig. 4 is a practical embodiment of the invention according to the basic circuit in FIG. 2 shown. Corresponding parts are accordingly provided with the same reference numerals.

Das Potentiometers, von dem die Basisvorspannung für den Transistor 5 abgenommen wird, liegt über einen Widerstand 18 an der Versorgungsspannung von — 12VoIt und über einen Widerstand 19 an Masse. Diese Basis liegt außerdem direkt über einen Kondensator 20 an Masse. Die Basisvorspannung für den Transistor 2 wird an der Verbindungsstelle zwischen dem Potentiometer 8 und dem Widerstand 19 abgegriffen, und diese Basis liegt ebenfalls über einen Kondensator 21 direkt an Masse. Der Polaritätsinverter 17 gemäß F i g. 2 besteht aus einem Transistor 23, auf dessen Basis die vom Kollektor des Transistors 5 abgenommenen Signale über einen Kondensator 13 gelangen. Die Basis des Transistors 23 liegt über einen Widerstand 24 am Abgriff eines Spannungsteilers, bestehend aus zwei Widerständen 25, 26, die in Serie über die Versorgungsspannung von —12 Volt gelegt sind. Der Abgriff dieses Spannungsteilers liegt über einen Kondensator 27 an Masse. Der Emitter des Transistors 23 liegt überThe potentiometer from which the base bias for the transistor 5 is removed, is connected to the supply voltage via a resistor 18 from - 12VoIt and through a resistor 19 in bulk. This base is also directly connected to ground via a capacitor 20. The basic bias for the transistor 2 is at the junction between the potentiometer 8 and the resistor 19 is tapped, and this base is also directly connected to ground via a capacitor 21. Of the Polarity inverter 17 according to FIG. 2 consists of a transistor 23, on the base of which the collector of the transistor 5 taken signals pass through a capacitor 13. The base of the transistor 23 is connected via a resistor 24 to the tap of a voltage divider consisting of two resistors 25, 26, which are placed in series across the supply voltage of -12 volts. The tap of this voltage divider is connected to ground via a capacitor 27. The emitter of transistor 23 is above

ίο einen Widerstand 28, zu dem die Reihenschaltung aus einem Kondensator 29 und einem Widerstand 30 parallel geschaltet ist, an Masse. Durch diese Anordnung ist eine unabhängige Steuerung der Gleichstrom- und Signalstrombedingungen für den Transistör 23 möglich.ίο a resistor 28, to which the series connection is connected in parallel from a capacitor 29 and a resistor 30, to ground. Through this arrangement is an independent control of DC and signal current conditions for the transistor 23 possible.

Der Kollektor des Transistors 23 liegt am Umschaltkonktat eines Umschalters 31. Wenn dieser Schalter in der gezeigten Stellung steht, liegt der Kollektor des Transistors 23 direkt an dem Punkt, an dem der Ausgang des Verzögerungsgliedes 11 mit dem Abschlußwiderstand 15 verbunden ist. Die an diesem Punkt entstehenden Signale werden über einen Kondensator 32 auf die Basis eines Emitter-Folge-Transistors 33 gegeben. Der Transistor 33 hat in seiner Emitterleitung einen Außenwiderstand 34, und die an diesem Außenwiderstand abfallende Signalspannung wird direkt auf die Ausgangsklemme 16 gegeben. Der Kollektor dieses Transistors liegt direkt an — 12VoIt, und seine Basis ist über einen Widerstand 35 mit dem Abgriffpunkt des Spannungsteilers 25, 26 verbunden.The collector of the transistor 23 is at the Umschaltkonktat a changeover switch 31. When this Switch is in the position shown, the collector of transistor 23 is directly at the point at which the output of the delay element 11 is connected to the terminating resistor 15. The on Signals arising at this point are applied via a capacitor 32 to the base of an emitter-follower transistor 33 given. The transistor 33 has an external resistance 34 in its emitter line, and the signal voltage drop across this external resistance is applied directly to the output terminal 16 given. The collector of this transistor is right across - 12VoIt, and its base is across one Resistor 35 is connected to the tap point of voltage divider 25, 26.

Der Transistor 23 arbeitet in bekannter Weise als Polaritätsinverter, so daß die Gesamtcharakteristik der Schaltung gemäß Fig. 4 im wesentlichen der Kurve B in F i g. 3 entspricht.The transistor 23 operates in a known manner as a polarity inverter, so that the overall characteristic of the circuit according to FIG. 4 essentially corresponds to curve B in FIG. 3 corresponds.

Sobald der Schalter 31 in seine andere Stellung gebracht wird, gelangen die Signale vom Transistor 23 auf einen Abgriff innerhalb des Verzögerungsgliedes 11. Diese Anordnung stellt sicher, daß ein Amplitudengang von im wesentlichen gleicher Form für zwei verschiedene Frequenzbereiche einstellbar ist, wobei die Breitbandstellung des Schalters 31 diejenige ist, bei der das Signal an den Ausgang des Verzögerungsgliedes gelangt.As soon as the switch 31 is brought into its other position, the signals arrive from the transistor 23 to a tap within the delay element 11. This arrangement ensures that an amplitude response of essentially the same shape can be set for two different frequency ranges, the broadband position of the switch 31 being that in which the signal is sent to the output of the delay element got.

Geeignete Werte für die Bauteile in der praktischen Ausführungsform gemäß Fig.4 sind folgende:Appropriate values for the components in the practical The embodiment according to FIG. 4 are as follows:

Widerstand 4 330 ΩResistance 4 330 Ω

Widerstand 6 1 kΩResistance 6 1 kΩ

Widerstand 12 150 ΩResistance 12 150 Ω

Widerstand 15 180 ΩResistance 15 180 Ω

Widerstand 18 330 ΩResistance 18 330 Ω

Widerstand 19 330 ΩResistance 19 330 Ω

Widerstand 24 1 kΩResistance 24 1 kΩ

Widerstand 25 330 ΩResistance 25 330 Ω

Widerstand 26 330 ΩResistance 26 330 Ω

Widerstand 28 2,7 kΩResistance 28 2.7 kΩ

Widerstand 30 150 ΩResistance 30 150 Ω

Widerstand 34 1 kΩResistance 34 1 kΩ

Widerstand 35 1 kΩResistance 35 1 kΩ

Kondensator 3 0,22 μΡCapacitor 3 0.22 μΡ

Kondensator 13 0,01 μΡCapacitor 13 0.01 μΡ

Kondensator 20 0,1 μΡCapacitor 20 0.1 μΡ

Kondensator 21 0,1 μΡCapacitor 21 0.1 μΡ

Claims

5 65 6

Capacitor 27 8 μΡ signals at the specific frequency, thereby

Capacitor 29 O ₅ I μΡ characterized in that the output signals of the

Capacitor 32 0.1 μΡ ^b ^ en transistors (2, 5) equal to each other

are in phase (Fig. 1).

Potentiometer 8 100 Ω 5 3. Circuit arrangement according to claim 1 for

adjustable magnification of the amplitude of the

Transistors 2 AFZ11 (Mullard) signals at the specific frequency, thereby geTransistors 5 AFZ11 (Mullard) indicates that the output signals of the two

Transistors 23 AFZ11 (Mullard) transistors (2, 5) are in phase opposition to one another

Transistors 33 ASZ 21 (Mullard) ¹⁰ (P * S- ² ™? ⁴ ) ·. ,. . .

4. Circuit arrangement according to one of the

The delay element 11 has a wave counter-proverbs 1 to 3, characterized in that the

Z _{0 stood} at 150 ohms. The delay between the emitter of a transistor (2) with a point

the input and the output was 0.084 micro- constant potential through a first resistor

seconds, while the delay up to the distance (6) is connected to the fact that the emitter of the

branch point for the optional introduction of the signal second transistor (5) to the emitter of the first

Was 0.06 microseconds. Transistor (2) through another resistor

.. (4) is connected by a capacitor claims: is bridged gx & EC_ capacity (3), and in that the first circuit arrangement for changing the 20 electric in amplitude to be influenced signals LAT amplitude signals at a see certain of the base and fed to the emitter of the first frequency with a delay line, transistor (2),
whose non-terminated input and its 5th circuit arrangement according to claim 3, so that its characteristic impedance is completed, characterized in that the collector of the output is supplied with the signals 25 first transistor (2) with the input of the input and the output thereof at the specific Fre - Delay line (11) and the collector of the frequency changed in amplitude signals from the second transistor (5) are taken over a polarity, characterized by the inverter (17) with the output of the delay line that the delay of the delay line (11) connected (Figs. 2 and 4).
device (11) at the specific frequency of a 30 6. Circuit arrangement according to claim 5, since the phase change of the signals corresponds to 180 °, characterized in that the polarity inverter that the signals have two transistors (2, 5) in the (17) a transistor (23) control in the same manner in the emitter circuit whose output signals (FIG. 4).

the input or the output of the delay 7. Circuit arrangement according to one of the

approximately line (11) are supplied, and that for 35 languages 1 to 6, characterized by a

Change in the amplitude ratio of the signals switch (31), through which to change the

at the outputs of the transistors (2, 5) means the output signal of the determined frequency

(8) to adjust the gain by changing the second transistor (5) either on the output

a DC voltage potential are provided. output of the delay line (11) or to one

2. Circuit arrangement according to claim 1 for 40 tap within the delay line (11)

adjustable reduction of the amplitude which can be switched on (FIG. 4).

1 sheet of drawings