DE1285617B

DE1285617B - Circuit arrangement for comparing two frequencies

Info

Publication number: DE1285617B
Application number: DE1964T0026978
Authority: DE
Inventors: Mueller Juergen
Original assignee: Telefunken Patentverwertungs GmbH
Current assignee: Telefunken Patentverwertungs GmbH
Priority date: 1964-09-10
Filing date: 1964-09-10
Publication date: 1968-12-19

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Vergleich zweier Frequenzen mit zwei bistabilen Kippschaltungen FF 1 und FF 2, deren ersten Kippeingängen über einen gemeinsamen Eingang E1 Impulse im Rhythmus der einen Frequenz und deren zweiten Kippeingängen über einen gemeinsamen Eingang E2 Impulse im Rhythmus der anderen Frequenz zugeführt werden und deren Steuerpotentiale, die von den Ausgängen der ersten Kippschaltung zu den Eingängen der zweiten Kippschaltung gegeben werden, die Triggerung der zweiten Kippschaltung durch die Eingangsimpulse so lange sperren, d. h. verhindern oder sofort rückgängig machen, bis derjenige der beiden Eingänge, bei dem dies vorher nicht der Fall war, zwei direkt aufeinanderfolgende Impulse erhält, ohne daß ein für den anderen Eingang bestimmter Impuls dazwischenliegt, und bei Aufhebung der Sperre über den zugehörigen Kippeingang der zweiten Kippschaltung FF2 diese in einen Zustand umgeworfen wird, der das Anliegen der höheren Frequenz an dem betreffenden Eingang El oder E2 anzeigt, nach Patent 1180 840.The invention relates to a circuit arrangement for comparing two Frequencies with two bistable flip-flops FF 1 and FF 2, their first flip-flop inputs Via a common input E1 pulses in the rhythm of one frequency and theirs second toggle inputs via a common input E2 pulses in the rhythm of the other frequency are fed and their control potentials from the outputs the first flip-flop to the inputs of the second flip-flop, block the triggering of the second flip-flop circuit by the input pulses until d. H. prevent or immediately reverse it until the one of the two inputs where this was not the case before, two consecutive pulses receives without an intervening pulse intended for the other input, and when the lock is lifted via the associated toggle input of the second toggle switch FF2 this is knocked over into a state that is the concern of the higher frequency at the relevant input E1 or E2, according to patent 1180 840.

Bei dieser Schaltungsanordnung wird die erste KippschaltungFF1 jeweils bei Eintreffen eines Signals an einem der beiden Eingänge von dem einen in den anderen Zustand umgeschaltet. Die zweite Kippschaltung FF2, deren Eingänge parallel zu den Eingängen der ersten Kippschaltung liegen, bleibt so lange in ihrem anfänglichen Schaltungszustand unverändert, wie die den beiden zu vergleichenden Frequenzen zugeordneten Signale an der ersten Kippschaltung abwechselnd auf den einen und den anderen Eingang gelangen. Diese Beibehaltung des Schaltzustandes der zweiten Kippschaltung ist dadurch bedingt, daß die erste Kippschaltung jeweils beim Kippen in den anderen Schaltzustand über ein Integrierglied ein Sperrpotential an jenen Eingang der zweiten Kippschaltung legt, an dem das nächste Signal der anderen Frequenz auftreten wird. Durch dieses Sperrpotential wird dieses letztgenannte Signal bei seinem Eintreffen am Eingang der Kippschaltung FF2 unwirksam gemacht. Erst wenn zu irgendeinem Zeitpunkt einmal an einem Eingang zwei Signale einer Frequenz nacheinander ohne ein dazwischenliegendes Signal der anderen Frequenz auftreten, weil die beiden zu vergleichenden Frequenzen unterschiedlich sind, kann das zweite Signal an der zweiten Kippschaltung FF2 wirksam werden und sie in den anderen Schaltzustand kippen. Dies findet seine Erklärung darin, daß die erste Kippschaltung von dem zweiten Signal am gleichen Eingang nicht mehr umgeschaltet werden kann, da sie sich bereits im richtigen Schaltzustand befindet, und das beim Eintreffen des ersten Signals verzögert abgebaute Sperrpotential an dem Eingang der zweiten Kippschaltung bereits wieder abgeklungen ist, wenn das zweite Signal dort eintrifft.In this circuit arrangement, the first flip-flop FF1 becomes when a signal arrives at one of the two inputs from one to the other State switched. The second flip-flop FF2, whose inputs are parallel to the Inputs of the first flip-flop remains in its initial one for so long Circuit status unchanged, like those assigned to the two frequencies to be compared Signals at the first flip-flop switch alternately on one and the other input reach. This retention of the switching state of the second flip-flop is thereby requires that the first toggle switch in each case when toggle into the other switching state a blocking potential to that input of the second flip-flop circuit via an integrator at which the next signal of the other frequency will occur. Because of this This last-mentioned signal becomes blocking potential when it arrives at the input the flip-flop FF2 made ineffective. Only if at any point in time at one input two signals of one frequency one after the other without an intervening one Signal of the other frequency occur because the two frequencies to be compared are different, the second signal can be effective at the second flip-flop FF2 and they switch to the other switching state. This finds its explanation in that the first flip-flop is not affected by the second signal at the same input more can be switched because it is already in the correct switching state, and the blocking potential reduced with a delay when the first signal arrives the input of the second flip-flop has already died down again when the second Signal arrives there.

Die Flanken zwischen dem entsperrenden und dem sperrenden Potential, die im Wechsel den Eingängen der zweiten Kippschaltung zugeführt werden, dürfen, insbesondere wenn diese Eingänge zur Bildung kurzer Triggerimpulse differenzierend wirken, nicht beliebig steil sein, weil sie sonst ungewollte Triggerimpulse hervorrufen könnten. Bei der Schaltungsanordnung nach dem Hauptpatent werden deshalb die Spannungssprünge an den beiden Ausgängen der ersten Kippschaltung jeweils über ein passives RC-Integrierglied an den Eingängen der zweiten Kippschaltung wirksam gemacht. Andererseits aber ist es für die Funktion der Schaltung, besonders für die Verkleinerung von Unentschiedenheitsbereichen bei nur wenig differierenden Frequenzen, erwünscht, daß auch bei kleinen Phasenabständen zwischen Signalen der beiden Frequenzen die Sperrpotentiale noch rechtzeitig gesetzt werden, abgesehen davon, daß natürlich auch bei den höchsten vorkommenden Frequenzen im Fall der unmittelbaren Aufeinanderfolge von zwei Signalen derselben Frequenz das Sperrpotential genügend schnell abgebaut werden muß, um die Umschaltung der zweiten Kippschaltung zu erhalten. Bei der Schaltungsanordnung nach dem Hauptpatent ergeben sich hier Beschränkungen durch den exponentiellen Flankenverlauf. Außerdem konnte das Sperrpotential in dieser vorgeschlagenen Schaltungsanordnung auf Grund der ohmschen Widerstände im Auflade- bzw. Entladekreis des Kondensators nicht vollständig auf 0 V abgebaut werden, so daß bei Eintreffen von Signalen am Eingang der zweiten Kippschaltung kleine Spannungsstöße auftraten, die empfindliche Transistoren bei höheren Temperaturen bereits zum Kippen bringen konnten.The edges between the unlocking and the blocking potential, which are fed alternately to the inputs of the second trigger circuit, may, especially when these inputs differentiate to form short trigger pulses not be as steep as you want, otherwise they cause unwanted trigger pulses could. In the circuit arrangement according to the main patent, the voltage jumps are therefore at the two outputs of the first flip-flop circuit each via a passive RC integrator made effective at the inputs of the second flip-flop. On the other hand, however, is it for the function of the circuit, especially for shrinking areas of indecision with only slightly differing frequencies, it is desirable that also with small phase spacings the blocking potentials are set in good time between signals of the two frequencies apart from the fact that, of course, also at the highest frequencies occurring in the case of the immediate succession of two signals of the same frequency the blocking potential must be reduced quickly enough to switch the second toggle switch. In the circuit arrangement according to the main patent there are restrictions here due to the exponential slope. aside from that could due to the blocking potential in this proposed circuit arrangement the ohmic resistances in the charging or discharging circuit of the capacitor are not complete be reduced to 0 V, so that when signals arrive at the input of the second Flip-flop small voltage surges occurred, the sensitive transistors at higher temperatures could already tip over.

Die vorliegende Erfindung verbessert die Schaltungsanordnung nach dem Hauptpatent hinsichtlich ihrer Unterscheidungswirkung und Sicherheit dadurch, daß erfindungsgemäß zur Erzeugung des sperrenden sowie des nicht sperrenden Potentials, welche Potentiale wechselweise an beiden Eingängen der zweiten Kippschaltung anliegen, die Spannungen jedes Ausgangs der ersten Kippschaltung je einem Integrator mit etwa linearer Anstiegs- und Abfallflanke zugeführt werden. Als Integrator soll vorzugsweise ein Miller-Integrator Verwendung finden.The present invention improves the circuit arrangement the main patent with regard to their distinctive effect and security by, that according to the invention for generating the blocking as well as the non-blocking potential, which potentials are alternately applied to both inputs of the second trigger circuit, the voltages of each output of the first trigger circuit each with an integrator with about linear rising and falling edges are fed. As an integrator should preferably a Miller integrator can be used.

Durch die erfindungsgemäße Anwendung eines Integrators, insbesondere eines Miller-Integrators, werden erstens erheblich kürzere Anstiegs- und Abfallzeiten für das Sperrpotential erzielt als bei einer Aufladung bzw. Entladung über ein RC-Glied, und zweitens kann das Sperrpotential jeweils exakt auf 0 V gebracht werden. Aus der erstgenannten Auswirkung des Integrators ergibt sich, daß die Aufeinanderfolge der Signale an den Eingängen insbesondere der zweiten Kippschaltung wesentlich kürzer sein kann als vorher und daß somit auch Frequenzen mit kleinerer Differenz als vorher miteinander verglichen werden können (geringstmögliche Differenz bei einer praktischen Ausführung etwa 100 Hz statt vorher 500 Hz bei einem Maximalbetrag beider Frequenzen von 7 kHz).By using an integrator according to the invention, in particular a Miller integrator, firstly, the rise and fall times are considerably shorter achieved for the blocking potential than when charging or discharging via an RC element, and secondly, the blocking potential can be brought exactly to 0 V in each case. the end the first-mentioned effect of the integrator is that the sequence the signals at the inputs, in particular of the second flip-flop, are much shorter can be than before and that thus frequencies with a smaller difference than before can be compared with each other (smallest possible difference in a practical Execution about 100 Hz instead of the previous 500 Hz with a maximum amount of both frequencies of 7 kHz).

An Hand der Zeichnung soll im folgenden die Erfindung näher beschrieben werden. Die Bezugszeichen sind für gleiche Bauelemente dieselben wie in dem Hauptpatent. Die erste Kippschaltung FF1 enthält die Kipptransistoren Tsl und Ts2 und die zweite Kippschaltung FF2 die Kipptransistoren Ts3 und Ts4. Schaltungselemente, die in den beiden Kippschaltungen einander gleich sind und die gleiche Funktion haben, sind mit gleichen Bezugszeichen versehen. Die Kippschaltungen liegen zwischen festen Spannungen an A (z. B. -6,7 V), B (z. B. -20 V) und C (z. B. -f-13,5 V). Die Basis jedes Transistors liegt zwischen Spannungsteilerwiderständen R 1, R 2, die Emitter liegen an Masse. Jeder Kollektor liegt über einen Kollektorwiderstand R 3 an B und ist ferner über R 1 und C 1 auf die Basis des anderen Transistors der Kippschaltung rückgekoppelt. Die Dioden Grl lassen nur positive Triggerimpulse auf die Transistorbasen durch. Über Widerstände R 4, die zwischeu den Anoden dieser Dioden und den Kollektoren der zugehörigen Kipptransistoren liegen, werden Vorspannungen angelegt, die den Eingang des jeweils leitenden Transistors zur Aufnahme eines Triggerimpulses vorbereiten. Gr2 und Gr3 sind Begrenzerdioden. Von dem Eingang E1 werden die Rechteckimpulse entsprechend f 1 den linken Eingängen 1 der Kippschaltungen, und von dem Eingang E2 die Rechteckimpulse entsprechend f 2 den rechten Eingängen 2 der Kippschaltungen zugeführt, und zwar über Dioden Gr5, wobei die Eingänge einerseits an deren Kathoden und andererseits an den mit B verbundenen Widerständen R 5 liegen. Über die Eingangskondensatoren C2 und die Widerstände R4 werden die Rechteckspannungen differenziert. Nur die positiven Nadelimpulse gelangen über die Dioden Grl zu den Basen der Kipptransistoren.The invention will be described in more detail below with reference to the drawing. The reference numerals are the same for the same components as in the main patent. The first trigger circuit FF1 contains the trigger transistors Tsl and Ts2 and the second trigger circuit FF2 contains the trigger transistors Ts3 and Ts4. Circuit elements which are identical to one another in the two flip-flops and which have the same function are provided with the same reference symbols. The trigger circuits are between fixed voltages at A (e.g. -6.7 V), B (e.g. -20 V) and C (e.g. -f-13.5 V). The base of each transistor is between voltage divider resistors R 1, R 2, the emitters are connected to ground. Each collector is connected to B via a collector resistor R 3 and is also fed back via R 1 and C 1 to the base of the other transistor of the flip-flop. The diodes Grl only allow positive trigger pulses to pass through to the transistor bases. Bias voltages are applied via resistors R 4, which lie between the anodes of these diodes and the collectors of the associated breakover transistors, which prepare the input of the respective conductive transistor for receiving a trigger pulse. Gr2 and Gr3 are limiter diodes. From input E1, the square-wave pulses corresponding to f 1 are fed to the left inputs 1 of the flip-flops, and from input E2 the square-wave pulses corresponding to f 2 are fed to the right inputs 2 of the flip-flops, via diodes Gr5, with the inputs on the one hand at their cathodes and on the other at the resistors R 5 connected to B. The square-wave voltages are differentiated via the input capacitors C2 and the resistors R4. Only the positive needle pulses reach the bases of the flip-flop transistors via the diodes Grl.

Von dem linken Kollektorausgang der Kippschaltung FF 1 führt eine Verbindung zu einem #Mer-Integrator, der aus dem Transistor Ts6, dem Kondensator C 3' und den Widerständen R 6', R7' und R8' besteht. Der Ausgang dieses Transistors Ts 6 steht über eine Diode Gr6' mit dem Eingang 2 der Kippschaltung FF2 in Verbindung. Der rechte Kollektorausgang der Kippschaltung FF1 ist mit einem weiteren Miller-Integrator verbunden, der aus einem Transistor Ts5 sowie einem Kondensator C3 und den Widerständen R 6, R 7, R 8 besteht. Der Ausgang dieses Transistors Ts5 steht über eine Diode Gr6 mit dem Eingang 1 der Kippschaltung FF 2 in Verbindung.A connection leads from the left collector output of the flip-flop FF 1 to a # Mer integrator, which consists of the transistor Ts6, the capacitor C 3 'and the resistors R 6', R7 'and R8'. The output of this transistor Ts 6 is connected to the input 2 of the flip-flop FF2 via a diode Gr6 '. The right collector output of the flip-flop FF1 is connected to a further Miller integrator, which consists of a transistor Ts5 and a capacitor C3 and the resistors R 6, R 7, R 8. The output of this transistor Ts5 is connected to the input 1 of the flip-flop FF 2 via a diode Gr6.

Da die Wirkungsweise der erfindungsgemäßen Schaltungsanordnung im wesentlichen die gleiche ist wie die in der Anordnung nach dem Hauptpatent, erscheint unter Bezugnahme hierauf eine sehr ausführliche diesbezügliche Beschreibung an dieser Stelle entbehrlich. Es sei angenommen, daß die Transistoren Tsl und Ts3 leitend, die Transistoren Ts2 und Ts 4 gesperrt seien. In den Miller-Integratoren ist infolgedessen Ts5 leitend und Ts6 gesperrt. Der Ausgang a der Kippschaltung FF2 liegt auf negativem Potential. An dem Eingang 1 der Kippschaltung FF 2 liegt Nullpotential, der Kondensator C2 besitzt keine Ladung. An dem Eingang 2 von FF2 liegt ein negatives Potential, deren Kondensator C2 ist aufgeladen.Since the mode of operation of the circuit arrangement according to the invention is essentially the same as that in the arrangement according to the main patent, a very detailed description in this regard appears unnecessary at this point with reference to it. It is assumed that the transistors Tsl and Ts3 are conductive, the transistors Ts2 and Ts 4 are blocked. As a result, Ts5 is conducting and Ts6 is blocked in the Miller integrators. The output a of the flip-flop FF2 is at negative potential. At the input 1 of the flip-flop FF 2 there is zero potential, the capacitor C2 has no charge. There is a negative potential at input 2 of FF2, the capacitor C2 of which is charged.

Es sei angenommen, daß die beiden zu vergleichenden Frequenzen f 1 und f 2 in Rechteckimpulsen vorliegen. Gelangt das erste Signal der Frequenz f 1 an den Eingang 1 von FF 1, so wird es dort an dem RC-Glied C2, R 4 differenziert, und seine positive Impulsnadel sperrt den Transistor Ts 1, der Transistor Ts2 wird infolgedessen leitend. Gleichzeitig liegt dieses f 1-Signal auch an dem Eingang 1 der bistabilen Kippschaltung FF2 an. Da der Kondensator C2 dort ungeladen ist, bewirkt der positive Impuls keine Sperrung des Transistors Ts3. Der jetzt gesperrte Transistor Ts 1 zieht inzwischen die Basis des Transistors Ts 6 ins Negative, der letztere wird leitend, und der Kondensator C3 wird umgeladen. Entsprechend der bekannten Wirkungsweise des Miller-Integrators erfolgt das Ansteigen des Potentials am Kollektor des Transistors Ts 6 nicht mehr entsprechend der Ladungskurve eines Kondensators, sondern in etwa linear und erreicht exakt das Potential 0 V, das über die Diode Gr6' an dem Eingang 2 der Kippschaltung FF2 anliegt. Während der Transistor Ts6 leitend wurde, wird der Transistor Ts5 durch das Leitendwerden des Transistors Ts2 gesperrt. Die Kollektorspannung von Ts5 sinkt ins Negative, da der Kondensator C3 dieses Miller-Integrators jetzt umgeladen wird. Am Eingang. 1 der zweiten Kippschaltung bildet sich negatives Potential aus. Da die Diode Gr6 jetzt gesperrt wird, kann sich der Kondensator C2 über den Widerstand R 5 aufladen.It is assumed that the two frequencies f 1 and f 2 to be compared are present in square pulses. When the first signal of frequency f 1 reaches input 1 of FF 1, it is differentiated there at RC element C2, R 4, and its positive pulse needle blocks transistor Ts 1, transistor Ts2 becomes conductive as a result. At the same time, this f 1 signal is also applied to input 1 of the bistable multivibrator FF2. Since the capacitor C2 is uncharged there, the positive pulse does not block the transistor Ts3. The now blocked transistor Ts 1 meanwhile pulls the base of the transistor Ts 6 into the negative, the latter becomes conductive, and the capacitor C3 is reloaded. According to the known mode of operation of the Miller integrator, the increase in the potential at the collector of the transistor Ts 6 no longer takes place in accordance with the charge curve of a capacitor, but approximately linearly and reaches exactly the potential 0 V, which is generated via the diode Gr6 'at the input 2 of the Flip-flop FF2 is present. While the transistor Ts6 became conductive, the transistor Ts5 is blocked by the transistor Ts2 becoming conductive. The collector voltage of Ts5 sinks into the negative, since the capacitor C3 of this Miller integrator is now reloaded. At the entrance. 1 of the second trigger circuit forms a negative potential. Since the diode Gr6 is now blocked, the capacitor C2 can be charged via the resistor R 5.

Erscheint jetzt am Eingang E2 ein Signal der Frequenz f 2, so wird der Transistor Ts2 wieder gesperrt, der Transistor Ts 1 wird leitend. Gleichzeitig liegt dieses. f 2-Signal auch am Eingang 2 der Kippschaltung FF2 an, kann sich dort aber nicht auswirken, weil der Kondensator C2 noch ungeladen ist. Währenddessen wurde der Transistor Ts 5 wieder leitend, an dem Eingang 1 von FF2 steigt das Potential wieder auf 0 V an, und der Kondensator C2 wird wieder entladen. Gleichzeitig wurde der Transistor Ts 6 wieder gesperrt, das Potential am Eingang 2 von FF2 sinkt etwa linear ins Negative ab. Der ursprüngliche Schaltzustand der Kippstufe FF1 sowie die Potentiale an den Eingängen der Kippstufe FF2 entsprechen wieder den anfangs beschriebenen.If a signal of frequency f 2 now appears at input E2, transistor Ts2 is blocked again, transistor Ts 1 becomes conductive. At the same time this lies. f 2 signal is also present at input 2 of flip-flop FF2, but cannot have any effect there because capacitor C2 is still uncharged. Meanwhile, the transistor Ts 5 became conductive again, the potential at input 1 of FF2 rises again to 0 V, and the capacitor C2 is discharged again. At the same time, the transistor Ts 6 was blocked again, the potential at input 2 of FF2 drops approximately linearly into the negative. The original switching state of flip-flop FF1 and the potentials at the inputs of flip-flop FF2 again correspond to those described at the beginning.

Folgen jetzt in abwechselnder Reihenfolge f 1- und f 2-Signale getrennt auf beiden Eingängen der Anordnung, so spielen sich die Umschaltvorgänge alle in der soeben beschriebenen Weise ab. Ist aber nun die Frequenz f 2 beispielsweise größer als die Frequenz f 1, so wird zu irgendeinem Zeitpunkt auf ein f 2-Signal noch vor dem nächsten f 1-Signal ein zweites f 2-Signal folgen. Dieses f 2-Signal findet jetzt am Eingang 2 von FF2 ein negatives Potential vor und kann jetzt den Transistor Ts4 leitend steuern und die Kippschaltung FF2 in den anderen Schaltzustand kippen. An deren Ausgang a erscheint jetzt ein Potential von 0 V als Kriterium dafür, daß die Frequenz f 2 größer ist als die Frequenz f 1.If f 1 and f 2 signals now follow in alternating order separately on both inputs of the arrangement, the switching processes all take place in the manner just described. If, however, the frequency f 2 is, for example, greater than the frequency f 1, at any point in time an f 2 signal will be followed by a second f 2 signal before the next f 1 signal. This f 2 signal now finds a negative potential at input 2 of FF2 and can now make the transistor Ts4 conductive and toggle the flip-flop FF2 into the other switching state. A potential of 0 V now appears at its output a as a criterion that the frequency f 2 is greater than the frequency f 1.

Das nachfolgende f 1-Signal kann die Kippschaltung FF2 nicht mehr zurückkippen, da durch das letzte f 2-Signal der Schaltzustand von FF 1 nicht geändert wurde und bei Eintreffen des f 1-Signals am Eingang 1 von FF2 dort noch immer ein Potential von 0 V anliegt. Der Schaltzustand von FF2 kann erst wieder geändert werden, wenn zu irgendeinem Zeitpunkt zwei f 1-Signale aufeinanderfolgen, die Frequenz f 1 also größer geworden ist als die Frequenz f 2.The flip-flop FF2 can no longer handle the following f 1 signal tilt back, since the switching state of FF 1 is not changed by the last f 2 signal and when the f 1 signal arrives at input 1 of FF2 it is still there Potential of 0 V is present. The switching status of FF2 can only be changed again when if at any point in time two f 1 signals follow one another, the frequency f 1 has thus become greater than the frequency f 2.

Claims

Claims: 1. Circuit arrangement for comparing two frequencies with two bistable flip-flops, whose first flip-flop inputs are fed via a common input signals in the rhythm of one frequency and whose second flip-flop inputs are fed via a common input signals in the rhythm of the other frequency and their control potentials, which are supplied by the Outputs of the first flip-flop are given to the inputs of the second flip-flop, block the triggering of the second flip-flop by the input signals so long, i.e. prevent or immediately undo, until the one of the two inputs that did not previously have two consecutive ones Receives signals without a signal intended for the other input in between, and when the lock is released via the associated flip-flop input of the second flip-flop circuit this is thrown into a state that indicates the presence of the higher frequency at the relevant input, according to patent 1180 840, thereby -kenn z. eichnet that to generate the blocking and the non-blocking potential, which potentials are alternately applied to both inputs of the second flip-flop (FF2), the voltages of each output of the first flip-flop (FFl) each have an integrator (Ts5, C3, R6, R7, R8 or Ts6, C3`, R6`, R7 ', R8 @ with approximately linear rising and falling edges.

2. Circuit arrangement according to claim 1, characterized in that that a Miller integrator is used as integrator,