DE1283895B

DE1283895B - Codeumsetzer zum Umsetzen eines beliebigen Eingangscode in einen beliebigen Ausgangscode

Info

Publication number: DE1283895B
Application number: DES89262A
Authority: DE
Inventors: Lee Francis Fan
Original assignee: Sperry Rand Corp
Current assignee: Unisys Corp
Priority date: 1963-02-06
Filing date: 1964-01-29
Publication date: 1968-11-28
Also published as: NL302815A; GB1031202A; BE642958A; US3348205A

Description

1 2

Die Erfindung betrifft einen universalen Code- wandlungsmatrizen mit noch komplizierteren Steuerumsetzer, mit dem jeder beliebige Eingangscode in schaltungen eingebaut werden. Ein derartiger Aufbau einen beliebigen Ausgangscode umgewandelt werden erhöht die Komplexität der Rechenmaschine, macht kann. mehr Bauteile erforderlich und führt trotzdem zu

In den letzten Jahren haben elektronische Ziffern- 5 verhältnismäßig schwerfälligen Umsetzungseinrichrechenmaschinen und Datenverarbeitungsanlagen tungen.

immer mehr Zugang zur Industrie und Wissenschaft Der Erfindung liegt die Aufgabe zugrunde, eine

gefunden. Rechenautomaten undDatenverarbeitungs- Datenumsetzungseinrichtung zu schaffen, die bei anlagen werden häufig für einen bestimmten Zweck flexibel programmierbarer Umsetzung einen von auf einem besonders gearteten Gebiet entwickelt. Ab- io zahlreichen Eingabecodes in einen von zahlreichen gesehen von den verschiedenen Ausführungen der Ausgabecodes umwandelt, ohne zusätzliche Matrizen Rechenwerke, der Ein- und Ausgabevorrichtungen zur Speicherung der Codes erforderlich zu machen, und der Programmierungseinrichtungen haben die Diese Aufgabe wird erfindungsgemäß durch einen einzelnen Rechenanlagen häufig einen verschieden- Codeumsetzer zum Umsetzen eines beliebigen Einartigen Code, der zur Darstellung der zu verarbeiten- 15 gangscode in einen beliebigen Ausgangscode gelöst, den Information verwendet wird. Die Wahl dieser der durch einen Umwandlungsanzeiger, welcher Codes ist lediglich eine Frage der Einfachheit oder einen Hinweis auf die Lage eines Ausgangsdatenverdes inneren Aufbaus des Rechners oder der Daten- arbeitungscode erhält, in den der jeweilige Eingangsverarbeitungsanlage. Andererseits unterscheiden sich code aus einer Vielzahl von möglichen Datenverardiese Codes so sehr, daß eine nach einem ersten 20 beitungscodes umgesetzt werden soll, einen adressier-Code verschlüsselte Information nicht in Einrichtun- fähigen Speicher, welcher für jedes Zeichen eines gen verwendet werden kann, deren Arbeitsweise nach Eingangscodes die entsprechenden Zeichen jedes anderen Codes erfolgt. Daraus ergibt sich also das möglichen Ausgangscode speichert und mindestens Problem des Umsetzens der nach einem ersten Code zwei Teiladressen zur Bezeichnung einer jeden Stelle verschlüsselten Information in eine Information, die 25 des Ausgangscode verwendet, ein Register, das auf mit einem anderen Code verschlüsselt ist, so daß die den Umwandlungsanzeiger anspricht und die erste Informationen oder die Ergebnisse aus bestimmten der beiden Teiladressen entsprechend dem gewünsch-Verarbeitungs- und Rechenanlagen auch in anderen ten Ausgangscode bildet und ein weiteres Register, Anlagen verwendet werden können. Durch Verwen- das auf das jeweils eingegebene Codezeichen andung von Umsetzungseinrichtungen können Rechen- 30 spricht und die zweite der beiden Teiladressen bildet, maschinen und gegebene Daten im größtmöglichen worauf die entsprechende Stelle des Ausgangscode Rahmen verwendet werden. mittels der vollständig bezeichneten Adresse ausge-

Bei bekannten Einrichtungen sind die Verfahren speichert wird, gekennzeichnet ist. zum Umsetzen oder Umwandeln der Daten stark be- Beim anfänglichen Belegen der Matrix mit den

grenzt. Gewöhnlich werden die Daten, die in einem 35 Werten für die verschiedenen Ausgangscodes wird ersten vom Programmierer leicht zu handhabenden der Platz, an dem der Code gespeichert wird, so Code gegeben sind, mittels einer Umwandlungsein- gewählt, daß der vom Eingangscodezeichen angesteurichtung in einen zweiten Code umgewandelt. Der erte Platz den Ausgangscodewert für das bestimmte Ausgang der Umwandlungseinrichtung ist dann der- Eingangscodezeichen enthält. Auf diese Weise sind jenige Code, der in den Maschinen verwendet werden 40 keine bestimmten Kerne der Matrix für bestimmte kann, so daß der Programmierer diesen Code nicht umzusetzende Zeichen vorgesehen, wie es bei vielen zu kennen braucht. Die Umsetzungseinrichtungen bekannten Umsetzungseinrichtungen der Fall ist. Das sind normalerweise auf Dioden- oder Widerstands- umzusetzende Eingangszeichen wird in ein erstes matrizen aufgebaut, in die der Eingangscode auf die Wählregister, beispielsweise in das X-Register, geerste Koordinatenachse gegeben wird. Der ge- 45 geben und dient zur Bestimmung der Stelle, an der wünschte Ausgangscode kann dann von der zweiten bereits der dem Eingangscodezeichen entsprechende Koordinatenachse der Matrix abgelesen werden. Die Wert eines bestimmten Ausgangscode gespeichert ist. Verbindungen zwischen den beiden Koordinatenach- Die Wertgruppe, die zur Umwandlung des Eingangssen sind für die gewünschte Eingangs- und Ausgangs- code in einen gewünschten Ausgangscode verwendet codebeziehung physikalisch hergestellt und lassen 50 wird, hängt vom Wert ab, der in das Wählregister sich nicht verändern. der Y-Koordinate auf noch zu beschreibende Weise

Bei umfangreichen Codeumsetzungseinrichtungen eingegeben wird. Für jede Zeichendarstellung im sind daher mehrere derartige Matrizen notwendig Z-Register hängt der Wert, der in verschiedenen und müssen den Eingangs- und Ausgangscodes ent- Codes ausgelesen werden kann, nur vom gewählten sprechend geschaltet werden. Eine derartige Umset- 55 F-Wert ab. Es besteht keine bestimmte Beziehung zungseinrichtung würde bei größtmöglicher Flexibili- zwischen der Bitdarstellung des Eingangscode und tat der Maschinencodierung zu kompliziert und kost- dem ausgelesenen Wert hinsichtlich der Belegung bespielig sein. stimmter Kerne. Die Zeicheneingangsbits dienen In anderen bekannten Einrichtungen werden ge- lediglich zur Bestimmung der Stellen für die vorher maß USA.-Patent 3 011165 Steuerschaltungen in 60 eingegebenen Werte.

Verbindung mit einer Umsetzungsmatrix verwendet, Entsprechend der Größe und dem Aufbau des

die mehr als einen einzigen Eingangscode aufnehmen Speichers sowie der Struktur der Information können kann. Diese Einrichtungen können jedoch Ausgänge beliebig viele Werttabellen in einem solchen Speicher nur in einem einzigen Maschinencode erzeugen und untergebracht werden. Da diese Werttabellen auf diesind stets zur Aufnahme von nur vorbestimmten 65 selbe Weise wie die Daten in den Speicher zurück-Eingangscodes geschaltet. Damit diese Einrichtungen geschrieben werden, können sie zur Speicherung weiweitere Eingangscodes umsetzen oder weitere Aus- terer Werttabellen beliebig variiert werden, so daß gangscodes erzeugen können, müssen weitere Um- verschiedene Eingangscodes in weitere Ausgangs-

codes umgewandelt werden können. Die Werttabellen im Speicher können dann zur Auswahl der gewünschten Tabelle von normalen Adressiermitteln angesteuert werden. Beispielsweise da, wo der Speicher eine Koinzidenzstrom-Magnetkernmatrix ist, wird vom gewünschten Ausgangscode die erste Koordinatenwahl und von den einzelnen Bits der umzuwandelnden Ziffer die zweite Koordinatenwahl getroffen. Der an den Schnittpunkten der beiden Koordinaten gespeicherte Wert ist dann der derEingangsinformation entsprechende Ausgangscode.

Da nur ein Speicher sowohl für die Daten als auch die Umsetzungswerte benutzt wird, kann die im Speicher aufbewahrte Information ausgelesen, in den gewünschten Ausgangscode umgewandelt und auch auf die ursprüngliche Stelle für einen weiteren Rechenoder Datenverarbeitungsvorgang zurückgeschrieben werden. Dadurch wird der Aufbau der Umsetzungseinrichtung stark reduziert und das gesamte Verfahren vereinfacht. Des weiteren stellt die universale Umsetzungsmöglichkeit auch einen sehr wichtigen Aspekt dar, da die mit einem universalen Umsetzer ausgerüstete Maschine mit jedem beliebigen Eingangscode arbeiten und Ausgänge in einem gewünschten Ausgangscode erzeugen kann.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt. Es zeigen

Fig. 1, la, Ib das Blockschema einer universalen Codeumsetzungseinrichtung,

F i g. 2 ein Register mit Rückwärtszähltoren der Einrichtung nach Fig. 1,

F i g. 3, bestehend aus F i g. 3 a und 3 b, einen Taktplan für die Einrichtung der F i g. 1 beim Umsetzungs- und Umsetzungsspeichervorgang.

In der Zeichnung sind gleiche Teile mit gleichen Bezugszeichen versehen.

Fig. Ib zeigt die Matrix 10 eines Koinzidenzstrom-Magnetkernspeichers mit 64 · 64 Speicherstellen. Diese Matrix hat somit insgesamt 4096 Speicherplätze für die verschiedenen Daten oder Codewerte. Die Bits einer jeden vollständigen Ziffer sind in mehreren Ebenen 10 α bis 10/ auf der Z-Achse angeordnet. Deshalb werden an jeder Stelle des Zusammentreffens der X- und Y-Achsen die Bits der bestimmten gewählten Ziffer von jeder auf der Z-Achse liegenden Ebene gelesen. Im Ausführungsbeispiel sind jeder Ziffernstelle sechs Bits zugeordnet. Ebenso wie die jeweilige Größe der Ebenen kann auch die Anzahl der Ebenen erweitert oder verringert werden.

Die Stellen in der Matrix werden vom F-Decodierer 12 und dem zugehörigen F-Register 14 und vom X-Decodierer 16 und dem zugehörigen X-Register 18 ausgewählt. Die Daten, welche die Adresse auf der X- und F-Achse anzeigen, werden im X-Register 18 und F-Register 14 gespeichert. Diese Register sind allgemein bekannt; sie können beispielsweise aus sechs Flipflops bestehen, die gemäß der gewünschten Adresse gesteuert werden. Die Register werden bei der Eingabe von neuen Werten gelöscht. Sie speichern sechs Bits, die eine mögliche Kombination von 64 getrennten Einzelwerten ergeben. Die sechs Bits in den Registern 18 und 14 werden den entsprechenden Decodierern 16 und 12 zugeführt, wo sie eine der 64 Leitungen auf jeder entsprechenden Koordinate auswählen. Deshalb wird für jede Kombination aus sechs Bits in den betreffenden Registern von jedem Decodierer eine Leitung ausgewählt. Die gewünschte Stelle befindet sich dann am Koinzidenzpunkt dieser gewählten Leitungen. Bekanntlich kann der jeweils vom X- oder F-Decodierer gelieferte Strom einen Kern allein nicht umschalten. Im Koinzidenzpunkt zwischen den X- und F-Wählleitungen ist jedoch genug Strom vorhanden, um eine derartige Umschaltung zu ermöglichen. Deshalb können die Werte nur an den angesteuerten Stellen abgelesen werden. Durch die Ansteuerung eines bestimmten X-F-Koinzidenzpunktes werden natürlich alle X- und F-Punkte derselben Ebene der Matrix angesteuert, so daß sämtliche Bits einer Ziffer gleichzeitig ein- oder ausgelesen werden können. In den Figuren stellen die Zahlen zwischen den betreffenden Verbindungsleitungen die Anzahl der Leitungen in der bestimmten Leitungsgruppe dar. Die Zahl 6 z.B. zwischen dem X-Register 18 und dem X-Decodierer 16 besagt, daß sechs Leitungen das X-Register 18 mit dem X-Decodierer 16 verbunden sind. Auf ähnliche Weise zeigt die Zahl 64 zwischen dem X-Decodierer 16 und dem Kernspeicher 10 an, daß 64 Leitungen den Kernspeicher mit dem X-Decodierer verbinden. Diese Bezeichnung wird zur Veranschaulichung der erforderlichen Anschlüsse in der Zeichnung verwendet.

Des weiteren wird zur Vereinfachung der Zeichnung nur ein einziges Tor für jede entsprechende Funktion gezeigt. Wenn in den Zeichnungen auch stets nur eine Leitung mit einem Tor verbunden ist, so sind in der Schaltung doch für jede Leitung ein entsprechendes Tor vorhanden.

Die Information wird über das ODER-Tor 20 in das F-Register 14 gegeben. Die Eingänge zum ODER-Tor 20 kommen erstens vom F-Adressencodierer23 über das UND-Tor 21 und die Leitung 24, zweitens vom M-Adressenregisterteil 26 & des Befehlsregisters 26 über das UND-Tor 29 und die Leitung 28 oder drittens vom Ausgang des D-Registers 30 über das Tor 32 und die Leitung 34. Die Zustände, mit denen das F-Register gesteuert wird, werden später beschrieben. Auf ähnliche Weise kann die Information zum X-Register über das ODER-Tor 36 übertragen werden, und zwar erstens vom X-Adressencodierer 82 über das UND-Tor 37 und die Leitung 38, zweitens vom M-Adressenteil 26 b des Befehlsregisters 26 über das UND-Tor 39 und die Leitung 40 oder drittens vom Λ-Register 42 über das UND-Tor 48. Die Zustände, mit denen die Informationsübertragung von jeder betreffenden Eingangsquelle gesteuert wird, werden später noch ausführlich beschrieben.

Information aus der Eingangsdatenquelle 66 gelangt über ein UND-Tor 64 und das ODER-Tor 44 an den Eingang des Λί-Registers 42. Der Ausgang des A -Registers 42 wird über eine Leitung 62 und ein UND-Tor 58 an Einschreibkreise 56 des Kernspeichers 10 geleitet.

Das Befehlsregister 26 besteht aus zahlreichen Flipflops, welche die verschiedenen Teile des Befehlswortes aufnehmen und speichern. Das Register ist zur Aufnahme dieser Teile in Untergruppen aufgeteilt, und jede Untergruppe arbeitet als selbständiges Register. Neben der Speicherfunktion des Registers sind einige Untergruppen mit Rückwärts-Zähltoren versehen, die einen ursprünglich in das Register eingegebenen Wert vermindern. Die erste dieser Untergruppen ist der Operationsteil, der aus fünf Flipflops zur Speicherung der fünf Bits des Befehlswortes besteht, die die von der Verarbeitungsanlage (nicht dargestellt) durchzuführende Operation bezeichnen. In

5 6

den hier beschriebenen Beispielen speichert der Ope- Eingänge L₂ und L₁ zum UND-Tor 208 beide vorrationsteil einen codierten Wert, der die Umsetzungs- handen sind. Ähnlich wird der Flipflop C₁ auf Grund operation sowie die X- und Y-Adressen für die Code- des Signals vom UND-Tor 206 eingestellt. Die Einstelle anzeigt. Die Ausgänge des Operationsteiles 26 a gänge zum Tor 206 sind lediglich der Komplementärführen zum Steuer- und Funktionssignalgenerator 22, 5 ausgang des Flipflops. Somit ist der Wert 4 (100) in der die Operation der Einrichtung liefert; die nächste den Flipflops C₃, C₂ und C₁ auf 3 (011) vermindert. Untergruppe oder der M-Adressenteil26ö besteht Die übrigen Tore arbeiten auf ähnliche Weise, aus 16 Flipflops zur Speicherung der zwölf Bits des In Fig. 1 ist eine Eingangsdatenquelle 66 vorge-

M-Adressenteiles des Befehlswortes. Der M-Adres- sehen, die eine neue Information an die Kernmatrix senteil dient zur Angabe der Adresse im Speicher, wo io gibt. Bei dieser Information kann es sich um neue das umzusetzende Zeichen gespeichert wird. Die Daten oder neue Werte handeln. Ihre Arbeitsweise M-Adresse ist weiterhin in einen X-Adressenteil und wird noch beschrieben.

einen Y-Adressenteil aufgeteilt, wobei jeder aus sechs Der in der Zähluntergruppe des Befehlsregisters 26

Bits zur vollständigen Angabe der gewünschten gespeicherte Wert wird über die Leitung 74 vom Zeichenadresse besteht. Wie bereits angeführt, ge- 15 Vergleicher 76 abgelesen. Der zweite Eingang zum langt der Y-Teil auf der Leitung 28 über den ODER- Vergleicher 76 wird vom ^.C.-Register 78 vorge-Kreis 20 zum Y-Register 14, wo er dazu dient, die sehen. Wenn das Signal auf der Leitung 74 und der Auswahl auf der Y-Achse eines bestimmten Y-Trei- Ausgang des AC.-Registers 78 übereinstimmen, gibt bers zu bewirken. Der X-Teil der M-Adresse führt der Vergleicher 76 ein Endimpulssignal auf der Leiauf der Leitung 40 zum ODER-Tor 36 und Z-Regi- ao tung 80 an den Steuer- und Funktionssignalgenerasterl8, wo er die Auswahl auf der X-Achse eines tor 22.

bestimmten X-Treibers bewirkt. Die dritte Unter- Der Steuer- und Funktionssignalgenerator 22 lie-

gruppe26c ist der Zählteil, der aus sechs Flipflops feit sämtliche Signale, die die Einrichtung zur Durchzur Speicherung der sechs Zählbits des Befehlswortes führung einer gewünschten Umsetzungsoperation bebesteht. Der Zählteil zeigt die Zahl der Ziffern an, 35 nötigt. Die Signale, die in fünf Flipflops des Teiles die während der Umsetzungsoperation umgesetzt 26« gespeichert sind, welche den Operationsteil des werden. Befehlswortes speichern, werden in den X-Codierer

Neben der Informationsspeicherung sind die M- 82 und den Y-Codierer 23 eingelesen, um Signale zu Adresse und die Zähluntergruppen 26 & und 26 c des erzeugen, welche die Stelle des Umsetzungswert-Befehlsregisters 26 außerdem mit Rückwärts-Zähl- 30 Suchers anzeigen. Das erste Bit wird in den Y-Codietoren versehen, damit die ursprünglich in diese Un- rer 23 eingelesen, bei dem es sich um eine Widertergruppen eingegebenen Werte bei Empfang des stands-, eine Dioden- oder Kernmatrix bekannter Befehlswortes auf die vorgeschriebenen Werte ver- Ausführung handeln kann. Dieser Codierer erzeugt mindert werden können, die in bestimmten Fällen 0 den Y-Adressenteil in sechs Bits. Die Bits des Operabetragen. Diese Rückwärts-Zähltore 25 und 27 für 35 tionscode können auch dazu verwendet werden, eine die M-Adresse und Zähluntergruppen 266 und 26 c Wertadresse direkt zu bilden und somit das beschrieder F i g. 1 sind in F i g. 2 ausführlicher dargestellt. bene Doppelsystem zu beseitigen, falls die Erforder-Aus dieser Figur geht die Arbeitsweise dieser Tore nisse des Systems eine geringere Flexibilität der Umeinwandfrei hervor. Sie zeigt die Anordnung der setzung zulassen. Weiterhin kann die Zahl der Ope-Rückwärts-Zähltore der 6-Bit-Zähluntergruppe, die 40 rationscodebits erhöht werden, um aus mehr als nach dem Binärsystem arbeiten. Eine ähnliche An- einem Adressenplatz derselben Kernebene oder auf Ordnung ist für die X- und Y-Teile der M-Adressen- mehreren Kernebenen auszulesen. Auch können weiuntergruppe vorgesehen. Jede der Zählflipflops C₁ bis tere Operationsbits zur Wahl eines Quadranten der C₆ des Teiles 26 c ist auf der Null- und Eins-Ein- Matrix verwendet werden, während die hereinkomgangsseite mit jeweils einem Tor verbunden. Diese 45 menden Codebits, die nicht für die X-Auswahl benö-Tore haben Eingänge, zu denen die Ausgänge der tigt werden, zur Festlegung der Y-Auswahl in dem nachfolgenden Flipflops, der Ausgang der Komple- gewählten Quadranten verwendet werden können, mentärseite des Flipflop und eine 1-Subtrahierleitung Die drei nächsten Bits des Befehlswortes gelangen in gehören. Beispielsweise zeigt der Flipflop C₃, daß der den X-Codierer (ebenfalls eine Widerstands-Dioden-Nulleingang Signale vom UND-Tor 202 erhält, wäh- 50 oder Kernmatrix), der den X-Adressenteil in sechs rend der Eins-Eingang Signale vom UND-Tor 204 Bits erzeugt. Diese Adressenteile gelangen dann in empfängt. Das UND-Tor 202 erhält die Nullausgänge die entsprechenden Y- und X-Registerl4 bzw. 18. des C₂-Flipflops (L₂) und des Cj-Flipflops (L₁). Es Das fünfte Operationsbit wird bei der Adressenerzeuerhält außerdem den Eins-Eingang (L₃) des Flipflops gung nicht verwendet und dient nur zur Unterscheisowie das 1-Subtrahiersignal auf der Leitung 72 vom 55 dung zwischen Umsetzungs- und Umsetzungslade-Steuer- und Funktionssignalgenerator 22. Das UND- operationen. Wie noch dargelegt wird, ist das Um-Tor 204 erhält die Nullausgänge L₂ und L₁ der Flip- setzungsverfahren bei jeder Operationsart dasselbe, flops C₂ und C₁. Des weiteren erhält das UND-Tor doch die Steuersignale, die erzeugt werden müssen, den Nullausgang (L₃) des Flipflops und das sind auf Grund der ursprünglichen Stellen der umzu-1-Subtrahiersignal. 60 setzenden Information verschieden.

Wenn also vorgegeben wird, daß die Flipflops C₃, Wie bereits erwähnt, dient der Steuer- und Funk-

C₂ und C₁ eine Eins, eine Null und eine Null spei- tionssignalgenerator 22 zur Decodierung des in der ehern und ein' 1-Subtrahiersignal angelegt wird, er- Untergruppe 26 β enthaltenen Operationscode und geben sich die folgenden Zustände. Sämtliche Ein- zur Erzeugung der erforderlichen Signale für die gangszustände für das Tor 202 sind erfüllt, so daß 65 Durchführung der beschriebenen Operation. Der Gees ein Signal zur Einstellung des Flipflops C₂ in den nerator 22 besteht aus der bekannten Operations-Nullzustand liefert. Der Flipflop C₂ wird vom Subtra- decodierermatrix 100 (Widerstand, Diode oder Kern), hierimpuls in den Einszustand geschaltet, wobei die die die Ausgänge der fünf Flipflops der Operations-

Untergruppe 26 α aufnehmen und decodieren kann. Die Decodierermatrix 100 erzeugt bei Vorhandensein der Eingänge einen Ausgang auf der Leitung 102 für den Umsetzungsvorgang und einen Ausgang auf der Leitung 104 für den Umsetzungsladebefehl. Bei weiteren Operationscodes werden andere Ausgänge erzeugt.

Die Ausgänge der Operationsdecodierermatrix 100 werden an die Funktionstabellenmatrix 106 gelegt, welche die zur Steuerung der Informationsbewegung in der Vorrichtung erforderlichen Signale erzeugt. Diese Matrix kann ebenfalls aus Widerständen, Dioden oder Kernen bestehen. Der Ausgang von der Operationsdecodierermatrix 100 dient zur Bereitstellung einer Reihe von Matrixstellen in der Matrix 106, die bei Anlegen der Programmzählersignale Steuerausgänge erzeugt. Auf ein Umsetzungssignal auf der Leitung 102 hin wird eine Reihe von Signalen FSl, FS2, FSZ, FS4 und FSS erzeugt. Während dieser Schritte tritt folgendes ein:

20

FSl Auslesen des Operanden aus dem Operationsteil 26a,

Erregung des Steuer- und Funktionsgenerators 22, Erzeugung der Z- und Y-Sucheradressen,
Auslesen der Sucheradresse,
Eingabe der Sucheradresse in das D-Register;

FS 2 Auslesen der M-Adresse aus Teil 26 b,

Festlegen der Z- und Y-Adressenteile in den Registern 18 (Z) und 14 (Y),

Auslesen des Speichers an der beschriebenen M-Adresse,

Einlesen des an der M-Adresse befindlichen Inhalts in das yi-Register;

FS 3 Auslesen des Inhalts des D-Registers für das Register 14 (Y),

Auslesen des Inhalts des ^-Registers für das Register 18 (Z), Auslesen des Inhalts des Speichers an der Adresse, die vom Inhalt der A- und D-Register angegeben wird,

Einlesen des ausgelesenen Wertes in das ,4-Register;

FS 4 Auslesen der M-Adresse vom Teil 26 b,

Festlegen der Z- und Y-Adressenteile in den Registern 18 (Z) und 14 (Y),
Auslesen des Inhalts des Λ(-Registers,
Betätigung der Einschreibetore, Lesen der Ziffer in den Speicher an M-Adresse;

FS 5 Weiterschaltung der Rückwärts-Zähltore,

Rückkehr zu Schritt 1 und Erzeugung des Signals FSl.

Auf ein Umsetzungsladesignal auf der Leitung 104 hin wird eine Reihe von Signalen FSLl, FSL2, FSL3, FSL4 und FSLS erzeugt. Während dieser Schritte tritt folgendes ein:

FSLl Auslesen des Operationsteiles 26a,

Erregung des Steuer- und Funktionsgenerators 22,

Erzeugen der Z- und Y-Sucheradressen, Auslesen der Sucheradresse,
Eingabe des an der Sucheradresse gelesenen Inhalts in das D-Register;

60 FSL2 Auslesen der Eingangsdaten von der Datenquelle 66,

Eingeben der Eingangsdaten in das ^-Register;

FSL3 Auslesen des A-Registerinhalts für das Register 18 (Z),

Auslesen des D-Registerinhalts für das Register 14 (Y),

Auslesen des Inhalts an der von den A- und D-Registern angesteuerten Adresse,
Eingeben des Inhalts in das Λί-Register,
Bereitstellung der Einschreibetore;

FSL 4 Auslesen der Adresse in M-Adressenteil,
Festlegen der Z- und Y-Adressenteile in den Registern 18 (Z) und 14 (Y),
Einlesen des Inhalts des A -Registers in die von den Registern 18 und 14 angegebenen Stelle der M-Adresse;

FSLS Verminderung der M-Adresse um 1,
Verminderung des Zählteiles um 1,
Rückkehr zu Schritt FSL 2.

Wie bereits festgestellt wurde, werden die Kerne der Matrix für die erforderlichen Funktionssignale durch die Wirkung der Operationsdecodiermatrix-Signale bereitgestellt. Die Signale zur Erzeugung der Funktionssignale in der richtigen Taktfolge sind die Ausgänge des Programmzählers 108. Beim Programmzähler handelt es sich um einen aus zehn Stufen bestehenden geschlossenen Ringzähler, in dem der Ausgang der zehnten Stufe einen Eingang zur ersten Stufe erzeugt. Derartige Zähler sind allgemein bekannt und brauchen daher nicht ausführlich beschrieben zu werden. Der Programmzähler wird vom Ausgang des UND-Tores 111 in Verbindung mit dem UND-Tor 110 geschaltet, das vom Taktgeber (nicht dargestellt) Taktimpulse und vom Einstellausausgang des Flipflops 112 ein Steuersignal erhält. Der Programmzähler 108 wird vom Löschausgang des Flipflops 112 auf die Zahl Eins gelöscht. Sobald von der Decodierermatrix 100 ein Signal vorhanden ist, können die Signale FSl oder FSL1 erzeugt werden. Die Erzeugung dieser Funktionssignale hängt von der Schaltung des Programmzählers 108 ab. Der Flipflop 112 wird vom Ausgang des ODER-Tores 114 eingestellt, das die Eingänge FSl oder FSLl erhält, um den Flipflop 112 einzustellen und um somit Steuersignale an das UND-Tor 110 zu geben, so daß der Programmzähler von Taktimpulsen geschaltet werden kann. Der Flipflop 112 wird vom Endimpulssignal auf der Leitung 80 gelöscht, um die Erzeugung von Funktionssignalen am Ende der Umsetzungsoder Umsetzungsladeoperation zu stoppen. Das UND-Tor 113 erzeugt ein Sperrsignal und gibt es an das UND-Tor 111, um zu verhindern, daß das Programm unter bestimmten besonderen Bedingungen, wie noch darzulegen ist, fortgeschaltet wird. Das UND-Tor 113 spricht auf das Signal Eingang Nicht Vorhanden, das von der Eingangsdatenquelle 66 erzeugt wird, auf das Funktionssignal FSL 2 und auf das Umsetzungsladesignal an.

Das Endimpulssignal wird vom Vergleicher 76 erzeugt, der fortlaufend den Zählteil beim Rückwärtsschalten während jeder Funktiönssignalfolge überwacht, wenn die Zahl im Zählteil mit dem im A.C.Register 78 gespeicherten Nullwert übereinstimmt.. Abgesehen davon, daß dieses Endimpulssignal die

809 639/1723

9 10

Erzeugung des Funktionssignals beendet, löscht es Zählwertes in die Zähluntergruppe gegeben. Unter auch den X-Codierer 82 und den Y-Codierer 23. Die dieser Voraussetzung würde das AC.-Register 78 auf UND- und ODER-Schaltkreise sowie die Flipflop- die Zahl der gewünschten Umsetzungen eingestellt Register sind allgemein bekannt und werden daher und der Zählteil würde zunächst eine 0 speichern, nicht weiter beschrieben. Der Vergleicher 76 ist eben- 5 Der erste Ausgang des Steuer- und Funktionsfalls allgemein bekannt. Er liefert einen Ausgang, signalgenerators 22 ist, wie bereits beschrieben, die wenn zwei Eingangssignale, für die ein Vergleich ge- Adresse im Speicher des Aufsuchers, der die Adresse sucht wird, zusammentreffen. Die Eingangsdaten- liefert, welche den Platz der gespeicherten Werte anquelle 66 kann von bekannter Ausführung sein, z. B. zeigt. Mittels dieses Doppelbezuges kann der Auseine Tastatur, ein Magnetbandleser, ein Lochkarten- io gangscode, in den Eingangszeichen umgesetzt werden leser usw. können, einfach dadurch geändert werden, daß die

Es wird nun die Arbeitsweise der Einrichtung in an der Aufsucheradresse festgestellte Adresse ohne einer der Operationsarten beschrieben. Die Einrich- irgendeine Änderung des Befehls geändert wird, tung kann Daten von einer äußeren Quelle oder Diese erste Adresse, d.h. die Adresse des Aufsuchers, bereits im Speicher untergebrachten Daten umsetzen. 15 besteht aus einem Z-Teil und Γ-Teil. Der Z-Teil Im folgenden Beispiel wird die zweite Art der Daten- wird vom X-Codierer 82 erzeugt und über die Leieingabe verwendet, mit anderen Worten, die ur- tung 38 und den ODER-Schaltkreis 36 an das sprünglich im Speicher untergebrachten Daten wer- Z-Register 18 gegeben. Die im X-Register gespeiden durch die Verwendung von Werten, die ebenfalls cherten Werte werden vom X-Decodierer 16 decoin demselben Speicher untergebracht sind, umgesetzt. 20 diert, wodurch eine einzige Leitung auf der X-Achse Der umgesetzte Wert wird dann an den Speicherplatz des Kernspeichers erregt wird. Der vom Y-Codierer zurückgegeben, den ursprünglich die Daten einge- 23 erzeugte F-Teil wird über die Leitung 24 und den nommen hatten. Die umgesetzten Daten können auch ODER-Schaltkreis 20 zum F-Register 14 übertragen, an andere Nutzvorrichtungen (nicht dargestellt) aus- Auf ähnliche Weise erhält der F-Decodierer 12 den gelesen werden. Wie bereits dargelegt wurde, wird 25 Inhalt des F-Registers 14 und bezeichnet eine beder Befehl im Befehlsregister 26 gegeben. Die Opera- stimmte Einzelleitung des Kernspeichers auf der tionsuntergruppe 26 a des Befehlsregisters 26 erhält F-Achse. Die erste Stelle wird daher von der Interdie Bits, die eine Umsetzungsoperation angeben. Dar- pretation des Funktionscode selbst bezeichnet und ist über hinaus geben die in der Operationsgruppe ge- für sämtliche Umsetzungsoperationen dieselbe. Die speicherten Werte die Adresse des Speicherplatzes 30 an dieser ersten bezeichneten Adresse oder Aufan, wo der Sucher für die Werte des gewünschten sucheradresse der Werttabelle gespeicherten Werte Ausgangscode gespeichert ist. Die Stelle des Suchers werden über die Leitung 50 oder die 5-Leitung an ist für sämtliche Umsetzungen dieselbe. Der Wert an das UND-Tor 54 ausgelesen, wo sie vom Funktionsder Sucheradresse ist verschieden je nach der vorzu- signal FSl zur vorübergehenden Speicherung in das nehmenden Umwandlung. Das heißt, der an der 35 D-Register 30 gegeben werden. Sucheradresse festgestellte Wert ist die Adresse eines Beim Funktionssignal FS2 wird der Γ-Adressen-

bestimmten Wertes der Codeumwandlungstabelle. teil der M-Adresse aus dem Teil 26 b über das UND-Weiterhin liefert die Operationsuntergruppe Signale, Tor 29 und die Leitung 28 an den Eingang des von denen die verschiedenen Funktionssignale abge- ODER-Tores 20 gelesen, wo es dann im Γ-Register zweigt werden. Die Untergruppe 26 δ der M-Adresse 40 14 gespeichert wird. Auf ähnliche Weise wird der speichert die Adresse eines Zeichens im Speicher, das X-Teil über UND-Tor 39 und Leitung 40 an den während der Umsetzungsoperation umgesetzt werden Eingang des ODER-Tores 36 und des X-Registers 18 soll. Wenn eine Reihe von Zeichen umgesetzt werden gelesen. Nach Eingang der X- und F-Teile der soll, ist die im Adressenteil gespeicherte Adresse die M-Adresse in den betreffenden Registern 18 und 14 Stelle der ersten umzusetzenden Ziffer. Der in der 45 wird der an der bestimmten, von den beiden Adres-M-Adressenuntergruppe266 gespeicherte Wert wird senteilen bezeichneten Stelle gespeicherte Wert auffür jedes umgesetzte Zeichen um 1 vermindert und gesucht und ausgelesen. Dieser Wert ist das erste umliefert dadurch eine neue Adresse, bei welcher es sich zusetzende Zeichen. Der aufgesuchte Wert wird auf um die Adresse der zweiten umzusetzenden Ziffer der S-Leitung 50 an den Eingang des UND-Tores 52 usw. handelt. Dieses Verfahren setzt sich fort, bis es, 50 übertragen, das beim Vorhandensein eines Funktionswie oben dargelegt wurde, gestoppt wird. Obgleich signals FS 2 betätigt wird und die Information an das die Einrichtung für die Operation mit Rückwärts- /!-Register 42 überträgt. Auf diese Weise wird das zählung beschrieben wurde, so können natürlich auch erste von der M-Adresse bezeichnete Zeichen ausge-Tore für Vorwärtszählung verwendet und die lesen und vorübergehend im /!-Register 42 gespei-M-Adressenuntergruppe kann um 1 vermehrt wer- 55 chert. Beim Funktionssignal FS 3 wird der Ausgang den, um die Adresse einer jeden folgenden umzuset- des D-Registers 30 an das UND-Tor 32 gelegt, so zenden Ziffer zu erlangen. Die letzte Untergruppe des daß eine neue Zeilenadresse im F-Register 14 über Befehlsregisters, die Zähluntergruppe 26 c, speichert das ODER-Tor 20 gespeichert werden kann. Wie einen Wert, der die Gesamtzahl der Zeichen anzeigt, erinnerlich, ist dieser im D-Register gespeicherte Wert die während der Umsetzungsoperation umgesetzt 60 die Zeilenadresse der Werttabelle, die der gewünschwerden sollen. Dieser Teil hat ebenfalls Rückwärts- ten Umwandlung vom Eingangs- in den Ausgangszähltore, mit denen der gespeicherte Wert vermindert code entspricht. Des weiteren wird zu diesem Zeitwerden kann. Deshalb wird bei jeder umgesetzten punkt, d.h. beim Auftreten des Funktionssignals FS3 Ziffer der in der Zähluntergruppe gespeicherte Wert die im /!-Register 42 gespeicherte Information, die so lange vermindert, bis ein Nullwert erreicht ist, was 65 den Wert des niedrigsten umzuwandelnden Zeichens das Ende der Operation bedeutet. Im Zählteil könn- darstellt, über die Leitung 62, das ODER-Tor 44, die ten auch Vorwärtszähltore verwendet werden. In Leitung 46, das UND-Tor 48 und das ODER-Tor 36 diesem Fall würde das Komplement des gewünschten an den Eingang des X-Registers 18 gelesen. Somit

wird vom Wert des niedrigsten Zeichens die Spaltenoder X-Adresse, während von dem im Y-Register gespeicherten Wert die Zeilen- oder Y-Adresse gebildet wird. Der Wert, der in der Matrix an den Koordinatenschnittpunkt gespeichert ist, ist der Wert des Ausgangscodes für das entsprechende Eingangszeichen.

Der Wert, der aus dem Kernspeicher infolge der Auswahl durch den Inhalt der Y- und X-Register während des Zeitpunktes, an dem das Funktionssignal FS 3 vorhanden ist, gelesen wird, wird über die 5-Leitung 50 an den Eingang des UND-Tores 52 gegeben. Weiterhin ermöglicht das Funktionssignal FS3, das ebenfalls an das UND-Tor 52 gelangt, die Speicherung dieses Wertes im .4-Register 42. Durch das Funktionssignal FS 4 wird die Y-Adresse der bereits gelesenen niedrigsten Ziffer über das Tor 29 und das ODER-Tor 20 an das Y-Register 14 zurückgegeben, wo sie vom F-Decodierer 12 decodiert wird. Auf ähnliche Weise wird während des Funktions- so signals FS4 der X-Teil über das UND-Tor 39, die Leitung 40 und das ODER-Tor 36 an das X-Register 18 gelesen, wo er vom X-Decodierer 16 decodiert wird. Das Funktionssignal .FS 4 betätigt außerdem die Einschreibekreise 56, so daß die aus dem UND- as Tor 58 gelesenen Werte in den Speicher 10 an den von den Decodierern 12 und 16 angegebenen Stellen gelesen werden können. Infolge des nochmaligen Anlegens der M-Adresse, d. h. der Adresse des wertmäßig niedrigsten Zeichens, kann der Platz, den zuvor das niedrigste Zeichen im Speicher einnahm, den eben ausgelesenen Wert aufnehmen. Deshalb wird während des Funktionssignals FS 4 der Inhalt des A -Registers auf der Leitung 62 an den Eingang des UND-Tores 58 gelesen. Dieses Signal gelangt durch das Tor bei den Funktionssignalen FS 4 und betätigt die Einschreibekreise 56 und ersetzt daher den Wert an dem Platz, den zuvor das niedrigste Zeichen eingenommen hatte. Beim Auftreten des folgenden Funktionssignals FS5, das eine 1-Subtrahieroperation bewirkt, werden der im M-Adressenteil 26 b des Befehlsregisters 26 gespeicherte Wert und der Zählteil 26 c um 1 vermindert. Des weiteren beginnt durch dieses Signal FS 5 ein neuer Takt der Funktionstabellenmatrix, und es wird erneut das Signal FSl erzeugt. Dadurch kann ein neues Zeichen aus der Matrix geholt und auf vorstehend beschriebene Weise vom Eingangscode in den gewünschten Ausgangscode umgewandelt werden. Dieser Umwandlungsvorgang hält so lange an, bis eine Nullzählung im Zählteil des Befehlsregisters 26 erfolgt. Die Feststellung der Nullzählung wird auf folgende Weise erzielt: Wenn die Einrichtung auf Umsetzung eingestellt wird, speichert das /4.C.-Register 78 mittels eines Signals auf der Leitung 60 eine 0. Dieses Signal, das eine 0 anzeigt, wird als erster Eingang an den Vergleicher 76 gegeben. Wie bereits dargelegt wurde, führt der Ausgang des Zählteiles 26 c des Befehlsregisters 26 auf der Leitung 74 zum zweiten Eingang des Vergleichers 76. Wenn die Zählung im Zählteil 0 erreicht, besteht eine Übereinstimmung zwischen den Signalen des Zählteiles und demjenigen des ^.C.-Registers. Bei Feststellung dieses Vergleichs gibt der Vergleicher ein sogenanntes Endimpulssignal auf der Leitung 80 an den Steuer- und Funktionssignalgenerator 22 ab. Das Endimpulssignal trifft ein, ehe die Funktionstabellenmatrix zu Schritt 1 und zum Signal FSl zurückkehren kann. Dieses Endimpulssignal zeigt an.

daß die vorgeschriebene Ziffernzahl umgewandelt wurde und daß die Operation abgeschlossen ist. Dieses Endimpulssignal bewirkt, daß die weitere Erzeugung der Funktionssignale durch Löschen des Flipflops 112 verhindert wird und daß somit die Taktimpulse am Durchgang durch das UND-Tor 110 und an der Fortschaltung des Programmzählers 108 gehindert werden, so daß dadurch keine weitere Datenumwandlung stattfinden kann.

Neben der Umsetzung der im Speicher 10 bereits aufbewahrten Information kann die Information umgesetzt werden, wenn sie in den Speicher von einer äußeren Eingabedatenquelle, z. B. von einem Bandoder Kartenleser, von einer Tastatur oder einer anderen Eingabevorrichtung eingegeben wird. Wenn es sich bei der von den Bits des Operationsteiles 26 a verlangten Operation um einen Umsetzungs- und Ladevorgang handelt, wird die von der Eingabedatenquelle 66 empfangene Information nach dem oben beschriebenen Verfahren umgesetzt und dann an dem von der M-Adresse bestimmten Platz abgelegt. Der Befehl wird von der Decodiermatrix 100 decodiert und legt, wie bereits angeführt, infolge des letzten Bits einen Ausgang über die Leitung 104 an die Funktionstabellenmatrix 106. Auf diesen Eingang hin wird eine andere Gruppe der Matrixstellen zur Erzeugung von Ausgängen auf die Taktsignale bereitgestellt. Infolge des ersten Bits des Operationsteiles 26 a erzeugt der F-Adressencodierer 23 die Y-Koordinate der Aufsucheradresse in sechs Bits. Durch die drei nächsten Bits des Operationsteiles 26 a erzeugt der X-Adressencodierer 82 die X-Koordinate der Aufsucheradresse in sechs Bits. Durch das erste Funktionssignal FSLl, das auf das Signal auf der Leitung 104 erzeugt wurde, wird das /l.C.-Register 78 auf 0 eingestellt infolge des Anlegens des Funktionssignals FSLl an die Leitung 60. Der Flipflop 112 wird vom Ausgang des ODER-Tores 114 eingestellt, das das Funktionssignal FSLl als einen Eingang erhält. Weiterhin führt der Ausgang des Y-Adressencodierers 23 über das UND-Tor 21 unter der Steuerung des Funktionssignals FSLl. Wie bereits dargelegt, führt der Ausgang des UND-Tores 21 über das ODER-Tor 20 zum F-Register 14 und schließlich zum Y-Decodierer 12, wo die Y-Koordinate der Platzadresse entsteht. Der Ausgang des X-Adressencodierers 82 führt über das UND-Tor 37 unter der Steuerung des Funktionssignals FSLl als Eingang. Der Ausgang des UND-Tores 37 gelangt über die Leitung 38 zum Eingang des ODER-Tores 36, von da zum X-Register 18 und X-Decodierer 16. Auf diesen Eingang hin errichtet der X-Decodierer 16 die X-Koordinate der Aufsucheradresse. Der an der Aufsucheradresse festgestellte Wert wird während des Funktionssignals FSLl über das UND-Tor 54 an den Eingang des D-Registers gelesen.

Der folgende Taktimpuls schaltet den Programmzähler 108 weiter, wodurch das Funktionssignal FSL 2 erzeugt wird. Durch dieses an das UND-Tor 64 gelegte Signal können die Daten von der Eingabedatenquelle über das ODER-Tor 44 in das ^-Register eingelesen werden.

Um sicherzustellen, daß die Umsetzungsladeoperation nicht weitergeht, wenn keine Daten von der Eingabedatenquelle 66 vorhanden sind, wird der Programmzähler 108 an der Weiterschaltung gehindert, so daß die Funktionstabellenmatrix 106 das Funktionssignal FSL 3 erzeugen kann. Dies geschieht mit

Hilfe des UND-Tores 113. Das UND-Tor 113 spricht auf das Umsetzungsladesignal auf der Leitung 104, das Funktionssignal FSL 2 und auf ein weiteres Signal Eingang Nicht Vorhanden an, das von der Eingabedatenquelle erzeugt wird. Dieses Signal Eingang Nicht Vorhanden wird dann erzeugt, wenn die Daten in der Eingabedatenquelle 66 sich nicht in einer derartigen Stellung befinden, daß sie an das yl-Register 42 übertragen werden können. Beispielsweise kann eine Eingabetastatur ein derartiges Signal erzeugen, wenn nicht sämtliche zur Eingabe eines vollständigen Zeichens erforderliche Tasten niedergedrückt wurden. Sobald die erforderlichen Tasten niedergedrückt sind, wird dieses Signal das UND-Tor für die Erzeugung des Sperrsignals an das UND-Tor 111 nicht mehr hindem. Deshalb wird beim Auftreten des folgenden Taktsignals der Programmzähler weitergeschaltet, und dadurch erzeugt die Funktionstabellenmatrix 106 das Funktionssignal FSL 3. Beim Funktionssignal FSL 3 wird das Λ-Register 42 über die Leitung 62, das UND-Tor 48 und das ODER-Tor 36 an das Z-Register 18 ausgelesen. Der Inhalt des Z-Registers 18 wird vom Z-Decodierer 16 zur Auswahl der Z-Koordinate decodiert. Des weiteren wird der Inhalt des D-Registers 30 über das UND-Tor 32, die Lei- »5 tung 34, das ODER-Tor 20, das Γ-Register 14 zum F-Decodierer 12 zur Auswahl der Y-Koordinatenwählleitung gelesen. Der an dieser Stelle im Speicher 10 gelesene Wert wird dann an das ^4-Register 42 über das UND-Tor 52 und das ODER-Tor 44 zurückgegeben. Weiterhin werden beim Funktionssignal FSL3 die Einschreibekreise 56 bereitgestellt.

Durch den nächsten Taktimpuls wird das Funktionssignal FSL 4 erzeugt. Während dieses Funktionssignals wird die M-Adresse aus dem M-Adressenteil 266 gelesen. Der Z-TeE gelangt über das UND-Tor 39, das ODER-Tor 36, das Z-Register 18 und den Z-Decodierer 16, um die Treiberleitung der Z-Koordinate auszuwählen. Der Y-Teil gelangt über das UND-Tor 29, die Leitung 28, das ODER-Tor 20, das F-Register 14 und den Y-Decodierer 12, um die Treiberleitung der Y-Koordinate auszuwählen. Der Inhalt des ^-Registers 42 wird über die Leitung 62, das UND-Tor 58 und die Einschreibekreise 56 gelesen und an der von der M-Adresse bestimmten Stelle untergebracht. Schließlich werden beim Funktionssignal FSL 5 der M-Adressenteil 26 ft und der Zählteil 26 c durch die Rückwärtszähltore 25 und 27 um 1 verringert, und die Funktionstabellenmatrix schaltet zu Schritt 2 und erzeugt das Funktionssignal FSL 2. Daher befindet sich der Speicherplatz der nachfolgenden Daten in der nächstniedrigeren Speicheradresse. Die Umsetzungs- und Ladeoperation hält so lange an, bis der Zählteil 26 c 0 erreicht. Zu diesem Zeitpunkt ist das Endimpulssignal erzeugt, um, wie oben bereits dargelegt, eine weitere Operation zu stoppen.

Claims

Patentansprüche:

1. Codeumsetzer zum Umsetzen eines beliebigen Eingangscode in einen beliebigen Ausgangscode, gekennzeichnet durch einen Umwandlungsanzeiger (26c), welcher einen Hinweis auf die Lage eines Ausgangsdatenverarbeitungscode erhält, in den der jeweilige Eingangscode aus einer Vielzahl von möglichen Datenverarbeitungscbdes umgesetzt werden soll, einen adressierfähigen Speicher (10), welcher für jedes Zeichen eines Eingangscode die entsprechenden Zeichen jedes möglichen Ausgangscode speichert und mindestens zwei Teiladressen zur Bezeichnung einer jeden Stelle des Ausgangscode verwendet, ein Register (30), das auf den Umwandlungsanzeiger (26a) anspricht und die erste der beiden Teiladressen entsprechend dem gewünschten Ausgangscode bildet, und ein weiteres Register (42), das auf das jeweils eingegebene Codezeichen anspricht und die zweite der beiden Teiladressen bildet, worauf die entsprechende Stelle des Ausgangscode mittels der vollständig bezeichneten Adresse ausgespeichert wird (F i g. 1 a, I b).

2. Codeumsetzer nach Anspruch 1, gekennzeichnet durch Einschreibschaltkreise (56) zur Eingabe eines umgesetzten Zeichens in den Speicher an Stelle des im Eingangscode verschlüsselten Zeichens (Fig. Ib).

3. Codeumsetzer nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher aus einer Koinzidenzstrommagnetkernmatrix besteht, in der die erste Adresse die erste Koordinate und die zweite Adresse die zweite Koordinate bildet.

4. Codeumsetzer nach Anspruch 1, in der die umzusetzenden Eingangszeichen sequentiell eingegeben werden, gekennzeichnet durch ein Zählregister (26c), das einen Wert speichert, der die Anzahl der in der Reihenfolge umzusetzenden Zeichen anzeigt, eine Rückwärtszählvorrichtung (27), die den Wert jedesmal dann um 1 vermindert, wenn ein Eingangszeichen empfangen wird, und durch einen Vergleicher (76) der auf bestimmte Signale des Zählregisters anspricht und ein Signal erzeugt, das eine weitere Operation des Codeumsetzers verhindert, wenn der Wert im Zählregister 0 erreicht (Fig. la).

5. Codeumsetzer nach Anspruch 1 oder 3, gekennzeichnet durch zwei Adressenkoordinatenregister (14, 18), ein aus mehreren Teilen bestehendes Befehlsregister (26) zur Speicherung mindestens eines ersten, zweiten und dritten Teiles eines Befehles, wobei mindestens zwei dieser Teile ihren Inhalt vom ursprünglichen Inhalt erhöhen oder verringern lassen können, ein Schaltnetz (100), das auf den Inhalt des ersten Teiles (26 a) zur Eingabe erster Werte in die Adressenkoordinatenregister während einer ersten Zeitdauer (FSl, FSLt) anspricht, wodurch der Inhalt des so festgelegten Speicherplatzes ausgelesen und in einem Umwandlungsregister (30) gespeichert wird, wobei dieses Schaltnetz zweite, vom zweiten Teil (26 b) des Befehlsregisters festgelegte Werte in die Adressenkoordinatenregister während einer zweiten Zeitdauer (FS 2) gibt, wodurch der Inhalt des so festgelegten Speicherplatzes ausgelesen und in einem weiteren Register (42) gespeichert wird, während das erste Adressenkoordinatenregister (14) weiterhin auf den Inhalt des Umwandlungsregisters und das zweite Adressenkoordinatenregister (18) auf den Inhalt des weiteren Registers anspricht, wodurch der Inhalt des so festgelegten Speicherplatzes ausgelesen und in dem weiteren Register (42) gespeichert und anschließend in den Speicher an derjenigen Adresse wiedereingeschrieben wird, die der Inhalt des zweiten Teiles (26 δ) des Befehlsregisters festlegt, und einen Taktgenerator

(106), der auf das Schaltnetz (100) zur Abgabe von Funktionssignalen (FS) anspricht, welche die verschiedenen Operationen steuern und schließlich nach der Wiedereinschreiboperation erste (25) und zweite (27) Rückwärtszählvorrichtungen betätigen, weiche die im zweiten (26 b) und dritten (26 c) Teil des Befehlsregisters gespeicherten Werte um 1 vermindern (F i g. 1 a, I b).

6. Codeumsetzer nach Anspruch 5, dadurch gekennzeichnet, daß die vom Inhalt des zweiten Teiles des Befehlsregisters festgelegte Adresse während einer dritten Zeitdauer (FS4, FSL 4) zur

Durchführung der Wiedereingabe ausgewählt wird.

7. Codeumsetzer nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß die Eingangszeichen entweder vom Speicher oder von einer getrennten Eingabedatenquelle (66) zugeführt werden (Fig. Ib).

8. Codeumsetzer nach den Ansprüchen 1 bis 7, dadurch gekennzeichnet, daß die im Speicher aufbewahrten Werte zur Umsetzung der Eingangscodes in verschiedene Ausgangscodes verändert werden können.

Hierzu 2 Blatt Zeichnungen 309 639/1723