DE1280421B - Method for reducing sheet resistances in semiconductor devices - Google Patents
Method for reducing sheet resistances in semiconductor devicesInfo
- Publication number
- DE1280421B DE1280421B DEV29161A DEV0029161A DE1280421B DE 1280421 B DE1280421 B DE 1280421B DE V29161 A DEV29161 A DE V29161A DE V0029161 A DEV0029161 A DE V0029161A DE 1280421 B DE1280421 B DE 1280421B
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- semiconductor body
- oxide layer
- diffusion
- depressions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W15/00—
-
- H10P95/00—
-
- H10W15/01—
Landscapes
- Element Separation (AREA)
Description
Verfahren zum Verringern von Bahnwiderständen in Halbleiteranordnungen Die Erfindung betrifft ein Verfahren zum Verringern von Bahnwiderständen in Halbleiteranordnungen durch Um- bzw. Höherdotieren von Schichten in aktiven Bereichen des Halbleiterkörpers. Dieses Verfahren soll besonders bei diskreten Halbleiterbauelementen, z. B. Transistoren und Dioden in Halbleiterfunktionsblöcken, in denen Transistoren und/ oder Dioden eingebaut werden, Anwendung finden.Method for reducing sheet resistances in semiconductor devices The invention relates to a method for reducing web resistances in semiconductor arrangements by redoping or higher doping of layers in active areas of the semiconductor body. This method is particularly intended for discrete semiconductor components, e.g. B. Transistors and diodes in semiconductor functional blocks in which transistors and / or diodes are installed, find application.
Bekanntlich werden in der Halbleitertechnik zur Verringerung des Bahnwiderstandes verschiedene Verfahren angewendet. Auf dem Halbleiterfestkörper, der vorwiegend in Form eines dünnen Plättchens vorliegt, werden Epitaxieschichten aufgebracht, oder es wird eine Diffusion von zwei oder allen Seiten durchgeführt, um niederohmige Schichten im Festkörper zu erzielen.It is known that in semiconductor technology to reduce the sheet resistance different procedures were used. On the semiconductor solid, which is predominantly is in the form of a thin plate, epitaxial layers are applied, or a diffusion is carried out from two or all sides in order to achieve low resistance To achieve layers in the solid.
Bei dem großflächigen Epitaxieverfahren müssen zur Realisierung selektiv begrabener Schichten mehrfach Diffusionen, Maskierungen und Ätzungen vorgenommen werden, bis ein Halbleiterbauelement oder -funktionsblock fertiggestellt ist.In the case of the large-area epitaxy process, it must be selective for implementation buried layers made multiple diffusions, masking and etching until a semiconductor device or functional block is completed.
Das Diffusionsverfahren von zwei bzw. allen Seiten bedingt, daß nach dem Diffundieren eine der Schichten mechanisch vollständig oder teilweise entfern werden muß, was technologisch eine Erhöhung der Prozeßschritte bedeutet und den Ausschuß erhöht.The diffusion process from two or all sides requires that after mechanically completely or partially removes one of the layers after diffusion must be what technologically means an increase in the process steps and the Committee increased.
Weiterhin ist bekannt, daß an Versetzungen Ätzgruben erzeugt werden, um kleine PN-übergänge bzw. kleine Gebiete mit höherer Störstellenkonzentration herstellen zu können.It is also known that etching pits are created at dislocations, around small PN junctions or small areas with a higher concentration of impurities to be able to manufacture.
Die Erzeugung von Ätzgruben an Versetzungen ist für diese Art der Bauelementeherstellung ungeeignet, da damit nur sehr kleine Bauelemente und keine Bauelementegruppen hergestellt werden können.The creation of etch pits at dislocations is essential for this type of Component manufacture unsuitable, since it means that only very small components and none Component groups can be produced.
Schließlich ist bekannt, das Halbleiterkristallplättchen bei der Herstellung von Dioden und Transistoren auf mindestens einer Seite mit Vertiefungen zu versehen und danach die Oberflächen dieser Plättchen durch Eindiffusion von Störatomen großflächig in pn-Schichtfolgen umzuwandeln.Finally, it is known that the semiconductor crystal flakes are used during manufacture of diodes and transistors to be provided with indentations on at least one side and then the surfaces of these platelets by diffusion of impurity atoms over a large area to convert into pn layer sequences.
Zweck der Erfindung ist es, bei der Herstellung von Halbleiterbauelementen mit geringem Bahnwiderstand Verfahrensschritte einzusparen und günstige Voraussetzungen für eine Integrierung zu schaffen.The purpose of the invention is in the manufacture of semiconductor components Saving process steps with low sheet resistance and favorable conditions for an integration to create.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zu entwickeln, das geeignet ist, einen Halbleiterkörper mit einem geringen Bahnwiderstand für einen direkten Aufbau eines Bauelements aufzubereiten. Erfindungsgemäß wird dies bei dem eingangs genannten Verfahren dadurch erreicht, daß der Halbleiterkörper zunächst an mindestens zwei gegenüberliegenden Seiten mit einer Oxidschicht versehen wird und dann durch mindestens eine dieser Oxidschichten Vertiefungen in den aktiven Bereich des Halbleiterkörpers eingebracht werden, deren oxidfreien Flächen bis zu einer vollständigen oder teilweisen Um- bzw. Höherdotierung der durch die Vertiefungen erzeugten Verengungen im Halbleiterkörper einem Diffusionsprozeß unterworden werden. Bei nur teilweiser Umdotierung müssen die Verengungen im Halbleiterkörper einem gleichgearteten Diffusionsprozeß von der gegenüberliegenden, nicht mit Vertiefungen versehenen Seite ausgesetzt werden.The invention is based on the object of developing a method that is suitable, a semiconductor body with a low sheet resistance for a prepare the direct structure of a component. According to the invention, this is the case The method mentioned at the outset is achieved in that the semiconductor body initially is provided with an oxide layer on at least two opposite sides and then through at least one of these oxide layers, recesses in the active ones Area of the semiconductor body are introduced, their oxide-free surfaces up to a complete or partial redoping or higher doping of the through the depressions constrictions generated in the semiconductor body are subjected to a diffusion process. In the case of only partial redoping, the constrictions in the semiconductor body must be one similar diffusion process from the opposite, not with depressions exposed side.
In beiden Fällen ist es möglich, eine -oder mehrere der Wände der Vertiefungen vor dem Diffusionsprozeß mit einer Oxidschicht zu versehen.In both cases it is possible to use one or more of the walls of the To provide wells with an oxide layer before the diffusion process.
Für die Herstellung von einzelnen diskreten Halbleiterbauelementen, z. B. Dioden und Transistoren, kann durch Eindiffusion des gleichen Störstellentyps, die von der Vertiefung aus erfolgt und nicht bis zur entgegengesetzten Seite der Vertiefung reicht, d. h. nur eine teilweise Höherdotierung, ein Gebiet mit höherer Störstellenkonzentration erzeugt werden, wodurch einkleiner Bahnwiderstand entsteht.For the production of individual discrete semiconductor components, z. B. diodes and transistors, by diffusion of the same type of impurity, which occurs from the recess and not to the opposite side of the Deepening is sufficient, d. H. only a partial higher endowment, an area with higher Impurity concentration can be generated, whereby a small sheet resistance arises.
Durch diesen Verfahrensschritt ist erreicht, daß allgemein an der Vertiefungsseite des Festkörpers eine große, dagegen an der anderen Seite eine geringe Oberflächenkonzentration von Störstellen vorliegt.This process step ensures that generally at the The recess side of the solid has a large one, but a small one on the other side Surface concentration of impurities is present.
In das selektiv erzeugte bzw. höherdotierte Gebiet mit dem gewünschten Störstellengradienten können von der ebenen Seite aus das bzw. die Hableiterbauelemente eingebaut werden.In the selectively generated or more highly doped area with the desired Impurity gradients can be applied to the semiconductor component (s) from the flat side to be built in.
Damit ist ein niederohmiges Bahngebiet vorbereitet, das gewährleistet, daß die Halbleiterbauelemente mit den geforderten Parametern hergestellt werden können. Der Gegenstand der Erfindung soll in folgenden Beispielen an Hand der Zeichnung näher erläutert werden. Es zeigt F i g.1 den Schnitt durch den Bereich der Vertiefung bei vollständiger Umdotierung der Verengung eines Halbleiterfestkörpers nach der erfindungsgemäßen Aufbereitung, F i g. 2 in einem Diagramm das Diffusionsprofil 8 zu dem Verfahren nach F i g. 1, F i g. 3 den Schnitt durch den Bereich der Vertiefung bei teilweiser Umdotierung der Verengung und einer Eindiffusion von der Gegenseite her, F i g. 4 in einem Diagramm das Diffusionsprofil zu dem Verfahren nach F i g. 3, F i g. 5 den Schnitt durch den Bereich der Vertiefung bei einer Höherdotierung der Verengung, F i g. 6 in einem Diagramm das Diffusionsprofil zu dem Verfahren nach F i g. 5.This prepares a low-resistance railway area that ensures that the semiconductor components are manufactured with the required parameters can. The subject matter of the invention is illustrated in the following examples will be explained in more detail with reference to the drawing. It shows F i g.1 the section through the area of the depression with complete redoping of the constriction of a semiconductor solid after the preparation according to the invention, FIG. 2 shows the diffusion profile in a diagram 8 to the method according to FIG. 1, Fig. 3 the section through the area of the depression with partial redoping of the constriction and diffusion from the opposite side her, F i g. 4 shows in a diagram the diffusion profile for the method according to FIG. 3, fig. 5 shows the section through the area of the depression in the case of a higher doping the constriction, F i g. 6 shows the diffusion profile for the method in a diagram according to FIG. 5.
Nach F i g. 1 ist der als Plättchen ausgebildete Halbleiterfestkörper 1 mit den Oxidschichten 2 und 3 bedeckt. Die Fläche mit der Oxidschicht 2 weist eine bzw. mehrere Vertiefungen 4 auf, die so tief sind, daß die erforderlichen Verengungen im Halbleiterfestkörper 5 entstehen und die nach einem der bekannten Verfahren hergestellt werden. Dabei ist -die Oxidschicht 2 an der Stelle der Vertiefungen 4 vollständig entfernt worden, so daß durch eine nachfolgende Diffusion die Verengung 5 vollständig umdotiert wird. Dabei entsteht das umdotierte Gebiet 6, das bis an die Oxidschicht 3 heranreicht.According to FIG. 1, the solid semiconductor body 1 designed as a platelet is covered with the oxide layers 2 and 3. The surface with the oxide layer 2 has one or more depressions 4 which are so deep that the necessary constrictions arise in the semiconductor solid 5 and which are produced by one of the known methods. The oxide layer 2 has been completely removed at the location of the depressions 4 , so that the constriction 5 is completely redoped by a subsequent diffusion. This creates the redoped region 6, which extends as far as the oxide layer 3.
Eine Abwandlung des Verfahrens ist möglich, wenn zunächst die Vertiefungen erzeugt werden, wobei die Oxidschichten vorhanden sein können oder nicht. Danach wird oxydiert und anschließend nur die Oxidschicht ari der Verengung entfernt, d. h., die Wand -bleibt mit einer Oxidschicht bedeckt. Das kann in einigen Fällen Vorteile bringen..A modification of the procedure is possible if the recesses first are generated, the oxide layers may or may not be present. Thereafter is oxidized and then only the oxide layer ari of the constriction is removed, d. i.e. the wall remains covered with an oxide layer. This can be beneficial in some cases bring..
Nach F i g. 3 wird die Verengung 5 bei der ersten Diffusion nur teilweise umdotiert, so daß das umdotierte Gebiet 9 entsteht. , Danach wird die Oxidschicht 3 im Bereich der Verengung 5 entfernt, so daß die oxidschichtfreie Fläche 11 entsteht. In einem zweiten gleichgearteten Diffusionsschritt entsteht das umdoierte Gebiet 10, so daß in der Verengung 5 ein vollständig umdotiertes Gebiet erzeugt ist. Diese Aufspaltung der Diffusionsschritte kann teilweise vorteilhaft sein. Der Fall, daß die Oxidschicht nur die Wände der Vertiefung 4 bedeckt, so daß eine Diffusion nur von der Verengung 5 aus erfolgen kann, ist bei diesem Verfahren ebenfalls möglich.According to FIG. 3, the constriction 5 becomes only partially during the first diffusion redoped, so that the redoped area 9 arises. , After that the oxide layer 3 removed in the area of the constriction 5, so that the oxide layer-free surface 11 is formed. In a second, similar diffusion step, the re-doped area is created 10, so that a completely redoped area is produced in the constriction 5. These Splitting the diffusion steps can be advantageous in some cases. The case that the oxide layer only covers the walls of the recess 4, so that only diffusion can take place from the constriction 5 is also possible with this method.
Aus F i g. 4 ist zu entnehmen, daß sich der resultierende Störstellenverlauf 14 aus der Umdotierung der Grundkonzentration 7 und der Überlagerung der beiden Diffusionsprofile 12 und 13 er- 5 gibt. Somit weisen die umdotierten Gebiete 9; 10 entgegengesetzten Leitungstyp als der übrige Halbleiterfestkörper 1 auf und an der Oxidschicht 3 eine geringere Oberflächenkonzentration der Störstellen als an der Oxidschicht 2.From Fig. 4 it can be seen that the resulting course of impurities 14 results from the redoping of the basic concentration 7 and the superposition of the two diffusion profiles 12 and 13. The redoped regions 9; 10 opposite conductivity type than the rest of the semiconductor solid 1 and a lower surface concentration of the impurities on the oxide layer 3 than on the oxide layer 2.
Nach F i g. 5 weist der Halbleiterfestkörper 1 nur eine Oxidschicht 3 auf der gegenüberliegenden Seite der Vertiefung 4 auf. In einem Diffusionsprozeß mit einem Dotanden des gleichen Typs wie der des Halbleiterfestkörpers 1. wird das dotierte Gebiet 15 um die Vertiefung 4 höherdotiert.According to FIG. 5, the solid semiconductor body 1 has only one oxide layer 3 on the opposite side of the recess 4 . In a diffusion process with a dopant of the same type as that of the solid semiconductor body 1, the doped region 15 around the depression 4 is more heavily doped.
Dadurch entsteht um die Vertiefung 4 ein dotiertes Gebiet 15 mit hoher Störstellenkonzentration, was zu einem geringen Bahnwiderstand führt. Dieses Verfahren ist vorteilhaft anwendbar bei der Herstellung von diskreten Halbleiterbauelementen.This creates a doped region 15 with a high level around the depression 4 Impurity concentration, which leads to a low sheet resistance. This method can be used advantageously in the manufacture of discrete semiconductor components.
In dem Diagramm nach F i g. 6 ist der resultierende Störstellenverlauf 17 für den Bereich der Verengung aufgezeigt.In the diagram according to FIG. 6 is the resulting course of the imperfections 17 shown for the area of the narrowing.
Durch den bzw. die Diffusionsprozesse wurde allgemein erreicht, daß die Störstellenkonzentration im Bereich der oxidschichtfreien Flächen der Vertiefungen groß ist und mit zunehmender Tiefe in den Halbleiterfestkörpern 1 hinein abnimmt, Somit sind mit wenigen und einfachen Verfahrensschritten die Verengungen 5 mit einem geringen Bahnwiderstand zu einem gut zu beherrschenden Aufbau von Halbleiterbauelementen geschaffen worden.Through the diffusion process or processes it was generally achieved that the concentration of impurities in the area of the oxide layer-free surfaces of the depressions is high and decreases with increasing depth in the semiconductor solid bodies 1 to master the structure of semiconductor components have been created.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DEV29161A DE1280421B (en) | 1965-08-23 | 1965-08-23 | Method for reducing sheet resistances in semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DEV29161A DE1280421B (en) | 1965-08-23 | 1965-08-23 | Method for reducing sheet resistances in semiconductor devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1280421B true DE1280421B (en) | 1968-10-17 |
Family
ID=7584675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DEV29161A Pending DE1280421B (en) | 1965-08-23 | 1965-08-23 | Method for reducing sheet resistances in semiconductor devices |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE1280421B (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1024640B (en) * | 1953-07-22 | 1958-02-20 | Int Standard Electric Corp | Process for the production of crystallodes |
| US3022568A (en) * | 1957-03-27 | 1962-02-27 | Rca Corp | Semiconductor devices |
-
1965
- 1965-08-23 DE DEV29161A patent/DE1280421B/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1024640B (en) * | 1953-07-22 | 1958-02-20 | Int Standard Electric Corp | Process for the production of crystallodes |
| US3022568A (en) * | 1957-03-27 | 1962-02-27 | Rca Corp | Semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2633714C2 (en) | Integrated semiconductor circuit arrangement with a bipolar transistor and method for its production | |
| DE1803024A1 (en) | Integrated semiconductor device and method for its manufacture | |
| DE1439737A1 (en) | Method for manufacturing a semiconductor device | |
| EP0028786B1 (en) | Ion implantations method | |
| DE2500184A1 (en) | METHOD OF MANUFACTURING A CHARGE TRANSFER DEVICE | |
| DE1464525B2 (en) | METHOD FOR PRODUCING A MICROSEMCONDUCTOR COMPONENT WITH FIELD EFFECT | |
| DE1952632A1 (en) | Method for producing a diffusion zone | |
| DD223018A5 (en) | METHOD FOR MANUFACTURING A SEMICONDUCTOR CONSTRUCTION ELEMENT | |
| DE2532608C2 (en) | Planar diffusion process for manufacturing a monolithic integrated circuit | |
| DE1280421B (en) | Method for reducing sheet resistances in semiconductor devices | |
| DE2107671A1 (en) | Semiconductor component and method for its manufacture | |
| DE1514656A1 (en) | Method for manufacturing semiconductor bodies | |
| DE2737503A1 (en) | FIELD EFFECT TRANSISTOR WITH INTERDIGITAL STRUCTURE AND PROCESS FOR ITS MANUFACTURING | |
| DE1090330B (en) | Semiconductor arrangement with a semiconductor body with two zones of opposite conductivity type and one electrode on each of the two zones | |
| DE2851375A1 (en) | PROCESS FOR NOTCHING AND PASSIVATING SEMI-CONDUCTOR PLAETS AND SUCH NOTCHED AND PASSIVATED SEMI-CONDUCTOR PLATES | |
| DE1514939C3 (en) | Method for manufacturing a semiconductor device | |
| DE2711657C2 (en) | Planar diffusion process with at least two successive diffusion processes | |
| DE2405067C2 (en) | Method for manufacturing a semiconductor device | |
| EP0773310A1 (en) | Process for producing a silicon wafer | |
| DE2748401A1 (en) | MOSFET with one or several insulating films - where ion implantation is used for increasing etching grade of at least one insulating film | |
| DE1514912C3 (en) | Method of manufacturing a transistor | |
| DE1287697B (en) | ||
| DE1439737C (en) | Method for manufacturing a semiconductor device | |
| DE1464244C3 (en) | Semiconductor device and method of manufacture | |
| DE1764353A1 (en) | Process for the production of semiconductor components according to planar technology, in particular double-diffused germanium planar transistors |