[go: up one dir, main page]

DE1261487B - Verfahren zur Herstellung eines Siliciumkoerpers mit mehreren Schichten verschiedenen Leitungstyps - Google Patents

Verfahren zur Herstellung eines Siliciumkoerpers mit mehreren Schichten verschiedenen Leitungstyps

Info

Publication number
DE1261487B
DE1261487B DET16907A DET0016907A DE1261487B DE 1261487 B DE1261487 B DE 1261487B DE T16907 A DET16907 A DE T16907A DE T0016907 A DET0016907 A DE T0016907A DE 1261487 B DE1261487 B DE 1261487B
Authority
DE
Germany
Prior art keywords
silicon body
layer
conductivity type
exposed
vapors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DET16907A
Other languages
English (en)
Inventor
Boyd Cornelison
Elmer Albert Wolff Jun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE1261487B publication Critical patent/DE1261487B/de
Pending legal-status Critical Current

Links

Classifications

    • H10P95/50
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H10P32/00
    • H10P32/12
    • H10P32/171
    • H10P95/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/914Doping
    • Y10S438/919Compensation doping

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. CL:
BOIj
Deutsche Kl.: 12 g-17/34
Nummer: 1261487
Aktenzeichen: T16907IVc/12g
Anmeldetag: 8. Juli 1959
Auslegetag: 22. Februar 1968
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines Siliciumkörpers mit mehreren Schichten verschiedenen Leitungstyps und wenigstens einer Schicht, die im wesentlichen Eigenleitung aufweist, wobei ein Siliciumkörp&r eines ersten Leitungstyps in eine Kammer eingebracht wird, die Luft aus der Kammer evakuiert und der Siliciumkörper gleichzeitig den Dämpfen von mehreren Störstoffelementen bei einer Temperatur und für eine Zeit, die ausreichend sind, daß Störstoffe in den Siliciumkörper eindiffundieren, ausgesetzt wird.
Üblicherweise wird bei der Herstellung von Halbleitervorrichtungen mit mehreren Zonen unterschiedlichen Leitungstyps durch Eindiffundieren von Störstoffen im allgemeinen der Halbleiterkörper jeweils nur dem Dampf eines Störstoffs ausgesetzt. Die Diffusion wird fortgesetzt, bis dieser Störstoff auf die gewünschte Tiefe eindiffundiert ist, und dann wird der Halbleiterkörper dem Dampf eines anderen Störstoffs so lange ausgesetzt, bis dieser auf eine geringere Tiefe eindiffundiert ist. Auf diese Weise können in dem Halbleiterkörper aufeinanderfolgende Schichten unterschiedlichen Leitungstyps mit dem gewünschten Dotierungsgrad erzeugt werden.
Es ist auch bereits bekannt, einen Halbleiterkörper bei dem Diffusionsvorgang gleichzeitig den Dämpfen von zwei Störstoffen auszusetzen, die entgegengesetzte Leitungstypen erzeugen. Ausgehend von einem Halbleiterkörper eines bestimmten Leitungstyps ist es dann bei Wahl von Störstoffen mit geeigneter Diffusionsgeschwindigkeit möglich, in dem Halbleiterkörper drei Zonen abwechselnden Leitungstyps mit zwei pn-Übergängen zu erzeugen, wie sie für pnp-Transistoren benötigt werden.
Es sind jedoch auch schon Halbleiterbauelemente bekannt, die vier Zonen enthalten, von denen eine Zone eigenleitend ist, also den Leitungstypi hat. Dies sind in erster Linie die pnip-Transistoren und die npin-Transistoren. Die hierfür benötigten Halbleiterkörper können mit den bisher bekannten Verfahren nicht in einem Arbeitsgang hergestellt werden.
Das Ziel der Erfindung ist daher die Schaffung eines Verfahrens, mit welchem in einem Arbeitsgang Siliciumkörper hergestellt werden können, die vier Schichten abwechselnden Leitungstyps aufweisen, von denen eine Schicht im wesentlichen eigenleitend ist.
Nach der Erfindung wird dies dadurch erreicht, daß der Siliciumkörper den Dämpfen von wenigstens drei Störstoffelementen ausgesetzt wird, von denen zwei so gewählt sind, daß sie entgegengesetzte Leitungstypen erzeugen.
Bei dem erfindungsgemäßen Verfahren wird die Verfahren zur Herstellung eines Siliciumkörpers
mit mehreren Schichten verschiedenen
Leitungstyps
Anmelder:
Texas Instruments Incorporated,
Dallas, Tex. (V. St. A.)
Vertreter:
Dipl.-Ing. E. Prinz und Dr. G. Hauser,
Patentanwälte,
8000 München 60, Ernsbergerstr. 19
Als Erfinder benannt:
Boyd Cornelison, Dallas, Tex.;
Eimer Albert Wolff jun., Richardson, Tex.
(V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 9. Juli 1958
eigenleitende Schicht (i-Schicht) dadurch erhalten, daß durch Eindiffundieren eines der drei Störstoffelemente in dem betreffenden Teil des Halbleiterkörpers die Wirkung des den ursprünglichen Leitungstyp bestimmenden Störstoffs gerade aufgehoben wird. In jedem Fall ist die i-Schicht die innerste diffundierte Schicht, und deshalb muß das in diese Schicht eindiffundierte Störstoffelement den höchsten Diffusionskoeffizient der drei gleichzeitig verwendeten Störstoffelemente besitzen. Zusätzlich muß die Menge dieses Störstoffelements sorgfältig so kontrolliert werden, daß die Konzentration dieses Störstoffelements in der i-Schicht genau der Konzentration des ursprünglich in diesem Abschnitt vorhandenen Störstoffs entspricht, ohne daß ein Überschuß entsteht. Das Störstoffelement, das bei dem erfindungsgemäßen Verfahren in die nächstinnere diffundierte Schicht eingebracht wird, muß von solcher Art sein und in solcher Menge verwendet werden, daß es dem Silicium in dieser Schicht den entgegengesetzten Leitungstyp erteilt. Das in die äußerste diffundierte Schicht eingeführte Störstoffelement muß von solcher Art sein und in solcher Mengen verwendet werden, daß die Auswirkungen der beiden zuvor erwähnten Störstoffelemente übertroffen werden und dadurch die Oberflächenschicht des Siliciumkörpers zu dem ursprünglichen Leitungstyp zurückverwandelt wird.
809 509/309
Das beschriebene Verfahren führt zur Bildung eines Siliciumkörpers, der insbesondere für einen npin-Transistor oder einen pnip-Transistor geeignet ist. Durch geeignete Auswahl von verschiedenen Störstoffelementen nach der Art, der Menge und. der Diffusionskoeffizienten können jedoch mit dem 'einstufigen Verfahren auch SiHciumkörper gebildet werden, die für andere Zwecke geeignet sind.
Wie bei allen Dampfdiffusionsverfahren müssen die relativen Mengen der verwendeten Störstoffe sorgfältig kontrolliert werden, damit kein Material unter den gegebenen Verfahrensbedingungen die Oberfläche des Siliciumkörpers über die Lösbarkeitsgrenze hinaus sättigt und dadurch die Diffusion der richtigen Menge jedes Störstoffes in den Siliciumkörper verhindert oder abschwächt.
Die Konzentration der Störstoffe in jeder Tiefe unterhalb der Oberfläche eines Halbleiterkörpers ist durch folgende Gleichung gegeben:
Cx = C0[I- exp
Dabei sind Cx die Konzentration der Ladungsträger in Atomen pro Kubikzentimeter in der Tiefe x, C0 die Konzentration in Atomen pro Kubikzentimeter an der Oberfläche des Körpers, χ die Tiefe in Zentimetern, D der Diffusionskoeffizient des Materials und t die Diffusionsdauer. In dieser Gleichung sind drei unabhängige Veränderliche enthalten, und zwar die Werte D, C0 und die Zeit. Die Werte D und C0 hängen von der Behandlungstemperatur ab. Deshalb muß bei dem erfindungsgemäßen Verfahren die Temperatur entsprechend der gewünschten Kombination der Störstoffkonzentrationen so gewählt werden, daß das gewünschte Endergebnis erhalten wird.
Ein bevorzugtes Ausführungsbeispiel der Erfindung, bei welchem der Siliciumkörper den Leitungstyp η hat, besteht darm, daß der Siliciumkörper den Dämpfen von Gallium, Indium und Arsen ausgesetzt wird.
Bei diesem Ausführungsbeispiel besitzt Gallium den höchsten Diffusionskoeffizienten, und es wird in solcher Menge verwendet, daß es am tiefsten eindringt und eine klar definierte i-Schicht bildet. Das Indium besitzt den zweithöchsten Diffusionskoeffizienten und wird zur Erzeugung einer sich an die i-Schicht anschließenden p-Schicht verwendet. Das Arsen dient zur Erzeugung einer sich an die p-Schicht anschließenden η-Schicht an der Oberfläche des Siliciumkörpers.
Die Erfindung wird an Hand der Zeichnung beispielshalber erläutert. Die Zeichnung zeigt in schematischer Darstellung eine Vorrichtung, die zur Durchführung des erfindungsgemäßen Verfahrens dient.
Eine Scheibe 1 aus Silicium des Leitungstyps η mit einem spezifischen Widerstand von etwa 3 Ohm cm wird in einer üblichen Reaktionskammer 2 angeordnet, beispielsweise in einem Quarzrohr. Die Kammer 2 kann durch eine Pumpe 3 evakuiert werden. Die Scheibe wird rechts von einer Trennwand 4 angeordnet, und die bei dem Verfahren verwendeten Störstoffe werden zu einer Masse 5 zusammengemischt, die links von der Wand 4 angebracht wird. Nachdem die Kammer 2 bis auf das erforderliche Maß mittels der Pumpe 3 evakuiert worden ist, wird die Kammer erhitzt, bis die Masse S verdampft. Die bei der Behandlung angewendete Temperatur und die Behände lungszeiten werden entsprechend der obigen Gleichung gewählt. Am Ende der gewünschten Reaktionszeit wird die Reaktionskammer 2 abgekühlt, worauf die Scheibe entnommen wird. Die Scheibe 1 enthält nun eine Kollektorschicht 6 mit dem ursprünglichen Leitungstyp der Scheibe, der bei diesem Beispiel der Typ η ist. Unmittelbar auf der Kollektorschicht 6 liegt eine i-Schicht 7. Die innere Grenzfläche dieser Schicht liegt nur in einem geringen Abstand unterhalb der Oberfläche der Scheibe 1, bei dem dargestellten Beispiel in einer Tiefe von nur 0,0076 mm. Die i-Schicht 7 besitzt einen spezifischen Widerstand von mehr als etwa 60 Ohm cm. Unmittelbar über der i-Schicht 7 liegt eine Schicht 8 des Leitungstyps p, deren innere Grenzfläche bei dem beschriebenen Beispiel etwa 0,0038 mm und deren äußere Grenzfläche etwa 0,0025 mni von der Oberfläche der Scheibe entfernt liegen. Oberhalb der Schicht 8 und an der Oberfläche der Scheibe 1 liegt eine Schicht 9 des Leitungstyps n. Durch dieses Verfahren wird also ein Siliciumkörper in Form der Scheibe 1 in einen npin-Transistor umgewandelt.
Bei einem praktischen Ausführungsbeispiel des Verfahrens zur Bildung eines npin-Transistors wird der Siliciumkörper 1 des Leitungstyps η zusammen mit drei Störstoffen in dem Quarzrohr 2 angeordnet, und das Quarzrohr wird auf einen Druck von 75 μ evakuiert. Die drei bei diesem Beispiel verwendeten Störstoffelemente und ihre Mengen sind 200 mg Indium, 3 mg Arsen sowie Gallium, das in Form einer Gallium-Indium-Legierung zugesetzt wird, bei der Gallium V10 von 1°/» von 10 mg der Legierung beträgt.
Hierbei besitzt Gallium den höchsten Diffusionskoeffizienten, und es wird zur Bildung der i-Schicht 7 verwendet. Das Indium dient zur Bildung der p-Schicht 8, während das Arsen zur Bildung der oberen n-Schicht 9 verwendet wird. Nachdem die Stoffe in das Quarzrohr 2 eingeschlossen sind und dieses auf einen Druck von 75 μ evakuiert ist, wie oben angegeben wurde, wird das Rohr auf eine Temperatur zwischen 900 und 1200° C für eine Zeit erhitzt, die entsprechend zwischen 5 und einer Stunde beträgt: Am Ende der Behandlung wird das Quarzrohr abgekühlt, und die Herstellung des Siliciumkörpers wird durch Abschleifen unerwünschter Abschnitte und Anbringung der geeigneten Kontakte entsprechend den üblichen Verfahren vervollständigt.
Eine Untersuchung des Endprodukts ergibt, daß die i-Schicht 7 Gallium sowie den anfänglich in der Scheibe vorhandenen Störstoff des Typs η enthält. Der spezifische Widerstand der Schicht 7 wird bei diesem Ausführungsbeispiel von ursprünglich 3 auf 100 Ohm cm gebracht. Die p-Schicht 8 enthält Gallium, Indium und den ursprünglich vorhandenen Störstoff des Typsn, während die äußere Schicht 9 Gallium, Indium, Arsen und den ursprünglich vorhandenen Störstoff des Typs η enthält. Das Gallium ist in der i-Schicht dem Atomverhältnis nach im wesentlichen in der gleichen Menge vorhanden wie der ursprünglich vorhandene Störstoff des Typsn, während in der p-Schicht das Indium vorherrscht. Ih der äußeren η-Schicht herrscht natürlich das Arsen

Claims (2)

Patentansprüche:
1. Verfahren zum Herstellen eines Siliciumkörpers mit mehreren Schichten verschiedenen
Leitungstyps und wenigstens einer Schicht, die im wesentlichen Eigenleitung aufweist, wobei ein Siliciumkörper eines ersten Leitungstyps in eine Kammer eingebracht wird, die Luft aus der Kammer evakuiert und der Siliciumkörper gleichzeitig den Dämpfen von mehreren Störstoffelementen bei einer Temperatur und für eine Zeit, die ausreichend sind, daß Störstoffe in den Siliciumkörper eindiffundieren, ausgesetzt wird, dadurch gekennzeichnet, daß der SiIiciumkörper den Dämpfen von wenigstens drei Störstoffelementen ausgesetzt wird, von denen zwei so gewählt sind, daß sie entgegengesetzte Leitungstypen erzeugen.
2. Verfahren gemäß Anspruch 1, wobei der Siliciumkörper den Leitungstyp η hat, dadurch gekennzeichnet, daß der Siliciumkörper den Dämpfen von Gallium, Indium und Arsen ausgesetzt wird.
In Betracht gezogene Druckschriften:
USA.-Patentschriften Nr. 2 802760, 2 827403.
Hierzu 1 Blatt Zeichnungen
809 509/309 2.68 © Bundesdruckerei Berlin
DET16907A 1958-07-09 1959-07-08 Verfahren zur Herstellung eines Siliciumkoerpers mit mehreren Schichten verschiedenen Leitungstyps Pending DE1261487B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US747457A US2979429A (en) 1958-07-09 1958-07-09 Diffused transistor and method of making

Publications (1)

Publication Number Publication Date
DE1261487B true DE1261487B (de) 1968-02-22

Family

ID=25005137

Family Applications (1)

Application Number Title Priority Date Filing Date
DET16907A Pending DE1261487B (de) 1958-07-09 1959-07-08 Verfahren zur Herstellung eines Siliciumkoerpers mit mehreren Schichten verschiedenen Leitungstyps

Country Status (6)

Country Link
US (1) US2979429A (de)
CH (1) CH375799A (de)
DE (1) DE1261487B (de)
FR (1) FR1241150A (de)
GB (1) GB861038A (de)
NL (1) NL241124A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3430009A1 (de) * 1984-05-18 1985-11-21 Mitel Corp., Kanata, Ontario Verfahren und vorrichtung zum dotieren von halbleitersubstraten

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3215571A (en) * 1962-10-01 1965-11-02 Bell Telephone Labor Inc Fabrication of semiconductor bodies
US3362858A (en) * 1963-01-04 1968-01-09 Westinghouse Electric Corp Fabrication of semiconductor controlled rectifiers
US3123532A (en) * 1963-03-06 1964-03-03 Certificate of correction
US3943016A (en) * 1970-12-07 1976-03-09 General Electric Company Gallium-phosphorus simultaneous diffusion process

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2802760A (en) * 1955-12-02 1957-08-13 Bell Telephone Labor Inc Oxidation of semiconductive surfaces for controlled diffusion
US2827403A (en) * 1956-08-06 1958-03-18 Pacific Semiconductors Inc Method for diffusing active impurities into semiconductor materials

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE547274A (de) * 1955-06-20

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2802760A (en) * 1955-12-02 1957-08-13 Bell Telephone Labor Inc Oxidation of semiconductive surfaces for controlled diffusion
US2827403A (en) * 1956-08-06 1958-03-18 Pacific Semiconductors Inc Method for diffusing active impurities into semiconductor materials

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3430009A1 (de) * 1984-05-18 1985-11-21 Mitel Corp., Kanata, Ontario Verfahren und vorrichtung zum dotieren von halbleitersubstraten

Also Published As

Publication number Publication date
CH375799A (de) 1964-03-15
US2979429A (en) 1961-04-11
GB861038A (en) 1961-02-15
FR1241150A (fr) 1960-09-16
NL241124A (de)

Similar Documents

Publication Publication Date Title
DE2823967C2 (de)
DE2449688B2 (de) Verfahren zur Herstellung einer dotierten Zone eines Leitfähigkeitstyps in einem Halbleiterkörper
DE3002051A1 (de) Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen
DE1246890B (de) Diffusionsverfahren zum Herstellen eines Halbleiterbauelements
EP0852062B1 (de) Dotierverfahren zur herstellung von homoübergängen in halbleitersubstraten
DE1087704B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit wenigstens einem p-n-UEbergang
DE1614852B2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem NPN-Transistor, einem PNP-Transistor und weiteren Schaltungselementen
DE1261487B (de) Verfahren zur Herstellung eines Siliciumkoerpers mit mehreren Schichten verschiedenen Leitungstyps
DE2154386C3 (de) Verfahren zum Herstellen einer epitaktischen Halbleiterschicht auf einem Halbleitersubstrat durch Abscheiden aus einem Reaktionsgas/Trägergas-Gemisch
DE3039009C2 (de) Sperrschicht-Feldeffekttransistor
DE69023582T2 (de) Verfahren zur Herstellung eines Halbleiterelementes mittels Ionen-Implantation.
DE1544323A1 (de) Verfahren zur Erzeugung von p-Diffusionen in Germanium und zur Herstellung doppelt diffundierter planarer Germaniumtransistoren
DE1218618B (de) Diffusionsverfahren zum Herstellen eines Transistors
DE2019450A1 (de) Halbleiteranordnung
DE1619961B2 (de) Verfahren zum herstellen von halbleiterbauelementen aus galliumarsenid
DE1174910B (de) Verfahren zur Herstellung eines Transistors
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE2541161A1 (de) Verfahren zur herstellung monolithischer komplementaerer transistoren
DE2131993C2 (de) Verfahren zum Herstellen eines niederohmigen Anschlusses
DE1764765A1 (de) Halbleiter-Bauelement
DE2356109B2 (de) Verfahren zur Herstellung eines HF-Planartransistors
DE1564106B2 (de) Verfahren zum herstellen eines feldeffekttransistorelementes
DE1544325A1 (de) Verfahren zur Bildung flacher Diffusionsbereiche in Galliumarsenid
DE1614286C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2039255A1 (de) Ohmsche Kontakte auf planaren Halbleiterbauelementen und Verfahren zu ihrer Herstellung