DE1241493B

DE1241493B - Clock for a shift register

Info

Publication number: DE1241493B
Application number: DE1963S0084225
Authority: DE
Inventors: Dipl-Ing Joerg Amler
Original assignee: Siemens Corp
Current assignee: Siemens Corp
Priority date: 1963-03-19
Filing date: 1963-03-19
Publication date: 1967-06-01

Description

Taktgeber für ein Schieberegister Die Erfindung bezieht sich auf einen Taktgeber für ein Schieberegister, das aus im wesentlichen gleichartigen Registerstufen besteht, wobei wechselweise die Stufen gerader und ungerader Ordnungszahlen zu schalten sind. Bei solchen Taktgebern werden Fehlschaltungen zwischen den Stufen vermieden, jedoch bedarf es hierbei aufwendiger Schaltungen für die Eingänge der einzelnen Registerstufen.Clock for a Shift Register The invention relates to a Clock generator for a shift register, which consists of essentially identical register stages exists, whereby the levels of even and odd ordinal numbers are switched alternately are. With such clock generators, incorrect switching between the stages is avoided, however, this requires complex circuits for the inputs of the individual Register levels.

Der Erfindung liegt die Aufgabe zugrunde, einen Taktgeber zu schaffen, der größere Anwendungs- und Einflußmöglichkeiten auf das Schieberegister bietet und darüber hinaus eine Vereinfachung des Schieberegisters ermöglicht.The invention is based on the object of creating a clock generator which offers greater possibilities of application and influence on the shift register and also enables the shift register to be simplified.

Die Lösung der gestellten Aufgabe gelingt nach der Erfindung dadurch, daß der Taktgeber zu beliebiger Zeit anhaltbar ist, der zeitliche Abstand für die wechselweisen Signale jedoch verschieden sein kann, wobei vom Taktgeber beim Schalten in einer Richtung (Auf- bzw. Abschaltung) eine Mindestzwischenzeit zwischen den einzelnen Signalen erzwungen werden kann, während dagegen beim Wechsel von »Auf« nach »Ab« sofort geschaltet werden kann.The object is achieved according to the invention in that that the clock can be stopped at any time, the time interval for the alternating signals can be different, however, from the clock when switching in one direction (connection or disconnection) a minimum intermediate time between the individual signals can be forced, while on the other hand when changing from "On" can be switched immediately after "Ab".

Der Taktgeber erhält hierzu vorteilhafterweise zur Untersetzung der Signalfolge im Verhältnis 2:1 eine Binärstufe, die die einzelnen Signale abwechselnd auslöst, wobei durch einen Zeitkipper, der gleichzeitig über die Dauer eines Signals das Kippen der Binärstufe sperrt, der Abstand der einzelnen Signale der Reihen bestimmt wird. Durch je einen weiteren Zeitkipper mit verkürzter Laufzeit - der vom Zeitkipper für die Signalabstände angestoßen wird -kann die Länge jedes Signals bestimmt werden.The clock receives this advantageously to reduce the Signal sequence in a ratio of 2: 1 a binary level that alternates the individual signals triggers, being by a time tipper that simultaneously over the duration of a signal the toggling of the binary level blocks, the distance between the individual signals in the rows is determined will. With an additional time tipper with a shorter running time - that of the time tipper is triggered for the signal spacing - the length of each signal can be determined.

Durch das Verschwinden des Signals zum Anhalten des Taktgebers bzw. durch das Ende des zuletzt abgegebenen Fortschaltsignals wird das Weiterschalten ausgelöst. Die von den Kippstufen abgegebenen Signale werden vorteilhafterweise nach einmaliger Umkehr nochmals auf den Eingang von Umkehrstufen gegeben, denen zusätzlich ein Auf- bzw. Ab-Kommando für die Richtung des Fortschaltens zugeführt ist, derart, daß sowohl für das Höherschalten wie auch für das Tieferschalten je zwei Umkehrstufen vorgesehen sind, von denen eine die Registerstufen mit gerader und die andere die Registerstufen mit ungerader Ordnungszahl fortschalten läßt. Um unverzüglich von einer Fahrstufe in die entsprechende Bremsstufe übergehen zu können, genießt das Ab-Kommando Vorrang gegenüber dem Auf-Kommando, derart, daß das Ab-Kommando ein Gedächtnis kippt und dadurch über einen Zeitkipper unabhängig davon, ob am Ausgang des Taktgebers ein Signal anliegt oder nicht, in der Binärstufe zwei neue Signalreihen angestoßen werden.When the signal to stop the clock or when the last stepping signal issued ends, the stepping is stopped triggered. The signals emitted by the flip-flops are advantageous after a single reversal again given to the input of reversal stages, which In addition, an up or down command is supplied for the direction of switching is such that both for the higher switching as well as for the lower switching depending two reverse stages are provided, one of which the register stages with even and the other lets the register stages with an odd ordinal number advance. In order to immediately switch from one speed step to the corresponding braking step can, the down command has priority over the up command, so that the ab command tilts a memory and is thus independent via a time tipper of whether a signal is present at the output of the clock generator or not, in the binary level two new signal series are triggered.

Mit dem Taktgeber nach der Erfindung kann ein Rückschaltbefehl, beispielsweise bei Gleiten der Räder, schneller als mit den bekannten Taktgebern ausgeführt werden. Ein weiterer wesentlicher Vorteil des Taktgebers nach der Erfindung ist darin zu sehen, daß durch Verwendung der Umkehrstufen am Ausgang des Taktgebers, in denen die Richtung des Fortschaltens mit dem Schalttakt kombiniert wird, die Eingänge der einzelnen Registerstufen einfacher gehalten werden können.With the clock generator according to the invention, a switch back command, for example when the wheels slide, can be carried out faster than with the known clock generators. Another major advantage of the clock generator according to the invention is therein see that by using the inverters at the output of the clock in which the direction of switching is combined with the switching cycle, the inputs of the individual register levels can be kept easier.

Nachstehend ist ein aus der Technik der elektrischen Triebfahrzeuge entnommenes Ausführungsbeispiel der Erfindung an Hand der Zeichnung beschrieben.Below is one of the electric traction vehicle art Extracted embodiment of the invention described with reference to the drawing.

Für das Verständnis der in der Zeichnung dargestellten Schaltung wird vorausgeschickt, daß in den Schaltungen sogenannte logische Elemente für die Auswertung der Eingangssignale verwendet werden. Von den verschiedenen der an sich bekannten logischen Elemente kommen hier fünf Typen vor.For an understanding of the circuit shown in the drawing It was said in advance that in the circuits so-called logical elements for the evaluation of the input signals are used. Of the various of those known per se There are five types of logical elements here.

Mit N und einer laufender Nummer sind sogenannte Umkehr-Gatter bezeichnet, die meist paarweise zusammengefaßt sind und sich untereinander durch verschiedene Bezeichnungen der Eingangs- und Ausgangsklemmen unterscheiden. Die in den verwendeten Umkehr-Gattern verwirklichte Oder-Bedingung bedeutet, daß die Eingänge der verwendeten Elemente untereinander gleichberechtigt sind, so daß ein L-Signal an einem Eingang, ganz gleich an welcher Eingangsklemme es ansteht, kein Ausgangssignal erzeugt. Unter einem L-Signal ist hierbei eine negative Spannung definierter Mindesthöhe zu verstehen.So-called reverse gates are designated with N and a consecutive number, which are usually combined in pairs and differ from each other through different Differentiate the designations of the input and output terminals. The ones used in the Reverse gates realized OR condition means that the inputs of the used Elements are equal to each other, so that an L signal at an input, no matter at which input terminal it is present, no output signal is generated. Under An L signal is to be understood as a negative voltage of a defined minimum level.

Mit M und einer laufenden Nummer sind sogenannte Gedächtnisstufen bezeichnet. Diese Gedächtnisstufen sind mit zwei voneinander unabhängigen Eingangsgruppen ausgestattet, die als Eingangsgruppe 1 und Eingangsgruppe 0 bezeichnet werden. Die Eingangsgruppe 0 hat drei voneinander unabhängige und untereinander gleichberechtigte Klemmen, die die Bezeichnungen 0X, 01 und 02 haben, während die entsprechenden Klemmen der Eingangsgruppe 1 die Bezeichnungen 1X, 11 und 12 tragen. Ebenfalls sind zwei voneinander unabhängige Ausgänge mit den Bezeichnungen A 0 und A 1 vorhanden. Wird an einen der Eingänge der Eingangsgruppe 0 ein L-Signal gelegt, so erscheint am Ausgang A 0 ein L-Signal und am Ausgang A 1 ein Null-Signal, also keine Spannung gegenüber der Masse des Gerätes. Dieser Zustand bleibt erhalten, auch wenn das L-Signal in der Eingangsgruppe 0 verschwindet. Wird jedoch an die Eingangsgruppe 1 ein L-Signal gelegt, so erscheint am Ausgang A 1 ein L-Signal, und das L-Signal am Ausgang A 0 verschwindet und wird zu einem Null-Signal. -Mit B und einer laufenden Nummer ist eine Binärstufe bezeichnet. Diese Binärstufen haben zwei getrennte Ausgänge A 0 und A 1 und einen sogenannten Binäreingang 22. Sie haben die Eigenschaft, daß bei Verschwinden eines L-Signals (das ist eine negative Spannung definierter Mindesthöhe am Binäreingang 22) an den Ausgängen A 0 und A 1 ein Signalwechsel erfolgt. Dies bedeutet, daß ein L-Signal an einer der Ausgangsklemmen in ein Null-Signal verwandelt wird, und umgekehrt. Im übrigen besitzen die Binärstufen die Funktion von den bereits beschriebenen Gedächtnisstufen; sie sind hierfür mit zwei voneinander unabhängigen Gruppen von Eingangsklemmen ausgerüstet, die wieder die Bezeichnung 0 und 1 tragen.So-called memory levels are designated with M and a serial number. These memory levels are equipped with two independent input groups, which are referred to as input group 1 and input group 0 . Input group 0 has three independent terminals with equal rights, which are labeled 0X, 01 and 02, while the corresponding terminals in input group 1 are labeled 1X, 11 and 12. There are also two independent outputs with the designations A 0 and A 1. If an L signal is applied to one of the inputs of input group 0, an L signal appears at output A 0 and a zero signal at output A 1, i.e. no voltage with respect to the device's ground. This state is retained even if the L signal in input group 0 disappears. However, if an L signal is applied to input group 1, an L signal appears at output A 1 and the L signal at output A 0 disappears and becomes a zero signal. - A binary level is designated with B and a consecutive number. These binary levels have two separate outputs A 0 and A 1 and a so-called binary input 22. They have the property that when an L signal disappears (that is a negative voltage of a defined minimum level at binary input 22) at outputs A 0 and A 1 Signal change takes place. This means that an L signal at one of the output terminals is converted into a zero signal, and vice versa. In addition, the binary levels have the function of the memory levels already described; For this purpose, they are equipped with two independent groups of input terminals, which are again labeled 0 and 1 .

Mit V und einer laufenden Nummer ist ein sogenanntes Oder-Gatter bezeichnet. Wenn an einem der Eingänge dieser Oder-Gatters ein L-Signal anliegt, so erscheint am Ausgang dieses Elementes ebenfalls ein L-Signal. In diesem Element hat also das L-Signal Vorrang gegenüber dem Null-Signal.A so-called OR gate is designated with V and a serial number. If there is an L signal at one of the inputs of this OR gate, then appears there is also an L signal at the output of this element. So in this element has that L signal has priority over the zero signal.

Mit K und einer laufenden Nummer ist ein sogenannter Zeitkipper bezeichnet. Wenn an einer der Eingangsklemmen dieser Stufe ein L-Signal anliegt, so erzeugt der Zeitkipper ein L-Signal definierter Länge an ihrem Ausgang, unabhängig davon, wie lange das L-Signal an dem Eingang des Kippers ansteht.A so-called time tipper is marked with a K and a serial number. If there is an L signal at one of the input terminals of this stage, it is generated the time tipper sends an L signal of a defined length at its output, regardless of how long the L signal is present at the entrance of the tipper.

Jedes der verwendeten logischen Elemente ist durch ein rechteckiges Kästchen versinnbildlicht. Die Eingangsklemmen dieser Elemente liegen bei der gewählten Darstellung an der oberen Kante dieser Kästchen, während die Ausgangsklemmen an der unteren Kante eingezeichnet sind. Die den verwendeten Und-Gattern gemeinsamen Eingangsklemmen sind durch einen horizontalen Strich zusammengefaßt, unter dem symbolisch die Funktion des betreffenden Elementes zu erkennen ist. Im Beispiel des Oder-Gatters ist unter dem Strich ein V zu sehen, das »oder« bedeutet. Durch die in diesem Gatter verwirklichte Oder-Bedingung sind die Eingänge dieses Elementes untereinander gleichberechtigt, so daß ein einzelnes L-Signal, ganz gleich an welcher Eingangsklemme es ansteht, ein L-Signal am Ausgang erzeugt.Each of the logical elements used is represented by a rectangular one Box symbolized. The input terminals of these elements are at the selected one Representation at the top of this box while the output terminals are on the lower edge are shown. Common to the AND gates used Input terminals are grouped together by a horizontal line, under which symbolically the function of the element concerned can be recognized. In the example of the OR gate the bottom line is a V that means "or". By that in this gate realized OR condition, the inputs of this element are equal to each other, so that a single L signal, regardless of which input terminal it is present, an L signal is generated at the output.

Als Bezugspotential für alle in dieser Schaltung verwendeten Spannungen sei die Masse des Gerätes angenommen.As a reference potential for all voltages used in this circuit assume the mass of the device.

Für den Betrieb dieser logischen Elemente ist noch ein hier nicht dargestelltes Stromversorgungsteil erforderlich, das zur Versorgung der in den Elementen verwendeten Transistoren dient. In gleicher Weise wie das Netzteil sind auch die Verbindungen der logischen Elemente zu diesem Netzteil und zur Masse des Gerätes nicht dargestellt.For the operation of these logical elements there is still a not here The power supply part shown is required to supply the in the elements used transistors. In the same way as the power supply are also the Connections of the logical elements to this power supply unit and to the ground of the device not shown.

Bei der nun folgenden Beschreibung des Taktgebers soll zuerst die Erzeugung der beiden voneinander unabhängigen Signalreihen besprochen werden, die -in F i g. 1 dargestellt ist.In the description of the clock that follows, the first Generation of the two independent signal series are discussed, the -in F i g. 1 is shown.

Hierzu sind zwei hintereinanderliegende Umkehr-Gatter N1 und N2 verwendet, an die eine Binärstufe B 1 angeschlossen ist, deren Ausgänge A 0 und A 1 mit den Eingängen 13 der Kippstufen K1 und K2 verbunden sind. Die Ausgänge A 1 der beiden Kippstufen sind auf Klemmen 21 und 22 geführt, an denen je eine Signalreihe für das Weiterschalten der Registerstufen abzugreifen ist. Die Klemmen 21 und 22 sind aber auch mit den Eingängen 12 und 11 des Umkehr-Gatters N1 verbunden und sperren so während der Dauer des Signals das Weiterschalten. An die Eingänge 1X kann ein Anhaltesignal gelegt werden, wenn die gewünschte Registerstufe erreicht ist.For this purpose, two consecutive reverse gates N1 and N2 are used, to which a binary stage B 1 is connected, the outputs A 0 and A 1 of which are connected to the inputs 13 of the flip-flops K1 and K2. The outputs A 1 of the two flip-flops are connected to terminals 21 and 22, from which a series of signals for switching the register levels can be tapped. The terminals 21 and 22 are also connected to the inputs 12 and 11 of the reversing gate N1 and thus block the switching on for the duration of the signal. A stop signal can be applied to inputs 1X when the required register level has been reached.

Verschwindet nun ein Anhaltesignal am Eingang IX des Umkehr-Gatters N1 oder hat einer der beiden Zeitkipper K1 oder K2 ein Signal des eben laufenden Taktes beendet, so sind damit sämtliche L-Signale an den Eingängen 12, 11, l. X des Umkehr-Gatters N1 verschwunden, und am Ausgang A 0 dieses Gatters liegt L-Signal an. Dieses L-Signal wird nach Umkehr in dem Umkehr-Gatter N2 zu einem Null-Signal. An dem Eingang 22 der Binärstufe B 1 verschwindet damit das bisher dort anstehende L-Signal und an den Ausgängen A 0 bzw. A 1 der Binärstufe B 1 erfolgt Signalumkehr, die einen der beiden Zeitkipper K1 bzw. K2 anstößt. Hat dieser Zeitkipper sein Signal beendet, verschwindet sein Sperrsignal am Eingang der Umkehrstufe N1, und durch das neuerliche Verschwinden eines L-Signals am Eingang der Binärstufe wird der andere Zeitkipper infolge der Signalumkehr nach dem Verschwinden eines L-Signals am Eingang der Binärstufe angestoßen. Ein Verschwinden des Anhaltesignals kann sich allerdings erst dann auswirken, wenn der Zeitkipper abgelaufen ist. Steht das Anhaltesignal an dem Eingang 1 X länger an als der Zeitkipper läuft, so erfolgt der Taktwechsel, sobald das Anhaltesignal verschwindet.If a stop signal at the input IX of the reversing gate N1 disappears or if one of the two time tippers K1 or K2 has ended a signal of the current cycle, then all L signals at the inputs 12, 11, l. X of the reversing gate N1 has disappeared, and the output A 0 of this gate has an L signal. This L signal becomes a zero signal after reversal in the reversing gate N2. At the input 22 of the binary stage B 1, the L signal previously pending there disappears and at the outputs A 0 or A 1 of the binary stage B 1 there is a signal reversal, which triggers one of the two time tippers K1 or K2. Once this time tipper has ended its signal, its blocking signal at the input of the reversing stage N1 disappears, and the renewed disappearance of an L signal at the input of the binary stage triggers the other timing tipper as a result of the signal reversal after the disappearance of an L signal at the input of the binary stage. However, a disappearance of the stop signal can only have an effect when the time tipper has expired. If the stop signal is pending at input 1 X longer than the time tipper is running, the cycle change takes place as soon as the stop signal disappears.

In F i g. 2 ist ein weiteres Ausführungsbeispiel eines Taktgebers nach dem Gegenstand der Erfindung dargestellt. In diesem zweiten Ausführungsbeispiel sind an den Ausgängen der Zeitkipper K1 und K2 je ein weiterer Zeitkipper K3 und K4 angeschlossen, die über Umkehrstufen N3 und N4 die als Umkehrgatter wirkenden Leistungsstufen P 1, P 2, P 3 und P 4 ansteuern. Die ZeitkipperK3 bzw. K4 haben eine geringere Laufzeit als die Zeitkipper K1 bzw. K2, so daß ein definierter zeitlicher Abstand zwischen den einzelnen Signalen des Taktgebers sichergestellt ist. Zusätzlich zu dem Takt erhalten die Leistungsstufen PI bis P4 ein Auf-Kommando über die Leitung 23 bzw. ein Ab-Kommando über die Leitung 24. Zur Erzeugung dieses Kommandos dienen zwei Oder-Gatter V 1 und V2, von denen das zuerst genannte das Weiterschalten sperrt, wenn die gerade zulässige Registerstufe erreicht ist. Bei Verwendung des Taktgebers auf elektrischen Triebfahrzeugen ist das Oder-Gatter V 1 beispielsweise vom Stromwächter, vom Gleitschutz bzw. über den Fahrschalter zum Anhalten der Schalteinrichtung während des generatorischen Bremsens anzusprechen. Das Oder-Gatter V2 gibt das Abwärtsschalten des Schieberegisters frei. Diesem Oder-Gatter wird hier ein Signal zugeführt, wenn die Treibachsen ins Schleudern oder Gleiten kommen oder wenn der Stromwächter das Erreichen eines zu hohen Fahrmotorstromes anzeigt.In Fig. Figure 2 is another embodiment of a clock shown according to the subject matter of the invention. In this second embodiment at the exits of the time tippers K1 and K2 there is a further time tipper K3 and K4 connected, which act as reversing gates via reversing stages N3 and N4 Activate power levels P 1, P 2, P 3 and P 4. The Zeitkipper K3 and K4 have a shorter running time than the time tippers K1 or K2, so that a defined time Distance between the individual signals of the clock is ensured. Additionally the power stages PI to P4 receive an open command over the line at the same time 23 or a down command via line 24. Serve to generate this command two OR gates V 1 and V2, of which the first named blocks the further switching, when the currently permitted register level has been reached. When using the clock On electric traction vehicles, the OR gate V 1 is, for example, from the current monitor, from the wheel slide protection or via the drive switch to stop the switching device during of regenerative braking. The OR gate V2 gives the downshift of the shift register free. A signal is fed to this OR gate if the Driving axles skid or slide or if the Current monitor indicates that the drive motor current has been reached too high.

Sowohl dem Oder-Gatter V 1 als auch dem Oder-Gatter V2 sind je ein Umkehr-Gatter N5 bzw. N6 zugeordnet, in dem Signalumkehr erfolgt. Durch die Signalumkehr in dem Umkehr-Gatter N6 wird bei Anliegen eines L-Signals am Eingang des Oder-Gatters V2 über die Leitung 24 an die Eingänge 13 der Leistungsstufen P 3 und P 4 ein Null-Signal übertragen und dadurch die Leistungsstufen P 3 und P 4 für das Abwärtsschalten freigegeben.Both the OR gate V 1 and the OR gate V2 are each assigned a reversing gate N5 or N6, in which the signal reversal takes place. As a result of the signal reversal in the reversing gate N6, when an L signal is present at the input of the OR gate V2, a zero signal is transmitted via the line 24 to the inputs 13 of the power stages P 3 and P 4 and thereby the power stages P 3 and P 4 enabled for downshifting.

Auf das Umkehr-Gatter N5 folgt zur Erzeugung eines entsprechenden Signals, d. h. nach Verschwinden der L-Signale am Eingang des Oder-Gatters V l, eine weitere Umkehrstufe N7, die bei Verschwinden der L-Signale am Eingang des Oder-Gatters V 1 über die Leitung 23 an die das Aufwärtsschalten des Schieberegisters auslösenden Leistungsstufen P 1 und P 2 Null-Signal gibt.To generate a corresponding signal, ie after the L signals at the input of the OR gate V l have disappeared, the reverse gate N5 is followed by a further inverter N7 which, when the L signals at the input of the OR gate V 1 disappear the line 23 to the power stages P 1 and P 2 triggering the upward switching of the shift register is a zero signal.

Für das sofortige Umsteuern von Aufschalten auf Zurückschalten dient das Gedächtnis M1 und der Zeitkipper K5. Durch ein L-Signal am Eingang des Oder-Gatters V 2 erhält auch der Eingang 11 des Gedächtnisses M1 L-Signal, das Gedächtnis wird gekippt, und es kommt L-Signal an den Eingang 12 des Zeitkippers K5, der unabhängig von der Phase der gerade abgegebenen Signalfolge über das Umkehr-Gatter N 2 eine neue Signalfolge in der Binärstufe B 1 anstößt.The memory M1 and the time tipper K5 are used for the immediate changeover from switching on to switching back. With an L signal at the input of the OR gate V 2, the input 11 of the memory M1 also receives an L signal, the memory is toggled, and there is an L signal at the input 12 of the time flipper K5, which is independent of the phase of the The signal sequence just issued triggers a new signal sequence in the binary stage B 1 via the reversing gate N 2.

Nachstehend ist die Wirkungsweise dieses Taktgebers an Hand von einzelnen Beispielen erläutert. Für ein Aufschalten des Schieberegisters müssen sämtliche L-Signale am Eingang des Oder-Gatters V 1 verschwunden sein. Gleichzeitig verschwindet das Null-Signal am Ausgang A 1 der Umkehrstufe N5, so daß der Ausgang A 1 des Umkehr-Gatters N9 Null-Signal und der Ausgang A 0 des Umkehr-Gatters N 1 L-Signal führt. Am Eingang der Binärstufe B 1 verschwindet das bisher dort anstehende L-Signal, und der Eingang 22 dieser Stufe erhält Null-Signal. Beim Verschwinden des L-Signals an dem Eingang 22 kommt es, wie bereits zu F i g. 1 beschrieben, zum Signalwechsel am Ausgang der Binärstufe B 1. Der dem nun L-Signal führenden Ausgang der Binärstufe B 1 zugeordnete Zeitkipper, z. B. der Zeitkipper K 1, läuft an und gibt den Takt weiter über den Zeitkipper K3 und über die Umkehrstufe N3 an den Eingang 11 der Leistungsstufe P 1, die gleichzeitig am Eingang 13 von N7 über die Leitung 23 Null-Signal erhält und dadurch am Ausgang A 0 ein L-Signal erzeugt, das eine Registerstufe ungerader Ordnungszahl, beispielsweise die Stufe 1, ansprechen läßt.The mode of operation of this clock generator is explained below using individual examples. For the shift register to be activated, all L signals at the input of the OR gate V 1 must have disappeared. At the same time, the zero signal at the output A 1 of the reversing stage N5 disappears, so that the output A 1 of the reversing gate N9 carries a zero signal and the output A 0 of the reversing gate N 1 carries a L signal. At the input of the binary stage B 1 , the L signal previously present there disappears, and the input 22 of this stage receives a zero signal. When the L signal at input 22 disappears, it comes to F i g. 1 described, the signal change at the output of the binary stage B 1. The now assigned to the L-signal carrying output of the binary stage B 1 time Tipper, z. B. the time kipper K 1, starts and gives the clock on the time kipper K3 and the inverter N3 to the input 11 of the power stage P 1, which at the same time at the input 13 of N7 via line 23 receives zero signal and thereby on Output A 0 generates an L signal which allows a register stage with an odd ordinal number, for example stage 1, to respond.

Nach Verschwinden des Signals am Ausgang des Zeitkippers K1 führt die Klemme 12 am Eingang des Umkehr-Gatters N 1 Null-Signal, das L-Signal am Eingang der Binärstufe B 1 verschwindet, und auf Grund des Kippvorganges in der Binärstufe erhält nun der Zeitkipper K2 Signal, der seinerseits - da das Null-Signal für das Aufschalten noch über die Leitung 23 ansteht - in der Leistungsstufe P2 ein L-Signal auslöst, durch das eine Registerstufe gerader Ordnungszahl, beispielsweise die Registerstufe 2, zum Ansprechen gebracht wird. Die weiteren Registerstufen werden dann sinngemäß durchgeschaltet.After the signal at the output of the time tipper K1 has disappeared the terminal 12 at the input of the reverse gate N 1 zero signal, the L signal at the input the binary level B 1 disappears, and due to the tilting process in the binary level Now the Zeitkipper K2 receives a signal, which in turn - as the zero signal for the Intrusion is still pending via line 23 - an L signal in power level P2 triggers, through which a register stage even ordinal number, for example the register stage 2, is made to respond. The other register levels are then analogous switched through.

Hat die durch das Register in bekannter Weise betätigte Schalteinrichtung, beispielsweise die Stufenschaltung eines Triebfahrzeuges, so weit weitergeschaltet, daß der zulässige Anfahrstrom erreicht ist, so erzeugt der Stromwächter ein L-Signal am Eingang 03 des Oder-Gatters V 1, das auch am Ausgang A 1 des Umkehr-Gatters N9 ein L-Signal erzeugt, wodurch am Ausgang A 0 des Umkehr-Gatters N 1 ein Null-Signal hervorgerufen wird. Damit steht am Ausgang A 0 des Umkehr-Gatters N9 L-Signal ari, so daß die Binärstufe ihr Ausgangssignal nun nicht mehr wechselt; der Taktgeber ist somit angehalten.If the switching device operated by the register in a known manner, for example the stepped switching of a traction vehicle, has switched so far that the permissible starting current is reached, the current monitor generates an L signal at input 03 of OR gate V 1, which is also output at the output A 1 of the reverse gate N9 generates an L signal, as a result of which a zero signal is produced at the output A 0 of the reverse gate N 1. This means that the output A 0 of the reversing gate N9 has an L signal ari, so that the binary stage no longer changes its output signal; the clock is thus stopped.

Soll nach Anhalten des Taktgebers »Tieferschalten« ausgelöst werden, so erhält der Eingang 13 des Oder-Gatters V2 ein entsprechendes L-Signal. Am Ausgang A 0 der Umkehrstufe N 6 erscheint ein Null-Signal, am Ausgang A 0 der Umkehrstufe N8. L -Signal, so daß am Eingang 01 der Umkehrstufe N5 das Höher-Signal gesperrt wird, also daß die Leitung 23 L-Signal führt und am Ausgang A 0 des Umkehr-Gatters N9 ein L-Signal abzunehmen ist. Durch das L-Signal am Eingang vom Oder-Gatter V 2 führt auch der Eingang 12 der Umkehrstufe N2 L-Signal und am Eingang 22 der Binärstufe B 1 erscheint Null-Signal. Dadurch wechselt am Ausgang der Binärstufe B 1 das L-Signal beispielsweise auf A 1. Es läuft nun der Kipper K2 an, sperrt über den Eingang 11 der Umkehrstufe N1 ein erneutes Kippen der Binärstufe während der Dauer des Signals und gibt über den Zeitkipper K4 das Signal weiter auf den Eingang 12 der Umkehrstufe N 4. Am Ausgang A 0 der Umkehrstufe N4 erscheint dann Null-Signal, durch das in Verbindung mit dem Null-Signal von N6 über die Leitung 24 die Leistungsstufe P4 freigegeben wird, die ein Zurückschalten auf die nächste Registerstufe mit gerader Ordnungszahl bewirkt.If "switching down" is to be triggered after the clock generator has stopped, input 13 of OR gate V2 receives a corresponding L signal. A zero signal appears at the output A 0 of the inverter N 6 , and at the output A 0 of the inverter N8. L signal, so that the higher signal is blocked at the input 01 of the reversing stage N5 , so that the line 23 carries a L signal and an L signal is to be picked up at the output A 0 of the reversing gate N9. Due to the L signal at the input of the OR gate V 2, the input 12 of the reversing stage N2 also carries an L signal and a zero signal appears at the input 22 of the binary stage B 1. As a result, the L signal at the output of the binary stage B 1 changes to A 1. The tipper K2 now starts up, blocks the binary stage from being tipped again via input 11 of the reversing stage N1 for the duration of the signal and gives this via the time tipper K4 Signal continues to the input 12 of the inverter N 4. At the output A 0 of the inverter N4 then appears a zero signal, through which, in conjunction with the zero signal from N6 via the line 24, the power stage P4 is released, which enables a switch back to the causes the next register level with an even ordinal number.

Nach Beendigung des von dem Zeitkipper K2 abgegebenen Signals definierter Länge wird in bereits bekannter Weise der Zeitkipper K1 angestoßen und von der Leistungsstufe P 3 dann die nun folgende Registerstufe mit ungerader Ordnungszahl zum Ansprechen gebracht.After the end of the signal emitted by the time tipper K2, it is more defined Length, the time tipper K1 is triggered in a known manner and from the power level P 3 then the following register level with an odd ordinal number for addressing brought.

Wenn der Stromwächter ein Höherschalten freigibt und der Gleitschutz aber angesprochen hat, wird ein Befehl zum Tieferschalten gegeben, da das Tieferschalten Vorrang gegenüber dem Höherschalten genießt. Das L-Signal am Eingang 12 des Oder-Gatters V2 erzeugt ein Null-Signal am Ausgang A 0 der UmkehrstufeN6. Damit erscheint ein L-Signal an dem Ausgang A 0 der Umkehrstufe N8, und dieses sperrt am Eingang 01 der Umkehrstufe N5 das Höherschalten. Außerdem wird das Gedächtnis M1 gekippt, welches während des Höherschaltens von dem L-Signal an den Ausgängen der Leistungsstufen P 1 und P2 auf A 0 gelegt war. So erhält bei Ansprechen des Gleitschutzes der Zeitkipper K5 L-Signal auf seinen Eingang 12 und liefert ein Signal definierter Länge an A 1, das während der Dauer dieses Signals über den Eingang 11 der Umkehrstufe N2 ein Null-Signal am Eingang 22 der Binärstufe erzeugt. Dieses Null-Signal wird auch dann erzeugt, wenn einer der beiden Kipper K1 oder K2 noch läuft, also L-Signal am Eingang 11 oder 12 der Umkehrstufe N1 und damit Null-Signal am Eingang 12 der Umkehrstufe N 2 angliegt. Die Binärstufe B 1 macht also Signalwechsel und gibt über die Zeitkipper K2 und K4 bzw. über K1 und K3 sowie über die Umkehrstufen N3 bzw. N4 einen Takt für die Leistungsstufen P1 bis P4, frei. Dieses Signal erscheint dann sofort bei Ankommen des Befehls für das Abschalten ohne Rücksicht auf den Ablauf der bisherigen Signalfolge. Für das nächste Signal dieser Folge muß jedoch die Taktzeit der Zeitkipper eingehalten werden, da das Gedächtnis M 1 erst dann wieder umgelegt werden kann, wenn das Schieberegister aufwärts geschaltet hat.If the current monitor enables a higher switching and the wheel slide protection has responded, a command is given to lower the switching, since the lower switching has priority over the higher switching. The L signal at the input 12 of the OR gate V2 generates a zero signal at the output A 0 of the inverter N6. An L signal thus appears at the output A 0 of the inverter N8, and this blocks the higher switching at the input 01 of the inverter N5. In addition, the memory M1 is toggled, which was set to A 0 while the L signal at the outputs of the power levels P 1 and P2 was switched up. When the wheel slide protection responds, the time tipper K5 receives an L signal at its input 12 and supplies a signal of a defined length to A 1, which generates a zero signal at input 22 of the binary stage via input 11 of the reversing stage N2. This zero signal is also generated when one of the two tippers K1 or K2 is still running, i.e. an L signal at input 11 or 12 of reversing stage N1 and thus zero signal at input 12 of reversing stage N 2 . The binary stage B 1 thus changes the signal and releases a cycle for the power stages P1 to P4 via the time tippers K2 and K4 or via K1 and K3 and via the reversing stages N3 and N4. This signal then appears immediately when the command for switching off is received, regardless of the sequence of the previous signal sequence. For the next signal in this sequence, however, the cycle time of the time tipper must be adhered to, since the memory M 1 can only be shifted again when the shift register has switched upwards.

Soll ein Anhalten des Weiterschaltens während einer automatischen Einsteuerung der generatorischen Bremse vorgenommen werden, so erhält der Eingang 01 des Oder-Gatters V 1 L-Signal, und das Aufschalten des Schieberegisters wird gesperrt.Should the advancement be stopped during an automatic If the regenerative brake is activated, the input receives 01 of the OR gate V 1 L signal, and the switching of the shift register is locked.

Zum Mindern der Bremskraft um eine Stufe ist ein weiterer Zeitkipper K6 eingesetzt, der es gestattet, bei jedem auf den Eingang 13 gegebenen L-Signal ein Zurückschalten um eine Stufe zu erreichen. Selbstverständlich hat die Minderung der Bremskraft nur Sinn, wenn zuvor das Aufschalten beispielsweise durch ein L-Signal auf Eingang 01 des Oder-Gatters V 1 gesperrt wird.Another time tipper is used to reduce the braking force by one step K6 is used, which allows each L signal given to input 13 a downshift to reach a level. Of course, the reduction has the braking force only makes sense if it has previously been activated, for example by means of an L signal is blocked on input 01 of the OR gate V 1.

Claims

Claims: 1. Clock for a shift register that is made from im there is essentially similar register levels, with the levels alternating even and odd ordinal numbers are to be switched, characterized in that the clock can be stopped at any time, the time interval for the alternating Signals, however, can be different, with the clock when switching in a Direction (activation or deactivation) a minimum intermediate time between the individual Signals can be forced, while on the other hand when changing from up to down immediately can be switched.

2. Clock according to claim 1, characterized in that a so-called binary level, d. H. an element for scaling down the signal sequence in the Ratio 2: 1 triggers the individual signals of the rows alternately.

3. Clock according to claim 2, characterized in that the distance between the individual signals of the Rows is determined by a time tipper, which simultaneously over the duration of one Signal blocks the switching of the binary level.

4. Clock according to claim 3, characterized characterized that the length of each signal by a further time tipper with Shortened running time is determined by the time tipper for maintaining the signal distance bumps.

5. Clock according to claim 2, characterized in that the disappearance of the signal to stop the clock or the start of the release of the incremental signal the switching triggers.

6. Clock generator according to claim 5, characterized in that that the signals emitted by the time tippers are repeated after a single reversal are given to the input of reversing stages, which also have an up or a Down command for the direction of increment is supplied, such that both two reversing steps are provided for switching up and switching down are, one of which the register levels in even and the other the register levels can be continued with an odd ordinal number.

7. Clock according to one of the claims 1 to 6, characterized in that the down command has priority over the up command enjoys, in such a way that when changing from up and down commands a memory tilts and thereby via a time tipper regardless of when at the output of the clock the previous signal was emitted, a new signal is emitted immediately. Documents considered: German Patent No. 1085 363.