DE1133757B

DE1133757B - Electronic step switch in ring counter form

Info

Publication number: DE1133757B
Application number: DEL34844A
Authority: DE
Inventors: Dipl-Ing Elmar Goetz
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1959-12-03
Filing date: 1959-12-03
Publication date: 1962-07-26

Description

Elektrönisehes Schrittschaltwerk in Ringzählerform Es sind bereits elektronische Sehrittschaltwerke nach Art von Impulszählern bekanntgeworden, bei denen sich stets eine Stufe im Ausnahmezustand und alle weiteren Stufen im Normalzustand befinden: Der Ausnahmezustand wird durch Anlegung voh Steuerimpulsen, die im allgemeinen an allen Stufen des Schrittschaltwerkes gleichzeitig wirken, vön Stufe zu Stufe weitergeschaltet. Die Stufen selbst verwenden entweder Elektronenröhren oder Transistoren, wobei eine dynamische Rückkopplung der Stufen vorgesehen ist. Ein Nachteil derartig ausgebildeter Schrittschaltwerke besteht darin, da13 diese zwecks Weiterschaltung des Ausnahmezustandes nicht nur auf die eigentlichen Steuerimpulse, sondern auch auf äußere, unter Umständen gar nicht an die Anordnung geschaltete Störimpulse ansprechen. Ein weiterer Nachteil derartiger Anordnungen besteht darin, daß diese oft nicht beliebig viele Stufen haben können. Bei den bekannten Anordnungen müssen die einzelnen Stufen auf bestimmten unterschiedlichen Potentialen liegen, damit durch die angelegte Steuerspannung dann jeweils der Ausnahmezustand der einen Stufe auf die nächstfolgende Stufe übertragen wird. Dies bedingt für die einzelnen Stufen eine Art Treppenspannung, deren Stufenzahl mit Rücksicht auf ein zuverlässiges Arbeiten nicht beliebig groß gewählt werden kann.Electronic stepping mechanism in the form of a ring counter There are already electronic step switching mechanisms become known in the form of pulse counters which are always one level in the state of emergency and all other levels in the normal state are: The state of emergency is created by the application of control pulses, which in general act simultaneously on all stages of the stepping mechanism, from stage to stage forwarded. The stages themselves use either electron tubes or transistors, dynamic feedback of the stages is provided. A disadvantage of that kind trained stepping mechanisms consists in that these are used for the purpose of further switching of the state of emergency not only on the actual control impulses, but also respond to external interference pulses that may not be connected to the arrangement at all. Another disadvantage of such arrangements is that they often do not can have any number of levels. In the known arrangements, the individual Levels are on certain different potentials, thus by the applied Control voltage then the exceptional state of one level to the next Stage is transferred. This requires a kind of stair tension for the individual steps, the number of stages is not arbitrarily large with regard to reliable work can be chosen.

Durch die Erfindung werden die obengenannten Nachteile vermieden. Die Erfindung bezieht sich auf ein elektronisches Schrittschaltwerk (Ringzähler). Die Erfindung besteht darin, daß jede Zählstufe aus einem zweistufigen galvanisch gekoppelten Scnaltverstärker besteht, dem eine Oder-Stufe in galvanischer Kopplung vorgeschaltet ist, die galvanisch mit zwei Torstufen (Und- oder Oder/Nicht-Stufe) gekoppelt ist, wovon eine als Vorbereitungsstufe wirkende Torstufe (&) galvanisch mit dem einen Ausgang des vorhergehenden Schaltverstärkers verbunden ist und in direkter Kopplung das Steuersignal zugeführt bekommt, während die andere als Haltestufe wirkende Torstufe (&J galvanisch mit dem einen Ausgang des eigenen Schaltverstärkers und mit dem negierten Ausgang des folgenden Schaltverstärkers verbunden ist. Zweckmäßig ist eine Steuerstufe vorgesehen, die zwei Signale unterschiedlicher Wertigkeit erzeugt. Gemäß einer weiteren vorteilhaften Ausgestaltung ist eine Startstufe vorgesehen, die zwei Signale unterschiedlicher Wertigkeit erzeugt, wobei ein Signal direkt der Oder-Stufe einer Zählstufe zugeführt ist, während das andere Signal den Oder-Stufen der weiteren Zählstufen über Und-Stufen zugeführt ist. Bei einem bekannten elektronischen Schrittschaltwerk ist eine dynamische Kopplung der Stufen vorgesehen. Das Schrittschältwerk weist unter anderem auch Und-Stufen auf, die mit einer Leitung verbunden sind, über welche das Vorwärts- bzw. Rückwärtssignal für den Zähler gegeben wird. Für die eigentliche Weiterschaltung des Schrittschaltwerkes wird das Steuersignal einer besonderen Impulsstufe zugeführt.The above-mentioned disadvantages are avoided by the invention. The invention relates to an electronic stepping mechanism (ring counter). The invention consists in that each counting stage consists of a two-stage galvanic There is a coupled switch amplifier, which has an OR stage in galvanic coupling is connected upstream, which is galvanically connected to two gate stages (And or Or / Not stage) is coupled, one of which acts as a preparatory stage (&) galvanically is connected to one output of the preceding switching amplifier and in direct coupling receives the control signal, while the other as a holding stage Acting gate stage (& J galvanically with one output of its own switching amplifier and is connected to the negated output of the following switching amplifier. Appropriate a control stage is provided which generates two signals of different values. According to a further advantageous embodiment, a start stage is provided, which generates two signals of different valence, one signal being directly the OR stage is fed to a counting stage, while the other signal is fed to the OR stages which is fed to the other counting stages via AND stages. In a known electronic A dynamic coupling of the stages is provided. The step switch has, among other things, AND stages that are connected to a line via which the forward or backward signal for the counter is given. For the real The switching of the stepping mechanism becomes the control signal of a special pulse stage fed.

Bei einer weiteren bekannten Anordnung mit dynamischer Kopplung der Stufen werden Flip-Flop-Schaltungen m Verbindung mit vorgeschalteten Richtleitern verwendet. Schließlich ist eine weitere Anordnung mit dynamischer Kopplung der Stufen bekannt, bei welcher Torschaltungen vorgesehen sind, die mit dem Ausgang gleicher Wertigkeit der zugeordneten Schaltstufe beaufschlagt werden bzw. mit dem Ausgang gleicher Wertigkeit der übernächsten Zählstufe. Keine der Torschaltungen bekommt also ein negiertes Ausgangssignal von einer Zählstufe und auch nicht von einer nachfolgenden Zählstufe.In another known arrangement with dynamic coupling of the Steps are flip-flop circuits connected to upstream directional conductors used. Finally, there is another arrangement with dynamic coupling of the stages known in which gate circuits are provided that are the same with the output The value of the assigned switching stage can be applied or with the output same value of the next but one counting level. None of the gates get i.e. a negated output signal from a counter stage and not from a subsequent one Counting level.

Die Erfindung wird an Hand eines in der Zeichnung dargestellten Ausführungsbeispieles näher erläutert. In der Fig. 1 ist das Prinzipschaltbild der erfindungsgemäßen Anordnung dargestellt; Fig. 2 zeigt ein lediglich Transistoren und Dioden verwendendes Schrittschaltwerk; in der Fig. 3 ist ein Potentialdiagramm dargestellt, dem der Potentialverlauf an den Ausgängen der einzelnen Stufen des Schrittschaltwerkes zu entnehmen ist.The invention is based on an embodiment shown in the drawing explained in more detail. 1 shows the basic circuit diagram of the arrangement according to the invention shown; Fig. 2 shows a stepper using only transistors and diodes; in Fig. 3 a potential diagram is shown, to which the potential profile can be found in the outputs of the individual stages of the stepping mechanism.

Die Fig. l zeigt ein Schrittschaltwerk mit vier Stufen, die die Ausgänge A1 bis A4 haben. Jede Stufe besteht aus einem Schaltverstärker S1 bis S4, an dessen Eingang eine Oder-Stufe V1 bis V4 angeschaltet ist. An die Eingänge der Oder-Stufe sind jeweils zwei Und-Stufen (&1 bis &4 und &1' bis &4@ vorgeschaltet. Die Und-Stufen &1 bis &4 erhalten von einer Steuerstufe St Steuersignale, wie sie in der Fig. 3 mit t1 und t2 dargestellt sind. Dem Eingang e der Steuerstufe werden beispielsweise Signale der Form e nach der Fig. 3 zugeführt. Das Steuersignal t2 ist also 0, wenn das Steuersignal t1 negativ ist, und umgekehrt. Dieser Zustand sei im folgenden mit L und 0 bezeichnet. Ein negatives Signal ist also = L und das Signal 0 Volt = 0. Um die Ausgangsstellung der Anordnung zu erreichen, ist ferner eine Startstufe AS vorgesehen, deren Eingang e' ein negatives Signal = L zugeführt wird, das dann wieder verschwindet, so daB am Eingang e' 0 liegt. Entsprechend tritt an den beiden Ausgängen dieser Stufe der Wert L und 0 auf. Der Ausgang 1 der Startstufe AS ist über zusätzliche Eingänge &2' bis &4" mit den Und-Stufen &2 bis &4 und &? bis &4' verbunden. Der Ausgang 2 der Startstufe AS ist mit einem Eingang der Oder-Stufe V1 verbunden.Fig. 1 shows a stepping mechanism with four stages, which have the outputs A1 to A4. Each stage consists of a switching amplifier S1 to S4, at the input of which an OR stage V1 to V4 is connected. The inputs of the OR stage are preceded by two AND stages (& 1 to & 4 and & 1 'to & 4 @. The AND stages & 1 to & 4 receive control signals from a control stage St , as shown in FIG. 3 with t1 and t2 The input e of the control stage is fed, for example, with signals of the form e according to Fig. 3. The control signal t2 is therefore 0 when the control signal t1 is negative, and vice versa negative signal = L and the signal 0 volts = 0. In order to reach the initial position of the arrangement, a start stage AS is also provided, the input e 'of which is supplied with a negative signal = L, which then disappears again, so that at the input e 'is 0. Correspondingly, the two outputs of this stage have the value L and 0. Output 1 of the start stage AS is connected to the AND stages & 2 to & 4 and &? to &4' via additional inputs & 2 'to & 4 " The output 2 of the start stage AS has an input connected to the OR stage V1.

Die Und-Stufen &1 bis &4 sind als Vorbereitungsstufen anzusprechen. Ihr einer Eingang ist mit dem einen Ausgang des jeweils vorhergehenden Schaltverstärkers verbunden, und zwar mit dem Ausgang, der auch an die Ausgangsklemmen Al bis A4 führt. Der andere Eingang der Und-Stufen &i bis &4 ist entweder mit der Leitung t1 oder t2 verbunden. Im dargestellten Beispiel sind die Und-Stufen &1, &3 mit der Leitung t1 und die Und-Stufen &2, &4 mit der Leitung t2 verbunden. Die Und-Stufen &1' bis &4 sind Haltestufen. Ein Eingang derselben ist stets mit dem einen Ausgang des eigenen Schaltverstärkers verbunden, während der andere Eingang dieser Und-Stufen mit dem negierten Ausgang des folgenden Schaltverstärkers verbunden ist. An Stelle der Und-Stufen &1 bis &4 und &1' bis &4 können auch Oder/Nicht-Stufen verwendet werden. Es ergibt , sich dadurch lediglich ein Mehraufwand, da Oder/ Nicht-Stufen nur mit aktiven Bauelementen (Verstärkern) verwirklicht werden können.The AND levels & 1 to & 4 are to be addressed as preparation levels. Your one input is with the one output of the respective preceding switching amplifier connected to the output that also leads to the output terminals A1 to A4. The other input of the AND stages & i to & 4 is either with the line t1 or t2 connected. In the example shown, the AND levels are & 1, & 3 connected to line t1 and AND stages & 2, & 4 to line t2. The AND levels & 1 'to & 4 are holding levels. There is always an entrance to it connected to one output of its own switching amplifier, while the other Input of these AND stages with the negated output of the following switching amplifier connected is. Instead of the AND levels & 1 to & 4 and & 1 'to & 4 Or / not levels can also be used. It just results from it an additional effort, since or / not stages only with active components (amplifiers) can be realized.

In der Fig. 2 ist nochmals die gleiche Anordnung nach der Fig. 1 dargestellt, unter Verwendung von , Transistoren als Schaltverstärker S1 bis S4 und von Dioden für sämtliche Und- und Oder-Stufen. Als Steuer- und Startstufe eignen sich beispielsweise bistabile Schaltverstärker, wie in Fig. 2a dargestellt.In FIG. 2, the same arrangement according to FIG. 1 is shown again, using transistors as switching amplifiers S1 to S4 and diodes for all And and Or levels. Examples of suitable control and start stages are bistable switching amplifier, as shown in Fig. 2a.

Die Anordnung nach der Fig.2 wird über die Leitungen - U0, + Uo und 0 Volt von einer nicht näher dargestellten Spannungsquelle gespeist. Im folgenden soll die Wirkungsweise der Anordnung näher erläutert werden. Wie bereits bemerkt, soll an einer der Klemmen A1 bis A4 ein Ausnahmezustand L und den anderen Ausgangsklemmen der Normalzustand = 0 herrschen. Die Anordnung ist nun derart ausgebildet, daB unabhängig davon, welche Stufe den Ausnahmezustand aufweist, bei Anlegen eines negativen Signals = L an dem Eingang e' der Startstufe AS stets die der Klemme Al zugeordnete Zählstufe den Ausnahmezustand = L einnimmt. Tritt am Eingang e' der Startstufe AS das Signal L auf, so tritt an deren Ausgang 1 der Wert 0 und am Ausgang 2 der Wert L auf. Der Wert L des Ausgangs 2 wirkt auf die Diode 15 der Oder-Stufe V1, so daB unabhängig davon, was an den beiden weiteren Eingängen (Dioden 14, 16) dieser Oder-Stufe V1 ansteht, an der Basis des ersten Transistors 3 des Schaltverstärkers S1 der Wert L liegt. Durch die Gleichspannungskopplung der beiden Transistoren 3, 4 des Schaltverstärkers S1 tritt der Wert L auch am Ausgang des Transistors 4 und damit an der Ausgangsklemme Al auf. Offensichtlich wird damit der Wert L auch an die Diode 5 der die Selbsthaltung bewirkenden Und-Stufe &1' gelegt. Der Ausgang des Transistors 4 des Schaltverstärkers 1 ist ferner an die Diode 6 der die Vorbereitung bewirkenden Und-Stufe &2 geschaltet. Am Eingang der Diode 6 tritt somit gleichfalls der Wert L auf. Der Ausgang 1 der Startstufe AS hat den Wert 0, der über die Und-Stufen &2" bis &4" auf beide Eingänge der Oder-Stufen V2... V4 (Dioden 17...22) wirkt, wodurch auf jeden Fall an der Basis des ersten Transistors 7, 8, 9 der Schaltverstärker S2 bis S4 der Wert 0 auftritt. Entsprechend tritt am Ausgang der Transistoren 10;11,12 der Schaltverstärker S2 bis S4 und damit an den Klemmen A2 bis A4 der Wert 0 auf. An den Ausgängen der Transistoren 7, 8, 9 tritt entsprechend der Wert L auf. Die an den Ausgängen der Transistoren 4, 10; 11 und 12 anstehenden Werte werden auch nach Verschwinden des: Eingangssignals e' der Startstufe AS weiter durch die Und-Stufen &1' bis &4 gehalten. An der Diode 5 der Stufe &1` wirkt L. An der Diode 13 der gleichen Und-Stufe wirkt gleichfalls L, da am Ausgang des Transistors 7 des Schaltverstärkers 2 der Wert L steht. Am Ausgang der Und-Stufe &1' steht somit L. Unabhängig, welcher Wert an den Dioden 14, 15 der Oder-Stufe V1 steht, wird wegen des Einganges L der Diode 16 der Oder-Stufe V1 an der Basis des Transistors 3 des Schaltverstärkers 1 der Wert L stehen und damit auch am Ausgang A1 gehalten werden. Wenn beispielsweise das Steuersignal t1 der Steuerstufe St = L und entsprechend das Steuersignal t2 derselben Stufe = 0 ist, so ergeben sich am Eingang der Und-Stufe &1 die Werte 0 und L, was einem Ausgang 0 entspricht. Am Eingang der Diode 15 der gleichen Stufe liegt der Ausgang 2 der Startstufe AS und damit der Wert L. Damit ergibt sich am Ausgang der Oder-Stufe V1 der Wert L. Dieser Wert würde sich nicht ändern, wenn an den Eingängen der Dioden 14, 15 der Oder-Stufe V1 das Signal L bzw. 0 liegen würde. Die sich in diesem Zustand der Anordnung ergebenden Werte an den einzelnen Stufen sind angeschrieben, so daB sich eine weitere Erläuterung des Startzustandes der Anordnung erübrigen dürfte. Wird das Startsignal am Eingang e' = 0, so ändert sich entsprechend die Wertigkeit der Ausgänge der Startstufe AS. Der Ausgang 1 wird nunmehr L (angeschrieben) und der Ausgang 2 wird 0. Diese Änderung der Wertigkeit hat jedoch auf den Zustand der Anordnung keinen EinfluB. Da an der Diode 16 der Oder-Stufe V1 nach wie vor L liegt, wird auch bei Auftreten des Wertes 0 an der Diode 15 der Oder-Stufe V1 der Wert L des Ausganges dieser Oder-Stufe V1 nicht verändert. An der Klemme Al bleibt somit nach wie vor L bestehen. Auch die nunmehrige Aufschaltung des Wertes L über die Dioden &2" bis &4" auf die Dioden 17/18, 19/20, 21/22 der Oder-Stufen V2 bis V4 ändert nichts am Zustand der Schaltverstärker S2 bis S4. An den Haltestufen &2 bis &a' liegen nämlich, wie ersichtlich, jeweils die Werte 0 und L bzw. 0 und 0 (&4'), die an deren Ausgang auf jeden Fall den Wert 0 ergeben. Auch an den Eingängen der Und-Stufen &2 bis &4 liegen die Werte 0 und L bzw. 0 und 0 (&4), so daß sich an den Eingängen der Dioden 17 bis 22 der Oder-Stufen V2 bis V4 die Werte 0 ergeben. Damit treten auch an deren Ausgängen die Werte 0 auf. Dies entspricht wieder der gestellten Forderung, daß die Basen der Transistoren 7 bis 9 der Schaltverstärker S2 bis S4 den Wert 0 haben müssen, damit an den Ausgangsklemmen A2 bis A4 gleichfalls der Wert 0 ansteht. Die an den Vorbereitungs- bzw. Haltestufen & bzw. &' anstehenden Werte sind eingetragen. Es hat sich also am Zustand der Anordnung trotz Änderung des Wertes am Eingang e' nicht geändert.The arrangement according to FIG. 2 is fed via the lines - U0, + Uo and 0 volts from a voltage source not shown in detail. The mode of operation of the arrangement will be explained in more detail below. As already noted, one of the terminals A1 to A4 should be in an exceptional state L and the other output terminals should be in the normal state = 0. The arrangement is now designed in such a way that regardless of which stage has the exceptional state, when a negative signal = L is applied to the input e 'of the start stage AS, the counting stage assigned to terminal A1 always assumes the exceptional state = L. If the signal L occurs at the input e 'of the start stage AS , the value 0 occurs at its output 1 and the value L occurs at the output 2. The value L of the output 2 acts on the diode 15 of the OR stage V1, so that regardless of what is present at the two other inputs (diodes 14, 16) of this OR stage V1, at the base of the first transistor 3 of the switching amplifier S1 the value L lies. Due to the DC voltage coupling of the two transistors 3, 4 of the switching amplifier S1, the value L also occurs at the output of the transistor 4 and thus at the output terminal A1. Obviously, the value L is thus also applied to the diode 5 of the AND stage & 1 'which brings about the self-holding. The output of the transistor 4 of the switching amplifier 1 is also connected to the diode 6 of the AND stage & 2 which brings about the preparation. The value L thus also occurs at the input of the diode 6. The output 1 of the start stage AS has the value 0, which acts on both inputs of the OR stages V2 ... V4 (diodes 17 ... 22) via the AND stages & 2 "to &4", which in any case affects the Base of the first transistor 7, 8, 9 of the switching amplifier S2 to S4 the value 0 occurs. Correspondingly, the value 0 occurs at the output of the transistors 10; 11, 12 of the switching amplifier S2 to S4 and thus the value 0 at the terminals A2 to A4. The value L appears at the outputs of the transistors 7, 8, 9 accordingly. The at the outputs of the transistors 4, 10; 11 and 12 pending values are also held after the disappearance of the: input signal e 'of the start stage AS by the AND stages &1' to & 4. L acts on diode 5 of stage & 1`. L also acts on diode 13 of the same AND stage, since the value L is at the output of transistor 7 of switching amplifier 2. At the output of the AND stage & 1 'there is thus L. Regardless of which value is at the diodes 14, 15 of the OR stage V1, because of the input L of the diode 16 of the OR stage V1 at the base of the transistor 3 of the switching amplifier 1 the value L is present and is therefore also held at output A1. If, for example, the control signal t1 of the control stage St = L and, accordingly, the control signal t2 of the same stage = 0, the values 0 and L result at the input of the AND stage & 1, which corresponds to an output 0. At the input of the diode 15 of the same stage is the output 2 of the start stage AS and thus the value L. This results in the value L at the output of the OR stage V1. This value would not change if the inputs of the diodes 14, 15 of the OR stage V1 the signal L or 0 would be. The values at the individual stages that result in this state of the arrangement are written so that a further explanation of the initial state of the arrangement should be superfluous. If the start signal at input e '= 0, the value of the outputs of the start stage AS changes accordingly. Output 1 is now L (written) and output 2 is 0. However, this change in value has no influence on the state of the arrangement. Since L is still present at the diode 16 of the OR stage V1, the value L of the output of this OR stage V1 is not changed even if the value 0 occurs at the diode 15 of the OR stage V1. L therefore remains at terminal A1 as before. The current switching of the value L via the diodes & 2 "to &4" to the diodes 17/18, 19/20, 21/22 of the OR stages V2 to V4 does not change the state of the switching amplifiers S2 to S4. As can be seen, the values 0 and L or 0 and 0 (& 4 ') are located at the holding stages & 2 to &a', which in any case result in the value 0 at their output. The values 0 and L or 0 and 0 (& 4) are also at the inputs of the AND stages & 2 to & 4, so that the values 0 result at the inputs of the diodes 17 to 22 of the OR stages V2 to V4. This means that the values 0 also appear at their outputs. This again corresponds to the requirement that the bases of the transistors 7 to 9 of the switching amplifiers S2 to S4 must have the value 0 so that the value 0 is also present at the output terminals A2 to A4. The values pending at the preparation and holding levels & or &'are entered. The state of the arrangement has not changed despite the change in the value at input e '.

Wird nunmehr der Ausgang t2 der Steuerstufe St = L und der Ausgang t1 der gleichen Stufe = 0 (s. auch Fig. 3), so tritt, wie angeschrieben, an der Diode 23 der Und-Stufe &1 und an der Diode 24 der Und-Stufe &3 der Wert 0 auf. An den Dioden 25 und 26 der Und-Stufen &2 bis &¢ tritt der Wert L auf.If the output t2 of the control stage St = L and the output t1 of the same stage = 0 (see also FIG. 3), then occurs, as described, at the diode 23 of the AND stage & 1 and at the diode 24 of the AND -Level & 3 has the value 0. The value L occurs at the diodes 25 and 26 of the AND stages & 2 to & ¢.

Durch das nunmehrige Auftreten des Wertes L an der Diode 25 der Vorbereitungsstufe &2 liegen an deren beiden Eingängen die Werte L. Damit tritt auch an deren Ausgang der Wert L auf, der gleichzeitig am Eingang der Diode 18 der Oder-Stufe V2 liegt. An der Diode 17 dieser Oder-Stufe liegt nach wie vor der Wert 0. Am Ausgang der Oder-Stufe V2 tritt nizmnehr jedoch der Wert L auf, der an die Basis des Transistors 7 des Schaltverstärkers 2 gelangt und wegen der galvanischen Kopplung dieses Transistors mit dem Transistor 10 auch am Ausgang desselben und damit an der Ausgangsklemme A2 auftritt. Der Wert L am Ausgang des Transistors 10 des Schaltverstärkers 2 bewirkt wiederum, daß an der Diode 27 der Haltestufe &2 gleichfalls der Wert L steht. Wegen der Kopplung der Diode 28 der gleichen Haltestufe mit dem Ausgang des Transistors 8 des Schaltverstärkers 3 liegt auch am Eingang dieser Diode 28 der Wert L. Der Ausgang sowohl der Haltestufe &2' und Vorbereitungsstufe &2 hat damit den Wert L, der auf die Dioden 17, 18 der Oder-Stufe V2 gegeben wird. Dieser Wert tritt auch am Ausgang der Oder-Stufe V2 und damit an der Basis des Transistors 7 des Schaltverstärkers 2 auf. Der an A2 anstehende Wert L wird also weiter gehalten. Offensichtlich ist der Ausnahmezustand L von der der Klemme A1 zugeordneten Zählstufe auf die der Klemme A2 zugeordnete Schaltstufe übergegangen. Da der Ausgang des Transistors 7 des Schaltverstärkers 2 nunmehr den Wert 0 hat, tritt dieser auch an der Diode 13 der Und-Stufe &1' auf. Damit ergibt sich an deren Ausgang 0, so daß nunmehr an sämtlichen Eingängen der Oder-Stufe V; der Wert 0 liegt und damit auch an deren Ausgang auftritt. Die Basis des Transistors 3 wird 0, und dieser Wert tritt auch am Ausgang des Transistors 4 des Schaltverstärkers S1 auf und hält sich somit über die Und-Stufe &1' selbst. Am Zustand des Schaltverstärkers S1 ändert sich nichts. An der Klemme A3 steht nach wie vor der Wert 0. An der Diode 29 steht zwar nunmehr wegen des entsprechenden Ausgangs des Transistors 10 des Schaltverstärkers 2 der Wert L an. Dies ändert jedoch nichts am Ausgang dieser Stufe, der nach wie vor 0 ist. Damit ändert sich auch nichts an der Oder-Stufe V3 und entsprechend auch nichts am Schaltverstärker S3. Die Stufe &3 ist jedoch vorbereitet worden. Der Zustand der Anordnung ist wiederum aus dem Diagranun der Fig. 3 zu ersehen. Das Eingangssignal e der Steuerstufe St hat den Wert 0. Am Ausgang t1 dieser Stufe tritt gleichfalls der Wert 0 auf. Am Ausgang t2 dieser Stufe tritt der Wert L auf. Am Ausgang A1 des Schaltverstärkers S1 tritt der Wert 0, am Ausgang A2 des Schaltverstärkers S2 tritt jedoch der Wert L und an den Ausgängen A3, A4 der Schaltverstärker S3, S4 tritt wiederum der Wert 0 auf. Auch der Fig. 3 ist somit zu entnehmen, daß der Ausnahmezustand der Anordnung von A1 auf A2 übergegangen ist.Because the value L now appears at the diode 25 of the preparation stage & 2, the values L are present at its two inputs. At the diode 17 of this OR stage is still the value 0. At the output of the OR stage V2, however, the value L no longer occurs, which reaches the base of the transistor 7 of the switching amplifier 2 and because of the galvanic coupling of this transistor the transistor 10 also occurs at the output of the same and thus at the output terminal A2. The value L at the output of the transistor 10 of the switching amplifier 2 in turn has the effect that the value L is also present at the diode 27 of the holding stage & 2. Because of the coupling of the diode 28 of the same holding stage to the output of the transistor 8 of the switching amplifier 3, the value L is also present at the input of this diode 28 , 18 of the OR level V2 is given. This value also occurs at the output of the OR stage V2 and thus at the base of the transistor 7 of the switching amplifier 2. The value L pending at A2 will therefore continue to be held. Obviously, the exceptional state L has passed from the counting stage assigned to terminal A1 to the switching stage assigned to terminal A2. Since the output of the transistor 7 of the switching amplifier 2 now has the value 0, this also occurs at the diode 13 of the AND stage & 1 '. This results in 0 at its output, so that now at all inputs of the OR stage V; the value is 0 and thus also occurs at its output. The base of the transistor 3 becomes 0, and this value also occurs at the output of the transistor 4 of the switching amplifier S1 and thus holds itself through the AND stage & 1 '. Nothing changes in the state of the switching amplifier S1. The value 0 is still present at the terminal A3. The value L is now present at the diode 29 because of the corresponding output of the transistor 10 of the switching amplifier 2. However, this does not change anything at the output of this stage, which is still 0. This changes nothing in the OR stage V3 and, accordingly, nothing in the switching amplifier S3. However, stage & 3 has been prepared. The state of the arrangement can again be seen from the diagram in FIG. 3. The input signal e of the control stage St has the value 0. The value 0 also occurs at the output t1 of this stage. The value L occurs at the output t2 of this stage. The value 0 occurs at the output A1 of the switching amplifier S1, but the value L occurs at the output A2 of the switching amplifier S2 and the value 0 occurs again at the outputs A3, A4 of the switching amplifier S3, S4. It can also be seen from FIG. 3 that the exceptional state of the arrangement has passed from A1 to A2.

Tritt nunmehr am Ausgang t1 der Steuerstufe St der Wert L und an t2 der Wert 0 auf, so wird der bisher an der jetzt vorbereiteten Und-Stufe &3 liegende Ausgangswert der Diode 24 von 0 in L umgewandelt (angeschrieben). Damit liegt an beiden Dioden 24, 29 dieser Vorbereitungsstufe &3 der Wert L. Dieser gelangt auf die Diode 20 der Oder-Stufe V3, so daß sich an deren Ausgang und damit an der Basis des Transistors 8 des Steuerverstärkers 3 der Wert L ergibt. Entsprechend tritt dieser Wert L auch am Ausgang des Transistors 11 und damit an der Klemme A3 auf. Dieser Wert wird auch wieder gehalten, da der Wert L auch an die Diode 30 der Haltestufe &3 gelangt. An der Diode 31 der gleichen Stufe &3 steht bereits L an. Das ergibt am Ausgang der Stufe &3' den Wert L, der auf den Eingang der Diode 19 der Oder-Stufe V3 geht und damit auch an deren Ausgang den Wert L aufrechterhält. Die Diode 32 der Und-Stufe &4 erhält den Wert L. An der Diode 26 der gleichen Stufe liegt der Wert 0, so daß am Ausgang dieser Stufe und damit am einen Eingang der Oder-Stufe V4 der Wert 0 liegt. An den Dioden 33, 34 der Und-Stufe &4 liegen die Werte 0 und L, die an deren Ausgang und damit auch am zweiten Eingang der Oder-Stufe V4 den Wert 0 ergeben. Am Ausgang der Oder-Stufe V4 steht, wie gefordert, der Wert 0, der nach wie vor auch an der Ausgangsklemme A4 ansteht. Die Löschung des Ausnahmezustandes an der Ausgangsklemme A2 erfolgt wegen der Kopplung des Ausganges des Transistors 8 des Schaltverstärkers 3 mit der Diode 28 der Und-Stufe &2'. Am Ausgang des Transistors 8 tritt der Wert 0 auf, und dieser liegt somit auch an der Diode 28. Entsprechend tritt am Ausgang der Und-Stufe &2 der Wert 0 auf. Am Ausgang der Und-Stufe &2 liegt gleichfalls der Wert 0. Das ergibt am Ausgang der Oder-Stufe V2 den Wert 0 und damit auch am Ausgang des Transistors 10 des Schaltverstärkers 2 und an der Klemme 42. Damit tritt an der Diode 27 der Und-Stufe &2 der Wert 0 auf, und dieser Wert wird an der Klemme A2 weiter aufrechterhalten.If the value L now occurs at output t1 of control stage St and value 0 at t2, the output value of diode 24, which was previously at the now prepared AND stage & 3, is converted from 0 to L (written). The value L is thus applied to both diodes 24, 29 of this preparatory stage & 3. Correspondingly, this value L also occurs at the output of transistor 11 and thus at terminal A3. This value is also held again, since the value L also reaches the diode 30 of the holding stage & 3. L is already present at diode 31 of the same stage & 3. This results in the value L at the output of stage & 3 ', which goes to the input of diode 19 of OR stage V3 and thus also maintains the value L at its output. The diode 32 of the AND stage & 4 receives the value L. The value 0 is present at the diode 26 of the same stage, so that the value 0 is present at the output of this stage and thus at one input of the OR stage V4. The values 0 and L are applied to the diodes 33, 34 of the AND stage & 4, which result in the value 0 at their output and thus also at the second input of the OR stage V4. As required, the output of the OR stage V4 has the value 0, which is still present at the output terminal A4. The deletion of the exceptional state at the output terminal A2 takes place because of the coupling of the output of the transistor 8 of the switching amplifier 3 to the diode 28 of the AND stage & 2 '. The value 0 appears at the output of transistor 8, and this is therefore also applied to diode 28. Correspondingly, the value 0 occurs at the output of AND stage & 2. At the output of the AND stage & 2 there is also the value 0. This results in the value 0 at the output of the OR stage V2 and thus also at the output of the transistor 10 of the switching amplifier 2 and at the terminal 42. This results in the and at the diode 27 Level & 2 has the value 0, and this value is maintained at terminal A2.

Auch der Fig. 3 ist zu entnehmen, daß bei einem zweiten Signal t1 = L der Ausgang A3 des Schaltverstärkers S3 den Ausnahmezustand einnimmt, während alle weiteren Schaltverstärker den Normalzustand aufweisen.It can also be seen from FIG. 3 that with a second signal t1 = L the output A3 of the switching amplifier S3 assumes the exceptional state, while all further switching amplifiers are in the normal state.

Wird der Eingangsimpuls e der Steuerstufe St wieder 0, so kehren sich die Verhältnisse an den Ausgängen t1 und t2 dieser Stufe um. t1 nimmt wieder den Wert 0 und t2 den Wert L an. Damit wird der Eingang der Diode 26 der Und-Stufe &4 --- L und somit auch deren Ausgang. Dies bewirkt, daß auch der Ausgang der Oder-Stufe V4 = L wird und damit die Basis des Transistors 9 des Schaltverstärkers S4. Entsprechend wird auch der Ausgang A4 des Transistors 12 = L und nimmt somit den Ausnahmezustand ein: Der Wert wird gehalten-, da an der Diode 33 der Haltestufe &4' der Wert L auftritt, der mit dein bereits an der -Diode 34 der gleichen Stufe anstehenden Wert L auch einen Ausgangswert L ergibt; der die Haltung bewirkt. Die Löschung der vorhergehenden Stufe erfolgt über den Ausgang des Transistors 9 der Sehait"stufe 4; der ritinmdhr den Wert 0 hat. Dieser Wert tritt an der Diode 31 der Und-Stufe &3 auf, "so daß an deren Ausgang der Wert 0 auftritt. Auch am Ausgang der Und-Stufe &3 tritt der Wert 0 auf; da an- der Diode 24 dieser Stufe der Wert 0 und aii der Diode 29 dieser Stufe gleichfalls der Wert 0 liegt. Das ergibt am Ausgang der Oder-Stufe V3 deta Wert 0. Dieser tritt an der Basis des Transistors $ und damit auch am Ausgang des Transistors 11 der Schaltverstärker S3 auf: Dieser Wert 0 hält sich selber über die Diode 30 der Und-Stufe &3', deren -Ausgang nunmehr gleichfalls 0 geworden ist. Der Fig.3 ist wieder zu entnehmen, daß lediglich der Ausgang 4 des Schaltverstärkers S4 :den Ausnahmezustand aufweist. Der Schaltverstärker S1 wird jedoch über die Und-Stufe &1 bereits vorbereitet, da vom Ausgang des Transistors 12 des Schaltverstäkers 4 der dort anstehende Wert L auch an die Diode 35 der Und-Stufe &1 gelangt. Damit liegt bisher noch am Ausgang dieser Und-Stufe &t der Wert 0. Es ändert sich am Zustand des Schaltverstärkers S1 nichts.If the input pulse e of the control stage St becomes 0 again, the conditions at the outputs t1 and t2 of this stage are reversed. t1 assumes the value 0 again and t2 assumes the value L. This means that the input of the diode 26 of the AND stage & 4 --- L and thus also its output. This has the effect that the output of the OR stage V4 = L and thus the base of the transistor 9 of the switching amplifier S4. Accordingly, output A4 of transistor 12 = L and thus assumes the exceptional state: The value is held because the value L occurs at diode 33 of holding stage & 4 ', which is the same as that at diode 34 of the same stage pending value L also results in an initial value L; that causes the posture. The previous stage is deleted via the output of transistor 9 of stage 4; which ritinmdhr has the value 0. This value occurs at diode 31 of AND stage & 3, "so that the value 0 appears at its output. The value 0 also occurs at the output of the AND stage &3; since the diode 24 of this stage has the value 0 and aii of the diode 29 of this stage also has the value 0. This results in a value of 0 at the output of the OR stage V3. This occurs at the base of the transistor $ and thus also at the output of the transistor 11 of the switching amplifier S3: This value 0 holds itself through the diode 30 of the AND stage & 3 ' whose output has now also become 0. It can be seen again from FIG. 3 that only the output 4 of the switching amplifier S4: is in the exceptional state. The switching amplifier S1 is, however, already prepared via the AND stage & 1, since the value L present there from the output of the transistor 12 of the switching amplifier 4 also reaches the diode 35 of the AND stage & 1. So the value 0 is still present at the output of this AND stage & t. Nothing changes in the state of the switching amplifier S1.

Wird das Ausgangssignal t1 der Steuerstufe St nun wieder L und entsprechend der Ausgang t2 = 0, so wird die Anfangsstufe S1 Widder den Ausnahmezustand einnehmen-. An den Dioden 23, 35 der Und-Stufe &1 wirkt der Weit L. Dieser tritt damit auch am Ausgang der Und-Stufe &1 und damit all der Diode 14 der Oder-Stufe V, auf. Entsprechend nimmt auch deren Ausgang den Wert L an. Dieser tritt an der Basis des Traiisistois 3 des Schaltverstärkers 1 und entsprechend auch am Ausgang des Transistors 4 auf. Damit hat wieder die Anfangsstufe S1 den Ausnahmezustand übernommen; und an der Ausgangsklemme Al liegt der Wert L. Dieser wird gehalten über die Diode 5 und die Diode 13, an denen die Werte L liegen und entsprechend auch an dem Ausgang der Und-Stufe &1' auftreten. Der Wert L liegt damit auch an der Diode 16 der Oder-Stufe V1, so daß der Wert L am Ausgang des Transistors 4 gehalten wird. Der Schaltverstärker S4 geht in den Normalzustand über, da die Und-Stufe &4, mit dem Ausgang des Transistors 3 des Schaltverstärkers S1 gekoppelt ist. An der Diode 34 der Und-Stufe 8r4' tritt der Wert 0 auf. Entsprechend tritt dieser Wert auch am Ausgang- der Stufe &4' und damit am Eingang der Diode 21 der Oder-Stufe V4 auf. Auch deir Ausgang der Uild-Stufe &4 ist 0, so däß auch an der Diode 22 der Oder-Stufe V4 der Wert 0 liegt. Dies ergibt am Ausgang der Oder-Stufe V4 den Weit 0. Gehalten wird der Wert am Ausgang A4 über -die Diode 33 der Und-Stufe 8r4'. Diese ist mit dem Ausgang des Transistors 12. des Schaltverstärkers S4 verbünden; so daß sich an deren Eingang der Wert 0 ergibt. Damit wird der nunmehrige Wert 0 am Ausgang A4 des Schaltverstärkers 94 gehalten. Der Zustand der Anordnung ist gleichfalls auch wieder dem Diagramm nach der Fig. 3 zu entnehmen. In dieses sind die Zustände der Ausgänge A1 bis f14 eingetragen, wenn weitere Eingangssignale e an der Steuerstufe St wirken.If the output signal t1 of the control stage St is now L again and, accordingly, the output t2 = 0, the initial stage S1 Aries will assume the exceptional state. Far L acts on diodes 23, 35 of AND stage & 1. This also occurs at the output of AND stage & 1 and thus all diode 14 of OR stage V on. Its output also assumes the value L accordingly. This occurs at the base of the traiisistois 3 of the switching amplifier 1 and correspondingly also at the output of the transistor 4. This means that the initial stage S1 has taken over the state of emergency again; and the value L is present at the output terminal A1. This is held via the diode 5 and the diode 13, at which the values L are present and correspondingly also appear at the output of the AND stage & 1 '. The value L is thus also at the diode 16 of the OR stage V1, so that the value L at the output of the transistor 4 is held. The switching amplifier S4 changes to the normal state, since the AND stage & 4 is coupled to the output of the transistor 3 of the switching amplifier S1. The value 0 occurs at the diode 34 of the AND stage 8r4 '. Correspondingly, this value also occurs at the output of stage & 4 'and thus at the input of diode 21 of OR stage V4. The output of the Uild stage & 4 is also 0, so that the value 0 is also applied to the diode 22 of the OR stage V4. This results in the value 0 at the output of the OR stage V4. The value is held at the output A4 via the diode 33 of the AND stage 8r4 '. This is connected to the output of the transistor 12 of the switching amplifier S4; so that the value 0 results at its input. The current value 0 is thus held at the output A4 of the switching amplifier 94. The state of the arrangement can also be seen again in the diagram according to FIG. 3. The states of the outputs A1 to f14 are entered in this if further input signals e act on the control stage St.

Claims

PATE NTAN S-PR ÜCFI E 1. Electronic stepping mechanism (ring counter), dadüreh gekedtizeiehriet; that each counting stage is ordered from a two-stage galvanically coupled switching amplifier, which is preceded by an or stage in galvanic coupling, which is galvanically coupled to two gate stages (AND or or / not stage), one of which acts as a preparatory stage (&) galvanically is connected to one output of the preceding switching amplifier and receives the control signal in direct coupling, while the other gate stage (&') acting as a holding stage is galvanically connected to one output of its own switching amplifier and to the negated output of the following switching amplifier.

2. Stepping mechanism according to claim 1, characterized in that a control stage is provided which two signals of different values are generated.

3. Stepping mechanism according to claim 1 and 2, characterized in that a start stage is provided which generates two signals of different valence, one signal being fed directly to the OR stage of a counting stage, while the other signal is fed to the OR stages of the further counting stages And stages is fed. Documents considered: German Auslegeschrift No. 1059 031; U.S. Patent No. 2,889,468 Electronics, March 1956, pp. 174-178.