DE1123707B

DE1123707B - Circuit arrangement for comparing binary coded message characters with one or more repetitions of each message character

Info

Publication number: DE1123707B
Application number: DES64191A
Authority: DE
Inventors: Dipl-Ing Anton Muschik; Dipl-Phys Dieter V Sanden
Original assignee: Siemens Corp
Current assignee: Siemens Corp
Priority date: 1959-07-30
Filing date: 1959-07-30
Publication date: 1962-02-15
Also published as: CH389676A; NL254256A; BE593433A

Description

Schaltungsanordnung zum Vergleich binär codierter Nachrichtenzeichen mit ein- oder mehrmaliger Wiederholung jedes Nachrichtenzeichens Durch Störungen auf dem übertragungsweg kann der Nachrichteninhalt binär verschlüsselter Nachrichtenzeichen dadurch verändert werden, daß einzelne Schritte der Zeichen ausgelöscht oder hinzugefügt werden. Sollen derartig veränderte Zeichen beim Empfänger als falsch erkannt und ihre Auswertung verhindert werden, so können die Nachrichten in einem Sicherheitscode codiert werden.Circuit arrangement for comparing binary coded message characters with one or more repetitions of each message character due to interference On the transmission path, the message content can be binary encrypted message characters can be changed by deleting or adding individual steps of the characters will. Should such changed characters be recognized as incorrect by the recipient and Their evaluation can be prevented, so the messages can be in a security code be coded.

Eine Möglichkeit des Aufbaus eines Sicherheitscodes besteht darin, jedes vollständige Nachrichtenzeichen einmal oder mehrfach zu wiederholen. Ein derartiger Sicherheitscode ist dann besonders vorteilhaft, wenn an die Sicherheit der Übertragung hohe und an die Übertragungszeit geringere Anforderungen gestellt werden. Dieser Fall ist beispielsweise bei Fernsteuerungen gegeben. Bei einem derartigen Sicherheitscode besteht dann jede »Zeichengruppe« bei n-maliger Wiederholung aus n -i- 1 gleichen Einzelzeichen, von denen jedes die vollständige Information enthält. Im Zeichenempfänger müssen die Einzelzeichen jeder Zeichengruppe in einer Vergleichsschaltung untereinander auf ihre Gleichheit geprüft werden. Wird dabei ein Fehler festgestellt, so darf das Zeichen nicht weitergeleitet werden.One way of building a security code is to repeat each complete message character one or more times. One of those Security code is particularly advantageous when it comes to the security of the transmission high and lower demands are placed on the transmission time. This This is the case, for example, with remote controls. With such a security code if repeated n times, each "group of characters" consists of n -i 1 identical Individual characters, each of which contains the complete information. In the sign receiver the individual characters of each character group must be compared with each other in a comparison circuit be checked for equality. If an error is found, it may the character will not be forwarded.

Es sind derartige Vergleichseinrichtungen bekanntgeworden, bei denen sämtliche Einzelzeichen jeder Zeichengruppe in geeigneten Speichern gespeichert und nach vollständigem Einlauf in den Speicher gleichzeitig miteinander verglichen werden. Wird dabei ein Fehler festgestellt, so wird die Weitergabe des Zeichens verhindert. Der Speicher muß hierbei das Nachrichtenzeichen und dessen rr Wiederholungen, also insgesamt n+ 1 Einzelzeichen speichern können. Der Speicher erfordert also besonders bei mehrfacher Wiederholung einen relativ hohen Aufwand. Demgegenüber gibt die Erfindung eine Schaltungsanordnung an, bei dem der Speicher bei beliebig häufiger Wiederholung jedes Einzelzeichens nur ein Einzelzeichen speichern muß und wobei doch sämtliche n-fach wiederholten Einzelzeichen auf ihre Gleichheit geprüft werden. Dies wird gemäß der Erfindung dadurch erreicht, daß vorgesehen sind: a) ein mit einer bistabilen Eingangs- und Ausgangskippstufe versehenes, im Takt der Schrittfrequenz der Nachrichtenzeichen arbeitendes Schieberegister, das so bemessen ist, daß in der Eingangs- und Ausgangskippstufe jeweils die Polaritäten einander entsprechender Schritte aufeinanderfolgender Einzelzeichen jeder Zeichengruppe auftreten; b) eine Vergleichsschaltung, die vom Auftreten des ersten Zeichenschrittes einer Zeichengruppe in der Ausgangskippstufe bis zum Auftreten des letzten Zeichenschrittes einer Zeichengruppe in der Eingangskippstufe die elektrischen Zustände beider Kippstufen miteinander vergleicht und bei Verschiedenheit der Zustände einen Fehlerimpuls abgibt; c) Schaltmittel zur Rückführung der Schaltungsanordnung in den Ausgangszustand nach abgeschlossenem Zeichenvergleich.Such comparison devices have become known in which all individual characters of each character group are stored in suitable memories and compared with each other at the same time after complete entry into the memory will. If an error is found, the character will be passed on prevented. The memory must contain the message character and its rr repetitions, can store a total of n + 1 single characters. So the memory requires A relatively high effort, especially if it is repeated several times. In contrast the invention specifies a circuit arrangement in which the memory at any frequent repetition of each single character only needs to store a single character and whereby all n-times repeated single characters are checked for equality will. This is achieved according to the invention in that there are provided: a) one provided with a bistable input and output flip-flop, in time with the Step frequency of the message characters working shift register that is so dimensioned is that in the input and output flip-flop the polarities each other corresponding steps of successive single characters of each character group occur; b) a comparison circuit, from the occurrence of the first character step one Character group in the output flip-flop until the last character step occurs a group of characters in the input flip-flop the electrical states of both flip-flops compares with each other and emits an error pulse if the states differ; c) Switching means for returning the circuit arrangement to the initial state completed character comparison.

Ein vorteilhaftes Ausführungsbeispiel einer Vergleichsschaltung besteht aus zwei Koinzidenzgattern mit je drei Eingängen und einem Mischgatter mit zwei Eingängen, wobei a) zwei Eingänge eines jeden Koinzidenzgatters mit den jeweils zwei Ausgängen der Eingangs-und Ausgangskippstufe derart verbunden sind, däß jeweils die gleichen Ausgänge der Eingangs-und Ausgangskippstufe mit je einem Eingang verschiedener Koinzidenzgatter verbunden sind, b) dem dritten Eingang jedes Koinzidenzgatters vorzugsweise jeweils in der Mitte zwischen zwei Taktimpulsen zum Weiterschieben des Schieberegisters ein Impuls zugeführt wird und c) die beiden Ausgänge der Koinzidenzgatter mit den beiden Eingängen des Mischgatters geschaltet sind.There is an advantageous exemplary embodiment of a comparison circuit from two coincidence gates with three inputs each and a mixing gate with two Inputs, where a) two inputs of each coincidence gate with the respective two outputs of the input and output flip-flop are connected in such a way that each the same outputs of the input and output multivibrator, each with a different input Coincidence gates are connected, b) the third input of each coincidence gate preferably in the middle between two clock pulses for advancing a pulse is supplied to the shift register and c) the two outputs of the coincidence gates are switched with the two inputs of the mixing gate.

Um unzulässige Fehlermeldungen zu vermeiden, darf die Vergleichseinrichtung erst dann freigegeben werden, wenn der erste Zeichenschritt einer Zeichengruppe die Ausgangskippstufe erreicht hat. Zu diesein Zweck sind Schaltmittel vorgesehen, die ein Zuführen der Impulse an den dritten Eingang der beiden Koinzidenzgatter erst dann zulassen, wenn der erste Zeichenschritt einer Zeichengruppe in der Ausgangskippstufe auftritt. Diese Schaltmittel bestehen bei einem vorteilhaften Ausführungsbeispiel a) aus einem ersten Koinzidenzgatter, das über einen Eingang abhängig vom Auftreten des ersten Zeichenschrittes einer Zeichengruppe in der Ausgangskippstufe entsperrt und dessen anderem Eingang ein gegenüber dem Taktpuls zum Weiterschalten des Schieberegisters hochfrequenter Taktpuls zugeführt wird, b) aus einer bistabilen Kippstufe, die abhängig vom ersten am Ausgang dieses Koinzidenzgatters auftretenden Impulse ihre Lage wechselt, und c) aus einem zweiten Koinzidenzgatter, das abhängig vom Umkippen dieser bistabilen Kippstufe entsperrt, dessen anderem Eingang ein gegenüber dem Taktpuls zum Weiterschalten des Schieberegisters um vorzugsweise 180° verschobener Taktpuls gleicher Frequenz zugeführt wird und dessen Ausgang auf den dritten Eingang der Koinzidenzgatter der Vergleichsschaltung geschaltet ist.In order to avoid impermissible error messages, the comparison device may are only released when the first character step of a character group has reached the output trigger. To this one The purpose is switching means provided, which feeds the pulses to the third input of the two coincidence gates only allow when the first character step of a character group is in the output flip-flop occurs. These switching means exist in an advantageous embodiment a) from a first coincidence gate that has an input depending on the occurrence of the first character step of a character group unlocked in the output flip-flop and its other input on opposite the clock pulse for advancing the shift register high-frequency clock pulse is supplied, b) from a bistable multivibrator, which depends changes its position from the first impulse appearing at the output of this coincidence gate, and c) from a second coincidence gate, which is dependent on the overturning of this bistable Flip-flop unlocked, the other input of which is on opposite to the clock pulse for switching on of the shift register clock pulse of the same frequency, preferably shifted by 180 ° is fed and its output to the third input of the coincidence gate of the Comparison circuit is switched.

Sämtliche benötigten Vergleichszeiten werden vorteilhaft aus einem gegenüber der Schrittfrequenz der Nachrichtenzeichen höherfrequenten Taktpuls durch Frequenzteilung abgeleitet.All of the required comparison times are advantageously made from one compared to the step frequency of the message characters through a higher frequency clock pulse Frequency division derived.

Einzelheiten der Erfindung werden an Hand der Zeichnung erläutert.Details of the invention are explained with reference to the drawing.

Fig.1 zeigt ein Blockschaltbild der Schaltungsanordnung gemäß der Erfindung. Die ankommenden n-fach wiederholten Einzelzeichen gelangen über die Eingangsklemme a zu der bistabilen Eingangskippstufe S. Durch den über die Klemme c zugeführten Schiebetakt werden die einlaufenden Einzelzeichen schrittweise in das Schieberegister SR und die bistabile Ausgangskippstufe V hineingeschoben. Das Schieberegister ist so dimensioniert, daß der erste Schritt des ersten Einzelzeichens einer Zeichengruppe die Stufe V erreicht, wenn der erste Schritt des zweiten Einzelzeichens dieser Zeichengruppe in der Stufe S eintrifft. Dieser Vorgang wiederholt sich für alle einander entsprechenden Schritte der aufein- , anderfolgenden Einzelzeichen. Die bistabilen Kippstufen S und V besitzen immer zur gleichen Zeit gleiche Zustände, wenn die aufeinanderfolgenden Einzelzeichen übereinstimmen. Die Zustände der Stufen S und V werden, sobald der erste Zeichenschritt der Schrittgruppen in der Stufe V eingetroffen ist, in der Vergleichsschaltung VS auf ihre Gleichheit geprüft. Führen die beiden Stufen S und V zu einem Zeitpunkt verschiedene Zustände, so liefert die Vergleichsschaltung VS an der Klemme b einen Impuls, der das Kriterium für das Blockieren der Zeichenauswertung bildet. Nach beendeter Gleichheitsprüfung steht das letzte Einzelzeichen im Schieberegister zur Weitergabe bereit. Nach abgeschlossenem Zeichenvergleich und Weitergabe des richtigen Einzelzeichens wird über die Klemme d ein Rückstellimpuls zugeführt, der die ganze Schaltungsanordnung in die Ausgangsstellung zurückführt und für das Eintreffen der nächsten Zeichengruppe vorbereitet.FIG. 1 shows a block diagram of the circuit arrangement according to FIG Invention. The incoming single characters, repeated n times, reach the input terminal a to the bistable input flip-flop S. By the supplied via the terminal c The incoming single characters are shifted step by step into the shift register SR and the bistable output trigger stage V pushed in. The shift register is dimensioned so that the first step of the first single character of a character group reaches level V when the first step of the second single character of this character group arrives at stage S. This process is repeated for all corresponding ones Steps of consecutive individual characters. The bistable multivibrators S and V always have the same states at the same time if the successive ones Single characters match. The states of the levels S and V become as soon as the first character step of the step groups has arrived in stage V, in which Comparison circuit VS checked for equality. Perform the two stages S and V different states at a point in time, the comparison circuit supplies VS at terminal b an impulse which is the criterion for blocking the character evaluation forms. After the end of the equality check, the last single character is in the shift register ready for distribution. After the character comparison has been completed and the correct single character, a reset pulse is supplied via terminal d, the returns the entire circuit arrangement to the starting position and for the arrival prepared for the next group of characters.

In Fig. 2 ist ein vorteilhaftes Ausführungsbeispiel für einfache Wiederholung jedes Einzelzeichens gemäß der Erfindung dargestellt. Die an der Eingangsklemme a ankommenden einfach wiederholten Einzelzeichen gelangen zunächst an die bistabile Kippstufe E.In Fig. 2 is an advantageous embodiment for simple repetition each individual character shown according to the invention. The one at the input terminal a single repeated single characters arriving first arrive at the bistable Tipper E.

Diese Zeichen sind in Fig. 3, Zeile 1, dargestellt. Durch den Anlaufschritt des ersten Zeichens wird die Kippstufe E in die »Eins«-Lage umgelegt. Am Ausgang der Kippstufe E entsteht ein Spannungssprung, der das Gatter G 6 entsperrt. Die von dem Taktgenerator TG erzeugten, gegenüber der Schrittfrequenz der empfangenen Nachrichtenzeichen höherfrequenten Taktimpulse des Taktgenerators TG können das entsperrte Gatter G 6 passieren und legen den Umlaufschalter US in die »Eins«-Lage. Durch den infolge des Lagewechsels des Umlaufschalters US an dessen Ausgang auftretenden Spannungssprung werden der Taktuntersetzer TU, der Zähler Z, das Schieberegister SR, die beiden bistabilen Kippstufen S und V und die Kippstufe K entsperrt. Nach einer halben Sollschrittlänge liefert der Taktunter-Setzer TU den ersten Impuls an das Schieberegister SR, wodurch unter anderem eines der beiden Gatter G7 oder G8 durchlässig gesteuert wird; so daß der Zustand der bistabilen Kippstufe E von der bistabilen Eingangskippstufe S übernommen werden kann. Der gegenseitige zeitliche Abstand der folgenden Schiebetaktimpulse, die das Zeichen schrittweise in das Schieberegister SR einschieben, beträgt eine ganze Sollschrittlänge. Diese Schiebetaktimpulse sind in Fig. 3, Zeile 2, dargestellt. Beim Auftreten des zweiten von dem Taktuntersetzer TU gelieferten Schiebetaktimpulses übernimmt die Stufe 1 des Schieberegisters SR über eines der Gatter G9 oder G10 den Zustand der bistabilen Eingangskippstufe S. In analoger Weise wird das ganze Einzelzeichen schrittweise in das Schieberegister SR eingeschoben. Erreicht nun der erste Schritt des ersten Einzelzeichens der Zeichengruppe die Ausgangskippstufe V, so trifft der erste Schritt des zweiten Einzelzeichens dieser Zeichengruppe in der Eingangskippstufe S ein. Dieser Vorgang wiederholt sich für alle einander entsprechenden Schritte der aufeinanderfolgenden identischen Einzelzeichen. Die bistabilen Kippstufen S und V besitzen immer zur gleichen Zeit gleiche Zustände, wenn die aufeinanderfolgenden Einzelzeichen übereinstimmen. Die Zustände der Eingangskippstufe S und der Ausgangskippstufe V sind in Fig. 3, Zeile 4 und 5; dargestellt. Die Stufen S und V werden auf die Gleichheit ihrer Zustände durch die aus den beiden Koinzidenzgattern G3 und G4 und dem Mischgatter G5 bestehende Vergleichsschaltung überprüft. Jedes der Koinzidenzgatter gibt am Ausgang eine Spannung ab, wenn alle drei Eingänge gleichzeitig gleichsinnig erregt werden. Zwei Eingänge eines jeden Koinzidenzgatters sind mit den zwei Ausgängen der Eingangs- und Ausgangskippstufe S und V derart verbunden, däß jeweils die gleichen Ausgänge der Eingangs- und Ausgangskippstufe mit je einem Eingang verschiedener Koinzidenzgatter verbunden sind. Am dritten Eingang der beiden Gatter G 3 und G 4 wird nach Eintreffen des ersten Zeichenschritts einer Zeichengruppe in derAusgangsstufe jeweils zeitlich in der Mitte zwischen zwei Taktimpulsen zum Weiterschalten des Schieberegisters ein Impuls angelegt. Dieser Puls ist in Fig. 3, Zeile 7, dargestellt. Die getrennten Ausgänge der beiden Koinzidenzgatter G 3 und G 4 werden über das Mischgatter G5 zusammengeführt. Beim Zeichenvergleich können folgende Fälle auftreten: 1. Bei Gleichheit entsprechender Schritte befinden sich die beiden Kippstufen S und V entweder in der »Null«- oder in der »Eins«-Lage. In diesen beiden Fällen ist jeweils nur einer der beiden mit den Kippstufen S und V verbundenen Eingänge der Koinzidenzgatter G 3 und G 4 erregt, so daß der jeweils am dritten Eingang anliegende Impuls die Gatter G 3 und G 4 nicht passieren kann.These characters are shown in FIG. 3, line 1. With the start-up step of the first character, the flip-flop E is switched to the "one" position. A voltage jump occurs at the output of flip-flop E, which unlocks gate G 6. The clock pulses of the clock generator TG , which are generated by the clock generator TG and have a higher frequency than the step frequency of the received message characters, can pass the unlocked gate G 6 and place the circuit switch US in the "one" position. Due to the voltage jump occurring at its output as a result of the change in position of the rotary switch US , the clock divider TU, the counter Z, the shift register SR, the two bistable multivibrators S and V and the multivibrator K are unlocked. After half a nominal step length, the clock divider TU delivers the first pulse to the shift register SR, whereby, among other things, one of the two gates G7 or G8 is controlled to be transparent; so that the state of the bistable flip-flop E can be taken over by the bistable input flip-flop S. The mutual time interval between the following shift clock pulses, which shift the character step-by-step into the shift register SR, amounts to an entire nominal step length. These shift clock pulses are shown in FIG. 3, line 2. When the second shift clock pulse supplied by the clock divider TU occurs, stage 1 of the shift register SR takes over the state of the bistable input flip-flop S via one of the gates G9 or G10. If the first step of the first single character of the character group reaches the output flip-flop V, the first step of the second single character of this character group arrives in the input flip-flop S. This process is repeated for all corresponding steps of the successive identical individual characters. The bistable flip-flops S and V always have the same states at the same time if the successive individual characters match. The states of the input flip-flop S and the output flip-flop V are shown in FIG. 3, lines 4 and 5; shown. The stages S and V are checked for the equality of their states by the comparison circuit consisting of the two coincidence gates G3 and G4 and the mixing gate G5. Each of the coincidence gates emits a voltage at the output if all three inputs are excited in the same direction at the same time. Two inputs of each coincidence gate are connected to the two outputs of the input and output flip-flop S and V in such a way that the same outputs of the input and output flip-flops are each connected to an input of different coincidence gates. At the third input of the two gates G 3 and G 4, after the first character step of a character group has arrived in the output stage, a pulse is applied in the middle between two clock pulses to advance the shift register. This pulse is shown in FIG. 3, line 7. The separate outputs of the two coincidence gates G 3 and G 4 are brought together via the mixing gate G5. The following cases can occur when comparing characters: 1. If the corresponding steps are the same, the two toggle stages S and V are either in the "zero" or "one" position. In these two cases, only one each is energized the two inputs of the coincidence gate G 3 and G 4 are connected to the flip-flops and V S, so that the respectively present at the third input pulse, the gates G 3 and G 4 can not happen.

z. Bei Ungleichheit entsprechender Schritte können sich entweder die Eingangskippstufe S in der »Null«-Lage und die Ausgangskippstufe V in der »Eins«-Lage oder die Eingangskippstufe S in der »Eins«-Lage und die Ausgangskippstufe in der »Null«-Lage befinden. Im ersten Fall sind die beiden Eingänge des Koinzidenzgatters G 3 erregt, so daß der am dritten Eingang ankommende Impuls das Gatter G3 passieren kann. Im zweiten Fall sind die beiden Eingänge des Koinzidenzgatters G4 erregt, so daß der am dritten Eingang anliegende Impuls das Koinzidenzgatter G4 passieren kann. In den beiden letzten Fällen können also die an den dritten Eingängen anliegenden Impulse das Gatter G 3 bzw. das Gatter G 4 passieren und über das Mischgatter G 5 an der Klemme b als Fehlerimpulse wirksam werden. Ein derartiger Fehlerimpuls ist in Fig. 3, Zeile 8, dargestellt.z. If the corresponding steps are unequal, either the input trigger stage S can be in the "zero" position and the output trigger stage V in the "one" position or the input trigger stage S in the "one" position and the output trigger stage in the "zero" position . In the first case, the two inputs of the coincidence gate G 3 are excited so that the pulse arriving at the third input can pass through the gate G3. In the second case, the two inputs of the coincidence gate G4 are excited so that the pulse applied to the third input can pass the coincidence gate G4. In the last two cases, the pulses applied to the third inputs can pass through gate G 3 or gate G 4 and become effective as error pulses via mixing gate G 5 at terminal b. Such an error pulse is shown in FIG. 3, line 8.

Mit der Vergleichseinrichtung lassen sich somit alle jene Schrittverfälschungen feststellen, die nicht an der gleichen Stelle der Einzelzeichen auftreten.With the comparison device, all of those step falsifications can thus be eliminated determine which do not appear in the same position of the individual characters.

Um unzulässige Fehlermeldungen zu vermeiden, dürfen während des Einlaufens des ersten Einzelzeichens keine Impulse an den dritten Eingängen der Koinzidenzgatter G 3 und G 4 anliegen, da in diesem Zeitraum keine durchgehende Übereinstimmung der elektrischen Zustände der Eingangs- und Ausgangskippstufe S und V möglich ist. Diese Impulse dürfen erst dann an den dritten Eingängen der Koinzidenzgatter erscheinen, wenn der erste Schritt des ersten Einzelzeichens der Schrittgruppe in der Ausgangskippstufe V eingetroffen ist. Zu diesem Zweck ist der linke Ausgang der Ausgangskippstufe V mit einem Eingang des Koinzidenzgatters G 1 verbunden. Trifft der erste Schritt des ersten Einzelzeichens in der Ausgangskippstufe V ein, so wird diese in die andere Lage umgelegt und das Koinzidenzgatter G 1 vorbereitet. Die dem anderen Eingang des Koinzidenzgatters G1 zugeleiteten, dem Taktgenerator TG entnommenen Impulse hoher Frequenz können dann das Koinzidenzgatter G 1 passieren und legen die nachgeschaltete Kippstufe K in die »Eins«-Lage um. Dadurch wird das Koinzidenzgatter G 2 entsperrt. Dem zweiten Eingang dieses Koinzidenzgatters wird ein gegenüber dem Taktpuls zum Weiterschalten des Schieberegisters um 180° verschobener, in Fig. 3, Zeile 3, dargestellter Taktpuls gleicher Frequenz zugeführt, der das entsperrte Gatter G2 passiert, an den dritten Eingängen G 3 und G 4 erscheint und in der vorher beschriebenen Weise wirksam wird. Da diese Impulse um 180° gegenüber dem Schiebetaktpuls zum Weiterschalten des Schieberegisters verschoben sind, werden die Zustände der Eingangs-bzw. Ausgangskippstufen S und V jeweils in der Mitte zwischen zwei Schrittumschlägen abgetastet.In order to avoid inadmissible error messages, no pulses may be present at the third inputs of the coincidence gates G 3 and G 4 while the first single character is arriving, since the electrical states of the input and output flip-flops S and V cannot match throughout this period. These pulses may only appear at the third inputs of the coincidence gates when the first step of the first single character of the step group has arrived in output flip-flop V. For this purpose, the left output of the output flip-flop V is connected to an input of the coincidence gate G 1. If the first step of the first single character arrives at the output flip-flop V, this is switched to the other position and the coincidence gate G 1 is prepared. The high-frequency pulses taken from the clock generator TG and fed to the other input of the coincidence gate G1 can then pass through the coincidence gate G 1 and switch the downstream flip-flop K to the "one" position. This unlocks the coincidence gate G 2. The second input of this coincidence gate is supplied with a clock pulse of the same frequency, shifted by 180 ° in relation to the clock pulse for advancing the shift register, shown in Fig. 3, line 3, which passes the unlocked gate G2 and appears at the third inputs G 3 and G 4 and takes effect in the manner previously described. Since these pulses are shifted by 180 ° with respect to the shift clock pulse for advancing the shift register, the states of the input or Output flip-flops S and V each scanned in the middle between two step changes.

Ist der Zeichenvergleich beendet, so steht das zweite Einzelzeichen zur weiteren Verarbeitung im Schieberegister SR bereit und kann an den Ausgangsklemmen k 1 bis k 5 entnommen werden. Der Zähler Z liefert, nachdem das zweite Einzelzeichen vollständig im Schieberegister eingespeichert ist, d. h. nach insgesamt vierzehn Schritten, an seinem Ausgang einen Impuls an den Umlaufschalter US, wodurch dieser in die »Null«-Lage umgelegt wird. Durch die Ausschaltung des Umlaufschalters US werden der Taktuntersetzer T U und der Zähler Z sofort zurückgestellt. Der Rückstellimpuls für das Schieberegister SR, die beiden bistabilen Abtastkippstufen S und V und die Kippstufe K werden zunächst einem Verzögerungsglied VG zugeleitet. Nach Ablauf einer gewissen übergabezeit tu, während der das Zeichen im Schieberegister SR noch gespeichert bleibt, werden dann das Schieberegister SR, die beiden Stufen S und V und die Kippstufe K in die Ausgangslage gebracht. Diese Übergabezeit tu ist in Fig. 3, Zeile 6, eingezeichnet. Da der Zeichenvergleich spätestens bei Beginn der Übergabezeit tu beendet ist, kann die Fehlermeldung durch nicht dargestellte Schaltmittel in jedem Falle noch ausgewertet und die Weitergabe des Zeichens verhindert werden.When the character comparison has ended, the second individual character is available for further processing in the shift register SR and can be taken from the output terminals k 1 to k 5 . After the second single character has been completely stored in the shift register, ie after a total of fourteen steps, the counter Z delivers a pulse to the circulation switch US at its output, which switches it to the "zero" position. By switching off the circulation switch US , the clock divider TU and the counter Z are reset immediately. The reset pulse for the shift register SR, the two bistable flip-flops S and V and the flip-flop K are first fed to a delay element VG. After a certain transfer time tu has elapsed, during which the character is still stored in the shift register SR, the shift register SR, the two stages S and V and the flip-flop K are brought into the starting position. This transfer time tu is shown in FIG. 3, line 6. Since the character comparison ends at the latest at the beginning of the transfer time tu , the error message can still be evaluated in any case by switching means (not shown) and the transfer of the character prevented.

In Fig. 4 ist eine ausgeführte Vergleichsschaltung im einzelnen dargestellt. Die beiden Koinzidenzgatter G 3 und G 4 und das Mischgatter G 5 nach Fig. 2 sind durch je zwei hintereinandergeschaltete Koinzidenzgatter realisiert. Die Wirkungsweise dieser Vergleichsschaltung ist folgende: Am Punkt g werden die gegenüber dem Schiebetakt um 180° phasenverschobenen, in Fig. 3, Zeile 7, dargestellten Impulse zugeführt. Befinden sich die Eingangs- und Ausgangskippstufe S und V im gleichen Zustand, so daß beispielsweise die linken Ausgänge dieser Kippstufen positives Potential führen, so sind die Dioden D 1 und D 4 gesperrt, während sich vom Punkt m ausgehend über die Dioden D 2 und D 3 ein Stromfluß zu den in diesem Fall negativen Spannung führenden rechten Ausgängen der Kippstufen S und V ausbilden kann. Die Punkte i und k sind demzufolge negativ gegenüber dem Punkt m und die Dioden D 5 und D 6 in Sperrichtung vorgespannt. Die über die Klemme g und die Kondensatoren C 1 und C 2 zugeführten Impulse können demnach die Dioden D 5 und D 6 nicht passieren und nicht als Fehlerimpulse wirksam werden.In Fig. 4 an executed comparison circuit is shown in detail. The two coincidence gates G 3 and G 4 and the mixing gate G 5 according to FIG. 2 are each implemented by two coincidence gates connected in series. The mode of operation of this comparison circuit is as follows: At point g, the pulses shown in FIG. 3, line 7, which are phase-shifted by 180 ° with respect to the shift clock, are supplied. If the input and output flip-flops S and V are in the same state, so that, for example, the left outputs of these flip-flops have positive potential, the diodes D 1 and D 4 are blocked, while starting at point m via the diodes D 2 and D 3 can form a current flow to the right outputs of the trigger stages S and V, which in this case lead to a negative voltage. The points i and k are consequently biased negatively with respect to the point m and the diodes D 5 and D 6 are reverse biased. The pulses supplied via the terminal g and the capacitors C 1 and C 2 can therefore not pass through the diodes D 5 and D 6 and cannot become effective as error pulses.

Es sei jetzt der Fall betrachtet, daß die beiden Kippstufen S und V sich in verschiedenen Zuständen befinden, `so daß beispielsweise der linke Ausgang der Eingangskippstufe S positives und der linke Ausgang der Ausgangskippstufe negatives Potential führen soll. In diesem Fall sind die Dioden D 1 und D 2 in Sperrichtung, die Dioden D 3 und D 4 in Durchlaßrichtung gepolt. Über die Dioden D 3 und D 4 bildet sich demnach ein Stromfluß aus, so daß der Punkt k negatives Potential gegenüber dem Punkt m annimmt, während der Punkt i auf dem gleichen Potential wie der Punkt m bleibt. Demzufolge ist die Diode D 5 nicht gesperrt, während die Diode D 6 gesperrt ist. Der über die Klemme g und den Kondensator C 1 zugeführte Impuls kann demnach die Diode D 5 passieren und über den Kondensatoren C 3 als Fehlerimpuls an der Klemme b wirksam werden.Let us now consider the case that the two flip-flops S and V are in different states, so that, for example, the left output of the input flip-flop S should have a positive potential and the left output of the output flip-flop should have a negative potential. In this case, the diodes D 1 and D 2 are polarized in the reverse direction, the diodes D 3 and D 4 in the forward direction. Accordingly, a current flow is formed via the diodes D 3 and D 4, so that the point k assumes a negative potential with respect to the point m, while the point i remains at the same potential as the point m. As a result, the diode D 5 is not blocked, while the diode D 6 is blocked. The pulse supplied via the terminal g and the capacitor C 1 can accordingly pass the diode D 5 and become effective as an error pulse at the terminal b via the capacitors C 3.

Mit der erfindungsgemäßen Anordnung können beliebig viele binär verschlüsselte Einzelzeichen, die zeitlich nacheinander eintreffen, zum Zwecke der Fehlererkennung miteinander verglichen werden. Für denEinschaltzeitpunkt derVergleichseinriahtung nach dem vollständigen Einlaufen des ersten Einzelzeichens in das Schieberegister wird ein Kriterium benötigt, das sieh bei Start-Stop-Betrieb aus dem Anlaufschritt ableiten läßt. Steht für Synchronbetrieb ein entsprechendes Kriterium zur Verfügung, so kann der beschriebene Zeitvergleich auch für diese Betriebsart durchgeführt werden.With the arrangement according to the invention, any number of binary encrypted Single characters that arrive one after the other for the purpose of error detection be compared with each other. For the switch-on time of the comparison device after the first single character has entered completely in the Shift register, a criterion is required that looks like in start-stop operation can be derived from the start-up step. There is a corresponding criterion for synchronous operation are available, the time comparison described can also be used for this operating mode be performed.

Die Schaltungsanordnung gemäß der Erfindung kann allgemein in allen Fällen, wo man Zeichen miteinander vergleichen will, angewendet werden. Dies ist z. B. bei statistischenUntersuchungen bezüglich der Häufigkeit des Auftretens einer bestimmten Schrittpolarität oder auch der Polariätswechsel bestimmter Schritte bei Telegrafiezeichen der Fall. Insbesondere kann die Schaltung gemäß der Erfindung auch mit Mitteln zur automatischen Fehlerkorrektur kombiniert werden.The circuit arrangement according to the invention can generally be used in all Cases where one wants to compare signs with one another can be used. This is z. B. in statistical studies regarding the frequency of occurrence of a certain step polarity or the polarity change of certain steps Telegraphic signs the case. In particular, the circuit according to the invention can also be combined with means for automatic error correction.

Claims

PATENT CLAIMS: 1. Circuit arrangement for comparison of binary coded Message characters with one or more repetitions of each message character, which together form a group of signs by comparing the polarities with each other corresponding steps of consecutive identical message characters in the distance determined by the length of a single character, characterized by that are provided: a) a mix of a bistable input and output flip-flop provided shift register that works in time with the pace of the message characters (SR), which is dimensioned so that in each case the input and output flip-flop Polarities of corresponding steps of successive individual characters occur in any group of characters; b) a comparison circuit (SV) from the occurrence of the first character step of a character group in the output flip-flop (V) to for the appearance of the last character step of a character group in the input toggle (S) compares the electrical states of both flip-flops with one another and if they differ the states emits an error pulse; c) switching means for returning the circuit arrangement to the initial state after the character comparison has been completed.

2. Circuit arrangement according to claim 1, characterized in that the comparison circuit consists of two coincidence gates (G3, G4) each with three inputs and a mixing gate (G5) with two inputs, which are connected so that a) two inputs of each coincidence gate the two outputs of the input and output flip-flop (S, V) are connected in such a way that the same outputs of the input and output flip-flops are each connected to an input of different coincidence gates, b) the third input of each coincidence gate, preferably in the middle between two clock pulses for advancing the shift register one pulse is supplied and c) the two outputs of the coincidence gates are connected to the two inputs of the mixing gate.

3. Circuit arrangement according to claim 2, characterized in that switching means are provided which only allow the pulses to be fed to the third input of the two coincidence gates (G3, G4) when the first character step of a character group occurs in the output flip-flop (V).

4. Circuit arrangement according to claim 3, characterized in that there are provided a) a coincidence gate (G1) which unlocks via an input depending on the occurrence of the first character step of a character group in the output flip-flop and the other input a higher frequency than the clock pulse for advancing the shift register Clock pulse is supplied, b) a bistable flip-flop (K), which changes its position depending on the first pulse occurring at the output of this coincidence gate, and c) a second coincidence gate (G2), which unlocks depending on the flip-over of the bistable flip-flop (K) whose other input is supplied with a clock pulse of the same frequency, preferably 180 ° shifted relative to the clock pulse for advancing the shift register, and whose output is connected to the third input of the coincidence gates (G3, G4) of the comparison circuit.

5. Circuit arrangement according to claim 1 or 4, characterized in that all required comparison times from a higher frequency compared to the step frequency of the received message characters Clock pulse can be derived by frequency division. Considered publications: German patent specification No. 1071753.