DE112021007000T5

DE112021007000T5 - Verfahren und Vorrichtung zur schnellen Kurzschlusserkennung eines Kurzschlusses an einem gategesteuerten Leistungsschalter

Info

Publication number: DE112021007000T5
Application number: DE112021007000.2T
Authority: DE
Inventors: Aly Mashaly; Ignacio Lizama; Vikneswaran Thayumanasamy
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2021-03-31
Filing date: 2021-03-31
Publication date: 2023-11-30
Also published as: US12405318B2; WO2022208136A1; JP7671860B2; CN117099004A; JP2024514094A; US20240019501A1

Abstract

Schnelles Kurzschlussdetektionsverfahren zum Erkennen eines Kurzschlusses SC an einem gategesteuerten Leistungsschalter (4), wobei das Verfahren die folgenden Schritte umfasst: Bereitstellen (S1) eines Messsignals VLS,min Reaktion auf einen Spannungsabfall ΔVLSentlang einer Streuinduktivität Ls des gategesteuerten Leistungsschalters (4); und Erzeugen (S2) eines Kurzschlusserkennungssignals VSCwenn das bereitgestellte Messsignal VLS,meine Bezugsspannung Vrefüberschreitet und der gategesteuerte Leistungsschalter (4) in einem eingeschalteten Zustand ist.

Description

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Erkennung eines Kurzschlusses an einem gategesteuerten Leistungsschalter, insbesondere an einem Siliziumkarbid- oder Galliumnitrid-MOSFET.
Zur Erkennung eines Kurzschlusses an einem gategesteuerten Leistungsschalter gibt es verschiedene herkömmliche Detektionsverfahren.
Bei einem herkömmlichen Sättigungsdetektionsverfahren wird die Drain-Source-Spannung zwischen dem Drain- und dem Source-Anschluss des MOSFET über eine Diode gemessen. Fällt die gemessene Drain-Spannung während des Einschaltvorgangs nicht auf ihre Sättigungsspannung ab, so kann ein Fehler erkannt werden. Diese Erkennung erfordert ein relativ sorgfältiges Design und ist stark temperaturabhängig. Außerdem ist bei MOSFETs eine Sättigung und bei IGBTs eine Entsättigung erforderlich.
Im Falle eines hochinduktiven Kurzschlusses ist ein gutes Funktionieren für dieses herkömmliche Verfahren schwierig.
Ein weiteres herkömmliche Detektionsverfahren umfasst das Erkennen eines Kurzschlusses durch Vergleich der Gate-Ladung am Gate mit der Gate-Source-Spannung zwischen dem Gate- und dem Source-Anschluss des gategesteuerten Leistungsschalters. Die Gate-Ladung kann z. B. durch Messen des Gate-Stroms mit Hilfe einer Stromspiegelkonfiguration oder durch Messung des Spannungsabfalls am Gate-Widerstand ermittelt werden. Dieses herkömmliche Verfahren erfordert jedoch eine Kalibrierung und ist in der Umsetzung recht komplex.
Eine weitere Möglichkeit der Kurzschlusserkennung besteht in der direkten Messung des fließenden elektrischen Stroms, was jedoch Auswirkungen auf den Stromkreis hat und auch nicht einfach umzusetzen ist. Außerdem ist diese Art der Kurzschlusserkennung sperrig und teuer in der Umsetzung.
Dementsprechend ist es ein Ziel der vorliegenden Erfindung, ein Verfahren und eine Vorrichtung bereitzustellen, die ein schnelles Erkennen eines Kurzschlusses an einem gategesteuerten Leistungsschalter ermöglichen und keine komplexe Implementierung erfordern.
Diese Aufgabe wird gemäß einem ersten Aspekt der vorliegenden Erfindung durch eine schnelle Kurzschlussdetektionsvorrichtung zum Erkennen eines Kurzschlusses an einem gategesteuerten Leistungsschalter mit den Merkmalen des Anspruchs 1 gelöst.
Die Erfindung stellt gemäß dem ersten Aspekt eine Kurzschlussdetektionsvorrichtung zur Verfügung, die zur Kurzschlusserkennung an einem gategesteuerten Leistungsschalter verwendet wird,
Die Vorrichtung umfasst

eine Messschaltung zum Erzeugen eines Messsignals als Reaktion auf einen Spannungsabfall entlang einer Streuinduktivität des gategesteuerten Leistungsschalters und
eine Schaltung zum Erzeugen eines Kurzschlusserkennungssignals, die ausgelegt ist, ein Kurzschlusserkennungssignal zu erzeugen, wenn das Messsignal eine Bezugsspannung überschreitet und der gategesteuerte Leistungsschalter sich in einem eingeschalteten Zustand befindet.

In einer möglichen Ausführungsform der Kurzschlussdetektionsvorrichtung gemäß dem zweiten Aspekt der vorliegenden Erfindung ist die Messschaltung mit dem gategesteuerten Leistungsschalter verbunden, der in einem Gehäuse integriert ist, das einen Kelvin-Source-Pin umfasst, der verwendet wird, um den Spannungsabfall entlang der Streuinduktivität des gategesteuerten Leistungsschalters durch die Messschaltung der Kurzschlussdetektionsvorrichtung zwischen dem Kelvin-Source-Pin und dem Source-Pin abzugreifen.
In einer weiteren möglichen Ausführungsform ist die Kurzschlussdetektionsvorrichtung gemäß dem zweiten Aspekt der vorliegenden Erfindung dazu eingerichtet, einen Kurzschluss an einem gategesteuerten Leistungsschalter zu erkennen, der einen MOSFET, insbesondere einen SiC- oder GaN-MOSFET, umfasst.
In einer weiteren möglichen Ausführungsform der Kurzschlussdetektionsvorrichtung gemäß dem zweiten Aspekt der vorliegenden Erfindung ist die Komparatorschaltung ausgelegt, ein von der Messschaltung erzeugtes Messsignal mit der selbst erzeugten Bezugsspannung zu vergleichen, um ein Komparatorausgangssignal zu erzeugen.
In einer weiteren möglichen Ausführungsform der Kurzschlussdetektionsvorrichtung gemäß dem zweiten Aspekt der vorliegenden Erfindung umfasst die Schaltung zur Erzeugung des Kurzschlusserkennungssignals

eine Spannungsteilerschaltung, die ausgelegt ist, eine Ausgangsspannung eines Gate-Steuersignals zu messen, das von einer Gate-Treiberschaltung ausgegeben und einem Gate-Anschluss des gategesteuerten Leistungsschalters zugeführt wird, um eine gemessene Gate-Spannung bereitzustellen,
eine Signalverzögerungsschaltung, die ausgelegt ist, die gemessene Gatespannung um eine Verzögerungszeit zu verzögern, um ein Kurzschlusserkennungs-Freigabesignal für die zu erzeugen, und
ein Logikgatter, wobei das von der Komparatorschaltung ausgegebene Komparatorausgangssignal über das Logikgatter einem Eingang der Gate-Treiberschaltung als Kurzschlusserkennungssignal zugeführt wird, wenn das Logikgatter durch das von der Signalverzögerungsschaltung empfangene Kurzschlusserkennungs-Freigabesignal freigegeben wird.

Die Erfindung stellt gemäß dem weiteren Aspekt ein schnelles Kurzschlussdetektionsverfahren zur Detektion eines Kurzschlusses an einem gategesteuerten Leistungsschalter bereit, wobei das Verfahren die Schritte umfasst:

Bereitstellen eines Messsignals in Reaktion auf einen Spannungsabfall entlang einer Streuinduktivität des gategesteuerten Leistungsschalters und
Erzeugen eines Kurzschlusserkennungssignals, wenn das bereitgestellte Messsignal eine Bezugsspannung überschreitet und der gategesteuerte Leistungsschalter sich in einem eingeschalteten Zustand befindet.

Die Erfindung erfordert keine komplexe Implementierung, insbesondere ist es nicht erforderlich, eine komplexe analoge oder digitale Schaltung wie ein FPGA bereitzustellen. Das Verfahren und die Vorrichtung gemäß der vorliegenden Erfindung ermöglichen eine sehr schnelle Erkennung eines möglichen Kurzschlussstroms. Es kann unter verschiedenen Kurzschlussstrombedingungen arbeiten und ist einfach und kostengünstig zu implementieren. Es ist auch nicht erforderlich, auf eine Entsättigung des gategesteuerten Leistungsschalters zu warten. Das Verfahren und die Vorrichtung gemäß der vorliegenden Erfindung ermöglichen einen normalen Betrieb des gategesteuerten Leistungsschalters, ohne dessen normalen Betrieb zu stören oder zu beeinflussen. Der Kurzschluss kann sehr schnell innerhalb von Nanosekunden erkannt werden. Die von dem Gate-Treiber ausgegebene Spannung kann zur Aktivierung des Detektionsverfahrens gemäß dem ersten Aspekt der vorliegenden Erfindung verwendet werden. Das erfindungsgemäße Verfahren und die erfindungsgemäße Vorrichtung messen die Spannung an einer Streuinduktivität des gategesteuerten Leistungsschalters, um einen Kurzschlussstrom an dem gategesteuerten Leistungsschalter zu erkennen.
In einer möglichen Ausführungsform umfasst die Streuinduktivität des gategesteuerten Leistungsschalters, die für die Kurzschlusserkennung verwendet wird, eine Streuinduktivität zwischen einem Source-Anschluss und einem Kelvin-Source-Pin des gategesteuerten Leistungsschalters.
In einer möglichen Ausführungsform wird das Messsignal von einer Messschaltung mit einer Komparatorschaltung erzeugt, die das Messsignal mit der Bezugsspannung vergleicht, um ein Komparatorausgangssignal zu erzeugen.
In einer möglichen Ausführungsform des Verfahrens nach dem ersten Aspekt der vorliegenden Erfindung wird das erzeugte Kurzschlusserkennungssignal einem Eingang einer Gate-Treiberschaltung zugeführt, um ein automatisches Abschalten des gategesteuerten Leistungsschalters durch die Gate-Treiberschaltung innerhalb einer Abschaltperiode auszulösen.
In einer möglichen Ausführungsform des Verfahrens gemäß dem ersten Aspekt der vorliegenden Erfindung wird eine Ausgangsspannung eines Gate-Steuersignals, das von der Gate-Treiberschaltung ausgegeben und über einen Gate-Widerstand an einen Gate-Anschluss des gategesteuerten Leistungsschalters angelegt wird, mit Hilfe einer Spannungsteilerschaltung gemessen, um eine gemessene Ausgangsspannung der Gate-Treiberschaltung bereitzustellen.
In einer möglichen Ausführungsform des Verfahrens gemäß dem ersten Aspekt der vorliegenden Erfindung wird die gemessene Ausgangsspannung der Gate-Treiberschaltung durch eine Signalverzögerungsschaltung mit einer Verzögerungszeit verzögert, um ein Freigabesignal für die Kurzschlusserkennung bereitzustellen.
In einer weiteren möglichen Ausführungsform des Verfahrens nach dem ersten Aspekt der vorliegenden Erfindung kann das Komparatorausgangssignal über ein Logikgatter als Kurzschlusserkennungssignal dem Eingang der Gate-Treiberschaltung zugeführt werden, wenn das Logikgatter durch das von der Signalverzögerungsschaltung empfangene Kurzschlusserkennungs-Freigabesignal freigegeben ist.
In einer weiteren möglichen Ausführungsform des Verfahrens gemäß dem ersten Aspekt der vorliegenden Erfindung umfasst das von der Gate-Treiberschaltung an den Gate-Anschluss des gategesteuerten Leistungsschalters angelegte Gate-Steuersignal ein von einem Mikrocontroller empfangenes Signal.
Dieses Signal kann ein Modulationssignal, insbesondere ein pulsweitenmoduliertes Signal, oder einen oder mehrere Signalimpulse umfassen.
In einer weiteren möglichen Ausführungsform des Verfahrens nach dem ersten Aspekt der vorliegenden Erfindung umfasst die Bezugsspannung eine interne Bezugsspannung, die aus einer stationären Spannung des Messsignals abgeleitet wird.
Im Folgenden werden mögliche Ausführungsformen der verschiedenen Aspekte der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Figuren näher beschrieben.

1 zeigt ein Blockdiagramm zur Veranschaulichung einer möglichen beispielhaften Ausführungsform einer Kurzschlussdetektionsvorrichtung gemäß einem Aspekt der vorliegenden Erfindung;
2 zeigt ein abstraktes Flussdiagramm zur Veranschaulichung einer möglichen beispielhaften Ausführungsform eines Verfahrens zur schnellen Kurzschlusserkennung gemäß einem weiteren Aspekt der vorliegenden Erfindung;
3A, 3B stellen verschiedene Arten von Kurzschlüssen in einem leistungselektronischen System, um die Funktionsweise eines schnellen Kurzschlussdetektionsverfahrens gemäß der vorliegenden Erfindung zu veranschaulichen;
4 zeigt ein Diagramm zur Veranschaulichung einer möglichen Ausführungsform des Verfahrens und der Vorrichtung gemäß der vorliegenden Erfindung;
5 zeigt Signaldiagramme zur Veranschaulichung der Funktionsweise eines Verfahrens und einer Vorrichtung gemäß der vorliegenden Erfindung;
6 zeigt weitere Signaldiagramme zur Veranschaulichung der Funktionsweise eines Verfahrens und einer Vorrichtung gemäß der vorliegenden Erfindung;
7 zeigt weitere Signaldiagramme zur Veranschaulichung einer möglichen beispielhaften Ausführungsform eines Verfahrens und einer Vorrichtung gemäß der vorliegenden Erfindung;
8 zeigt weitere Signaldiagramme zur Veranschaulichung einer möglichen beispielhaften Ausführungsform eines Verfahrens und einer Vorrichtung im Falle des SC-Typs 1 gemäß der vorliegenden Erfindung;
9 zeigt weitere Signaldiagramme zur Veranschaulichung der Funktionsweise eines Verfahrens und einer Vorrichtung im Falle des SC-Typs 2 gemäß der vorliegenden Erfindung;
10 zeigt ein Schaltbild zur Veranschaulichung einer möglichen beispielhaften Ausführungsform einer Vorrichtung gemäß der vorliegenden Erfindung;
11 zeigt Signaldiagramme zur Veranschaulichung einer möglichen beispielhaften Ausführungsform eines Verfahrens und einer Vorrichtung gemäß der vorliegenden Erfindung;
12A, B, C zeigen Signaldiagramme zur Veranschaulichung der Versuchsergebnisse für ein KurzschlussSzenario, um die Funktionsweise eines Verfahrens und einer Vorrichtung gemäß der vorliegenden Erfindung zu veranschaulichen;
13A, B zeigen weitere Signaldiagramme zur Veranschaulichung der Versuchsergebnisse für ein anderes Kurzschlussszenario, um die Funktionsweise eines Verfahrens und einer Vorrichtung gemäß der vorliegenden Erfindung zu veranschaulichen;
14 zeigt Signaldiagramme zur Veranschaulichung eines Doppelpulstests im Normalbetrieb eines gategesteuerten Leistungsschalters.

Wie aus dem schematischen Blockschaltbild von 1 ersichtlich ist, umfasst eine Kurzschlussdetektionsvorrichtung 1 gemäß einem Aspekt der vorliegenden Erfindung in der dargestellten beispielhaften Ausführungsform eine Messschaltung 2 und eine Kurzschlusserkennungssignalerzeugungsschaltung 3. Die im Blockschaltbild von 1 gezeigte Kurzschlussdetektionsvorrichtung 1 kann für eine Kurzschlussdetektion an einem gategesteuerten Leistungsschalter wie einem MOSFET verwendet werden. Die Messschaltung 2 der Vorrichtung 1 ist so ausgelegt, dass sie ein Messsignal V_LS,m in Reaktion auf einen Spannungsabfall ΔV_LS entlang einer Streuinduktivität Ls des jeweiligen gategesteuerten Leistungsschalters 4 erzeugt. Die Schaltung 3 der Vorrichtung 1 zur Erzeugung eines Kurzschlusserkennungssignals ist ausgelegt, ein Kurzschlusserkennungssignal Vsc zu erzeugen, wenn das Messsignal V_LS,m eine Bezugsspannung V_ref überschreitet und der gategesteuerte Leistungsschalter 4 sich in einem eingeschalteten Zustand befindet. Die Messschaltung 2 der Vorrichtung 1 kann mit dem gategesteuerten Leistungsschalter 4 verbunden werden, der in einem Gehäuse integriert ist, das in einer möglichen Ausführungsform einen Kelvin-Source-Pin S' umfasst, der verwendet wird, um den Spannungsabfall ΔV_LS entlang der Streuinduktivität L_S zwischen dem Kelvin-Source-Pin und dem Source-Pin des gategesteuerten Leistungsschalters 4 durch die Messschaltung 2 der Kurzschlussdetektionsvorrichtung 1 abzugreifen. Der gategesteuerte Leistungsschalter 4, der von der Messschaltung 2 abgegriffen wird, kann ein MOSFET sein, insbesondere ein SiC-MOSFET oder ein GaN-MOSFET oder ein GaN-HEMT. Ferner kann der gategesteuerte Leistungsschalter 4 beispielsweise auch einen IGBT umfassen.
2 zeigt ein Flussdiagramm zur Veranschaulichung einer möglichen beispielhaften Ausführungsform eines schnellen Kurzschlussdetektionsverfahrens zur Erkennung eines Kurzschlusses an einem gategesteuerten Leistungsschalter gemäß einem weiteren Aspekt der vorliegenden Erfindung. In der dargestellten beispielhaften Ausführungsform umfasst das Verfahren zur schnellen Kurzschlussdetektion zwei Hauptschritte.
In einem ersten Schritt S1 wird als Reaktion auf einen Spannungsabfall ΔV_LS entlang einer Streuinduktivität Ls des gategesteuerten Leistungsschalters 4, beispielsweise eines MOSFET, ein Messsignal V_LS,m erzeugt.
In einem weiteren Schritt S2 wird automatisch ein Kurzschlusserkennungssignal Vsc erzeugt, wenn das bereitgestellte Messsignal V_LS,m eine Bezugsspannung V_ref überschreitet und sich der gategesteuerte Leistungsschalter 4 in einem eingeschalteten Zustand befindet. In einer möglichen Ausführungsform umfasst die Streuinduktivität Ls, die den Spannungsabfall verursacht, eine Streuinduktivität an einem Source-Anschluss S des gategesteuerten Leistungsschalters 4. In einer möglichen Ausführungsform kann das von der Kurzschlusserkennungssignalerzeugungsschaltung 3 erzeugte Kurzschlusserkennungssignal Vsc einem Eingang einer Gate-Treiberschaltung 5 zugeführt werden, wie in 4 dargestellt, um eine automatische Abschaltung des gategesteuerten Leistungsschalters 4 durch die Gate-Treiberschaltung 5 innerhalb einer vordefinierten Abschaltzeitspanne auszulösen. Die meisten Gate-Treiber verfügen über einen SC-Erkennungseingang.
Die 3A und 3B zeigen verschiedene Beispiele für mögliche Arten von Kurzschlüssen in einem leistungselektronischen System.
Der gategesteuerte Leistungsschalter 4 kann aus verschiedenen Materialien bestehen. Verschiedene Materialien für Leistungsbauelemente wie Siliziumkarbid SiC oder Galliumnitrid GaN ermöglichen einen gategesteuerten Leistungsschalter 4 mit schnellerem Schaltvermögen, um Leistungsverluste zu verringern und den Wirkungsgrad zu erhöhen. Bei einem Kurzschluss kann jedoch die Stromdichte des durch den gategesteuerten Leistungsschalter 4 fließenden elektrischen Stroms extrem hoch sein und zu einem starken Anstieg der Sperrschichttemperatur führen. Dies wiederum führt zu einer hohen Belastung des gategesteuerten Leistungsschalters 4 und schränkt seine Kurzschlussfestigkeit ein. Da der gategesteuerte Leistungsschalter 4 eine reduzierte Kurzschlussfestigkeit aufweist, ist die Zuverlässigkeit des gesamten leistungselektronischen Systems reduziert. Das erfindungsgemäße Verfahren zur schnellen Kurzschlusserkennung ermöglicht eine schnelle Erkennung eines Kurzschlusses SC am gategesteuerten Leistungsschalter 4 innerhalb einer vordefinierten Reaktionszeit von z. B. weniger als 300 Nanosekunden. Die Implementierung des erfindungsgemäßen Verfahrens zur schnellen Kurzschlusserkennung erfordert lediglich eine einfache Schaltung, wodurch die Zuverlässigkeit des leistungselektronischen Systems verbessert wird. Mit der Implementierung des schnellen Kurzschlussdetektionsverfahrens gemäß der vorliegenden Erfindung ist es möglich, hochentwickelte gategesteuerte Leistungsschalter wie Siliziumkarbid-SiC-Leistungsschalter oder Galliumnitrid-GaN-Leistungsschalter zu verwenden.
In einem leistungselektronischen System gibt es zwei übliche Arten möglicher Kurzschlüsse SC, die wie folgt definiert werden können. Der erste Kurzschlusstyp SC1 umfasst einen harten Schaltfehler HSF. In diesem Szenario wird die Vorrichtung (das Gerät) mit einem bereits bestehenden Kurzschluss SC eingeschaltet, wie auch in 3A dargestellt. Die Leistungsvorrichtung wird von einer Treiberschaltung angesteuert, die z. B. ein PWM-Signal von einem Mikrocontroller erhält. Eine andere Art von Kurzschluss ist ein Fehler unter Last FUL. In diesem Szenario tritt der Kurzschluss SC auf, wenn sich das Leistungsgerät in einem leitenden Zustand befindet, wie in 3A dargestellt. In dem in 3B dargestellten Szenario erhalten zwei gategesteuerte Leistungsschalter 4 über Treiberschaltungen komplementäre PWM-Signale. Wenn sich einer der beiden gategesteuerten Leistungsschalter 4 im Ein-Zustand (Leitungszustand) befindet und ein Kurzschluss an der Last des anderen gategesteuerten Leistungsschalters 4 auftritt, kommt es zu einem Fehler unter Last FUL.
Das Verfahren zur schnellen Kurzschlusserkennung (schnelles Kurzschlussdetektionsverfahren) gemäß der vorliegenden Erfindung ist geeignet, einen Kurzschluss SC an den gategesteuerten Leistungsschaltern 4 zu erkennen, wie beispielsweise in den 3A, 3B dargestellt, indem der Spannungsabfall ΔV_LS entlang der Streuinduktivität Ls des gategesteuerten Leistungsschalters 4 verwendet wird. In einer möglichen Ausführungsform kann der Spannungsabfall ΔV_LS zwischen dem Source- und dem Treiber-Source-Pin gemessen werden. In einer möglichen Ausführungsform kann die Kurzschlusserkennung anhand der Ausgangsspannung des Gate-Treibers aktiviert werden, der mit dem Gate-Anschluss des gategesteuerten Leistungsschalters 4 verbunden ist. In dieser Ausführungsform ist die Kurzschlussdetektionsvorrichtung 1 gemäß der vorliegenden Erfindung nur aktiv, wenn sich der gategesteuerte Leistungsschalter 4 in einem eingeschalteten Zustand befindet.
4 zeigt ein Schaltbild zur Veranschaulichung einer möglichen beispielhaften Ausführungsform einer Kurzschlussdetektionsvorrichtung 1 gemäß der vorliegenden Erfindung. In dieser Ausführungsform wird die Kurzschlussdetektionsvorrichtung 1 gemäß der vorliegenden Erfindung für eine Kurzschlussdetektion an einem gategesteuerten Leistungsschalter 4 verwendet. In der dargestellten Ausführungsform kann der gategesteuerte Leistungsschalter 4 ein MOSFET sein, wie in 4 gezeigt. Der gategesteuerte Leistungsschalter 4 kann auch andere Bauelemente umfassen, insbesondere Leistungsschalter wie IGBTs, GaN (HEMT) oder SiCMOS usw., die in verschiedenen Gehäusen als diskrete oder integrierte Leistungsmodule integriert sind. In der dargestellten Ausführungsform ist der gategesteuerte Leistungsschalter 4 in ein Gehäuse mit mehreren Anschlussstiften integriert. Der gategesteuerte Leistungsschalter 4 umfasst ein Gate G, einen Drain D und eine Source S. Wie in 4 dargestellt, umfasst der in das Gehäuse integrierte gategesteuerte Leistungsschalter 4 einen zusätzlichen Kelvin-Source-Pin S', der die Messung der Spannung entlang der Streuinduktivität Ls an der Source S des gategesteuerten Leistungsschalters 4 ermöglicht. Der Spannungsabfall ΔV_LS entlang der Streuinduktivität Ls des gategesteuerten Leistungsschalters 4 wird an den Eingang der Messschaltung 2 der Kurzschlussdetektionsvorrichtung 1 angelegt, wie in 4 dargestellt. Die Messschaltung 2 ist ausgelegt, das Messsignal V_LS,m in Reaktion auf den empfangenen Spannungsabfall ΔV_LS entlang der Streuinduktivität Ls des gategesteuerten Leistungsschalters 4 zu erzeugen. Die mit der Messschaltung 2 verbundene Kurzschlusserkennungssignal-Erzeugungsschaltung 3 ist ausgelegt, ein Kurzschlusserkennungssignal Vsc zu erzeugen, wenn das von der Messschaltung 2 empfangene Messsignal V_LS,m eine Bezugsspannung V_ref überschreitet und sich der gategesteuerte Leistungsschalter 4 in einem eingeschalteten Zustand befindet. Die Messschaltung 2 ist mit dem gategesteuerten Leistungsschalter 4 verbunden, der in dem Gehäuse integriert ist, das den Kelvin-Source-Pin S' umfasst, der zum Abgreifen des Spannungsabfalls ΔV_LS entlang der Streuinduktivität Ls des gategesteuerten Leistungsschalters 4 durch die Messschaltung 2 verwendet wird.
In der in 4 gezeigten Ausführungsform umfasst die Kurzschlusserkennungssignal-Erzeugungsschaltung 3 zwei Hauptkomponenten, nämlich eine Komparatorschaltung 3A und eine SC-Erkennungs-Freigabeschaltung 3B. Das von der Messschaltung 2 erzeugte Messsignal V_LS,m wird von der Komparatorschaltung 3A der Kurzschlusserkennungssignal-Erzeugungsschaltung 3 mit der Bezugsspannung V_ref verglichen, um ein Komparatorausgangssignal V_LS,c zu erzeugen, wie in 4 gezeigt. Dieses Komparator-Ausgangssignal V_LS,c wird an die SC-Erkennungs-Freigabeschaltung 3B angelegt, wie in 4 dargestellt.
Eine mögliche Implementierung der SC-Erkennungs-Freigabeschaltung 3B ist im Schaltplan von 10 dargestellt. In der in 10 gezeigten Ausführungsform umfasst die Kurzschlusserkennungssignal-Erzeugungsschaltung 3 eine SC-Erkennungs-Freigabeschaltung 3B mit einer Spannungsteilerschaltung 31, einer Signalverzögerungsschaltung 32 und einem Logikgatter 33. Wie im Schaltplan von 10 dargestellt, kann die SC-Erkennungs-Freigabeschaltung 3B eine Spannungsteilerschaltung 31 mit Widerständen R9, R10 umfassen, die geeignet ist, eine Ausgangsspannung eines Gate-Steuersignals VG zu messen, das von einer Gate-Treiberschaltung 5 ausgegeben und über einen Gate-Widerstand einem Gate-Anschluss G des gategesteuerten Leistungsschalters 4 zugeführt wird, um eine gemessene Gate-Spannung V_G,m bereitzustellen. Ferner kann die SC-Erkennungs-Freigabeschaltung 3B eine Signalverzögerungsschaltung 32 umfassen, die ausgelegt ist, die gemessene Gatespannung V_G,m mit einer vordefinierten Verzögerungszeit t_del zu verzögern, um ein Kurzschlusserkennungs-Freigabesignal V_SC,en bereitzustellen, wie in dem Schaltplan von 10 gezeigt. Ferner kann die SC-Erkennungs-Freigabeschaltung 3B ein Logikgatter 33 umfassen. Das von der Komparatorschaltung 3A ausgegebene Komparatorausgangssignal V_LS,c kann über dieses Logikgatter 33 als Kurzschlusserkennungssignal V_SC einem Eingang SC einer Gate-Treiberschaltung 5 zugeführt werden, wenn das Logikgatter 33 durch das von dem Komparator der Signalverzögerungsschaltung 32 empfangene Kurzschlusserkennungs-Freigabesignal V_SC,en freigegeben wird.
4 zeigt das Kurzschlusserkennungssignal Vsc, das dem Eingang SC der Gate-Treiberschaltung 5 zugeführt wird. Das von der Kurzschlusserkennungssignal-Erzeugungsschaltung 3 erzeugte Kurzschlusserkennungssignal Vsc wird dem Eingang SC der Gate-Treiberschaltung 5 zugeführt, um eine automatische Abschaltung des gategesteuerten Leistungsschalters 4 durch die Gate-Treiberschaltung 5 innerhalb einer vordefinierten Abschaltzeitspanne auszulösen. Das von der Gate-Treiberschaltung 5 ausgegebene Gate-Steuersignal V_G wird an den Gate-Anschluss G des gategesteuerten Leistungsschalters 4 angelegt, wie in 4 dargestellt. In einer möglichen Ausführungsform kann das von der Gate-Treiberschaltung 5 ausgegebene Gate-Steuersignal V_G über einen Widerstand R_Gext an den Gate-Anschluss G des gategesteuerten Leistungsschalters 4 angelegt werden.
In einer möglichen Ausführungsform kann das von der Gate-Treiberschaltung 5 ausgegebene Gate-Steuersignal V_G mit Hilfe der Spannungsteilerschaltung 31 der SC-Erkennungs-Freigabeschaltung 3B gemessen werden, wie im Schaltplan von 10 dargestellt. Diese gemessene Gatespannung V_G wird von der Verzögerungsschaltung 32 der SC-Erkennungs-Freigabeschaltung 3B mit einer Verzögerungszeit t_del verzögert, um ein Kurzschlusserkennungs-Freigabesignal V_SC,en mit Hilfe eines Komparators, wie in 10 gezeigt, bereitzustellen. Das von der Komparatorschaltung 3A ausgegebene Komparatorausgangssignal V_LS,c kann über das Logikgatter 33 als Kurzschlusserkennungssignal Vsc dem Eingang SC der Gate-Treiberschaltung 5 zugeführt werden, wenn das Logikgatter 33 durch das von der Signalverzögerungsschaltung 32 empfangene Kurzschlusserkennungs-Freigabesignal V_SC,en freigegeben wird. In einer möglichen Implementierung kann das Logikgatter 33 ein UND-Gatter umfassen, das als ersten Eingang das von der Komparatorschaltung 3A ausgegebene Komparatorausgangssignal V_LS,c und als zweiten Eingang das vom Komparator der Signalverzögerungsschaltung 32 ausgegebene Kurzschlusserkennungs-Freigabesignal V_SC,en empfängt, das in der SC-Erkennungs-Freigabeschaltung 3B vorgesehen ist. Der Ausgang des UND-Gatters 33 kann mit dem SC-Eingang der Gate-Treiberschaltung 5 verbunden werden, um das Kurzschlusserkennungssignal Vsc zu übertragen.
In einer möglichen Ausführungsform kann das Gate-Steuersignal V_G, das von der Gate-Treiberschaltung 5 an den Gate-Anschluss G des gategesteuerten Leistungsschalters 4 angelegt wird, einen beliebigen modulierenden Impuls oder ein beliebiges modulierendes Signal, insbesondere ein pulsweitenmoduliertes Signal (PWM-Signal), umfassen, das von einer Signalquelle, insbesondere von einem Mikrocontroller, empfangen wird, wie auch in 4 gezeigt. Die Gate-Treiberschaltung 5 kann ein Fehleranzeigesignal FLT erzeugen, wenn eine automatische Abschaltung des gategesteuerten Leistungsschalters 4 durch die Gate-Treiberschaltung 5 erfolgt ist. In der dargestellten Ausführungsform von 4 kann die der Komparatorschaltung 3A zugeführte Bezugsspannung V_ref eine interne Bezugsspannung umfassen, die von einer stationären Spannung des Messsignals V_LS,m abgeleitet werden kann. In einer alternativen Ausführungsform kann die Bezugsspannung V_ref auch durch eine separate Bezugsspannungsquelle erzeugt werden.
Der gategesteuerte Leistungsschalter 4 kann einen Treiber-Source-Pin wie den in 4 gezeigten Power-Source-Pin S umfassen. Die Streuinduktivität L_S zwischen den beiden Pins ergibt sich aus der mechanischen Verbindung und kann im Bereich von mehreren nanoHenry liegen. Bei Schalttransienten des gategesteuerten Leistungsschalters 4, d. h. beim Ein- und Ausschalten des gategesteuerten Leistungsschalters 4, ändert sich der durch den gategesteuerten Leistungsschalter 4 fließende elektrische Strom I_D schnell im Bereich von Nanosekunden und hat als Folge einen Spannungsabfall ΔV_LS entlang der Streuinduktivität Ls zwischen den Pins S, S' wie folgt: $V_{1 S} = L_{S} \times dID/dt$
Durch Messung des Messsignals V_LS,m erhält man die Information, ob sich der Drain-Strom I_D gegenüber einem normalen Betriebszustand schnell geändert hat oder nicht und auch über dessen Dauer. Bei einer langsamen Änderung des elektrischen Stroms liegt das Messsignal V_LS,m nahe bei 0 V. 5 zeigt ein Beispiel für Wellenformen während einer Einschalttransiente des gategesteuerten Leistungsschalters 4. Zwischen den Zeitpunkten t₀ und t₁ steigt der elektrische Strom I_D von Null auf seinen Nennwert an (dI/dt>>0), was normalerweise in einem Bereich von einigen Nanosekunden andauert. Das Messsignal V_LS,m steigt entsprechend der oben angegebenen Gleichung an. Während der Zeit t₁ und t₂ sinkt der elektrische Strom I_D (dI/dt<<0) und das Messsignal V_LS,m ändert seine Polarität von positiv zu negativ. In einem normalen Betriebszustand des gategesteuerten Leistungsschalters 4 ist die Schaltzeit (t₁ -t₀) begrenzt und bekannt. Im eingeschalteten Zustand des gategesteuerten Leistungsschalters 4 (t>t₂) steigt der elektrische Strom I_D in Abhängigkeit von der Last langsam an und dID/dt liegt nahe bei Null, so dass das Messsignal V_LS,m annähernd bei 0 V liegt, wie in 5 dargestellt.
Im Falle eines Kurzschlusses, wie in 3A dargestellt, steigt die Schaltzeit (t₁-t₀) des elektrischen Stroms I_D drastisch an und spiegelt sich in der Dauer des Spannungsabfalls V_LS wider. Während der Einschalttransiente kann eine lange Dauer von V_LS,m (d. h. länger als normal) als Indikator für das erste Schaltszenario verwendet werden, d. h. für den Kurzschlusstyp SC1, bei dem es sich um einen harten Schaltfehler HSF handelt, wie in 3A schematisch dargestellt. Im Falle eines anderen Kurzschluss-Szenarios SC2, d. h. eines Fehlers unter Last FUL, steigt, wie in 3B gezeigt der elektrische Strom I_D schnell an (dI/dt>>0), wenn das Gerät die Schaltzeit bereits überschritten hat (t>t₂), und daher steigt auch das Messsignal V_LS,m an. Jeder Anstieg von V_LS,m während der Zeit t>t₂ kann als Indikator für einen solchen Ausfall verwendet werden. In einer möglichen Ausführungsform kann die Dauer von V_LS,m verwendet werden, um entweder einen Kurzschluss vom Typ SC1 oder einen Kurzschluss vom Typ SC2 zu erkennen, wie in den 3A und 3B dargestellt.
In einer möglichen Ausführungsform kann das Messsignal V_LS,m mit einer einfachen Schaltung gemessen und angepasst werden, wie sie in dem im Schaltplan von 4 dargestellten Block 2 implementiert ist. Das von der Messschaltung 2 ausgegebene Messsignal V_LS,m kann mit einer Bezugsspannung V_LS,ref verglichen werden, wie in 4 dargestellt. Der Wert der Bezugsspannung V_LS,ref kann geringfügig höher sein als der stationäre Wert des Messsignals V_LS,m . Das Komparatorausgangssignal 3A, d. h. das Komparatorausgangssignal V_LS,c, kann ein rechteckförmiges Signal mit einer Dauer sein, die proportional zur Dauer des Messsignals V_LS,m und folglich proportional zur Dauer des elektrischen Stroms I_D ist, wie auch in den Signaldiagrammen von 6 schematisch dargestellt. In dieser Ausführungsform kann das Komparatorausgangssignal V_LS,c als Indikator für einen Kurzschluss SC verwendet werden. Ein Beispiel für diesen Vorgang während einer Einschalttransiente ist in den Signaldiagrammen von 6 dargestellt.
In einer bevorzugten Ausführungsform wird das Kurzschlussdetektionsverfahren nur während eines Einschaltzustandes des beobachteten gategesteuerten Leistungsschalters 4 aktiviert. Dementsprechend wird das Kurzschlusserkennungssignal Vsc nur dann erzeugt, wenn das bereitgestellte Messsignal V_LS,m eine Bezugsspannung V_1s,ref überschreitet und sich der gategesteuerte Leistungsschalter 4 gleichzeitig in einem eingeschalteten Zustand befindet. Dementsprechend wird in einer möglichen Ausführungsform das erfindungsgemäße Kurzschlussdetektionsverfahren gerade während der Einschaltdauer des gategesteuerten Leistungsschalters 4 aktiviert. In einer möglichen Ausführungsform wird das Verfahren durch Verwendung eines Ausgangssignals der Gate-Treiberschaltung 5, d.h. des Gate-Treibersignals V_G, wie in 4 gezeigt, aktiviert. Diese Spannung V_G kann gemessen werden, und ein Freigabesignal V_SC,en kann ab Nanosekunden nach einer positiven Flanke des von der Gate-Treiberschaltung 5 ausgegebenen Gate-Steuersignals V_G auf „high“ gesetzt werden, um eine falsch-positive Erkennung während der Einschalttransiente zu vermeiden. In einer möglichen Ausführungsform kann die Verzögerungszeit t_del zwischen der positiven Flanke des Gate-Steuersignals V_G und dem Freigabesignal einstellbar sein und von einer Schaltzeit des gategesteuerten Leistungsschalters 4 im Normalbetrieb abhängen. Folglich wird die durch das erfindungsgemäße Verfahren bereitgestellte Kurzschlusserkennung in einer bevorzugten Ausführungsform nach der Zeit freigegeben, die für eine normalen Schalttransiente des gategesteuerten Leistungsschalters 4 erforderlich ist.
7 zeigt die Kurvenformen eines Verfahrens zur Aktivierung der Kurzschlusserkennung während einer Einschalttransiente des gategesteuerten Leistungsschalters 4. Im gezeigten Beispiel wird der gategesteuerte Leistungsschalter 4 mit dem Gate-Steuersignal V_G Ein-Spannung V_Gon eingeschaltet und mit der Gate-Steuer-Aus-Spannung V_Goff ausgeschaltet. Die Verzögerungszeit t_del ist definiert als die Zeitspanne zwischen dem Zeitpunkt t₀ und dem Zeitpunkt t₄, wie in 7 dargestellt. Dementsprechend wird im dargestellten Beispiel nach dem Zeitpunkt t=t₄ das Kurzschlussdetektionsverfahren gemäß der vorliegenden Erfindung aktiviert.
8 zeigt beispielhafte Kurvenverläufe für ein Kurzschlussdetektionsverfahren gemäß der vorliegenden Erfindung in einem Kurzschlussszenario des ersten Typs SC1 im Vergleich zu einem Normalbetrieb nOP (gestrichelte Linie). Im dargestellten Beispiel wird der gategesteuerte Leistungsschalter 4 zum Zeitpunkt t=t₀ eingeschaltet und das Ausgangssignal der Gate-Treiberschaltung 5 steigt von V_Goff auf V_Gon, d. h. von der Aus-Spannung auf die Ein-Spannung des Gate-Steuersignals. Gleichzeitig beginnt der durch den gategesteuerten Leistungsschalter 4 fließende elektrische Strom I_D anzusteigen, ebenso wie das Messsignal V_LS,m. Ist das Messsignal V_LS,m höher als die Bezugsspannung _VLS,ref, so wird das Komparator-Ausgangssignal V_LS,c ebenfalls auf hohen Pegel gesetzt (zum Zeitpunkt t=t₁). Zum Zeitpunkt t=t₂ ist die Verzögerungszeit t_del verstrichen, und der Kurzschlusserkennungsmechanismus gemäß der vorliegenden Erfindung wird aktiviert, indem das Freigabesignal V_SC,en auf einen hohen Pegel gesetzt wird. Aufgrund des Kurzschlusses SC zum Zeitpunkt t>t₂ steigt der elektrische Strom I_D immer noch an und daher ist das Signal V_LS,c immer noch auf hohem Pegel im Gegensatz zu dem Fall, dass kein Fehler vorliegt. Sowohl die Signale V_LS,c , d. h. das Ausgangssignal des Komparators, als auch das Freigabesignal für die Kurzschlusserkennung V_SC,en liegen beide auf einem hohen Pegel, was auf einen aufgetretenen Kurzschluss SC hinweist. Infolgedessen wird auch das Fehlersignal, d. h. das Kurzschlusserkennungssignal V_SC, auf einen hohen Pegel gesetzt, was die Erkennung des aufgetretenen Kurzschlusses SC anzeigt. In einer möglichen Ausführungsform kann das Signal Vsc für eine bestimmte, einstellbare Zeit gehalten werden.
9 zeigt beispielhafte Kurvenformen für die Kurzschlusserkennung eines Kurzschlusses des zweiten Typs SC2 im Vergleich zu einem normalen Betrieb nOP (gestrichelte Linie). Tritt ein Kurzschluss des zweiten Typs II (SC2) auf, so arbeitet das erfindungsgemäße Verfahren zur schnellen Kurzschlusserkennung ähnlich wie im Falle eines Kurzschlusses des ersten Typs SC1. Ein Beispiel für ein Kurzschlussszenario des zweiten Typs SC2 ist in 9 dargestellt, wo der elektrische Strom I_D während eines normalen Betriebs als gestrichelte Linie dargestellt ist. In diesem Fall ist die Verzögerungszeit t_del nicht vorhanden und das Freigabesignal ist bereits auf hohem Pegel. Dementsprechend kann jeder Impuls des Signals V_SC,c die Erkennung auslösen und das Fehlersignal, d. h. das Kurzschlusserkennungssignal V_SC, auf einen hohen Wert setzen. Dementsprechend ist die Erkennung eines Kurzschlusses im zweiten Szenario SC2 schneller als die Erkennung eines Kurzschlusses im ersten Kurzschlussszenario SC1, da die Freigabeverzögerungszeit t_del nicht vorhanden ist.
10 zeigt eine mögliche beispielhafte Ausführung einer Kurzschlussdetektionsvorrichtung 1 gemäß der vorliegenden Erfindung. Die Kurzschlussdetektionsvorrichtung 1 wird zur Kurzschlussdetektion am gategesteuerten Leistungsschalter 4 verwendet, wie in 10 gezeigt. Die Kurzschlussdetektionsvorrichtung 1 umfasst eine Messschaltung 2 und eine Schaltung zur Erzeugung eines Kurzschlusserkennungssignals 3. In einer möglichen Ausführungsform wird der Spannungsabfall ΔV_LS über der Streuinduktivität L_S des gategesteuerten Leistungsschalters 4 unter Verwendung eines kompensierten Spannungsteilers gemessen, der aus Widerständen R1, R2 und Kondensatoren C1, C2 besteht, wie in 10 dargestellt.
Mit dem kompensierten Spannungsteiler des Messkreises 2 können der Widerstand und die Kapazität der Kondensatoren C1, C2 durch $R 1 \times C 1 = R 2 \times C 2$

gegeben sein.
In einer möglichen Implementierung kann der Spannungsteiler der Messschaltung 2 ausgelegt werden, eine Spannung V_LS,1 in einem Bereich von -2,5 bis 2,5 V aufzuweisen. Zu dieser Spannung V_LS,1 kann eine Vorspannung V_bias addiert werden, um einen Offset zu erzeugen, wodurch die Verwendung einer negativen Stromversorgung in der Schaltung vermieden wird. Die resultierende Spannung kann mit Hilfe eines Hochfrequenz-Operationsverstärkers um den Faktor 2 verstärkt werden, wie im Schaltplan von 10 dargestellt. Der Ausgang des Operationsverstärkers bildet das Messsignal V_LS,m , das in einem Bereich von 0 bis 5 V liegen kann, wobei die Spannung im eingeschwungenen Zustand bei 2,5 V liegt. Während der Einschalttransiente des gategesteuerten Leistungsschalters 4 erzeugt eine hohe positive Änderung des elektrischen Stroms dI/dt einen Spannungsabfall von V_LS,m im Bereich von 0 bis 2,5 V, da in der dargestellten Ausführungsform der Pin S' die Masse der dargestellten Schaltung bildet. Das Messsignal V_LS,m kann in der dargestellten Ausführungsform von 10 mit einer selbsterzeugten Bezugsspannung V_ref mittels der in 10 gezeigten Komparatorschaltung 3A verglichen werden. In der dargestellten Ausführungsform von 10 umfasst die Bezugsspannung V_ref eine interne Bezugsspannung, die aus einer stationären Spannung des Messsignals V_LS,m abgeleitet wird. In einer möglichen Implementierung kann die Bezugsspannung V_LS,ref etwa 90% der stationären Spannung des Messsignals V_LS,m betragen. In diesem Fall kann die Bezugsspannung V_LS,ref etwa 2,25 V betragen und ist aufgrund des in 10 dargestellten Kondensators C3 stabil. Dementsprechend ist die Messschaltung 2 in der gezeigten Ausführungsform auch in der Lage, eine interne Bezugsspannung zu erzeugen, die von einer stationären Spannung des Messsignals V_LS,m abgeleitet und an die Komparatorschaltung 3A der Kurzschlusserkennungssignal-Erzeugungsschaltung 3 angelegt wird. Mit einer solchen einfachen, selbst erzeugten und stabilen Bezugsspannung V_ref kann jeder Toleranz- und Temperatureinfluss der Komponenten wie der Streuinduktivität L_S oder der passiven Komponenten und integrierten Schaltungen kontrolliert werden. Falls ein positiver und hoher Stromanstieg oder eine hohe Stromänderung dI/dt auftritt, fällt das Messsignal V_LS,m unter die abgeleitete Bezugsspannung V_ref und die Komparatorschaltung 3A erzeugt ein Komparatorausgangssignal V_LS,c mit einem hohen Signalpegel.
In einer bevorzugten Ausführungsform wird die Kurzschluss-SC-Erkennung nur während eines Ein-Zustands des gategesteuerten Leistungsschalters 4 aktiviert. Die Ausgangsspannung der Gate-Treiberschaltung 5 kann mit einer einfachen Spannungsteilerschaltung 31 mit den Widerständen R9, R10 innerhalb der SC-Erkennungs-Freigabeschaltung 3B der Kurzschlusserkennungssignal-Erzeugungsschaltung 3 gemessen und eingestellt werden. Das resultierende Signal V_G,m kann in einem Bereich von 0 V bis 5 V liegen. In der dargestellten Implementierung von 10 umfasst die Signalverzögerungsschaltung 32 einen Tiefpassfilter LPF, der aus einem Widerstand R_del und einem Kondensator C_del bestehen kann, die zur Bereitstellung einer Verzögerungszeit t_del verwendet werden. Das gefilterte Ausgangssignal des Tiefpassfilters V_G,1 kann von einem Komparator der Signalverzögerungsschaltung 32 mit einer Bezugsspannung V_ref,del verglichen werden, wie in der Schaltung von 10 gezeigt, um das Kurzschlusserkennungs-Freigabesignal V_SC,en zu erzeugen, das dem Logikgatter 33 der SC-Erkennungs-Freigabeschaltung 3B zugeführt wird, die Teil der Kurzschlusserkennungssignal-Erzeugungsschaltung 3 ist. Sobald das Kurzschlusserkennungs-Freigabesignal V_SC,en auf hohen Pegel gesetzt ist, kann das Fehlersignal, d.h. das Kurzschlusserkennungssignal V_SC, durch das Komparator-Ausgangssignal V_LS,c ausgelöst werden, das von der Komparatorschaltung 3A ausgegeben wird, um einen Kurzschluss zu erkennen, der am gategesteuerten Leistungsschalter 4 aufgetreten ist.
11 zeigt beispielhafte Wellenformen zur Veranschaulichung der Funktionsweise der SC-Erkennungs-Freigabeschaltung 3B. In der dargestellten Ausführungsform wird das Logikgatter 33 durch ein UND-Logikgatter gebildet. Die in dieser Ausführungsform verwendeten Komponenten können für eine hohe Frequenz mit extrem niedrigen Laufzeitverzögerungen im Bereich von weniger als 10 Nanosekunden geeignet sein.
12 A, B, C zeigen experimentelle Ergebnisse eines Kurzschluss-Szenarios des ersten Typs SC1. 12A zeigt den Drainstrom I_D, 12B zeigt die Drain-Source-Spannung V_DS und 12C zeigt die Gate-Spannung V_GS. Ein herkömmliches Verfahren kann einen Kurzschluss SC nach 950 Nanosekunden erkennen, und die Gesamtwiderstandszeit t_SC,desat kann etwa 1, 15 Mikrosekunden betragen. Im Gegensatz dazu kann das schnelle Kurzschlussdetektionsverfahren FSCP gemäß der vorliegenden Erfindung einen Kurzschluss SC etwa 200 Nanosekunden nach seinem Auftreten erkennen, indem ein Soft-Turn-off-Verfahren eingeleitet wird. Die Gesamtzeit t_sc,FSCP beträgt nur etwa 300 Nanosekunden und ist damit etwa viermal schneller als das herkömmliche Detektionsverfahren.
Die experimentellen Ergebnisse für das andere Kurzschlusserkennungsszenario SC2 sind in den Signaldiagrammen der 13 A und B dargestellt. 13A zeigt oben den Drainstrom mit einer Drain-Source-Spannung am gategesteuerten Leistungsschalter 4 und unten die Gate-Source-Spannung. Mit dem in 13A dargestellten schnellen Kurzschlussdetektionsverfahren gemäß der vorliegenden Erfindung kann eine Erkennungszeit von etwa 54 Nanosekunden erreicht werden, wobei die Gesamtkurzschlussfestigkeit t_SC,FSCP nur etwa 150 Nanosekunden beträgt. Im Gegensatz dazu kann der Kurzschluss bei einem herkömmlichen Detektionsverfahren, wie in 13B dargestellt, erst nach 450 Nanosekunden erkannt werden, wobei die Gesamtzeit etwa 750 Nanosekunden beträgt. Folglich ist die schnelle Kurzschlussdetektion nach der vorliegenden Erfindung im zweiten Kurzschlussszenario SC2 etwa fünfmal schneller als das herkömmliche Verfahren.
Das erfindungsgemäße Verfahren zur schnellen Kurzschlusserkennung (das schnelle Kurzschlussdetektionsverfahren) beeinträchtigt die normalen Schalttransienten des gategesteuerten Leistungsschalters 4 nicht. Um dies zu prüfen, wurde ein Standard-Doppelpulstest mit einem SiC-MOSFET-Bauelement 4 mit 80 Milliohm und 1200 V durchgeführt. Der maximale Spitzenstrom für den gategesteuerten Leistungsschalter 4 beträgt 60 A (einem Datenblatt entnommen). Die experimentellen Ergebnisse sind in den Signaldiagrammen von 14 dargestellt. Der obere Teil von 14 zeigt die Drain-Source-Spannung. Im unteren Teil von 14 sind die Gate-Spannungen dargestellt. Die Zwischenkreisspannung beträgt 600 V und der Drainstrom mehr als 60 Ampere, und es sind keine falsch positiven Ergebnisse möglich. Dies bestätigt die Kompatibilität des schnellen Kurzschlussdetektionsverfahrens gemäß der vorliegenden Erfindung mit dem normalen Betrieb des gategesteuerten Leistungsschalters 4.

Claims

Kurzschlussdetektionsvorrichtung (1), die zur Kurzschlussdetektion an einem gategesteuerten Leistungsschalter (4) verwendet wird, wobei die Vorrichtung (1) aufweist -eine Messschaltung (2), die geeignet ist, ein Messsignal V_LS,m in Reaktion auf einen Spannungsabfall ΔV_LS entlang einer Streuinduktivität LS des gategesteuerten Leistungsschalters (4) zu erzeugen, und -eine Kurzschlusserkennungssignal-Erzeugungsschaltung (3) zur Erzeugung eines Kurzschlusserkennungssignals, die ausgelegt ist, ein Kurzschlusserkennungssignal V_SCzu erzeugen, wenn das Messsignal V_LS,m eine Bezugsspannung, Vref überschreitet und der gategesteuerte Leistungsschalter (4) sich in einem eingeschalteten Zustand befindet.
Kurzschlussdetektionsvorrichtung nach Anspruch 1, wobei die Messschaltung (2) mit dem gategesteuerten Leistungsschalter (4) verbunden ist, der in einem Gehäuse integriert ist, das einen Kelvin-Source-Pin (S') umfasst, der verwendet wird, um den Spannungsabfall entlang der Streuinduktivität LS des gategesteuerten Leistungsschalters (4) durch die Messschaltung (2) der Kurzschlussdetektionsvorrichtung (1) abzugreifen.
Kurzschlussdetektionsvorrichtung nach Anspruch 1, wobei die Messschaltung (2) mit dem Kelvin-Source-Pin (S'') und einem Source-Pin (s) des gategesteuerten Leistungsschalters (4) verbunden ist.
Kurzschlussdetektionsvorrichtung nach einem der vorhergehenden Ansprüche 1 bis 3, wobei der gategesteuerte Leistungsschalter (4) einen MOSFET, insbesondere einen SiC-MOSFET oder einen GaN-MOSFET oder einen HEMT umfasst.
Kurzschlussdetektionsvorrichtung nach einem der vorhergehenden Ansprüche 1 bis 4, wobei die Kurzschlusserkennungssignal-Erzeugungsschaltung (3) eine Komparatorschaltung (3A) umfasst, die ausgelegt ist, ein von der Messschaltung (2) erzeugtes Messsignal V_LS,m mit der Bezugsspannung Vref zu vergleichen, um ein Komparatorausgangssignal V_LS,c zu erzeugen.
Kurzschlusserkennungsgerät nach einem der vorhergehenden Ansprüche 1 bis 5, wobei die Kurzschlusserkennungssignal-Erzeugungsschaltung (3) Folgendes aufweist eine Schaltung zur Erkennung von Kurzschlüssen, SC, (3B), mit: einer Spannungsteilerschaltung (31), die ausgelegt ist, eine Ausgangsspannung eines Gate-Steuersignals V_G zu messen, das von einer Gate-Treiberschaltung (5) ausgegeben und einem Gate-Anschluss (G) des gategesteuerten Leistungsschalters (4) zugeführt wird, um eine gemessene Gate-Spannung V_G,m bereitzustellen, eine Signalverzögerungsschaltung (32), die ausgelegt ist, die gemessene Gatespannung V_G,m mit einer Verzögerungszeit tdel zu verzögern, um ein Kurzschlusserkennungs-Freigabesignal V_SC,en bereitzustellen, und die Folgendes aufweist ein Logikgatter (33), wobei das von der Komparatorschaltung (3A) ausgegebene Komparatorausgangssignal V_LS,c über das Logikgatter (33) als das Kurzschlusserkennungssignal V_SCeinem Eingang (SC) der Gate-Treiberschaltung (5) zugeführt wird, wenn das Logikgatter (33) durch das von der Signalverzögerungsschaltung (32) empfangene Kurzschlusserkennungs-Freigabesignal V_SC,en freigegeben wird.
Kurzschlussdetektionsvorrichtung nach Anspruch 6, wobei das erzeugte Kurzschlusserkennungssignal V_SCeinem Eingang (SC) der Gate-Treiberschaltung (5) zugeführt wird, um ein automatisches Abschalten des gategesteuerten Leistungsschalters (4) durch die Gate-Treiberschaltung (5) innerhalb einer Abschaltzeitspanne auszulösen.
Kurzschlussdetektionsschaltung nach Anspruch 7, wobei eine Ausgangsspannung eines Gatesteuersignals VG, das von der Gate-Treiberschaltung (5) ausgegeben und über einen Gatewiderstand an einen Gateanschluss (G) des gatesteuerten Leistungsschalters (4) angelegt wird, mittels der Spannungsteilerschaltung (31) der Kurzschluss-(SC)-erkennungs-Freigabeschaltung (3B) gemessen wird, die einen Teil der Kurzschlusserkennungssignal-Erzeugungsschaltung (3) bildet, um die gemessene Ausgangsspannung V_G,m der Gate-Treiberschaltung (5) bereitzustellen.
Kurzschlussdetektionsschaltung nach einem der vorhergehenden Ansprüche 6 bis 8, wobei das Gate-Steuersignal V_G, das von der Gate-Treiberschaltung (5) an den Gate-Anschluss (G) des gategesteuerten Leistungsschalters (4) angelegt wird, ein von einem Mikrocontroller empfangenes Modulationssignal umfasst.
Kurzschlussdetektionsschaltung nach einem der vorhergehenden Ansprüche 1 bis 9, wobei die Bezugsspannung Vref eine interne Bezugsspannung umfasst, die von einer stationären Spannung des Messsignals V_LS,m abgeleitet wird, das von der Messschaltung (2) erzeugt wird.
Schnelles Kurzschlussdetektionsverfahren zum Erkennen eines Kurzschlusses SC an einem gategesteuerten Leistungsschalter (4), wobei das Verfahren die folgenden Schritte umfasst: (a) Bereitstellen (S1) eines Messsignals V_LS,m in Reaktion auf einen Spannungsabfall ΔV_LS entlang einer Streuinduktivität L_S des gategesteuerten Leistungsschalters (4); und (b) Erzeugen (S2) eines Kurzschlusserkennungssignals V_SC, wenn das bereitgestellte Messsignal V_LS,m eine Bezugsspannung V_ref überschreitet und der gategesteuerte Leistungsschalter (4) in einem eingeschalteten Zustand ist.
Verfahren nach Anspruch 11, wobei die Streuinduktivität Ls eine Streuinduktivität zwischen einem Source-Anschluss S und einem Kelvin-Source-Anschluss des gategesteuerten Leistungsschalters (4) umfasst.
Verfahren nach Anspruch 11 oder 12, wobei das von einer Messschaltung (2) erzeugte Messsignal V_LS,m durch eine Komparatorschaltung (3A) mit der Bezugsspannung V_ref verglichen wird, um ein Komparatorausgangssignal V_LS,c zu erzeugen.
Verfahren nach einem der vorhergehenden Ansprüche 10 bis 13, wobei das erzeugte Kurzschlusserkennungssignal V_SC einem Eingang (SC) einer Gate-Treiberschaltung (5) zugeführt wird, um ein automatisches Abschalten des gategesteuerten Leistungsschalters (4) durch die Gate-Treiberschaltung (5) innerhalb einer Abschaltzeitspanne auszulösen.
Verfahren nach Anspruch 14, wobei eine Ausgangsspannung eines Gate-Steuersignals V_G das von der Gate-Treiberschaltung (5) ausgegeben und über einen Gate-Widerstand an einen Gate-Anschluss (G) des gategesteuerten Leistungsschalters (4) angelegt wird, mit Hilfe einer Spannungsteilerschaltung (31) gemessen wird, um eine gemessene Ausgangsspannung V_G,m der Gate-Treiberschaltung (5) bereitzustellen.
Verfahren nach Anspruch 15, wobei die gemessene Ausgangsspannung V_G,m der Gate-Treiberschaltung (5) durch eine Signalverzögerungsschaltung (32) um eine Verzögerungszeit t_del verzögert wird, um ein Freigabesignal für die Kurzschlusserkennung V_SC,en bereitzustellen.
Verfahren nach Anspruch 16, wobei das Komparator-Ausgangssignal V_LS,c über ein Logikgatter (33) als Kurzschluss-Erkennungssignal Vsc an den Eingang (SC) der Gate-Treiberschaltung (5) geliefert wird, wenn das Logikgatter (33) durch das von der Signalverzögerungsschaltung (32) empfangene Kurzschlusserkennungs-Freigabesignal V_SC,en freigegeben wird.
Verfahren nach einem der vorangehenden Ansprüche 10 bis 17, wobei das von der Gate-Treiberschaltung (5) an den Gate-Anschluss (G) des gategesteuerten Leistungsschalters (4) angelegte Gate-Steuersignal V_G ein von einem Mikrocontroller empfangenes Modulationssignal umfasst.
Verfahren nach einem der vorhergehenden Ansprüche 10 bis 18, wobei die Bezugsspannung V_ref eine interne Bezugsspannung umfasst, die von einer stationären Spannung des Messsignals V_LS,m abgeleitet ist.