DE112019006810B4

DE112019006810B4 - Zeit-Digital-Wandler

Info

Publication number: DE112019006810B4
Application number: DE112019006810.5T
Authority: DE
Inventors: Yoshiaki MORINO; Masaomi Tsuru
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2019-03-06
Filing date: 2019-03-06
Publication date: 2025-06-26
Anticipated expiration: 2039-03-07
Also published as: DE112019006810T5; US11435702B2; WO2020179023A1; US20210373503A1; JPWO2020179023A1; JP6687298B1

Abstract

Zeit-Digital-Wandler (100, 100a oder 100b), umfassend:
einen Eingangsanschluss (101), in den ein erstes Signal und ein zweites Signal zu einer unterschiedlichen Zeit eingegeben werden;
eine Phaseninformationen-Liefereinheit (110) enthaltend ein Inverter-Element (110+M) mit einer Inverter-Verzögerungszeit τ, wobei die Phaseninformationen-Liefereinheit (110) mehrere digitale Signale ausgibt, wobei jedes der digitalen Signale eine Phase hat, die sich voneinander unterscheiden, wobei die Phasenverschiebung ein Betrag ist, der der Inverter-Verzögerungszeit τ entspricht;
eine erste Flip-Flop-Gruppe (121), aufweisend eine erste bis N-te D-Typ-Flip-Flop-Schaltung (121-1, 121-2, ... und 121-N), wobei N eine natürliche Zahl gleich oder größer als 2 ist;
ein erstes bis (N-1)-tes Verzögerungselement (130-1, 130-2, ... und 130-N-1), wobei jedes der Verzögerungselemente eine Zeitverzögerung bereitstellt, die das (N+1)/N-fache der Inverter-Verzögerungszeit τ beträgt; und
eine Recheneinheit (150), die ein Zeitintervall zwischen einem Punkt des Eingebens des ersten Signals und einem weiteren Punkt des Eingebens des zweiten Signals aus dem Wert berechnet, der von jedem der Q-Anschlüsse der ersten bis N-ten D-Typ-Flip-Flop-Schaltung (121-1, 121-2, ... und 121-N) ausgegeben wird,
wobei eines der der ersten Flip-Flop-Gruppe (121) entsprechenden digitalen Signale in alle der D-Anschlüsse von der ersten bis N-ten D-Typ-Flip-Flop-Schaltung (121-1, 121-2, ... und 121-N) in der ersten Flip-Flop-Gruppe (121) eingegeben wird, ein C-Anschluss der zweiten D-Typ-Flip-Flop-Schaltung (121-2) in der ersten Flip-Flop-Gruppe (121) mit einem Ende eines ersten Verzögerungselements (130-1) verbunden ist, ein C-Anschluss der ersten D-Typ-Flip-Flop-Schaltung (121-1) in der ersten Flip-Flop-Gruppe (121) mit dem anderen Ende des ersten Verzögerungselements (130-1) verbunden ist, das andere Ende des ersten Verzögerungselements (130-1) mit dem Eingangsanschluss (101) verbunden ist, und, wenn N, die Anzahl von Flip-Flop-Schaltungen in der ersten Flip-Flop-Gruppe (121), gleich ist wie oder größer ist als 3, für jedes J, eine natürliche Zahl von 2 bis N-1, der C-Anschluss der (J+1)-ten D-Typ-Flip-Flop-Schaltung (121-J+1) in der ersten Flip-Flop-Gruppe (121) mit einem Ende des J-ten Verzögerungselements (130-J) verbunden wird und ein Ende des (J-1)-ten Verzögerungselements (130-J-1) mit dem anderen Ende des J-ten Verzögerungselements (130-J) verbunden wird.

Description

TECHNISCHES GEBIET
Die vorliegende Offenlegung bezieht sich auf einen Zeit-Digital-Wandler.
STAND DER TECHNIK
Zeit-Digital-Wandler erwerben Phaseninformationen über Phasen zwischen einzelnen in Reihe verbundenen Verzögerungselementen zu jeder von Zeiten, zu denen zwei Signale eingegeben werden, und berechnen den Zeitabstand zwischen den zwei eingegebenen Signalen aus der Phasendifferenz zwischen den zwei Signalen, wobei die Phasendifferenz durch die erworbenen Phaseninformationen angezeigt wird.
Die Auflösung von Zeit-Digital-Wandlern wird aus der Inverter-Verzögerungszeit τ der genutzten Inverter-Elemente bestimmt. In einem Fall, in dem ein Zeit-Digital-Wandler ein typischer Wandler ohne Durchdachtheit der Schaltung ist, beträgt die Mindestauflösung des Zeit-Digital-Wandlers τ. Durch Verkürzung der Gate-Längen der genutzten Transistoren wird der Zeit-Digital-Wandler mit einer geringeren Auflösung ausgestattet. In einem Fall, in dem die Gate-Längen der Transistoren zum Beispiel jedoch bereits minimal sind, müssen für den Zeit-Digital-Wandler Transistoren genutzt werden, die durch eine feinere Halbleiterverarbeitung hergestellt wurden.
Um dieses Problem zu lösen, offenbart die Patentliteratur 1 einen Zeit-Digital-Wandler mit zwei Verzögerungsketten, die jeweils mehrere in Reihe verbundene Verzögerungselemente aufweisen, um ein erstes Signal, das in eine der Verzögerungsketten eingegeben wird, um 1/2τ zu verzögern und eine Phasendifferenz zwischen den einzelnen Verzögerungselementen zu erwerben, wodurch die Auflösung verbessert wird.
MHIRI, Mongia [et al.]: A new hybrid TDC based on GRO-pseudo delay architecture with fractional code and wide time range detection for dividerless ADPLL, In: Analog Integrated Circuits and Signal Processing Bd. 93 (2017), Nr. 2, S. 265-275, https://doi.org/10.1007/s10470-017-1032-1 beschreibt einen Zeit-Digital-Wandler für einen vollständig digitalen Phasenregelkreis.
JP 2014 - 120 901 A beschreibt einen Zeit-Digital-Wandler.
WO 2012 / 066 700 A1 beschreibt einen Frequenzsynthesizer und einen Zeit-Digital-Konverter.
LISTE DER ENTGEGENHALTUNGEN
PATENTLITERATUR
Patentliteratur 1: JP 2012‐100 252 A
KURZDARSTELLUNG DER ERFINDUNG
TECHNISCHE AUFGABE
Ein Problem des in der Patentliteratur 1 beschriebenen Zeit-Digital-Wandlers besteht jedoch darin, dass die Schaltungsgröße zunimmt, da für jede der Verzögerungsketten mehrere Verzögerungselemente erforderlich sind.
Die vorliegende Offenbarung dient der Lösung des oben genannten Problems, und daher ist es eine Aufgabe der vorliegenden Offenbarung, einen Zeit-Digital-Wandler bereitzustellen, der die Auflösung bei Messungen des Zeitabstands zwischen einem ersten Signal und einem zweiten Signal ohne Zunahme der Schaltungsgröße verbessern kann.
LÖSUNG DES PROBLEMS
Ein Zeit-Digital-Wandler gemäß der vorliegenden Offenbarung weist auf: einen Eingangsanschluss, in den ein erstes Signal und ein zweites Signal zu einer unterschiedlichen Zeit eingegeben werden; eine Phaseninformationen-Liefereinheit, die ein Inverter-Element mit einer Inverter-Verzögerungszeit τ enthält, wobei die Phaseninformationen-Liefereinheit mehrere digitale Signale ausgibt, wobei jedes der digitalen Signale eine Phase hat, die sich voneinander unterscheiden, wobei die Phasenverschiebung ein Betrag ist, der der Inverter-Verzögerungszeit τ entspricht; eine erste Flip-Flop-Gruppe, aufweisend eine erste bis N-te D-Typ-Flip-Flop-Schaltung, wobei N eine natürliche Zahl gleich wie oder größer als 2 ist; ein erstes bis (N-1)-tes Verzögerungselement, wobei die Verzögerungselemente jeweils eine Zeitverzögerung bereitstellen, die das (N+1)/N-fache der Inverter-Verzögerungszeit τ beträgt; und eine Recheneinheit, die ein Zeitintervall zwischen einem Punkt des Eingebens des ersten Signals und einem weiteren Punkt des Eingebens des zweiten Signals aus dem Wert berechnet, der von jedem der Q-Anschlüsse der ersten bis N-ten D-Typ-Flip-Flop-Schaltung ausgegeben wird.
Eines der der ersten Flip-Flop-Gruppe entsprechenden digitalen Signale wird in alle D-Anschlüsse von der ersten bis N-ten D-Typ-Flip-Flop-Schaltung in der ersten Flip-Flop-Gruppe eingegeben. Der C-Anschluss der zweiten D-Typ-Flip-Flop-Schaltung in der ersten Flip-Flop-Gruppe ist mit einem Ende des ersten Verzögerungselements verbunden. Der C-Anschluss der ersten D-Typ-Flip-Flop-Schaltung in der ersten Flip-Flop-Gruppe ist mit dem anderen Ende des ersten Verzögerungselements verbunden. Das andere Ende des ersten Verzögerungselements ist mit dem Eingangsanschluss verbunden. Wenn N, die Anzahl von Flip-Flop-Schaltungen in der ersten Flip-Flop-Gruppe, gleich ist wie oder größer ist als 3, wird für jedes J, eine natürliche Zahl von 2 bis N-1, der C-Anschluss der (J+1)-ten D-Typ-Flip-Flop-Schaltung in der ersten Flip-Flop-Gruppe mit einem Ende des J-ten Verzögerungselements verbunden und ein Ende des (J-1)-ten Verzögerungselements mit dem anderen Ende des J-ten Verzögerungselements verbunden.
VORTEILHAFTE WIRKUNGEN DER ERFINDUNG
Gemäß der vorliegenden Offenbarung kann die Auflösung bei Messungen des Zeitabstands zwischen dem ersten Signal und dem zweiten Signal verbessert werden, ohne die Schaltungsgröße zu erhöhen.
KURZBESCHREIBUNG DER ZEICHNUNGEN

1 ist ein Diagramm, das ein Beispiel für die Konfiguration eines Hauptteils eines Zeit-Digital-Wandlers gemäß Ausführungsform 1 zeigt.
2 sind Zeitdiagramme, die ein Beispiel für zeitliche Änderungen von digitalen Signalen zeigen, die von einer Phaseninformationen-Liefereinheit in dem in 1 gezeigten Zeit-Digital-Wandler ausgegeben werden, sowie die Zeitpunkte eines ersten Signals und eines zweiten Signals, die in den C-Anschluss jeder D-Typ-Flip-Flop-Schaltung eingegeben werden.
3 ist ein Diagramm, das ein Beispiel für die Konfiguration eines Hauptteils eines Zeit-Digital-Wandlers gemäß Ausführungsform 2 zeigt.
4 sind Zeitdiagramme, die ein Beispiel für zeitliche Änderungen von digitalen Signalen zeigen, die von einer Phaseninformationen-Liefereinheit in dem in 3 gezeigten Zeit-Digital-Wandler ausgegeben werden, sowie die Zeitpunkte eines ersten Signals und eines zweiten Signals, die in den C-Anschluss jeder D-Typ-Flip-Flop-Schaltung eingegeben werden.
5 ist ein Diagramm, das ein Beispiel für die Konfiguration eines Hauptteils eines Zeit-Digital-Wandlers, aufweisend nur eine Flip-Flop-Gruppe, zeigt.

BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
Ausführungsformen der vorliegenden Offenbarung werden nachfolgend unter Bezugnahme auf die Zeichnungen im Einzelnen erläutert.
Ausführungsform 1.
Ein Zeit-Digital-Wandler 100 gemäß Ausführungsform 1 wird unter Bezugnahme auf 1 und 2 erläutert.
Ein Beispiel für die Konfiguration eines Hauptteils des Zeit-Digital-Wandlers 100 gemäß Ausführungsform 1 wird unter Bezugnahme auf 1 erläutert.
1 ist ein Diagramm, das ein Beispiel für die Konfiguration des Hauptteils des Zeit-Digital-Wandlers 100 gemäß Ausführungsform 1 zeigt.
Der Zeit-Digital-Wandler 100 gemäß Ausführungsform 1 umfasst einen Eingangsanschluss 101, eine Phaseninformationen-Liefereinheit 110, fünf Flip-Flop-Gruppen 121, 122, 123, 124 und 125, ein einzelnes Verzögerungselement 130-1, eine Wellenzahl-Messungseinheit 140 und eine arithmetische Einheit 150.
Der Zeit-Digital-Wandler 100 gemäß Ausführungsform 1 ist ein Beispiel, bei dem der Zeit-Digital-Wandler die ersten bis fünften fünf Flip-Flop-Gruppen 121, 122, 123, 124 und 125 enthält.
Die Anzahl von Flip-Flop-Gruppen, die in dem Zeit-Digital-Wandler 100 enthalten sind, ist nicht auf fünf beschränkt. Die Anzahl von Flip-Flop-Gruppen kann vier oder weniger, sechs oder mehr oder eine beliebige Anzahl sein, sofern diese zwei oder mehr beträgt. Mit anderen Worten, der Zeit-Digital-Wandler 100 kann eine erste bis M-te (M ist eine natürliche Zahl gleich oder größer als 2) M-Flip-Flop-Gruppen haben.
Der in 1 gezeigte Zeit-Digital-Wandler 100 ist beispielsweise ein solcher, bei dem jede von der ersten bis fünften fünf Flip-Flop-Gruppen 121, 122, 123, 124 und 125 unterschiedliche zwei D-Typ-Flip-Flop-Schaltungen umfasst. Die unterschiedlichen zwei D-Typ-Flip-Flop-Schaltungen sind eine erste D-Typ-Flip-Flop-Schaltung 121-1, 122-1, 123-1, 124-1 oder 125-1 und eine zweite D-Typ-Flip-Flop-Schaltung 121-2, 122-2, 123-2, 124-2 oder 125-2.
Im Zeit-Digital-Wandler 100 ist die Anzahl von D-Typ-Flip-Flop-Schaltungen in jeder von der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 nicht auf zwei beschränkt und kann drei oder mehr betragen. Die Anzahl von D-Typ-Flip-Flop-Schaltungen in einer Gruppe kann beliebig sein, sofern diese zwei oder mehr beträgt. Mit anderen Worten kann der Zeit-Digital-Wandler 100 eine erste bis M-te M-Flip-Flop-Gruppe umfassen, wobei jede von den M-Flip-Flop-Gruppen unterschiedliche erste bis N-te N-D-Typ-Flip-Flop-Schaltungen umfasst, wobei N eine natürliche Zahl gleich oder größer als 2 ist.
Der in 1 gezeigte Zeit-Digital-Wandler 100 ist ein Beispiel, bei dem die Phaseninformationen-Liefereinheit 110 einen Ringoszillator, aufweisend erste bis fünfte fünf Inverter-Elemente 111, 112, 113, 114 und 115, aufweist. Die in 1 gezeigte Phaseninformationen-Liefereinheit 110 erzeugt ein erstes bis fünftes digitales Signal, wobei jedes der digitalen Signale eine voneinander abweichende Phase hat, wobei die Phasenverschiebung ein Betrag ist, der einer Inverter-Verzögerungszeit τ jedes von dem ersten bis fünften Inverter-Element 111, 112, 113, 114 und 115 entspricht, und gibt das erzeugte erste bis fünfte digitale Signale aus. In dem in 1 gezeigten Zeit-Digital-Wandler 100 werden die jeweiligen Signale, die in das erste bis fünfte Inverter-Element 111, 112, 113, 114 und 115 eingegeben werden, die die Phaseninformationen-Liefereinheit 110 aufweist, als die ersten bis fünften digitalen Signale ausgegeben.
Die Anzahl von Inverter-Elementen in der Phaseninformationen-Liefereinheit 110, wobei die Phaseninformationen-Liefereinheit 110 aus einem Ringoszillator besteht, ist nicht auf fünf beschränkt. Die Anzahl von Inverter-Elementen kann vier oder weniger, sechs oder mehr oder beliebig sein, solange die Phaseninformationen-Liefereinheit 110 ein oder mehr Inverter-Element(e) zur jeweiligen Verzögerung eines eingegebenen Signals um die Inverter-Verzögerungszeit τ aufweist, und digitale Signale ausgibt, wobei jedes der digitalen Signale eine sich voneinander unterscheidende Phase hat, wobei die Phasenverschiebung ein Betrag ist, der der Inverter-Verzögerungszeit τ entspricht, wobei die Anzahl von digitalen Signalen die gleiche ist wie die Anzahl von Flip-Flop-Gruppen, die in dem Zeit-Digital-Wandler 100 enthalten sind. Mit anderen Worten, in einem Fall, in dem die Anzahl von Flip-Flop-Gruppen M ist und die Phaseninformationen-Lieferung durch einen Ringoszillator erzielt wird, kann die Phaseninformationen-Liefereinheit 110 ein erstes bis M-tes M-Inverter-Element aufweisen, deren jeweilige Zeitverzögerungen die vorbestimmte Zeit sind. In einem Fall, in dem die Phaseninformationen-Lieferungseinheit 110 aus einem Ringoszillator besteht, ist es offensichtlich, dass die Anzahl von Inverter-Elementen in der Phaseninformationen-Liefereinheit 110 ungerade ist.
Außerdem ist die Phaseninformationen-Liefereinheit 110 nicht auf eine solche Einheit beschränkt, die aus einem Ringoszillator besteht. Konkret kann beispielsweise die Phaseninformationen-Liefereinheit 110 eine Einheit sein, die ein digitales Signal nutzt, das von einem nicht dargestellten Digitalsignaloszillator oder dergleichen eingegeben wird und eine vorbestimmte Periode hat, wodurch digitale Signale ausgegeben werden, wobei jedes der digitalen Signale eine Phase hat, die sich voneinander um einen Betrag unterscheiden, der der Inverter-Verzögerungszeit τ entspricht, wobei die Anzahl von digitalen Signalen die gleiche ist wie die Anzahl von Flip-Flop-Gruppen, die in dem Zeit-Digital-Wandler 100 enthalten sind.
Mit anderen Worten, in dem Fall, in dem der Zeit-Digital-Wandler 100 M Flip-Flop-Gruppen enthält, kann die Phaseninformationen-Liefereinheit 110 eine Einheit sein, die erste bis (M-1)-te M-1 Inverter-Elemente enthält und ein erstes bis M-tes M digitales Signale ausgibt, wobei jedes der digitalen Signale eine Phase hat, die sich voneinander um einen Betrag unterscheiden, der der vorbestimmten Zeit entspricht, die die Inverter-Verzögerungszeit τ ist.
Der in 1 gezeigte Zeit-Digital-Wandler 100 ist ein Beispiel, bei dem die ersten bis fünften digitalen Signale, die von der Phaseninformationen-Liefereinheit 110 ausgegeben werden, jeweils in die D-Anschlüsse der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1 und der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 eingegeben werden, wobei jede D-Typ-Flip-Flop-Schaltung zu der entsprechenden Gruppe unter der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 gehört.
Der Zeit-Digital-Wandler 100 ist nicht auf einen Wandler beschränkt, der aus fünf Flip-Flop-Gruppen besteht. Der Zeit-Digital-Wandler 100 kann ein Wandler sein, aufweisend eine Phaseninformationen-Liefereinheit 110, die die gleiche Anzahl digitaler Signale ausgibt wie die Anzahl von Flip-Flop-Gruppen in dem Zeit-Digital-Wandler 100. Daher kann man sich den Fall vorstellen, dass der Zeit-Digital-Wandler 100 M Flip-Flop-Gruppen enthält. Der Zeit-Digital-Wandler 100 kann ein Wandler sein, bei dem für jedes K, eine natürliche Zahl von 1 bis M, das K-te digitale Signal unter den mehreren digitalen Signalen, die von der Phaseninformationen-Liefereinheit 110 ausgegeben werden, in die D-Anschlüsse der ersten bis N-ten D-Typ-Flip-Flop-Schaltung in der K-ten Flip-Flop-Gruppe eingegeben wird.
Konkret, in dem Fall, in dem der Zeit-Digital-Wandler 100 M Flip-Flop-Gruppen enthält und jede der M Flip-Flop-Gruppen unterschiedliche N D-Typ-Flip-Flop-Schaltungen umfasst, ist der Zeit-Digital-Wandler 100 wie folgt eingerichtet.
Der Zeit-Digital-Wandler 100 weist ein erstes bis (M-1)-tes M-1 Inverter-Element auf, deren jeweilige Zeitverzögerungen die vorbestimmte Zeit sind.
Jeder der D-Anschlüsse der ersten bis N-ten D-Typ-Flip-Flop-Schaltung in der zweiten Flip-Flop-Gruppe 122 ist mit einem Ende des ersten Inverter-Elements 111 verbunden.
Jeder der D-Anschlüsse der ersten bis N-ten D-Typ-Flip-Flop-Schaltung in der ersten Flip-Flop-Gruppe 121 ist mit dem anderen Ende des ersten Inverter-Elements 111 verbunden.
Wenn M, die Anzahl von Flip-Flop-Gruppen, gleich ist wie oder größer ist als 3, wird für jedes L, eine natürliche Zahl von 2 bis M-1, jeder der D-Anschlüsse der ersten bis N-ten D-Typ-Flip-Flop-Schaltung in der (L+1)-ten Flip-Flop-Gruppe mit einem Ende des L-ten Inverter-Elements verbunden.
Wenn M, die Anzahl von Flip-Flop-Gruppen, gleich oder größer als 3 ist, wird für jedes L, eine natürliche Zahl von 2 bis M-1, ein Ende des (L-1)-ten Inverter-Elements mit dem anderen Ende des L-ten Inverter-Elements verbunden.
Zudem in einem Fall, in dem die Anzahl von Flip-Flop-Gruppen M ist und die Phaseninformationen-Lieferung durch einen Ringoszillator erzielt wird, hat der Zeit-Digital-Wandler 100 zusätzlich zu der oben genannten Konfiguration die folgende Konfiguration.
Die Phaseninformationen-Liefereinheit 110 hat zusätzlich zu den oben erwähnten M-1 Inverter-Elementen ein M-tes Inverter-Element, dessen Zeitverzögerung die vorbestimmte Zeit ist.
Ein Ende des M-ten Inverter-Elements ist mit dem anderen Ende des ersten Inverter-Elements verbunden 111.
Das andere Ende des M-ten Inverter-Elements ist mit einem Ende des (M-1)-ten Inverter-Elements verbunden.
Mit der obigen Konfiguration kann die Phaseninformationen-Liefereinheit 110 ein erstes bis M-tes M digitales Signal ausgeben, wobei jedes der digitalen Signale eine Phase hat, die sich voneinander um einen Betrag unterscheiden, der der Inverter-Verzögerungszeit τ jedes von dem ersten bis M-ten Inverter-Element entspricht, durch Ausgeben, als die digitalen Signale, eines von den Signalen, die in das erste bis M-te Inverter-Element eingegeben werden, oder den Signalen, die von dem ersten bis M-ten Inverter-Element ausgegeben werden.
Da es sich bei dem in 1 gezeigten Zeit-Digital-Wandler 100 um ein Beispiel handelt, bei dem jede von der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 unterschiedliche erste und zweite zwei D-Typ-Flip-Flop-Schaltungen umfasst, weist der Zeit-Digital-Wandler das erste einzelne Verzögerungselement 130-1 auf.
Die Anzahl von in dem Zeit-Digital-Wandler 100 enthaltenen Verzögerungselementen 130-1 ist nicht auf eins beschränkt, und die Anzahl kann zumindest gleich dem Ergebnis der Subtraktion von 1 von der Anzahl von D-Typ-Flip-Flop-Schaltungen in einer Flip-Flop-Gruppe sein. Mit anderen Worten, in dem Fall, in dem die erste bis fünfte Flip-Flop-Gruppe 121, 122, 123, 124 und 125 unterschiedliche erste bis N-te N D-Typ-Flip-Flop-Schaltungen umfassen, kann der Zeit-Digital-Wandler 100 erste bis (N-1)-te N-1 Verzögerungselemente aufweisen, die in Reihe verbunden sind.
Da es sich bei dem in 1 dargestellten Zeit-Digital-Wandler 100 beispielsweise um einen solchen handelt, bei dem jede von der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 unterschiedliche erste und zweite zwei D-Typ-Flip-Flop-Schaltungen umfasst, ist das erste Verzögerungselement 130-1 eingerichtet, um eine Zeitverzögerung bereitzustellen, die das 3/2-fache der Inverter-Verzögerungszeit τ jedes von dem ersten bis fünften Inverter-Element 111, 112, 113, 114 und 115 beträgt, die in der Phaseninformationen-Liefereinheit 110 enthalten sind.
Die Verzögerungszeit, die an dem ersten Verzögerungselement 130-1 eingestellt wird, ist nicht auf das 3/2-fache der Inverter-Verzögerungszeit τ begrenzt. Die Verzögerungszeit wird aus der Anzahl von D-Typ-Flip-Flop-Schaltungen in einer Flip-Flop-Gruppe, die in dem Zeit-Digital-Wandler 100 enthalten ist, bestimmt.
Konkret kann in dem Fall, in dem jede von der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125, die in dem Zeit-Digital-Wandler 100 enthalten sind, unterschiedliche N D-Typ-Flip-Flop-Schaltungen umfasst, die Verzögerungszeit, die durch jedes von dem ersten bis (N-1)-ten Verzögerungselement bereitgestellt ist, das (N+1)/N-fache der vorbestimmten Zeit betragen. Konkreter kann in dem Fall, in dem die erste bis fünfte Flip-Flop-Gruppe 121, 122, 123, 124 und 125, die in dem Zeit-Digital-Wandler 100 enthalten sind, unterschiedliche N D-Typ-Flip-Flop-Schaltungen umfasst, die Verzögerungszeit, die durch jedes von dem ersten bis (N-1)-ten Verzögerungselement bereitgestellt ist, das (N+1)/N-fache der Inverter-Verzögerungszeit τ jedes von dem ersten bis fünften Inverter-Element 111, 112, 113, 114 und 115 betragen, die in der Phaseninformationen-Liefereinheit 110 enthalten sind.
Der in 1 gezeigte Zeit-Digital-Wandler 100 ist ein Beispiel, bei dem jeder der C-Anschlüsse der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 in der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 mit einem Ende des ersten Verzögerungselements 130-1 verbunden ist, und jeder der C-Anschlüsse der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1 in den ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 mit dem anderen Ende des ersten Verzögerungselements 130-1 verbunden ist.
In dem Zeit-Digital-Wandler 100 ist die Anzahl von Flip-Flop-Gruppen nicht auf fünf begrenzt und die Anzahl von D-Typ-Flip-Flop-Schaltungen in einer Flip-Flop-Gruppe ist nicht auf zwei begrenzt. In dem Fall, in dem der Zeit-Digital-Wandler 100 M Flip-Flop-Gruppen enthält und jede der M Flip-Flop-Gruppen unterschiedliche N D-Typ-Flip-Flop-Schaltungen umfasst, kann der Zeit-Digital-Wandler 100 ein solcher sein, bei dem jeder der C-Anschlüsse der zweiten D-Typ-Flip-Flop-Schaltungen in der ersten bis M-ten Flip-Flop-Gruppe mit einem Ende des ersten Verzögerungselements 130-1 verbunden ist, jeder der C-Anschlüsse der ersten D-Typ-Flip-Flop-Schaltungen in der ersten bis M-ten Flip-Flop-Gruppe mit dem anderen Ende des ersten Verzögerungselements 130-1 verbunden ist, und, wenn N, die Anzahl von D-Typ-Flip-Flop-Schaltungen in einer Flip-Flop-Gruppe, gleich ist wie oder größer ist als 3, in jeder der Flip-Flop-Gruppen für jedes J, eine natürliche Zahl von 2 bis N-1, der C-Anschluss der (J+1)-ten D-Typ-Flip-Flop-Schaltung mit einem Ende des J-ten Verzögerungselements verbunden sein kann.
Die in 1 gezeigte Wellenzahl-Messungseinheit 140 empfängt das fünfte digitale Signal, das von der Phaseninformationen-Liefereinheit 110 ausgegeben wird, und misst die Wellenzahl des ersten digitalen Signals. Das digitale Signal, auf das die Wellenzahl-Messungseinheit 140 eine Messung der Wellenzahl durchführt, ist nicht auf das fünfte digitale Signal beschränkt. Zur Messung der Wellenzahl kann ein beliebiges der mehreren digitalen Signale gewählt werden.
Die in 1 gezeigte arithmetische Einheit 150 ist mit jedem der Q-Anschlüsse und der Wellenzahl-Messungseinheit 140 verbunden, wobei die Q-Anschlüsse Anschlüsse der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1 und der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 sind, wobei die D-Typ-Flip-Flop-Schaltungen Schaltungen der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 sind.
In dem Zeit-Digital-Wandler 100 ist die Anzahl von Flip-Flop-Gruppen nicht auf fünf begrenzt und die Anzahl von D-Typ-Flip-Flop-Schaltungen in einer Flip-Flop-Gruppe ist nicht auf zwei begrenzt. In dem Fall, in dem der Zeit-Digital-Wandler 100 M Flip-Flop-Gruppen enthält und jede der M Flip-Flop-Gruppen unterschiedliche N D-Typ-Flip-Flop-Schaltungen umfasst, kann die arithmetische Einheit 150 mit jedem der Q-Anschlüsse von der ersten bis N-ten D-Typ-Flip-Flop-Schaltung in jeder von der ersten bis M-ten Flip-Flop-Gruppe verbunden werden.
Die arithmetische Einheit 150 berechnet den Zeitabstand zwischen einem Punkt, an dem das erste Signal in den Eingangsanschluss 101 eingegeben wird, und einem Punkt, an dem das zweite Signal in den Eingangsanschluss 101 eingegeben wird, aus dem Wert, der von jedem der Q-Anschlüsse von der ersten bis N-ten D-Typ-Flip-Flop-Schaltung in jeder von der ersten bis M-ten Flip-Flop-Gruppe ausgegeben wird.
Die arithmetische Einheit 150 kann den Zeitabstand zwischen dem ersten Signal und dem zweiten Signal, die in den Eingangsanschluss 101 eingegeben werden, aus beiden, dem Wert, der von jedem der Q-Anschlüsse ausgegeben wird, und der Wellenzahl des digitalen Signals berechnen, wobei Q-Anschlüsse Anschlüsse der ersten bis N-ten D-Typ-Flip-Flop-Schaltung in jeder von der ersten bis M-ten Flip-Flop-Gruppe sind und die Wellenzahl durch die Wellenzahl-Messungseinheit 140 gemessen wird.
Indem die arithmetische Einheit 150 eingerichtet ist, so dass die arithmetische Einheit den Zeitabstand zwischen dem ersten Signal und dem zweiten Signal aus beiden, dem Wert, der von jedem der Q-Anschlüsse der D-Typ-Flip-Flop-Schaltungen ausgegeben wird, und der Wellenzahl des durch die Wellenzahl-Messungseinheit 140 gemessenen digitalen Signals berechnet, kann der Zeit-Digital-Wandler 100 den Zeitabstand zwischen dem ersten Signal und dem zweiten Signal messen, ohne dass die Schaltungsgröße erhöht wird, selbst wenn der Zeitabstand zwischen dem ersten Signal und dem zweiten Signal länger ist als die Periode eines digitalen Signals, das von der Phaseninformationen-Liefereinheit 110 ausgegeben wird, wie beispielsweise das erste digitale.
Die Funktionsweise des in 1 gezeigten Zeit-Digital-Wandlers 100 wird unter Bezugnahme auf 2 erläutert.
2 sind Zeitdiagramme, die ein Beispiel für zeitliche Änderungen der digitalen Signale zeigen, die von der Phaseninformationen-Liefereinheit 110 in dem in 1 gezeigten Zeit-Digital-Wandler 100 ausgegeben werden, sowie die Zeitpunkte des ersten Signals und des zweiten Signals, die in den C-Anschluss jeder D-Typ-Flip-Flop-Schaltung eingegeben werden.
Ein in einer oberen Zeile von 2 dargestelltes Zeitdiagramm zeigt zeitliche Änderungen der ersten bis fünften digitalen Signale, die in die ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1 in der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 eingegeben werden. Ein in einer unteren Zeile von 2 dargestelltes Zeitdiagramm zeigt ferner zeitliche Änderungen der ersten bis fünften digitalen Signale, die in die zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 in der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 eingegeben werden.
Da der in 1 gezeigte Zeit-Digital-Wandler 100 beispielsweise aus einem Ringoszillator, aufweisend die ersten bis fünften Inverter-Elemente 111, 112, 113, 114 und 115, besteht, ändern sich die Zustände der in 2 gezeigten ersten bis fünften digitalen Signale in einem der ersten bis fünften digitalen Signale jedes Mal, wenn die Inverter-Verzögerungszeit τ abläuft.
Nachfolgend wird ein Fall erläutert, in dem das erste und das zweite Signal mit einem Zeitabstand von 1/2τ zu den im Zeitdiagramm der oberen Zeile von 2 gezeigten Zeiten in den Eingangsanschluss 101 eingegeben werden.
Wenn das erste Signal in jeden der C-Anschlüsse der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1 in der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 zu der Zeit eingegeben wird, die im Zeitdiagramm in der oberen Zeile von 2 gezeigt ist, sind die Zustände der ersten bis fünften digitalen Signale jeweils 0, 1, 0, 1 und 1 (nachfolgend ausgedrückt durch einen digitalen 5-Bit-Wert wie beispielsweise „01011“). Daher werden die Werte, die von den Q-Anschlüssen der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1 in der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 ausgegeben werden, zu 0, 1, 0, 1 und 1 (nachfolgend ausgedrückt durch einen digitalen 5-Bit-Wert wie „01011“).
Zum Beispiel kann in dem Fall, in dem ein Reset durchgeführt wird, so dass die Anfangswerte, die von den Q-Anschlüssen der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1 in der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 ausgegeben werden, alle auf 0 gesetzt werden, die arithmetische Einheit 150 die Zeit erwerben, zu der das erste Signal eingegeben wird, in Übereinstimmung mit der Änderung von „00000“ zu „01011“ der Werte, die von den Q-Anschlüssen der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1 in der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 ausgegeben werden.
Anschließend wird das zweite Signal nach Ablauf von 1/2τ seit der Eingabe des ersten Signals eingegeben. Da die Zustände der ersten bis fünften digitalen Signale „01011“ sind, wenn das zweite Signal in jeden der C-Anschlüsse der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1 in der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 zu der Zeit eingegeben wird, die im Zeitdiagramm in der oberen Zeile von 2 gezeigt ist, werden die von den Q-Anschlüssen der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1 in der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 ausgegebenen Werte „01011“. Da die Q-Anschlüsse der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1 in der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 „01011“ ausgeben, wenn das erste Signal eingegeben wird, kann die arithmetische Einheit 150 die Zeit, zu der das zweite Signal eingegeben wird, aus den von den Q-Anschlüssen der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1 in der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 ausgegebenen Werten nicht erwerben.
Jedes von dem ersten und zweiten Signal wird in jeden der C-Anschlüsse der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 in der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 eingegeben, und zu einer Zeit, die im Zeitdiagramm in der unteren Zeile von 2 gezeigt ist, wobei jedes von dem ersten und zweiten Signal durch das erste Verzögerungselement 130-1 um 3/2τ verzögert wird.
Wenn das erste Signal in jeden der C-Anschlüsse der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 in der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 zu der Zeit eingegeben wird, die im Zeitdiagramm in der unteren Zeile von 2 gezeigt ist, werden die von den Q-Anschlüssen der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 in der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 ausgegebenen Werte „01010“.
Zum Beispiel in dem Fall, in dem ein Reset so durchgeführt wird, dass die Anfangswerte, die von den Q-Anschlüssen der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 in der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 ausgegeben werden, alle auf 0 gesetzt werden, kann die arithmetische Einheit 150 die Zeit erwerben, zu der das erste Signal eingebeben wird, in Übereinstimmung mit der Änderung von „00000“ zu „01010“ der von den Q-Anschlüssen der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 in der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 ausgegebenen Werte.
Anschließend wird das zweite Signal nach Ablauf von 1/2τ seit der Eingabe des ersten Signals eingegeben. Wenn das zweite Signal in jeden der C-Anschlüsse der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 in der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 zu der Zeit eingegeben wird, die im Zeitdiagramm in der unteren Zeile von 2 gezeigt ist, werden die von den Q-Anschlüssen der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 in der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 ausgegebenen Werte „11010“.
Da die Q-Anschlüsse der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 in der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 „01010“ ausgeben, wenn das erste Signal eingegeben wird, kann die arithmetische Einheit 150 die Zeit erwerben, zu der das zweite Signal eingegeben wird, in Übereinstimmung mit der Änderung von „01010“ zu „11010“ der von den Q-Anschlüssen der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 in der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 ausgegebenen Werte.
Die arithmetische Einheit 150 berechnet den Zeitabstand zwischen dem ersten Signal und dem zweiten Signal aus dem Wert, der von jedem der Q-Anschlüsse der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1 und der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 in der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 ausgegeben wird.
In dem in 2 gezeigten Beispiel bestimmt die arithmetische Einheit 150, dass die Abstandzeit zwischen dem ersten Signal und dem zweiten Signal kleiner als 2τ ist, aus der Änderung von „01010“ zu „11010“ der von den Q-Anschlüssen der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 in der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 ausgegebenen Werte. Ferner, da die arithmetische Einheit 150 die Zeit, zu der das zweite Signal eingegeben wird, aus dem Wert, der von jedem der Q-Anschlüsse der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1 in der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 ausgegeben wird, nicht erwerben kann, berechnet die arithmetische Einheit außerdem den Zeitabstand zwischen dem ersten Signal und dem zweiten Signal durch Bestimmen, dass der Zeitabstand zwischen dem ersten Signal und dem zweiten Signal kleiner als τ ist.
Da das erste und zweite Signal in jeden der C-Anschlüsse der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 in der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 eingegeben werden, wobei das erste und zweite Signal durch das erste Verzögerungselement 130-1 um 3/2τ in Bezug auf die Eingabe in jeden der C-Anschlüsse der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1 in der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 verzögert werden, kann die arithmetische Einheit 150 die Zeiten erwerben, zu denen das erste und zweite Signal eingegeben werden, falls der Zeitabstand zwischen dem ersten Signal und dem zweiten Signal gleich ist wie oder größer ist als 1/2τ. Genauer gesagt kann der Zeit-Digital-Wandler 100 den Zeitabstand zwischen dem ersten Signal und dem zweiten Signal mit einer Auflösung von 1/2τ messen, in dem Fall, in dem jede von der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 unterschiedliche zwei D-Typ-Flip-Flop-Schaltungen umfasst. Außerdem kann der Zeit-Digital-Wandler 100 in diesem Fall den Zeitabstand zwischen dem ersten Signal und dem zweiten Signal mit einem Messungsfehler von 1/2τ messen.
Ausführungsform 2.
Ein Zeit-Digital-Wandler 100 gemäß Ausführungsform 2 wird unter Bezugnahme auf 3 und 4 erläutert.
Der Zeit-Digital-Wandler 100 gemäß Ausführungsform 2 ist ein solcher, bei dem jede von der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 unterschiedliche drei D-Typ-Flip-Flop-Schaltungen umfasst, während der Zeit-Digital-Wandler 100 gemäß Ausführungsform 1 ein solcher ist, bei dem jede von der ersten bis fünften Flip-Flop-Gruppe 121, 122, 123, 124 und 125 unterschiedliche zwei D-Typ-Flip-Flop-Schaltungen umfasst.
Ein Beispiel für die Konfiguration eines Hauptteils des Zeit-Digital-Wandlers 100 gemäß Ausführungsform 2 wird unter Bezugnahme auf 3 erläutert.
3 ist ein Diagramm, das ein Beispiel für die Konfiguration des Hauptteils des Zeit-Digital-Wandlers 100 gemäß Ausführungsform 2 zeigt.
Die gleichen Komponenten wie die des Zeit-Digital-Wandlers 100 gemäß Ausführungsform 1 sind in der Konfiguration des Zeit-Digital-Wandlers 100 gemäß Ausführungsform 2 durch die gleichen Bezugszeichen gekennzeichnet, und auf eine wiederholte Erläuterung der Komponenten wird im Folgenden verzichtet. Noch konkreter wird auf eine Erläuterung der in 3 dargestellten Komponenten, die mit den gleichen Bezugszeichen wie die in 1 beschriebenen gekennzeichnet sind, im Folgenden verzichtet.
Der Zeit-Digital-Wandler 100a gemäß Ausführungsform 2 umfasst einen Eingangsanschluss 101, eine Phaseninformationen-Liefereinheit 110, fünf Flip-Flop-Gruppen 121a, 122a, 123a, 124a und 125a, zwei Verzögerungselemente 130-1 und 130-2, eine Wellenzahl-Messungseinheit 140 und eine arithmetische Einheit 150a.
Der Zeit-Digital-Wandler 100a gemäß Ausführungsform 2 ist ein Beispiel, bei dem der Zeit-Digital-Wandler erste bis fünfte fünf Flip-Flop-Gruppen 121a, 122a, 123a, 124a und 125a enthält.
Der Zeit-Digital-Wandler 100a kann erste bis M-te M-Flip-Flop-Gruppen enthalten.
Der in 3 gezeigte Zeit-Digital-Wandler 100a ist beispielsweise ein solcher, bei dem jede von der ersten bis fünften fünf Flip-Flop-Gruppen 121a, 122a, 123a, 124a und 125a unterschiedliche drei D-Typ-Flip-Flop-Schaltungen umfasst. Die unterschiedlichen drei D-Typ-Flip-Flop-Schaltungen sind die erste D-Typ-Flip-Flop-Schaltung 121-1, 122-1, 123-1, 124-1 oder 125-1, die zweite D-Typ-Flip-Flop-Schaltung 121-2, 122-2, 123-2, 124-2 oder 125-2 und dritte D-Typ-Flip-Flop-Schaltung 121-3, 122-3, 123-3, 124-3 oder 125-3.
Der Zeit-Digital-Wandler 100a kann ein Wandler sein, bei dem jede von den ersten bis M-ten M Flip-Flop-Gruppe unterschiedliche erste bis N-te D-Typ-Flip-Flop-Schaltungen umfasst.
Der in 3 gezeigte Zeit-Digital-Wandler 100a ist ein Beispiel, bei dem die Phaseninformationen-Liefereinheit 110 aus einem Ringoszillator besteht, der erste bis fünfte fünf Inverter-Elemente 111, 112, 113, 114 und 115 aufweist. Da die Phaseninformationen-Liefereinheit 110 gemäß Ausführungsform 2 die gleiche ist wie die Phaseninformationen-Liefereinheit 110 gemäß Ausführungsform 1, wird im Folgenden auf eine Erläuterung verzichtet.
Der in 3 dargestellte Zeit-Digital-Wandler 100a ist zum Beispiel ein solcher, bei dem die von der Phaseninformationen-Liefereinheit 110 ausgegebenen ersten bis fünften digitalen Signale in die jeweiligen D-Anschlüsse eingegeben werden, wobei D-Anschlüsse Anschlüsse der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1, der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 und der dritten D-Typ-Flip-Flop-Schaltungen 121-3, 122-3, 123-3, 124-3 und 125-3, wobei die D-Typ-Flip-Flop-Schaltungen Schaltungen der ersten bis fünften Flip-Flop-Gruppen 121a, 122a, 123a, 124a und 125a sind.
In einem Fall, in dem der Zeit-Digital-Wandler 100a M Flip-Flop-Gruppen enthält, kann der Zeit-Digital-Wandler 100a ein Wandler sein, bei dem das K-te digitale Signal, das von der Phaseninformationen-Liefereinheit 110 ausgegeben wird, in jeden der D-Anschlüsse von der ersten bis N-ten D-Typ-Flip-Flop-Schaltung in der K-ten Flip-Flop-Gruppe eingegeben wird.
Da die Konfiguration des Zeit-Digital-Wandlers 100a in dem Fall, in dem der Zeit-Digital-Wandler 100a M Flip-Flop-Gruppen enthält und jede der M Flip-Flop-Gruppen unterschiedliche N D-Typ-Flip-Flop-Schaltungen umfasst, in Ausführungsform 1 erläutert wird, wird im Folgenden auf eine Erläuterung der Konfiguration verzichtet.
Da es sich bei dem in 3 gezeigten Zeit-Digital-Wandler 100a beispielsweise um einen solchen handelt, bei dem jede von der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a unterschiedliche erste bis dritte drei D-Typ-Flip-Flop-Schaltungen umfasst, weist der Zeit-Digital-Wandler 100a erste und zweite zwei Verzögerungselemente 130-1 und 130-2 auf, die in Reihe verbunden sind.
In dem Fall, in dem die erste bis fünfte Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a unterschiedliche erste bis N-te D-Typ-Flip-Flop-Schaltungen umfasst, kann der Zeit-Digital-Wandler 100a erste bis (N-1)-te N-1 Verzögerungselemente aufweisen, die in Reihe verbunden sind.
Da der in 3 gezeigte Zeit-Digital-Wandler 100a beispielsweise in solcher ist, bei dem jede von der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a unterschiedliche erste bis dritte drei D-Typ-Flip-Flop-Schaltungen umfasst, sind das erste Verzögerungselement 130-1 und das zweite Verzögerungselement 130-2 eingerichtet, um eine Verzögerungszeit bereitzustellen, die das 4/3-fache der Inverter-Verzögerungszeit τ von jedem von dem ersten bis fünften Inverter-Element 111, 112, 113, 114 und 115 in der Phaseninformationen-Liefereinheit 110 beträgt.
In dem Fall, in dem die erste bis fünfte Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a, die in dem Zeit-Digital-Wandler 100a enthalten sind, unterschiedliche N D-Typ-Flip-Flop-Schaltungen umfassen, kann die Verzögerungszeit, die jedes von dem ersten bis (N-1)ten Verzögerungselement bereitstellt, das (N+1)/N-fache einer vorbestimmten Zeit sein. Konkreter kann in dem Fall, in dem die erste bis fünfte Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a, die in dem Zeit-Digital-Wandler 100a enthalten sind, unterschiedliche N D-Typ-Flip-Flop-Schaltungen umfassen, die Verzögerungszeit, die jedes von dem ersten bis (N-1)-ten Verzögerungselement bereitstellt, das (N+1)/N-fache der Inverter-Verzögerungszeit τ von jedem von dem ersten bis fünften Inverter-Element 111, 112, 113, 114 und 115 in der Phaseninformationen-Liefereinheit 110 sein.
Der in 3 gezeigte Zeit-Digital-Wandler 100a ist beispielsweise ein solcher, bei dem jeder der C-Anschlüsse der dritten D-Typ-Flip-Flop-Schaltung 121-3, 122-3, 123-3, 124-3 und 125-3 mit einem Ende des zweiten Verzögerungselements 130-2 verbunden ist, jeder der C-Anschlüsse der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 mit einem Ende des ersten Verzögerungselements 130-1 verbunden ist, und jeder der C-Anschlüsse der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1 mit dem anderen Ende des ersten Verzögerungselements 130-1 verbunden ist. Die oben erwähnten ersten, zweiten und dritten D-Typ-Flip-Flop-Schaltungen gehören zu der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a.
In dem Fall, in dem der Zeit-Digital-Wandler 100a M Flip-Flop-Gruppen enthält und jede der M Flip-Flop-Gruppen unterschiedliche N D-Typ-Flip-Flop-Schaltungen umfasst, kann der Zeit-Digital-Wandler 100a ein solcher sein, bei dem jeder der C-Anschlüsse der zweiten D-Typ-Flip-Flop-Schaltungen mit einem Ende des ersten Verzögerungselements 130-1 verbunden ist, jeder der C-Anschlüsse der ersten D-Typ-Flip-Flop-Schaltungen mit dem anderen Ende des ersten Verzögerungselements 130-1 verbunden ist, und, wenn N, die Anzahl von Flip-Flop-Schaltungen in einer Flip-Flop-Gruppe, gleich ist wie oder größer ist als 3, jeder der C-Anschlüsse der (J+1)-ten D-Typ-Flip-Flop-Schaltungen mit einem Ende des J-ten Verzögerungselements 130-J verbunden ist. Die oben erwähnten ersten, zweiten und (J+1)-ten D-Typ-Flip-Flop-Schaltungen gehören zu der ersten bis M-ten Flip-Flop-Gruppe.
Die in 3 gezeigte arithmetische Einheit 150a ist mit jedem der Q-Anschlüsse und der Wellenzahl-Messungseinheit 140 verbunden, wobei die Q-Anschlüsse Anschlüsse der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1, der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2, und der dritten D-Typ-Flip-Flop-Schaltungen 121-3, 122-3, 123-3, 124-3 und 125-3 sind, wobei die ersten bis dritten D-Typ-Flip-Flop-Schaltungen Schaltungen der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a sind.
In dem Fall, in dem der Zeit-Digital-Wandler 100a M Flip-Flop-Gruppen enthält und jede der M Flip-Flop-Gruppen unterschiedliche N D-Typ-Flip-Flop-Schaltungen umfasst, kann die arithmetische Einheit 150a mit jedem der Q-Anschlüsse der ersten bis N-ten D-Typ-Flip-Flop-Schaltung in jeder der ersten bis M-ten Flip-Flop-Gruppe verbunden werden. Ferner, in dem Fall, in dem der Zeit-Digital-Wandler 100a M Flip-Flop-Gruppen enthält und jede der M Flip-Flop-Gruppen unterschiedliche N D-Typ-Flip-Flop-Schaltungen umfasst, kann die arithmetische Einheit 150a zusätzlich zur Verbindung mit jedem der Q-Anschlüsse von der ersten bis N-ten D-Typ-Flip-Flop-Schaltung in jeder von der ersten bis M-ten Flip-Flop-Gruppe mit der Wellenzahl-Messungseinheit 140 verbunden werden.
Die arithmetische Einheit 150a berechnet den Zeitabstand zwischen einem ersten Signal und einem zweiten Signal, die in den Eingangsanschluss 101 eingegeben werden, aus einem Wert, der von jedem der Q-Anschlüsse der ersten bis N-ten D-Typ-Flip-Flop-Schaltung in jeder von der ersten bis M-ten Flip-Flop-Gruppe ausgegeben wird.
Die arithmetische Einheit 150a kann den Zeitabstand zwischen dem ersten Signal und dem zweiten Signal, die in den Eingangsanschluss 101 eingegeben werden, aus beiden, dem Wert, der von jedem der Q-Anschlüsse ausgegeben wird, und der Wellenzahl eines digitalen Signals berechnen, wobei Q-Anschlüsse Anschlüsse von der ersten bis N-ten D-Typ-Flip-Flop-Schaltung in jeder von der ersten bis M-ten Flip-Flop-Gruppe sind und die Wellenzahl durch die Wellenzahl-Messungseinheit 140 gemessen wird.
Die Funktionsweise des in 3 gezeigten Zeit-Digital-Wandlers 100a wird unter Bezugnahme auf 4 erläutert.
4 sind Zeitdiagramme, die ein Beispiel für zeitliche Änderungen der digitalen Signale zeigen, die von der Phaseninformationen-Liefereinheit 110 in dem in 3 gezeigten Zeit-Digital-Wandler 100a ausgegeben werden, und die Zeitpunkte des ersten Signals und des zweiten Signals, die in den C-Anschluss von jeder D-Typ-Flip-Flop-Schaltung eingegeben werden.
Ein in einer oberen Zeile von 4 gezeigtes Zeitdiagramm zeigt zeitliche Veränderungen der ersten bis fünften digitalen Signale, die in die ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a eingegeben werden. Ferner zeigt ein in einer mittleren Zeile von 4 gezeigtes Zeitdiagramm zeitliche Änderungen der ersten bis fünften digitalen Signale, die in die zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a eingegeben werden. Ferner zeigt ein Zeitdiagramm in der unteren Zeile von 4 zeitliche Änderungen der ersten bis fünften digitalen Signale, die in die dritten D-Typ-Flip-Flop-Schaltungen 121-3, 122-3, 123-3, 124-3 und 125-3 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a eingegeben werden.
Da der in 3 gezeigte Zeit-Digital-Wandler 100a beispielsweise aus dem Ringoszillator mit den fünf Inverter-Elementen 111, 112, 113, 114 und 115 besteht, ändern sich die Zustände der in 4 gezeigten ersten bis fünften digitalen Signale in einem von dem ersten bis fünften digitalen Signal jedes Mal, wenn die Inverter-Verzögerungszeit τ abläuft.
Nachfolgend wird ein Fall erläutert, in dem das erste und das zweite Signal, wobei der Zeitabstand zwischen diesen 1/3τ beträgt, zu in dem Zeitdiagramm in der oberen Zeile von 4 gezeigten Zeiten in den Eingangsanschluss 101 eingegeben werden.
Wenn das erste Signal in jeden der C-Anschlüsse der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a zu der Zeit eingegeben wird, die im Zeitdiagramm in der oberen Zeile von 4 gezeigt ist, werden die von den Q-Anschlüssen der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a ausgegebenen Werte „01011“.
Zum Beispiel in dem Fall, in dem ein Reset so durchgeführt wird, dass die Anfangswerte, die von den Q-Anschlüssen der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a ausgegeben werden, alle auf 0 gesetzt werden, kann die arithmetische Einheit 150a die Zeit erwerben, zu der das erste Signal eingegeben wird, in Übereinstimmung mit der Änderung von „00000“ zu „01011“ der von den Q-Anschlüssen der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a ausgegebenen Werte.
Als nächstes wird das zweite Signal nach Ablauf von 1/3τ seit Eingabe des ersten Signals eingegeben. Wenn das zweite Signal in jeden der C-Anschlüsse der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a zu der Zeit eingegeben wird, die im Zeitdiagramm in der oberen Zeile von 4 gezeigt ist, werden die von den Q-Anschlüssen der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a ausgegebenen Werte „01011“.
Da die Q-Anschlüsse der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a „01011“ ausgeben, wenn das erste Signal eingegeben wird, kann die arithmetische Einheit 150 die Zeit, zu der das zweite Signal eingegeben wird, aus dem Wert, der von jedem der Q-Anschlüsse der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a ausgegeben wird, nicht erwerben.
Jedes von dem ersten und zweiten Signal wird in jeden der C-Anschlüsse der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a zu Zeiten eingegeben, die im Zeitdiagramm in der mittleren Zeile von 4 gezeigt sind, wobei jedes von dem ersten und dem zweiten Signal durch das erste Verzögerungselement 130-1 um 4/3τ verzögert wird.
Wenn das erste Signal in jeden der C-Anschlüsse der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a zu der Zeit eingegeben wird, die im Zeitdiagramm in der mittleren Zeile von 4 gezeigt ist, werden die von den Q-Anschlüssen der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a ausgegebenen Werte „01010“.
Zum Beispiel in dem Fall, in dem ein Reset durchgeführt wird, so dass die Anfangswerte, die von den Q-Anschlüssen der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a ausgegeben werden, alle auf 0 gesetzt werden, kann die arithmetische Einheit 150a die Zeit erwerben, zu der das erste Signal eingegeben wird, in Übereinstimmung mit der Änderung von „00000“ zu „01010“ der von den Q-Anschlüssen der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a ausgegebenen Werte.
Als nächstes wird das zweite Signal nach Ablauf von 1/3τ seit Eingabe des ersten Signals eingegeben.
Wenn das zweite Signal in jeden der C-Anschlüsse der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a zu der Zeit eingegeben wird, die im Zeitdiagramm in der mittleren Zeile von 4 gezeigt ist, werden die von den Q-Anschlüssen der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a ausgegebenen Werte „01010“.
Da die Q-Anschlüsse der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a „01010“ ausgeben, wenn das erste Signal eingegeben wird, kann die arithmetische Einheit 150 die Zeit, zu der das zweite Signal eingegeben wird, aus dem Wert, der von jedem der Q-Anschlüsse der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a ausgegeben wird, nicht erwerben.
Jedes von dem ersten und dem zweiten Signal wird in jeden der C-Anschlüsse der dritten D-Typ-Flip-Flop-Schaltungen 121-3, 122-3, 123-3, 124-3 und 125-3 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a zu Zeiten eingegeben, die im Zeitdiagramm in der unteren Zeile von 4 gezeigt sind, wobei jedes von dem ersten und dem zweiten Signal durch die ersten und zweiten Verzögerungselemente 130-1 und 130-2 um 8/3τ verzögert wird.
Wenn das erste Signal in jeden der C-Anschlüsse der dritten D-Typ-Flip-Flop-Schaltungen 121-3, 122-3, 123-3, 124-3 und 125-3 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a zu der Zeit eingegeben wird, die im Zeitdiagramm in der unteren Zeile von 4 gezeigt ist, werden die von den Q-Anschlüssen der dritten D-Typ-Flip-Flop-Schaltungen 121-3, 122-3, 123-3, 124-3 und 125-3 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a ausgegebenen Werte „11010“.
Zum Beispiel in dem Fall, in dem ein Reset durchgeführt wird, so dass die Anfangswerte, die von den Q-Anschlüssen der dritten D-Typ-Flip-Flop-Schaltungen 121-3, 122-3, 123-3, 124-3 und 125-3 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a ausgegeben werden, alle auf 0 gesetzt werden, kann die arithmetische Einheit 150a die Zeit, zu der das erste Signal eingegeben wird, in Übereinstimmung mit der Änderung von „00000“ auf „11010“ der von den Q-Anschlüssen der dritten D-Typ-Flip-Flop-Schaltungen 121-3, 122-3, 123-3, 124-3 und 125-3 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a ausgegebenen Werte erwerben.
Als nächstes wird das zweite Signal nach Ablauf von 1/3τ seit Eingabe des ersten Signals eingegeben.
Wenn das zweite Signal in jeden der C-Anschlüsse der dritten D-Typ-Flip-Flop-Schaltungen 121-3, 122-3, 123-3, 124-3 und 125-3 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a zu der Zeit eingegeben wird, die im Zeitdiagramm in der unteren Zeile von 4 gezeigt ist, werden die von den Q-Anschlüssen der dritten D-Typ-Flip-Flop-Schaltungen 121-3, 122-3, 123-3, 124-3 und 125-3 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a ausgegebenen Werte „10010“.
Da die Q-Anschlüsse der dritten D-Typ-Flip-Flop-Schaltungen 121-3, 122-3, 123-3, 124-3 und 125-3 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a „11010“ ausgeben, wenn das erste Signal eingegeben wird, kann die arithmetische Einheit 150 die Zeit, zu der das zweite Signal eingegeben wird, in Übereinstimmung mit der Änderung von „11010“ zu „10010“ der von den Q-Anschlüssen der dritten D-Typ-Flip-Flop-Schaltungen 121-3, 122-3, 123-3, 124-3 und 125-3 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a ausgegebenen Werte erwerben.
Die arithmetische Einheit 150a berechnet den Zeitabstand zwischen dem ersten Signal und dem zweiten Signal aus dem Wert, der von jedem der Q-Anschlüsse der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1, der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 und der dritten D-Typ-Flip-Flop-Schaltungen 121-3, 122-3, 123-3, 124-3 und 125-3 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a ausgegeben wird.
In dem in 4 gezeigten Beispiel bestimmt die arithmetische Einheit 150a, dass der Zeitabstand zwischen dem ersten Signal und dem zweiten Signal weniger als 2τ beträgt, aus der Änderung von „01010“ auf „11010“ der von den Q-Anschlüssen der dritten D-Typ-Flip-Flop-Schaltungen 121-3, 122-3, 123-3, 124-3 und 125-3 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a ausgegebenen Werte. Da die arithmetische Einheit 150a die Zeit, zu der das zweite Signal eingegeben wird, unter Verwendung des von jedem der Q-Anschlüsse der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a nicht erwerben kann, bestimmt die arithmetische Einheit, dass der Zeitabstand zwischen dem ersten Signal und dem zweiten Signal kleiner als τ ist. Ferner, da die arithmetische Einheit 150a die Zeit, zu der das zweite Signal eingegeben wird, aus dem Wert, der von jedem der Q-Anschlüsse der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a ausgegeben wird, nicht erwerben kann, berechnet die arithmetische Einheit den Zeitabstand zwischen dem ersten Signal und dem zweiten Signal, durch Bestimmen, dass der Zeitabstand zwischen dem ersten Signal und dem zweiten Signal kleiner als 2/3τ ist.
Das erste und das zweite Signal werden an jeden der C-Anschlüsse der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a eingegeben, wobei das erste und das zweite Signale durch das erste Verzögerungselement 130-1 um 4/3τ in Bezug auf die Eingabe in jeden der C-Anschlüsse der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a verzögert werden. Ferner werden das erste und das zweite Signal in jeden der C-Anschlüsse der dritten D-Typ-Flip-Flop-Schaltungen 121-3, 122-3, 123-3, 124-3 und 125-3 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a eingegeben, wobei das erste und das zweite Signal durch das erste Verzögerungselement 130-1 um 8/3τ in Bezug auf die Eingabe in jeden der C-Anschlüsse der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a verzögert werden.
Da das erste und das zweite Signal in jeden der C-Anschlüsse der ersten D-Typ-Flip-Flop-Schaltungen 121-1, 122-1, 123-1, 124-1 und 125-1, der zweiten D-Typ-Flip-Flop-Schaltungen 121-2, 122-2, 123-2, 124-2 und 125-2 und der dritten D-Typ-Flip-Flop-Schaltungen 121-3, 122-3, 123-3, 124-3 und 125-3 in der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a eingegeben werden, kann die arithmetische Einheit 150a die Zeiten, zu denen das erste und das zweite Signal eingegeben werden, erwerben, falls der Zeitabstand zwischen dem ersten Signal und dem zweiten Signal gleich ist wie oder größer ist als 1/3τ ist. Genauer gesagt, in dem Fall, in dem jede von der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a unterschiedliche drei D-Typ-Flip-Flop-Schaltungen umfasst, kann der Zeit-Digital-Wandler 100a den Zeitabstand zwischen dem ersten Signal und dem zweiten Signal mit einer Auflösung von 1/3τ messen. Außerdem kann der Zeit-Digital-Wandler 100 in diesem Fall den Zeitabstand zwischen dem ersten Signal und dem zweiten Signal mit einem Messungsfehler von 1/3τ messen.
Wie in den Ausführungsformen 1 und 2 erläutert, in dem Fall, in dem jede von der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a unterschiedliche zwei D-Typ-Flip-Flop-Schaltungen umfasst, kann der Zeit-Digital-Wandler 100 den Zeitabstand zwischen dem ersten Signal und dem zweiten Signal mit einer Auflösung von 1/2τ messen. Ferner, in dem Fall, in dem jede von der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a unterschiedliche drei D-Typ-Flip-Flop-Schaltungen umfasst, kann der Zeit-Digital-Wandler 100a den Zeitabstand zwischen dem ersten Signal und dem zweiten Signal mit einer Auflösung von 1/3τ messen.
In dem Fall, in dem jede von der ersten bis fünften Flip-Flop-Gruppe 121a, 122a, 123a, 124a und 125a unterschiedliche N D-Typ-Flip-Flop-Schaltungen umfasst, kann der Zeit-Digital-Wandler 100 oder der Zeit-Digital-Wandler 100a den Zeitabstand zwischen dem ersten Signal und dem zweiten Signal mit einer Auflösung von 1/Nτ in der gleichen Weise wie in Ausführungsform 1 oder 2 messen.
Wie oben erwähnt, ist der Zeit-Digital-Wandler 100 oder der Zeit-Digital-Wandler 100a derart eingerichtet, dass der Zeit-Digital-Wandler umfasst: den Eingangsanschluss 101, in den erste und zweite Signale zu einer unterschiedlichen Zeit eingegeben werden, wobei die Signale digitale Signale sind; die Phaseninformationen-Liefereinheit 110, ausgebend ein digitales Signal; die erste bis M-te M-Flip-Flop-Gruppe, jeweils umfassend unterschiedliche erste bis N-te D-Typ-Flip-Flop-Schaltungen; und die ersten bis (N-1)-ten Verzögerungselemente, die in Reihe verbunden sind, wobei jedes der Verzögerungselemente eine Verzögerungszeit länger als eine vorbestimmte Zeit bereitstellt. Die Phaseninformationen-Liefereinheit 110 gibt erste bis M-te digitale Signale aus, wobei jedes der digitalen Signale eine Phase hat, die sich voneinander um einen Betrag unterscheiden, der der vorbestimmten Zeit entspricht. Das K-te digitale Signal, das von der Phaseninformationen-Liefereinheit 110 ausgegeben wird, wird in jeden der D-Anschlüsse von der ersten bis N-ten D-Typ-Flip-Flop-Schaltung in der K-ten Flip-Flop-Gruppe eingegeben. Jeder der C-Anschlüsse der zweiten D-Typ-Flip-Flop-Schaltungen in der ersten bis M-ten Flip-Flop-Gruppe ist mit einem Ende des ersten Verzögerungselements 130-1 verbunden. Jeder der C-Anschlüsse der ersten D-Typ-Flip-Flop-Schaltungen in der ersten bis M-ten Flip-Flop-Gruppe ist mit dem anderen Ende des ersten Verzögerungselements 130-1 verbunden. Wenn N, die Anzahl von D-Typ-Flip-Flop-Schaltungen in einer Flip-Flop-Gruppe, gleich ist wie oder größer ist als 3, wird jeder der C-Anschlüsse der (J+1)-ten D-Typ-Flip-Flop-Schaltungen in der ersten bis M-ten Flip-Flop-Gruppe mit einem Ende des J-ten Verzögerungselements 130-1 verbunden.
Mit der oben beschriebenen Konfiguration kann der Zeit-Digital-Wandler 100 oder der Zeit-Digital-Wandler 100a die Auflösung bei Messungen des Zeitabstands zwischen dem ersten Signal und dem zweiten Signal verbessern, ohne die Schaltungsgröße zu erhöhen.
Ferner ist der Zeit-Digital-Wandler 100 oder der Zeit-Digital-Wandler 100a eingerichtet, so dass jedes von dem ersten bis (N-1)-ten Verzögerungselement eine Zeitverzögerung bereitstellt, die äquivalent ist zu dem (N+1)/N-fachen der vorbestimmten Zeit.
Mit der oben beschriebenen Konfiguration kann der Zeit-Digital-Wandler 100 oder der Zeit-Digital-Wandler 100a die Auflösung bei Messungen des Zeitabstands zwischen dem ersten Signal und dem zweiten Signal auf das 1/N-fache der vorbestimmten Zeit verbessern, ohne die Schaltungsgröße zu erhöhen.
Ferner ist der Zeit-Digital-Wandler 100 oder der Zeit-Digital-Wandler 100a eingerichtet, so dass der Zeit-Digital-Wandler aufweist: die Phaseninformationen-Liefereinheit 110, aufweisend die ersten bis (M-1)-ten Inverter-Elemente, deren jeweilige Zeitverzögerungen die vorbestimmte Zeit sind, wobei die Phaseninformationen-Liefereinheit 110 das erste bis M-te M digitale Signal ausgibt, wobei jedes der digitalen Signale eine Phase hat, die sich voneinander um einen Betrag unterscheiden, der der Inverter-Verzögerungszeit τ jedes von dem ersten bis (M-1)-ten Inverter-Element entspricht, durch Ausgeben von, als digitale Signale, eines von Signalen, die in das erste bis (M-1)-te Inverter-Element eingegeben werden, oder Signalen, die von dem ersten bis (M-1)-ten Inverter-Element ausgegeben werden.
Mit der oben beschriebenen Konfiguration kann der Zeit-Digital-Wandler 100 oder der Zeit-Digital-Wandler 100a die Auflösung bis zum 1/N-fachen der Inverter-Verzögerungszeit τ jedes von dem ersten bis (M-1)-ten Inverter-Element bei Messungen des Zeitabstands zwischen dem ersten Signal und dem zweiten Signal verbessern, ohne die Schaltungsgröße zu erhöhen.
Der Zeit-Digital-Wandler 100 oder der Zeit-Digital-Wandler 100a kann eingerichtet sein, so dass der Zeit-Digital-Wandler die Wellenzahl-Messungseinheit 140 zum Messen der Wellenzahl eines von der Phaseninformationen-Liefereinheit 110 ausgegebenen digitalen Signals umfasst, und die arithmetische Einheit 150a den Zeitabstand zwischen dem ersten Signal und dem zweiten Signal, das in den Eingangsanschluss 101 eingegeben wird, aus beiden, dem Wert, der von jedem der Q-Anschlüsse von der ersten bis N-ten D-Typ-Flip-Flop-Schaltung in jeder von der ersten bis M-ten Flip-Flop-Gruppe ausgegeben wird, und der Wellenzahl des digitalen Signals, die durch die Wellenzahl-Messungseinheit 140 gemessen wird, berechnet.
Mit der obigen Konfiguration kann der Zeit-Digital-Wandler 100 oder der Zeit-Digital-Wandler 100a den Zeitabstand zwischen dem ersten Signal und dem zweiten Signal mit einer hohen Auflösung messen, ohne die Schaltungsgröße zu erhöhen, selbst wenn der Zeitabstand zwischen dem ersten Signal und dem zweiten Signal länger ist als die Periode eines digitalen Signals, wie beispielsweise des ersten digitalen Signals, das von der Phaseninformationen-Liefereinheit 110 ausgegeben wird.
5 ist ein Diagramm, das ein Beispiel für die Konfiguration eines Hauptteils eines Zeit-Digital-Wandlers 100b, enthaltend nur eine Flip-Flop-Gruppe, zeigt.
Jeder der bisher erläuterten Zeit-Digital-Wandler war ein Wandler, enthaltend mehr als eine Flip-Flop-Gruppe. Das heißt, sowohl der Zeit-Digital-Wandler 100 gemäß Ausführungsform 1 als auch der Zeit-Digital-Wandler 100a gemäß Ausführungsform 2 waren Wandler, enthaltend mehrere Flip-Flop-Gruppen 121a, 122a, 123a, 124a und 125a. Der Zeit-Digital-Wandler 100 oder der Zeit-Digital-Wandler 100a kann jedoch ein Wandler sein, der nur eine Flip-Flop-Gruppe enthält, nämlich die erste Flip-Flop-Gruppe 121, wie der in 5 gezeigte Zeit-Digital-Wandler 100b.
Genauer gesagt ist der Zeit-Digital-Wandler 100b eingerichtet, so dass der Zeit-Digital-Wandler umfasst: einen Eingangsanschluss 101, in den ein erstes und ein zweites Signal zu einer unterschiedlichen Zeit eingegeben werden, wobei die Signale digitale Signale sind; eine Phaseninformationen-Liefereinheit 110, ausgebend ein digitales Signal; eine erste Flip-Flop-Gruppe 121b, aufweisend erste bis N-te D-Typ-Flip-Flop-Schaltungen 121-1, 121-2, 121-3, ... und 121-N; ein erstes bis (N-1)-tes Verzögerungselement 130-1, 130-2, ... und 130-(N-1), die in Reihe verbunden sind jeweils bereitstellend eine Zeitverzögerung länger als eine vorbestimmte Zeit. Das von der Phaseninformationen-Liefereinheit 110 ausgegebene digitale Signal wird in jeden der D-Anschlüsse von der ersten bis N-ten D-Typ-Flip-Flop-Schaltung 121-1, 121-2, 121-3, ..., und 121-N in der ersten Flip-Flop-Gruppe 121b eingegeben. Der C-Anschluss der zweiten D-Typ-Flip-Flop-Schaltung 121-2 in der ersten Flip-Flop-Gruppe 121b ist mit einem Ende des ersten Verzögerungselements 130-1 verbunden. Der C-Anschluss der ersten D-Typ-Flip-Flop-Schaltung 121-1 in der ersten Flip-Flop-Gruppe 121b ist mit dem anderen Ende des ersten Verzögerungselements 130-1 verbunden. Das andere Ende des ersten Verzögerungselements 130-1 ist mit einem Eingangsanschluss 101 verbunden. Wenn N, die Anzahl von Flip-Flop-Schaltungen in einer Flip-Flop-Gruppe, gleich ist wie oder größer ist als 3, wird jeder C-Anschluss der (J+1)-ten D-Typ-Flip-Flop-Schaltung in der ersten Flip-Flop-Gruppe 121b mit den einen Ende des J-ten Verzögerungselements verbunden und ein Endes des (J+1)-ten Verzögerungselements wird mit dem anderen Ende des J-ten Verzögerungselements verbunden.
Mit der oben beschriebenen Konfiguration kann der Zeit-Digital-Wandler 100b die Auflösung bei Messungen des Zeitabstands zwischen dem ersten Signal und dem zweiten Signal verbessern, ohne die Schaltungsgröße zu erhöhen.
Es versteht sich, dass eine beliebige Kombination von zwei der oben genannten Ausführungsformen vorgenommen werden kann, dass verschiedene Änderungen an einer beliebigen Komponente gemäß einer der oben genannten Ausführungsformen vorgenommen werden können oder dass eine beliebige Komponente gemäß einer der oben genannten Ausführungsformen im Rahmen der vorliegenden Offenbarung weggelassen werden kann.
INDUSTRIELLE ANWENDBARKEIT
Der Zeit-Digital-Wandler gemäß der vorliegenden Offenbarung kann in Messungsausrüstung eingesetzt werden, die physikalische Größen wie Position, Entfernung, Geschwindigkeit, Temperatur oder eine Strömungsrate misst, oder kann in A/D-Wandlern oder dergleichen eingesetzt werden.
BEZUGSZEICHENLISTE
100, 100a, 100b Zeit-Digital-Wandler, 101 Eingangsanschluss, 110 Phaseninformationen-Liefereinheit, 111 erstes Inverter-Element, 112 zweites Inverter-Element, 113 drittes Inverter-Element, 114 viertes Inverter-Element, 115 fünftes Inverter-Element, 121, 121a, 121b erste Flip-Flop-Gruppe, 122, 122a zweite Flip-Flop-Gruppe, 123, 123a dritte Flip-Flop-Gruppe, 124, 124a vierte Flip-Flop-Gruppe, 125, 125a fünfte Flip-Flop-Gruppe, 121-1, 122-1, 123-1, 124-1, 125-1 erste D-Typ-Flip-Flop-Schaltung, 121-2, 122-2, 123-2, 124-2, 125-2 zweite D-Typ-Flip-Flop-Schaltung, 121-3, 122-3, 123-3, 124-3, 125-3 dritte D-Typ-Flip-Flop-Schaltung, 121-N N-te D-Typ-Flip-Flop-Schaltung, 130-1 erstes Verzögerungselement, 130-2 zweites Verzögerungselement, 130-N-1 (N-1)-tes Verzögerungselement, 140 Wellenzahl-Messungseinheit und 150, 150a arithmetische Einheit.

Claims

Zeit-Digital-Wandler (100, 100a oder 100b), umfassend: einen Eingangsanschluss (101), in den ein erstes Signal und ein zweites Signal zu einer unterschiedlichen Zeit eingegeben werden; eine Phaseninformationen-Liefereinheit (110) enthaltend ein Inverter-Element (110+M) mit einer Inverter-Verzögerungszeit τ, wobei die Phaseninformationen-Liefereinheit (110) mehrere digitale Signale ausgibt, wobei jedes der digitalen Signale eine Phase hat, die sich voneinander unterscheiden, wobei die Phasenverschiebung ein Betrag ist, der der Inverter-Verzögerungszeit τ entspricht; eine erste Flip-Flop-Gruppe (121), aufweisend eine erste bis N-te D-Typ-Flip-Flop-Schaltung (121-1, 121-2, ... und 121-N), wobei N eine natürliche Zahl gleich oder größer als 2 ist; ein erstes bis (N-1)-tes Verzögerungselement (130-1, 130-2, ... und 130-N-1), wobei jedes der Verzögerungselemente eine Zeitverzögerung bereitstellt, die das (N+1)/N-fache der Inverter-Verzögerungszeit τ beträgt; und eine Recheneinheit (150), die ein Zeitintervall zwischen einem Punkt des Eingebens des ersten Signals und einem weiteren Punkt des Eingebens des zweiten Signals aus dem Wert berechnet, der von jedem der Q-Anschlüsse der ersten bis N-ten D-Typ-Flip-Flop-Schaltung (121-1, 121-2, ... und 121-N) ausgegeben wird, wobei eines der der ersten Flip-Flop-Gruppe (121) entsprechenden digitalen Signale in alle der D-Anschlüsse von der ersten bis N-ten D-Typ-Flip-Flop-Schaltung (121-1, 121-2, ... und 121-N) in der ersten Flip-Flop-Gruppe (121) eingegeben wird, ein C-Anschluss der zweiten D-Typ-Flip-Flop-Schaltung (121-2) in der ersten Flip-Flop-Gruppe (121) mit einem Ende eines ersten Verzögerungselements (130-1) verbunden ist, ein C-Anschluss der ersten D-Typ-Flip-Flop-Schaltung (121-1) in der ersten Flip-Flop-Gruppe (121) mit dem anderen Ende des ersten Verzögerungselements (130-1) verbunden ist, das andere Ende des ersten Verzögerungselements (130-1) mit dem Eingangsanschluss (101) verbunden ist, und, wenn N, die Anzahl von Flip-Flop-Schaltungen in der ersten Flip-Flop-Gruppe (121), gleich ist wie oder größer ist als 3, für jedes J, eine natürliche Zahl von 2 bis N-1, der C-Anschluss der (J+1)-ten D-Typ-Flip-Flop-Schaltung (121-J+1) in der ersten Flip-Flop-Gruppe (121) mit einem Ende des J-ten Verzögerungselements (130-J) verbunden wird und ein Ende des (J-1)-ten Verzögerungselements (130-J-1) mit dem anderen Ende des J-ten Verzögerungselements (130-J) verbunden wird.
Zeit-Digital-Wandler (100, 100a oder 100b) nach Anspruch 1, wobei der Zeit-Digital-Wandler (100, 100a oder 100b) eine zweite bis M-te Flip-Flop-Gruppe (122, 123, ... und 120+M), jeweils umfassend unterschiedliche erste bis N-te D-Typ-Flip-Flop-Schaltungen (12X-1, 12X-2, 12X-3, ... und 12X-N), umfasst, wobei M eine natürliche Zahl gleich oder größer als 2 ist, zusätzlich zu der ersten Flip-Flop-Gruppe (121), und wobei die Phaseninformationen-Liefereinheit (110) ein erstes bis M-tes digitales Signal ausgibt, wobei jedes der digitalen Signale eine Phase hat, die sich voneinander um einen Betrag unterscheiden, der der vorbestimmten Zeit entspricht, für jedes K, eine natürliche Zahl von 1 bis M, ein K-tes digitales Signal unter den von der Phaseninformationen-Liefereinheit (110) ausgegebenen digitalen Signalen in D-Anschlüsse von der ersten bis N-ten D-Typ-Flip-Flop-Schaltung (120+K-1, 120+K-2, ... und 120+K-N) in der K-ten Flip-Flop-Gruppe (120+K) eingegeben wird, in jeder Flip-Flop-Gruppe (121, 122, ... und 120+M) der C-Anschluss der zweiten D-Typ-Flip-Flop-Schaltung (120X-2) mit dem einen Ende des ersten Verzögerungselements (130-1) verbunden ist, in jeder Flip-Flop-Gruppe (121, 122, ... und 120+M) der C-Anschluss der ersten D-Typ-Flip-Flop-Schaltung (12X-1) mit dem anderen Ende des ersten Verzögerungselements (130-1) verbunden ist, und, wenn N, die Anzahl von Flip-Flop-Schaltungen in einer Flip-Flop-Gruppe (121, 122, ... und 120+M), gleich ist wie oder größer ist als 3, in jeder Flip-Flop-Gruppe, der C-Anschluss der (J+1)-ten D-Typ-Flip-Flop-Schaltung (12X-J+1) mit dem einen Ende des J-ten Verzögerungselements (130-J) verbunden ist, und wobei die Recheneinheit (150) Werte, die von den Q-Anschlüssen der ersten bis N-ten D-Typ-Flip-Flop-Schaltung (12X-1, 12X-2, ... und 12X-N) jeder Flip-Flop-Gruppe (121, 122, ... und 120+M) ausgegeben werden, verwendet, um das Zeitintervall zu berechnen.
Zeit-Digital-Wandler (100, 100a oder 100b) nach Anspruch 2, wobei die Phaseninformationen-Liefereinheit (110) erste bis (M-1)-te Inverter-Elemente (111, 112, ... und 110+M-1) aufweist, wobei jedes der ersten bis (M-1)-ten Inverter-Elemente identisch mit dem Inverter-Element (110+M) ist und eine Inverter-Verzögerungszeit aufweist, die mit der vorbestimmten Zeit identisch ist, und wobei jeder von D-Anschlüssen von der ersten bis N-ten D-Typ-Flip-Flop-Schaltung (122-1, 122-2, ... und 122-N) in der zweiten Flip-Flop-Gruppe (122) mit einem Ende des ersten Inverter-Elements (111) verbunden ist, jeder der D-Anschlüsse von der ersten bis N-ten D-Typ-Flip-Flop-Schaltung (121-1, 121-2, ... und 121-N) in der ersten Flip-Flop-Gruppe (121) mit dem anderen Ende des ersten Inverter-Elements (111) verbunden ist, und, wenn M, die Anzahl von Flip-Flop-Gruppen, gleich ist wie oder größer ist als 3, für jedes L, eine natürliche Zahl von 2 bis M-1, jeder von D Anschlüssen von der ersten bis N-ten D-Typ-Flip-Flop-Schaltung (120+L+1-1, 120+L+1-2, ... und 120+L+1-N) in der (L+1)-ten Flip-Flop-Gruppe (120+L+1) mit einem Ende des L-ten Inverter-Elements (110+L) verbunden ist und ein Ende des (L-1)-ten Inverter-Elements (110+L-1) mit dem anderen Ende des L-ten Inverter-Elements (110+L) verbunden ist.
Zeit-Digital-Wandler (100, 100a oder 100b) nach Anspruch 3, wobei die Phaseninformationen-Liefereinheit (110) ein Ringoszillator ist.
Zeit-Digital-Wandler (100, 100a oder 100b) nach Anspruch 4, wobei die Phaseninformationen-Liefereinheit (110) ein M-tes Inverter-Element (110+M) aufweist, dessen Inverter-Verzögerungszeit identisch ist mit der Inverter-Verzögerungszeit von dem ersten bis (M-1)-ten Inverter-Element (111, 112, ... und 110+M-1), zusätzlich zu dem ersten bis (M-1)-ten Inverter-Element (111, 112, ... und 110+M-1), und wobei jeder der D-Anschlüsse von der ersten bis N-ten D-Typ-Flip-Flop-Schaltung (122-1, 122-2, ... und 122-N) in der zweiten Flip-Flop-Gruppe (122) mit dem einen Ende des ersten Inverter-Elements (111) verbunden ist, jeder der D-Anschlüsse von der ersten bis N-ten D-Typ-Flip-Flop-Schaltung (121-1, 121-2, ... und 121-N) in der ersten Flip-Flop-Gruppe (121) mit dem anderen Ende des ersten Inverter-Elements (111) verbunden ist, ein Ende des M-ten Inverter-Elements (110+M) mit dem anderen Ende des ersten Inverter-Elements (111) verbunden ist, das andere Ende des M-ten Inverter-Elements (110+M) mit einem Ende des (M-1)-ten Inverter-Elements (110+M-1) verbunden ist, und, wenn M, die Anzahl von Flip-Flop-Gruppen, gleich ist wie oder größer ist als 3, jeder von D-Anschlüssen von der ersten bis N-ten D-Typ-Flip-Flop-Schaltung (120+L+1-1, 120+L+1-2, ... und 120+L+1-N) in der (L+1)-ten Flip-Flop-Gruppe (120+L+1) mit dem einen Ende des L-ten Inverter-Elements (110+L) verbunden ist und das eine Ende des (L-1)-ten Inverter-Elements (110+L-1) mit dem anderen Ende des L-ten Inverter-Elements (110+L) verbunden ist.
Zeit-Digital-Wandler (100, 100a oder 100b) nach Anspruch 1, wobei der Zeit-Digital-Wandler (100, 100a oder 100b) eine Wellenzahl-Messungseinheit (140), messend eine Wellenzahl des digitalen Signals durch Empfangen des von der Phaseninformationen-Liefereinheit (110) ausgegebenen digitalen Signals, umfasst.