DE112015006937T5

DE112015006937T5 - Verpackte integrierte Schaltkreisvorrichtung mit Vertiefungsstruktur

Info

Publication number: DE112015006937T5
Application number: DE112015006937.2T
Authority: DE
Inventors: Bin Liu; John G. Meyers; Florence R. Pon
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2015-09-25
Filing date: 2015-09-25
Publication date: 2018-09-06
Also published as: US20200066621A1; WO2017049587A1; TW201724448A; TWI740838B; US11901274B2

Abstract

Eine verpackte Vorrichtung (110) enthält ein Substrat (114) und einen oder mehrere Kontakte (118), die an einer Seite des Substrats (114) angeordnet sind. Strukturen der verpackten Vorrichtung (110) definieren mindestens teilweise eine Vertiefungsregion (120), die sich von der Seite des Substrats (114) und durch das Substrat (114) erstreckt, wobei ein oder mehrere Kontakte (124) einer zweiten Hardwareschnittstelle in der Vertiefungsregion (120) angeordnet sind. Der eine oder die mehreren Kontakt/e (118) der ersten Hardwareschnittstelle ermöglichen eine Verbindung der verpackten Vorrichtung (110) mit einer Leiterplatte. Der eine oder die mehreren Kontakt/e (124) der zweiten Hardwareschnittstelle ermöglichen eine Verbindung zwischen einem oder mehreren IC-Chip/s der verpackten Vorrichtung (110) und einem anderen IC-Chip (150), der eine Komponente der verpackten Vorrichtung (110) oder einer unterschiedlichen verpackten Vorrichtung ist.

Description

HINTERGRUND
Technisches Gebiet
Hierin diskutierte Ausführungsformen betreffen generell verpackte integrierte Schaltkreis (IC) Vorrichtungen und insbesondere, aber nicht ausschließlich, Strukturen zum Bereitstellen einer Verbindung mit der Schaltungsanordnung einer verpackten IC-Vorrichtung.
Stand der Technik
Mobile, Tablet- und Ultrabooktechnologien benötigen Halbleitervorrichtungsverpackungen mit zunehmend geringeren Abmessungen, was auch als ein kleinerer Formfaktor bekannt ist. Es wurden Verpackungstechnologien zum Aufnehmen mehrerer Komponenten in ein einzelnes Paket entwickelt, um den Hauptplatinenplatz (x-y Dimension) und die Höhe der montierten Platine („z-Höhe“) zu reduzieren. Pakete können ein Paketsubstrat enthalten, einen oder mehrere integrierte Schaltung (IC) Chips, verschiedene andere aktive und/oder passive Komponenten und eine Verkapselung, die alle zu den x-y Dimensionen und der z-Höhe beitragen können und den Grad einschränken, in dem der Paketformfaktor reduziert werden kann.
Da verschiedene Verpackungstechnologien sich dem unteren Limit ihrer jeweiligen Formfaktoren annähern, besteht eine zunehmende Nachfrage nach Lösungen, die schrittweise Verbesserungen der Effizienz des von verpackten IC-Vorrichtungen in Anspruch genommenen Platzes bereitstellen.
Figurenliste
Die verschiedenen Ausführungsformen der vorliegenden Erfindung werden in den Figuren der beigefügten Zeichnungen beispielhaft veranschaulicht und nicht als einschränkend. Dabei ist:

1 eine perspektivische Ansicht eines Systems zum Bereitstellen einer Verbindung mit einem verpackten IC-Chip gemäß einer Ausführungsform.
2 ein Flussdiagramm, das Elemente eines Verfahrens zum Fertigen einer verpackten Vorrichtung gemäß einer Ausführungsform veranschaulicht.
3 eine perspektivische Ansicht eines Systems zum Bereitstellen einer Verbindung zwischen verpackten Vorrichtungen gemäß einer Ausführungsform.
4A, 4B zeigen Querschnittsansichten, die Operationen zum Fertigen einer verpackten Vorrichtung gemäß einer Ausführungsform veranschaulichen.
5 zeigt Querschnittsansichten, die Operationen zum Fertigen einer verpackten Vorrichtung gemäß einer Ausführungsform veranschaulichen.
6 zeigt Querschnittsansichten, die Operationen zum Verbinden einer Schaltungsanordnung einer verpackten Vorrichtung gemäß einer Ausführungsform veranschaulicht.
7 ist eine Seitenansicht, die Elemente einer verpackten Vorrichtung gemäß einer Ausführungsform veranschaulicht.
8 veranschaulicht eine Rechenvorrichtung gemäß einer Ausführungsform.
9 veranschaulicht ein Blockdiagramm eines beispielhaften Computersystems gemäß einer Ausführungsform.
10 ist ein Interposer, der eine oder mehrere Ausführungsform/en implementiert.
11 ist eine Rechenvorrichtung, die gemäß einer Ausführungsform aufgebaut ist.

AUSFÜHRLICHE BESCHREIBUNG
Hierin diskutierte Ausführungsformen stellen unterschiedlich Techniken und/oder Mechanismen zur Ermöglichung des Betriebs von einem oder mehreren integrierten Schaltungs (IC) Chips einer verpackten Vorrichtung mit einem oder mehreren anderen IC-Chip/s, die in der verpackten Vorrichtung enthalten oder damit zu verbinden sind, bereit. Eine verpackte Vorrichtung nach einer Ausführungsform enthält eine Vertiefungsstruktur, die zumindest teilweise in einem Arrangement von Substratstrukturen mit mehreren Ebenen ausgebildet ist oder diese aufnehmen kann. Die Vertiefungsstruktur kann eine Einheit aufnehmen, die einen oder mehrere IC-Chip/s umfasst - beispielsweise wenn die Einheit eine Komponente der verpackten Vorrichtung oder eine andere verpackte Vorrichtung ist. In einer Ausführungsform ermöglicht die Vertiefungsstruktur es der Einheit zumindest teilweise unter einer Seite der verpackten Vorrichtung aufgehängt zu sein, während die verpackte Vorrichtung mit einer Leiterplatte (PCB) oder einer anderen Vorrichtung verbunden ist. Im Vergleich zu existierenden Verpackungstechnologien stellen bestimmte Ausführungsformen ein verbessertes z-Höhen-Profil von Hardware, die mehrere IC-Chips enthält, bereit.
Die hierin beschriebenen Technologien können in einer oder mehreren elektronischen Vorrichtungen implementiert werden. Nicht einschränkende Beispiele für elektronische Vorrichtungen, die die hierin beschriebenen Technologien nutzen können, umfassen jedwede Art von Mobilgerät und/oder stationärem Gerät, wie etwa Kameras, Mobiltelefone, Computerterminals, Desktop-Computer, elektronische Lesegeräte, Faxmaschinen, Kioske, Netbook-Computer, Notebook-Computer, Internetvorrichtungen, Bezahlterminals, persönliche digitale Assistenten, Medienabspielgeräte und/oder -aufzeichnungsgeräte, Server (z. B. Blade-Server, Rack-Server, Kombinationen davon usw.), Set-Top-Boxen, Smartphones, persönliche Tablet-Computer, ultramobile Personal Computer, verdrahtete Telefone, Kombinationen davon und dergleichen. Solche Geräte können tragbar oder stationär sein. In manchen Ausführungsformen können die hierin beschriebenen Technologien in einem Desktop-Computer, Laptop-Computer, Smartphone, Tablet-Computer, Netbook-Computer, Notebook-Computer, persönlichem digitalen Assistenten, Server, Kombinationen davon und dergleichen eingesetzt werden. Allgemeiner können die hierin beschriebenen Technologien in jeder aus einer Vielzahl elektronischer Geräte, die eine oder mehrere verpackte IC-Vorrichtung/en enthält, eingesetzt werden.
1 ist eine Explosionsansicht eines Systems 100 zum Bereitstellen eines Zugangs zu einem oder mehreren verpackten IC-Chip/s gemäß einer Ausführungsform. System 100 kann eine verarbeitungsfähige Plattform enthalten oder als eine Komponente solch einer Plattform arbeiten. System 100 kann zum Beispiel eine Vielzahl von verpackten Vorrichtungen enthalten, die Funktionalität als ein Prozessor, ein Speicheruntersystem, ein System-in-Package und/oder dergleichen bereitstellen sollen.
In einer Ausführungsform enthält System 100 eine Anordnung 110, die ein Verpackungsmaterial 112 umfasst, in dem ein oder mehrere IC-Chip/s (nicht gezeigt) angeordnet sind. Verpackungsmaterial 112 kann eine Vielzahl von dem Fachmann bekannten Materialien zum Verpacken integrierter Schaltungsanordnungen enthalten. Beispiele für solche Materialien umfassen, sind hierauf aber nicht beschränkt, ein Epoxid, Polymer, Harz, Kunststoff, Keramik usw.
Der eine oder die mehreren IC-Chip/s, der/die in dem Verpackungsmaterial 112 angeordnet ist bzw. sind, kann bzw. können beispielsweise einen NAND-Speicherchip und/oder eine Vielzahl anderer Speicherchips umfassen. Zusätzlich oder alternativ hierzu kann bzw. können der eine oder die mehreren IC-Chip/s einen Prozessorchip, eine applikationsspezifische integrierte Schaltung (ASIC), ein System-on-Chip und/oder einen beliebigen diverser anderer IC-Chips enthalten. Manche Ausführungsformen sind jedoch in Hinblick auf den bestimmten Typ und/oder die Anzahl der Chips, die in dem Verpackungsmaterial 112 angeordnet oder anderweitig in System 100 enthalten sind, nicht beschränkt.
Anordnung 110 kann ferner ein Substrat 114 umfassen, das in oder auf dem Verpackungsmaterial 112 angeordnet ist, wobei das Substrat 114 verbundene Strukturen enthält, um Zugriff auf den einen oder die mehreren IC-Chips der Anordnung 110 zu ermöglichen. Substrat 114 kann einen Interposer enthalten oder eine beliebige einer Vielzahl anderer solcher Strukturen, um Funktionalität zu ermöglichen, wie etwa eine von herkömmlichen Verpackungstechnologien adaptierte. Zur Veranschaulichung und ohne Einschränkung können in dem Substrat 114 ein oder mehrere Durchkontaktierungen, Spuren oder andere Strukturen zum Ermöglichen eines kommunikativen Verbindens von Anordnung 110 und anderer Hardware, die in dem System 100 enthalten ist, oder zum Verbinden mit System 100 ausgebildet sein. Obwohl bestimmte Ausführungsformen in dieser Hinsicht nicht eingeschränkt sind, kann Substrat 114 eine Ausfächerung der Verbindungen mit einer relativ großen Teilung an einer Seite 116 des Substrats 114 im Vergleich zu einer entsprechenden Teilung solcher Verbindungen auf einer gegenüberliegenden Seite (nicht gezeigt) des Substrats 114 bereitstellen.
In der gezeigten veranschaulichenden Ausführungsform ist/sind auf Seite 116 ein oder mehrere Kontakt/e 118 (beispielsweise ein oder mehrere leitfähige Stift/e, Pad/s, Kugel/n und/oder andere solche Verbindungshardware) einer ersten Hardwareschnittstelle ausgebildet, die eine Verbindung der Anordnung 110 mit irgendeiner anderen Vorrichtung (nicht gezeigt), wie etwa einer Leiterplatte (PCB) oder einer verpackten Vorrichtung, ermöglicht. Der eine oder die mehreren Kontakte 118 können verbunden werden, um die Zustellung von Daten, Steuersignalen, Adresssignalen Taktsignalen, Energie, einem Referenzpotenzial (z. B. Erde) und/oder eine Vielzahl anderer Übermittlungen zu ermöglichen. Die Hardwareschnittstelle, die einen oder mehrere Kontakt/e 118 enthält, kann beispielsweise ein Ball-Grid-Array enthalten. Die konkrete Anzahl und Anordnung der Kontakte 118 (und/oder anderer hierin veranschaulichter Hardwareschnittstellenkontakte) ist lediglich veranschaulichend und kann gemäß unterschiedlichen Ausführungsformen mit mehr, weniger und/oder unterschiedlich angeordneten Kontakten variieren.
In einer Ausführungsform umfasst Anordnung 110 ferner eine andere Schnittstelle, die zum Beispiel das Verbinden der Anordnung 110 mit einer anderen Vorrichtung als die, die mit Anordnung 110 über die Schnittstelle mit einem oder mehreren Kontakten 118 verbunden ist, zu verbinden. Diese andere Hardwareschnittstelle kann einen oder mehrere Kontakte enthalten, der/die von einer Ebene der Seite 116 versenkt ist bzw. sind. Zur Veranschaulichung, aber ohne Einschränkung, kann diese andere Hardwareschnittstelle einen oder mehrere Kontakt/e 124 umfassen, der/die in einer Vertiefungsstruktur 120, die in Anordnung 110 ausgebildet ist, angeordnet ist bzw. sind. Die Ränder 122a, 122b der Seite 116 können zum Beispiel zumindest teilweise gegenüberliegende Seitenwände der Vertiefungsstruktur 120 definieren, wobei diese Seitenwände sich von Seite 116 bis zu einer gegenüberliegenden Seite (nicht gezeigt) des Substrats 114 erstrecken. In der gezeigten veranschaulichenden Ausführungsform enthält die Vertiefungsstruktur 120 ein Loch, das sich mindestens durch das Substrat 114 erstreckt. In manchen Ausführungsformen kann die Vertiefungsstruktur 120 sich weiter durch eine oder mehrere Strukturen (nicht gezeigt) erstrecken, die in dem Verpackungsmaterial 112 angeordnet und mit den gegenüberliegenden Seiten des Substrats 114 verbunden sind.
Die Vertiefungsstruktur 120 kann ein Einführen zusätzlicher Hardware aufnehmen - beispielsweise die veranschaulichende Einheit 150 des Systems 100 - die einen oder mehrere IC-Chip/s enthält (nicht gezeigt). Solch einer oder mehrere IC-Chip/s der Einheit 150 kann/können beispielsweise direkt oder indirekt mit dem einen oder den mehreren Kontakten 124 durch andere Kontakte (nicht gezeigt), der/die sich in oder auf einer Seite 152 der Einheit 150 befindet bzw. befinden, verbunden werden. Der eine oder die mehreren IC-Chip/s der Einheit 150 kann/können einen Prozessorchip, Speicherchip, ASIC, System-on-Chip und/oder jedwede diverser anderer Arten von IC-Chips gemäß unterschiedlicher Ausführungsformen enthalten. In einer Ausführungsform ist Anordnung 110 eine erste verpackte Vorrichtung und Einheit 150 eine andere verpackte Vorrichtung. Alternativ kann Einheit 150 eine Komponente sein - beispielsweise einschließlich eines noch zu verpackenden Chips, Chipstapels usw. - die mit Anordnung 110 zu verpacken ist, um eine einzelne verpackte Vorrichtung, wie etwa ein Paketim-Paket, zu bilden.
Wie hierin offenbart kann die Vertiefungsstruktur 120 einem System 100 ermöglichen, im Vergleich zu bestehenden Verpackungstechnologien verbesserte z-Höhen-Eigenschaften aufzuweisen. Vertiefungsstruktur 120 kann beispielsweise mindestens einem Teil der Einheit 150 ermöglichen „unterhalb“ der Seite 116 positioniert zu werden - zum Beispiel in einer Region zwischen Seite 116 und einer anderen Vorrichtung (nicht gezeigt), die die Anordnung 110 über einen oder mehrere Kontakt/e 118 verbinden soll. Durch das Ermöglichen, dass die Schaltungsanordnung und/oder andere Struktur derart unterhalb der Seite 116 positioniert werden kann, ermöglichen diverse Ausführungsformen, dass Verpackungsmaterial 112 und/oder Schaltungsanordnungen, die in dem Verpackungsmaterial 112 angeordnet sind, im Vergleich zu Ausführungen, die nach bestehenden Techniken möglich sind, eine niedrigere z-Höhen-Ausführung aufweisen.
2 veranschaulicht Elemente eines Verfahrens 200 zum Herstellen einer Vorrichtung, einschließlich verpackter Schaltungsanordnungen, gemäß einer Ausführungsform. Durch Durchführen des Verfahrens 200 wird zum Beispiel eine Vorrichtung mit manchen oder allen der Merkmale der Anordnung 110 gefertigt. In manchen Ausführungsformen produziert Verfahren 200 System 100 oder andere Hardware mit hierin offenbarten Merkmalen.
Verfahren 200 kann bei 210 das Verbinden eines ersten Substrats mit einem oder mehreren IC-Chip/s enthalten. Das Verbinden bei 210 kann zum Beispiel das Drahtbonden oder anderweitige Verbinden von Substrat 114 mit einem IC-Chip, der in Verpackungsmaterial 112 enthalten ist oder darin enthalten sein wird, umfassen. Das erste Substrat kann einen Interposer enthalten, der eine Verbindung des einen oder der mehreren IC-Chip/s mit anderer integrierter Schaltungsanordnung, die in der endgültigen verpackten Vorrichtung enthalten ist, oder damit verbunden werden kann, ermöglicht. Das erste Substrat kann zusätzlich oder alternativ eine Loch- oder Kerbenstruktur bilden, die von einer Ebene, einschließlich einer Seite des Substrats, aus verläuft.
In einer Ausführungsform umfasst Verfahren 200 bei 220 ferner das Verpacken des einen oder der mehreren IC-Chips in einem Verpackungsmaterial. Die Verpackung bei 220 kann Spritzguss umfassen oder anderweitiges Anordnen des Verpackungsmaterials um den einen oder die mehreren IC-Chip/s und, in einer Ausführungsform, auf dem ersten Substrat. Obwohl manche Ausführungsformen in dieser Hinsicht nicht eingeschränkt sind, kann das erste Substrat innerhalb des Verpackungsmaterials nach dem Verpacken bei 220 angeordnet sein.
Verfahren 200 kann bei 230 ferner das Ausbilden einer Vertiefungsstruktur, die von einer ersten Seite des ersten Substrats und durch das erste Substrat verläuft, enthalten. Die Vertiefungsstruktur kann zumindest teilweise durch Seitenwandstrukturen des ersten Substrats definiert sein - zum Beispiel, wenn solche Seitenwandstrukturen gegenüberliegende Seitenwände des ersten Substrats, die einander zugewandt sind, enthalten. In einer Ausführungsform ist die Vertiefungsstruktur zumindest teilweise durch Seitenwände des ersten Substrats ausgebildet - zum Beispiel wobei die Seitenwände eine Öffnung definieren, die eine Breite und/oder Länge von 3 Millimetern (mm) oder mehr aufweist. Solche Dimensionen sind jedoch lediglich veranschaulichend und können in unterschiedlichen Ausführungsformen in Übereinstimmung mit implementierungsspezifischen Details signifikant variieren. In einer Ausführungsform ist ein Querschnittsbereich der Vertiefungsstruktur größer als ein Querschnittsbereich eines anderen IC-Chips, der mit dem einen oder mehreren IC-Chip/s über in der Vertiefungsstruktur angeordnete Strukturen zu verbinden ist.
Das Ausbilden bei 230 kann eine oder mehrere Vorgänge umfassen, die von einer Vielzahl herkömmlicher Masking-, Bohrschneide- und/oder anderen Techniken adaptiert sind. Zur Veranschaulichung und nicht als Einschränkung kann das Ausbilden bei 230 das Anordnen einer Abdeckstruktur umfassen, die sich durch ein Loch erstreckt, das in dem ersten Substrat ausgebildet ist, oder alternativ in eine Kerbe, die in dem ersten Substrat ausgebildet ist. Die Abdeckstruktur kann verhindern, dass Verpackungsmaterial durch Spritzguss oder anderweitig in einer Region angeordnet wird, die zu einer Vertiefung werden soll, die sich in (z. B. durch) das Substrat erstreckt. Nachdem das Verpackungsmaterial um den einen oder die mehreren IC-Chips bei 220 angeordnet wurde, kann die Abdeckstruktur geschnitten, gebohrt, geschliffen oder anderweitig entfernt werden, um die Vertiefungsstruktur freizugeben. In einer anderen Ausführungsform umfasst das Ausbilden der Vertiefungsstruktur bei 230 Bohren oder anderweitiges Entfernen von Verpackungsmaterial, das in einem Loch oder einer Kerbe, die von dem ersten Substrat gebildet wird, angeordnet ist.
Verfahren 200 kann ferner bei 240 das Anordnen erster Kontakte (beispielsweise einen oder mehrere Kontakt/e 118) einer ersten Hardwareschnittstelle auf der ersten Seite des ersten Substrats umfassen. Die erste Hardwareschnittstelle kann das Verbinden einer Vorrichtung, die durch Verfahren 200 gefertigt wurde, mit einer Leiterplatte oder alternativ einer anderen verpackten Vorrichtung ermöglichen. In einer Ausführungsform umfasst Verfahren 200 ferner bei 250 das Anordnen zweiter Kontakte (beispielsweise einen oder mehrere Kontakte 124) einer zweiten Hardwareschnittstelle in der Vertiefungsstruktur. Die zweiten Kontakte können eine Verbindung mit einem oder mehreren anderen IC-Chip/s (beispielsweise einem oder mehreren anderen Chip/s als jene, die mit dem ersten Substrat 210 verbunden wurden) ermöglichen. Das Anordnen bei 240 und/oder das Anordnen bei 250 können Masking-, Beschichtungs-, Ätz-, Löt- und/oder andere Operationen umfassen, die von einer Vielzahl herkömmlicher Techniken zum Ausbilden leitfähiger Kontakte einer verpackten Vorrichtung adaptiert sind. In einer Ausführungsform werden ein oder mehrere der zweiten Kontakt/e bei 250 auf einem Boden der Vertiefungsstruktur angeordnet. Alternativ oder zusätzlich können ein oder mehrere der zweiten Kontakte bei 250 an einer Seitenwand der Vertiefungsstruktur angeordnet werden. Das Anordnen bei 240 und/oder das Anordnen bei 250 kann das Ausbilden von Kontakten eines Ball-Grid-Array oder anderer Schnittstellenhardware umfassen. In manchen Ausführungsformen wird das Verpacken bei 220 nach dem Anordnen bei 240 und/oder dem Anordnen bei 250 durchgeführt.
Obwohl bestimmte Ausführungsformen in dieser Hinsicht nicht eingeschränkt sind, kann Verfahren 200 ferner einen oder mehrere andere Vorgänge (nicht gezeigt) zum Verbinden einer verpackten Vorrichtung mit einer oder mehreren anderen Vorrichtung/en umfassen - zum Beispiel, wenn die verpackte Vorrichtung das erste Substrat enthält, den einen oder die mehreren IC-Chip/s, die ersten Kontakte und die zweiten Kontakte. Die verpackte Vorrichtung kann zum Beispiel gelötet oder anderweitig mit einer Leiterplatte oder einer anderen verpackten Vorrichtung über die ersten Kontakte der ersten Hardwareschnittstelle verbunden werden. Alternativ oder zusätzlich hierzu kann die verpackte Vorrichtung mit einer anderen verpackten Vorrichtung über die zweiten Kontakte der zweiten Hardwareschnittstelle verbunden werden. Das Verpacken bei 220 kann zum Beispiel nach solch einem Verbinden mit der anderen verpackten Vorrichtung durchgeführt werden. In manchen Ausführungsformen umfasst Verfahren 200 ferner einen oder mehrere andere Vorgänge (nicht gezeigt) zum Verpacken einer Vorrichtung, einschließlich des ersten Substrats, des einen oder der mehreren IC-Chip/s, der ersten Kontakte und der zweiten Kontakte, und eines anderen IC-Chips, der mit dem einen oder den mehreren IC-Chip/s über die zweiten Kontakte verbunden ist.
3 ist eine Montageansicht eines Systems 300 zum Bereitstellen von Zugang zu einem oder mehreren verpackten IC-Chip/s gemäß einer Ausführungsform. System 300 kann beispielsweise einige oder alle der Merkmale des Systems 100 enthalten. System 300 enthält eine verpackte Vorrichtung 310 und eine andere verpackte Vorrichtung 350 zum Verbinden mit verpackter Vorrichtung 300. Die verpackten Vorrichtungen 310, 350 können funktional der Anordnung 110 bzw. Einheit 150 entsprechen. Manche Ausführungsformen werden vollständig von einer verpackten Vorrichtung implementiert mit zum Beispiel manchen oder allen Merkmalen der verpackten Vorrichtung 310 oder Anordnung 110.
In der gezeigten veranschaulichenden Ausführungsform enthält die verpackte Vorrichtung 310 ein Substrat 314 und ein Verpackungsmaterial 312 mit einem oder mehreren darin angeordneten IC-Chip/s (nicht gezeigt). Substrat 314 und Verpackungsmaterial 312 können funktional Substrat 114 bzw. einem Verpackungsmaterial 112 entsprechen. Auf einer Seite 316 des Substrats 314 kann bzw. können ein oder mehrere Kontakte 318 einer Hardwareschnittstelle ausgebildet sein, die das Verbinden der verpackten Vorrichtung 310 mit irgendeiner anderen Vorrichtung (nicht gezeigt), wie einem PCB oder einer verpackten Vorrichtung, ermöglichen soll. Der eine oder die mehreren Kontakt/e 318 können beispielsweise zumindest einen Teil eines Ball-Grid-Array bilden.
Die verpackte Vorrichtung 310 kann ferner eine andere Schnittstelle umfassen, die ein Verbinden der verpackten Vorrichtung 310 mit der verpackten Vorrichtung 350 ermöglichen soll. Zur Veranschaulichung, aber ohne Einschränkung, kann diese andere Hardwareschnittstelle einen oder mehrere Kontakt/e 324 umfassen, der/die in einer Vertiefungsstruktur 320, die in der verpackten Vorrichtung 310 ausgebildet ist, angeordnet ist bzw. sind. Seite 316 kann einen Rand eines Lochs bilden, das sich durch (oder alternativ einer Kerbe, die sich in) Substrat 314 erstreckt, um zumindest einen Teil der Vertiefungsstruktur 320 zu bilden. In der gezeigten veranschaulichenden Ausführungsform definiert ein Rand 322 der Seite 316 zumindest teilweise einen Umfang eines Lochs, das sich von einer Ebene der Seite 316 und durch Substrat 314 erstreckt.
Wie in 3 veranschaulicht, kann die verpackte Vorrichtung 350 ein Substrat 354 enthalten - zum Beispiel einen Interposer - und Kontakte 356, die darauf angeordnet sind, wobei die Kontakte 356 mit einem oder mehreren Kontakt/en 324 verbinden sollen. Solch eine Verbindung kann den Betrieb des einen oder der mehreren IC-Chip/s der verpackten Vorrichtung 310 mit einem oder mehreren anderen IC-Chip/s, die im Verpackungsmaterial 352 angeordnet sind, ermöglichen. In einer veranschaulichenden Ausführungsform enthält eine der verpackten Vorrichtungen 310, 350 einen oder mehrere Speicherchip/s (z. B. NAND-Speicherchips), wobei die anderen verpackten Vorrichtungen 310, 350 einen ASIC- oder anderen IC-Chip, einschließlich Speichersteuerschaltungen zum Steuern des Betriebs des einen oder der mehreren Speicherchip/s, enthalten. Es kann jedoch eine Vielzahl zusätzlicher oder alternativer Arten von Chips unterschiedlich in den verpackten Vorrichtungen 310, 350 in Übereinstimmung mit unterschiedlichen Ausführungsformen verteilt sein.
4A, 4B zeigen in Querschnittsansicht verschiedene Stufen 400-404 der Verarbeitung des Verbindens eines oder mehrerer IC-Chip/s einer verpackten Vorrichtung gemäß einer Ausführungsform. Solch ein Verarbeiten kann eine Vorrichtung fertigen, die Merkmale wie jene der Anordnung 110, Vorrichtung 310 und/oder dergleichen enthält. In einer Ausführungsform umfassen Stufen 400-404 eine oder mehrere Vorgänge des Verfahrens 200.
In der gezeigten veranschaulichenden Ausführungsform kann solch eine Verarbeitung das Anordnen einer verpackten Vorrichtung 430 durch Strukturen umfassen, die eine Vertiefung einer größeren verpackten Vorrichtung 450 bilden, die die verpackte Vorrichtung 430 enthalten soll. Obwohl bestimmte Ausführungsformen in dieser Hinsicht nicht beschränkt sind, kann solch ein Verarbeiten ferner das Verbinden der resultierenden verpackten Vorrichtung 450 mit einer PCB 460 umfassen (oder alternativ einer anderen verpackten Vorrichtung). In einer Ausführungsform enthält die verpackte Vorrichtung 450 manche oder alle der Merkmale der verpackten Vorrichtung 310 - beispielsweise wenn die verpackte Vorrichtung 430 manche oder alle der Merkmale der verpackten Vorrichtung 350 enthält.
Wie in der Querschnittsansicht der Stufe 400 gezeigt, kann die verpackte Vorrichtung 430 in ein Loch eingeführt werden, das sich durch ein Substrat 414 erstreckt (z. B. ein Interposer). Das Loch durch Substrat 414 kann letztlich zumindest einen Teil einer Vertiefungsstruktur der endgültig gebildeten verpackten Vorrichtung 450 bilden. In der gezeigten veranschaulichenden Ausführungsform enthält die verpackte Vorrichtung 430 einen oder mehrere Chip/s (wie durch den veranschaulichenden IC-Chipstapel 436 dargestellt), der/die in einem Verpackungsmaterial angeordnet ist bzw. sind. Der eine oder die mehreren Chip/s - einschließlich mehrerer NAND-Speicherchips zum Beispiel - können drahtgebondet, Flip-Chipverbunden oder anderweitig mit einem Substrat 434 der verpackten Vorrichtung 430 verbunden sein. Kontakte (nicht gezeigt), die in oder auf dem Substrat 434 angeordnet sind, können ein Verbinden einer verpackten Vorrichtung 430 mit anderen Schaltungsanordnungen, die in die verpackte Vorrichtung 450 aufzunehmen sind, bereitstellen. Solch ein Verbinden kann den Betrieb eines IC-Chips 426 mit der verpackten Vorrichtung 430 ermöglichen - beispielsweise wenn IC-Chip 426 eine Steuereinrichtung enthält, um einen Host mit Zugriff auf NAND (und/oder andere) Speicherressourcen des Chipstapels 436 bereitzustellen. Andere Komponenten 428 zur Aufnahme in die verpackte Vorrichtung 450 können ebenfalls auf verschiedene Weise zum Betrieb mit IC-Chip 426 und der verpackten Vorrichtung 430 verbunden werden - zum Beispiel wenn solche anderen Komponenten 428 jedwede einer Vielzahl von Kombinationen passiver Komponenten und/oder aktiver Komponenten enthalten. Die Komponenten 428 können zum Beispiel einen oder mehrere Widerstände, Kondensatoren, Kristalle und/oder dergleichen enthalten.
In einer Ausführungsform resultiert das Positionieren der verpackten Vorrichtung 430 in dem Loch, das von dem Substrat 414 gebildet wird, darin, dass sich die verpackte Vorrichtung 430 zumindest teilweise unter Substrat 414 erstreckt. Nach dem Positionieren der verpackten Vorrichtung 430 in Stufe 400 können eine oder mehrere Verbindungen (wie etwa die veranschaulichend gezeigten Drahtverbindungen 405) in Stufe 401 auf unterschiedliche Weise zwischen jeweiligen einen der verpackten Vorrichtung 430, dem Substrat 414, dem IC-Chip 426 und Komponenten 428 verbunden werden. Nach solch einer Verbindung kann ein Verpackungsmaterial 412 durch Spritzguss oder anderweitig um IC-Chip 426 und andere Komponenten 428, die auf der Oberseite des Substrats 414 angeordnet sind, angeordnet werden. Das Verpackungsmaterial 412 kann ferner in Stufe 402 um zumindest einen Teil der verpackten Vorrichtung 430, der sich auf dieser Oberseite des Substrats 414 erstreckt, angeordnet werden. Ein oder mehrere Kontakte 418 können auf der Unterseite des Substrats 414 gebildet werden - beispielsweise nach dem Anordnen des Verpackungsmaterials 412 - um ein darauffolgendes Verbinden der resultierenden verpackten Vorrichtung 450 mit irgendeiner anderen Vorrichtung zu ermöglichen.
Ein Beispiel solch darauffolgenden Verbindens wird durch Stufen 403, 404 in 4B veranschaulicht. In Stufe 403 wird die verpackte Vorrichtung 450 für das Verlöten oder anderweitige Verbinden von einem oder mehreren Kontakten 418 mit einem jeweiligen einen der Kontakte 462, die auf einer Seite 464 einer PCB 460 angeordnet sind, positioniert. Wie durch Stufe 404 veranschaulicht kann das zumindest teilweise Einführen der verpackten Vorrichtung 430 in den Vertiefungsbereich, der mit dem Substrat 414 geformt ist, in einer lichten Höhe z1 resultieren, die der verpackten Vorrichtung 430 erlaubt, von der Seite 464 versetzt zu werden, zum Beispiel wenn verpackte Vorrichtung 430 zumindest teilweise unter Substrat 414 und über PCB 460 aufgehängt ist. In einer Ausführungsform liegt ein Teil der verpackten Vorrichtung 430 näher an Seite 464 als Substrat 414 an Seite 464. Durch Ermöglichung der Nutzung des Raumes zwischen Substrat 414 (oder einer anderen tiefsten Fläche, die sich um die verpackte Vorrichtung 430 erstreckt) und Seite 464 erlauben bestimmte Ausführungsformen ein Design der verpackten Vorrichtung 450, das im Vergleich zu anderen Designs nach herkömmlichen Techniken eine relativ niedrige z-Höhe aufweist. Ein Verlagern des IC-Stapels 436 zur verpackten Vorrichtung 430 kann beispielsweise ermöglichen, dass eine Gesamthöhe des Verpackungsmaterials 412 verringert wird.
5 zeigt eine Querschnittsansicht verschiedener Stufen 500, 540, 570 des Verarbeitens zum Fertigen einer verpackten Vorrichtung gemäß einer anderen Ausführungsform. In der gezeigten veranschaulichenden Ausführungsform kann dieses Verarbeiten das Verbinden und Verpacken einer Anordnung 510 mit einer Einheit 530 umfassen. Anordnung 510 kann manche oder alle der Merkmale der Anordnung 310 umfassen, zum Beispiel wenn Einheit 530 einige oder alle der Merkmale der Einheit 150 enthält.
Wie in der Querschnittsansicht der Stufe 500 veranschaulicht, kann Anordnung 510 ein Verpackungsmaterial 512 und einen oder mehrere Chip/s, der/die darin angeordnet ist bzw. sind, enthalten (wie durch den veranschaulichten IC-Chipstapel 526 dargestellt). In dem Verpackungsmaterial 512 können auch andere Komponenten 528 der Anordnung 510 angeordnet sein, zum Beispiel wenn solche anderen Komponenten 528 Merkmale wie die der Komponenten 428 enthalten. Anordnung 510 kann eine Struktur enthalten, um die Verbindung der Anordnung 510 mit Einheit 530 zu unterstützen, zum Beispiel wenn solch eine Struktur ein Substrat 514a enthält. Ein oder mehrere Kontakt/e 518a einer ersten Hardwareschnittstelle können auf Seite 516a des Substrats 514a angeordnet sein. In einer Ausführungsform umfasst Anordnung 510 ein Substrat 514b und einen oder mehrere Kontakt/e 518b einer zweiten Hardwareschnittstelle, die auf Seite 516b des Substrats 514b angeordnet ist. Seitenwände 522 des Substrats 514a können zumindest teilweise eine Vertiefungsregion 520 definieren, die sich von Seite 516 zu einer gegenüberliegenden Seite des Substrats 514a erstreckt, zum Beispiel wenn Seite 516b sich über eine Unterseite (oder „Boden“) der Vertiefungsregion 520 erstreckt oder dies anderweitig zumindest teilweise definiert. Das Arrangement von Substraten auf mehreren Ebenen 514a, 514b kann es ermöglichen, dass zumindest ein Teil der Einheit 530 in der Vertiefungsregion 520 aufgenommen werden kann.
In Stufe 540 kann bzw. können zum Beispiel ein oder mehrere Kontakte 518b jeweils mit einem jeweiligen einen der Kontakte 532 der Einheit 530 verlötet oder anderweitig verbunden werden. Der eine oder die mehreren Kontakte 532 können eine Verbindung des Chipstapels 526 mit einem oder mehreren Chip/s der Einheit 530 ermöglichen (wie den veranschaulichenden ASIC 536). In einer Ausführungsform enthält Einheit 530 ein Substrat (nicht gezeigt), das zwischen einem oder mehreren Kontakt/en 532 und ASIC 536 verbunden ist. Alternativ oder zusätzlich kann Einheit 530 ferner anderes Verpackungsmaterial (nicht gezeigt) umfassen, das um ASIC 536 und/oder einen oder mehrere IC-Chip/s der Einheit 530 angeordnet ist. Das Vertiefen der Einheit 530 in die Region 520 kann ermöglichen, dass zumindest ein Teil der Einheit 530 sich unter Seite 516a erstreckt. Durch Ermöglichung der Nutzung des Raumes unter Seite 516a für Einheit 530 erlauben bestimmte Ausführungsformen ein Design der Anordnung 510, das im Vergleich zu anderen Designs nach herkömmlichen Techniken eine relativ niedrige z-Höhe aufweist. Obwohl manche Ausführungsformen in dieser Hinsicht nicht eingeschränkt sind, kann ein gewisser Teil der Vertiefungsregion 520, der nicht von Einheit 530 in Anspruch genommen wird, nachfolgend mit zusätzlichem Verpackungsmaterial gefüllt werden. Verpackungsmaterial 560 kann beispielsweise, wie in Stufe 570 veranschaulicht, weiter durch Spritzguss oder anderweitig um ASIC 536 angeordnet werden. In einer Ausführungsform werden ein oder mehrere Kontakte 518a gebildet, nachdem das Paketmaterial 550 aufgebracht wurde, zum Beispiel wenn ein oder mehrere Kontakte 518 unter Verwendung von Durchschmelzen über (TMV) Techniken gebildet werden.
6 zeigt eine Querschnittsansicht verschiedener Stufen 600, 640, 670 der Anordnungsverarbeitung zum Verbinden eines oder mehrerer verpackter IC-Chips gemäß einer Ausführungsform. In der gezeigten veranschaulichenden Ausführungsform kann solch ein Verarbeiten das Verbinden einer verpackten Vorrichtung 610 mit einer anderen verpackten Vorrichtung 630 zum Bilden einer Anordnung 650 umfassen. Obwohl bestimmte Ausführungsformen in dieser Hinsicht nicht eingeschränkt sind, kann solch ein Verarbeiten ferner das Verbinden der Anordnung 650 mit einer PCB 660 umfassen (oder alternativ einer anderen verpackten Vorrichtung). In einer Ausführungsform enthält die verpackte Vorrichtung 610 manche oder alle der Merkmale der verpackten Vorrichtung 310 - beispielsweise wenn die verpackte Vorrichtung 630 manche oder alle der Merkmale der verpackten Vorrichtung 350 enthält.
Wie in der Querschnittsansicht der Stufe 600 veranschaulicht, kann die verpackte Vorrichtung 610 ein Verpackungsmaterial 612 und einen IC-Chip 626 (z. B. einschließlich eines ASIC), der darin angeordnet ist, enthalten. In dem Verpackungsmaterial 612 können auch andere Komponenten 628 der verpackten Vorrichtung 610 angeordnet sein, zum Beispiel wenn solche anderen Komponenten 628 jedwede einer Vielzahl von Kombinationen passiver Komponenten und/oder aktiver Komponenten enthalten. Komponente 628 können beispielsweise einen oder mehrere Widerstände, Kondensatoren, Kristalle und/oder andere solche Elemente enthalten. Die verpackte Vorrichtung 610 kann Struktur enthalten, die bei der Verbindung der verpackten Vorrichtung 610 mit einer anderen Vorrichtung, wie etwa der verpackten Vorrichtung 630, unterstützt, zum Beispiel wenn solch eine Struktur Substrate 614, 634 enthält, die in einem Arrangement mit mehreren Ebenen angeordnet sind. Ein oder mehrere Kontakt/e 618 einer ersten Hardwareschnittstelle können auf Seite 616 des Substrats 614 angeordnet sein. Alternativ oder zusätzlich hierzu können Verbindungsstrukturen, wie etwa die veranschaulichten einen oder mehreren Drahtverbindungen 605, eine Verbindung zwischen Substrat 614 und einer oder mehreren Komponente/n in Verpackungsmaterial 612 bereitstellen.
Strukturen der verpackten Vorrichtung 610 können eine Vertiefungsregion 620 definieren, die sich durch Substrat 614 erstreckt und, in manchen Ausführungsform, weiter zu Substrat 634 erstreckt. Während der Fertigung der verpackten Vorrichtung 610 kann eine Dichtung oder andere solche Struktur zwischen Substraten 614, 634 angeordnet werden, um zu verhindern, dass Verpackungsmaterial 612 in die Vertiefungsregion 620 eingebracht wird. Seitenwände 622 können das Einführen von mindestens einem Teil der verpackten Vorrichtung 630 in die Vertiefungsregion 620 ermöglichen. In einer Ausführungsform sind die Seitenwände 622 in oder auf Verbindungsstrukturen angeordnet, zum Beispiel einschließlich Lötverbindungen, Kupfer-Kontakthöcker, leitfähiger Film und/oder dergleichen, um zusätzlich zu oder anstelle der Drahtverbindungen 605 eine Verbindung zwischen Substraten 614, 634 bereitzustellen. Die eingeführte verpackte Vorrichtung 630 kann elektrisch mit der verpackten Vorrichtung 610 verbunden werden. In der gezeigten veranschaulichenden Ausführungsform enthält die verpackte Vorrichtung 630 ein Verpackungsmaterial 632 und einen oder mehrere Chip/s (wie durch den veranschaulichenden IC-Chipstapel 636 repräsentiert), der/die darin angeordnet ist bzw. sind. Auf dem Substrat 634 kann bzw. können ein oder mehrere Kontakte 624 ausgebildet sein, um jeden auf verschiedene Weise mit einem jeweiligen einen der einen oder mehreren Kontakt/e 638 in oder auf einer Seite der verpackten Vorrichtung 630 zu verbinden. Solch ein Verbinden kann den Betrieb des IC-Chips 626 mit der verpackten Vorrichtung 630 ermöglichen, zum Beispiel wenn IC-Chip 626 Steuerlogik zum Betreiben des Chipstapels 636 enthält.
In Stufe 640 kann die Anordnung 650 für das Verlöten oder anderweitige Verbinden von einem oder mehreren Kontakten 618 mit einem jeweiligen einen der Kontakte 662, die auf einer Seite 664 von PCB 660 angeordnet sind, positioniert werden. Wie durch Stufe 670 veranschaulicht, kann das zumindest teilweise Einführen der verpackten Vorrichtung 630 in die Vertiefungsregion 620 in einer lichten Höhe z2 resultieren, die es der verpackten Vorrichtung 630 ermöglicht, von Seite 664 versetzt zu werden. Durch Ermöglichung der Nutzung des Raumes zwischen Seite 616 (oder einer anderen tiefsten Fläche der verpackten Vorrichtung 610) und Seite 664 erlauben bestimmte Ausführungsformen ein Design der verpackten Vorrichtung 610, das im Vergleich zu anderen Designs nach herkömmlichen Techniken eine relativ niedrige z-Höhe aufweist.
7 veranschaulicht jeweilige Elemente verschiedener verpackter Vorrichtungen 700, 720, 740, jeweils in Übereinstimmung mit einer entsprechenden Ausführungsform. Manche oder alle verpackten Vorrichtungen 700, 720, 740 können auf unterschiedliche Weise Merkmale, wie jene der Anordnung 110, von einer der Vorrichtungen 310, 450, 510, 650 und/oder dergleichen umfassen. In einer Ausführungsform enthält Verfahren 200 Vorgänge zum Fertigen von einer der verpackten Vorrichtungen 700, 720, 740.
Vorrichtung 700 kann ein Substrat enthalten - beispielsweise Substrat 114 - auf dem Strukturen angeordnet sind, die das Verbinden der Vorrichtung 700 mit einem PCB oder einer anderen verpackten Vorrichtung ermöglichen. Eine Seite 702 solch eines Substrats kann beispielsweise einen oder mehrere Kontakt/e 704 einer ersten Hardwareschnittstelle aufnehmen. In einer Ausführungsform definiert ein innerer Rand 710 der Seite 704 zumindest teilweise eine Vertiefungsstruktur, die zum Beispiel ein Loch bildet, das sich durch das Substrat erstreckt. Auf einem Boden der Vertiefungsstruktur können ein oder mehrere Kontakt/e 712 einer anderen Hardwareschnittstelle, die einen oder mehrere IC-Chip/s (nicht gezeigt) der verpackten Vorrichtung 700 mit einem oder mehreren anderen IC-Chip/s verbinden soll, ausgebildet sein, zum Beispiel wenn der eine oder die mehreren anderen IC-Chip/s in Vorrichtung 700 enthalten sind (oder alternativ damit verbunden sind).
Vorrichtung 720 repräsentiert eine andere Ausführungsform, worin ein oder mehrere Kontakt/e 724 einer ersten Hardwareschnittstelle auf einer Seite 722 eines Substrats, wie etwa Substrat 114, ausgebildet sind. Ränder 730 der Seite 722 können eine Vertiefungsstruktur definieren, in der ein oder mehrere Kontakt/e 732 (z. B. ein oder mehrere Kontakt/e 124) einer anderen Hardwareschnittstelle ausgebildet sind. In den Ausführungsformen der Vorrichtung 700 umgibt Seite 702 einen Umfang der Vertiefungsstruktur, in der ein oder mehrere Kontakt/e 712 angeordnet ist bzw. sind. Demgegenüber erstreckt sich die Vertiefungsstruktur, die zumindest teilweise von Rändern 730 definiert wird, zu einem Rand 726, zum Beispiel wenn Seite 722 sich nur teilweise um die Vertiefungsstruktur 720 erstreckt. Die Vertiefungsstruktur kann zum Beispiel teilweise von Rändern 730 definiert werden, die eine Kerbe an Rand 726 bilden.
Vorrichtung 740 repräsentiert eine andere Ausführungsform, worin ein oder mehrere Kontakt/e 744 einer ersten Hardwareschnittstelle auf einer Seite 742 eines Substrats angeordnet sind. Ränder 750 der Seite 742 können eine Vertiefungsstruktur 752 definieren, in der ein oder mehrere Kontakt/e 754 (z. B. ein oder mehrere Kontakt/e 124) einer anderen Hardwareschnittstelle ausgebildet sind. Während Vorrichtungen 700, 720 auf unterschiedliche Weise Ausführungsformen veranschaulichen, bei denen Kontakte auf einem Boden einer Vertiefungsstruktur angeordnet sind, sind ein oder mehrere Kontakt/e 754 auf unterschiedliche Weise in Seitenwänden der Vertiefungsstruktur, die von Vorrichtung 740 gebildet wird, angeordnet.
8 veranschaulicht eine Rechenvorrichtung 800 gemäß einer Ausführungsform. Die Rechenvorrichtung 800 enthält eine Platine 802. Die Platine 802 kann eine Anzahl von Komponenten enthalten, einschließlich, aber nicht beschränkt auf, einen Prozessor 804 und mindestens einen Kommunikationschip 806. Der Prozessor 804 ist physisch und elektrisch mit der Platine 802 verbunden. In manchen Implementierungen ist der zumindest eine Kommunikationschip 806 ebenfalls physisch und elektrisch mit der Platine 802 verbunden. In weiteren Implementierungen ist der Kommunikationschip 806 Teil des Prozessors 804.
In Abhängigkeit von ihren Anwendungen kann die Rechenvorrichtung 800 andere Komponenten enthalten, die mit der Platine 802 physisch und elektrisch verbunden sein können oder nicht. Diese anderen Komponenten umfassen, sind aber nicht beschränkt auf, flüchtige Speicher (z. B. DRAM), nicht-flüchtige Speicher (z. B. ROM), Flash-Speicher, einen Grafikprozessor, einen digitalen Signalprozessor, einen Kryptoprozessor, ein Chipset, eine Antenne, ein Display, ein Touchscreen-Display, eine Touchscreensteuereinrichtung, eine Batterie, ein Audio-Codec, ein Video-Codec, einen Leistungsverstärker, ein globales Positionierungssystem (GPS) Gerät, einen Kompass, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher, eine Kamera und eine Massenspeichervorrichtung (wie ein Festplattenlaufwerk, eine Compact Disk (CD), eine Digital Versatile Disk (DVD) usw.).
Der Kommunikationschip 806 ermöglicht drahtlose Kommunikationen für die Übertragung von Daten zu und von der Rechenvorrichtung 800. Der Begriff „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch die Verwendung modulierter elektromagnetischer Strahlung durch ein nicht-festes Medium kommunizieren. Der Begriff impliziert nicht, dass die zugeordneten Geräte keine Drähte enthalten, obwohl dies in manchen Ausführungsformen der Fall sein mag. Der Kommunikationschip 806 kann eine beliebige Anzahl an drahtlosen Standards oder Protokollen implementieren, einschließlich, aber nicht beschränkt auf, Wi-Fi (IEEE 802.11 Familie), WiMAX (IEEE 802.16 Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Derivate dergleichen sowie jedwede andere drahtlosen Protokolle, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden. Die Rechenvorrichtung 800 kann eine Vielzahl von Kommunikationschips 806 enthalten. Ein erster Kommunikationschip 806 kann beispielsweise drahtlosen Kommunikationen mit kürzerer Reichweite, wie etwa WiFi und Bluetooth, zugewiesen sein und ein zweiter Kommunikationschip 806 könnte drahtlosen Kommunikationen mit längeren Reichweiten zugewiesen sein, wie etwa GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und andere.
Der Prozessor 804 der Rechenvorrichtung 800 enthält einen integrierte Schaltungschip, der innerhalb des Prozessors 804 verpackt ist. Der Begriff „Prozessor“ kann sich auf jede Vorrichtung oder den Teil einer Vorrichtung beziehen, der elektronische Daten aus Registern und/oder Speichern verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu wandeln, die in Registern und/Speichern gespeichert werden können. Der Kommunikationschip 806 enthält auch einen integrierten Schaltungschip, der innerhalb des Kommunikationschips 806 verpackt ist.
In diversen Implementierungen kann die Rechenvorrichtung 800 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein Personal Digital Assistant (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbares Musikabspielgerät oder ein digitaler Videorekorder sein. In weiteren Implementierungen kann die Rechenvorrichtung 800 ein beliebiges anderes Elektronikgerät sein, das Daten verarbeitet.
Ausführungsformen können als ein Computerprogrammprodukt oder als Software bereitgestellt werden, was ein maschinenlesbares Medium umfasst, auf dem Anweisungen gespeichert sind, die dafür verwendet werden können, um ein Computersystem (oder anderes Elektronikgerät) zu programmieren, einen Prozess gemäß den Ausführungsformen durchzuführen. Ein maschinenlesbares Medium umfasst jedweden Mechanismus zum Speichern oder Übertragen von Informationen in einer von einer Maschine (z. B. einen Computer) lesbaren Form. Ein maschinenlesbares (z. B. computerlesbares) Medium umfasst beispielsweise ein maschinen- (z. B. ein computer-) lesbares Speichermedium (z. B. Nur-Lese-Speicher („ROM“), Direktzugriffsspeicher („RAM“), Magnetplattenspeichermedien, optische Speichermedien, Flash-Speicher-Geräte usw.), ein maschinen- (z. B. computer-) lesbares Übertragungsmedium (elektrisch, optisch, akustisch oder andere Form sich ausbreitender Signale (z. B. Infrarotsignale, Digitalsignale usw.)) usw.
9 veranschaulicht eine schematische Repräsentation einer Maschine in der beispielhaften Form eines Computersystems 900, in dem ein Satz von Anweisungen, die die Maschine veranlassen, eine oder mehrere der hierin beschriebenen Methoden durchzuführen, ausgeführt werden. In alternativen Ausführungsformen kann die Maschine (z. B. auf vernetzte Weise) mit anderen Maschinen in einem Local Area Network (LAN), einem Intranet, einem Extranet oder dem Internet verbunden werden. Die Maschine kann in der Kapazität eines Servers oder einer Clientmaschine in einer Client-Server-Netzwerkumgebung arbeiten oder als eine Peer-Maschine in einer Peer-to-Peer (oder verteiltem/distributed) Netzwerkumgebung. Die Maschine kann ein Personal Computer (PC), ein Tablet-PC, eine Set-Top-Box (STB), ein persönlicher digitaler Assistent (PDA), ein Mobiltelefon, eine Webanwendung, ein Server, ein/e Netzwerkrouter, -schalter oder -brücke, oder jedwede Maschine sein, die dazu fähig ist, einen Satz von Anweisungen (sequenziell oder anderweitig), die Aktionen, die von der Maschine auszuführen sind, zu spezifizieren. Ferner muss, während nur eine einzelne Maschine veranschaulicht wird, der Begriff „Maschine“ auch so aufgefasst werden, als dass er eine Sammlung von Maschinen (z. B. Computer) umfasst, die individuell oder gemeinsam einen Satz (oder mehrere Sätze) von Anweisungen ausführen, um eine oder mehrere der hierin beschriebenen Methoden durchzuführen.
Das beispielhafte Computersystem 900 enthält einen Prozessor 902, einen Hauptspeicher 904 (z. B. Nur-Lese-Speicher (ROM), Flash-Speicher, dynamischer Direktzugriffsspeicher (DRAM), wie etwa synchronen DRAM (SDRAM) oder Rambus DRAM (RDRAM) usw.), einen statischen Speicher 906 (z. B. Flash-Speicher, statischer Direktzugriffsspeicher (SRAM) usw.) und einen Sekundärspeicher 918 (z. B. eine Datenspeichervorrichtung), die über einen Bus 930 miteinander kommunizieren.
Prozessor 902 repräsentiert einen oder mehrere Allzweckverarbeitungsvorrichtungen, wie etwa einen Mikroprozessor, eine zentrale Verarbeitungseinheit oder dergleichen. Der Prozessor 902 kann insbesondere ein CISC (Complex Instruction Set Computing) Mikroprozessor, RISC (Reduced Instruction Set Computing) Mikroprozessor, VLIW (Very Long Instruction Word) Mikroprozessor, ein Prozessor, der andere Anweisungssätze implementiert, oder Prozessoren, die eine Kombination aus Anweisungssätzen implementieren, sein. Prozessor 902 kann auch ein oder mehrere Spezialverarbeitungsvorrichtungen, wie etwa eine ASIC (Application Specific Integrated Circuit), ein FPGA (Field Programmable Gate Array), ein DSP (digitaler Signalprozessor), Netzwerkprozessor oder dergleichen, sein. Prozessor 902 ist konfiguriert, die Verarbeitungslogik 926 zum Durchführen der hierin beschriebenen Vorgänge auszuführen.
Das Computersystem 900 kann ferner eine Netzwerkschnittstellenvorrichtung 908 enthalten. Das Computersystem 900 kann auch eine Videoanzeigeeinheit 910 (z. B. ein Flüssigkristalldisplay (LCD), ein lichtemittierendes Diodendisplay (LED) oder eine Kathodenstrahlröhre (CRT), eine alphanumerische Eingabevorrichtung 912 (z. B. eine Tastatur), eine Cursorsteuervorrichtung 914 (z. B. eine Maus) und eine Signalerzeugungsvorrichtung 916 (z. B. einen Lautsprecher) enthalten.
Der Sekundärspeicher 918 kann ein maschinenzugängliches Speichermedium (oder konkreter ein computerlesbares Speichermedium) 932 enthalten, auf dem ein oder mehrere Sätze von Anweisungen (z. B. Software 922) gespeichert ist bzw. sind, die eine oder mehrere der hierin beschriebenen Methode/n oder Funktion/en verkörpern. Die Software 922 kann auch vollständig oder zumindest teilweise innerhalb des Hauptspeichers 904 befindlich sein und/oder innerhalb des Prozessors 902 während ihrer Ausführung durch das Computersystem 900, wobei der Hauptspeicher 904 und der Prozessor 902 ebenfalls maschinenlesbare Speichermedien konstituieren. Die Software 922 kann ferner über ein Netzwerk 920 über die Netzwerkschnittstellenvorrichtung 908 gesendet oder empfangen werden.
Während das maschinenzugängliche Speichermedium 932 in einer beispielhaften Ausführungsform als ein einzelnes Medium gezeigt wird, muss der Begriff „maschinenlesbares Speichermedium“ derart aufgefasst werden, dass er ein einzelnes Medium oder mehrere Medien (z. B. eine zentralisierte oder verteilte Datenbank und/oder zugeordnete Caches und Server), die den einen oder die mehreren Sätze der Anweisungen speichern, enthält. Der Begriff „maschinenlesbares Speichermedium“ muss auch derart aufgefasst werden, dass er jedwedes Medium einschließt, dass über die Fähigkeit verfügt, einen Satz von Anweisungen zum Ausführen durch die Maschine, die die Maschine veranlassen, eine oder mehrere der Methoden einer Ausführungsform durchzuführen, zu speichern oder zu kodieren. Der Begriff „maschinenlesbares Speichermedium“ muss dementsprechend derart aufgefasst werden, dass er Festkörperspeicher und optische und magnetische Medien einschließt, hierauf aber nicht beschränkt ist.
10 veranschaulicht einen Interposer 1000, der eine oder mehrere Ausführungsform/en enthält. Der Interposer 1000 ist ein Zwischensubstrat, das verwendet wird, um ein erstes Substrat 1002 zu einem zweiten Substrat 1004 zu überbrücken. Das erste Substrat 1002 kann beispielsweise ein integrierter Schaltungschip sein. Das zweite Substrat 1004 kann beispielsweise ein Speichermodul, ein Computer-Motherboard oder ein anderer integrierter Schaltungschip sein. Generell besteht der Zweck eines Interposers 1000 darin, eine Verbindung zu einer breiteren Teilung zu spreizen oder eine Verbindung zu einer anderen Verbindung umzuleiten. Ein Interposer 1000 kann zum Beispiel einen integrierten Schaltungschip mit einem Ball-Grid-Array (BGA) 1006 verbinden, das anschließend mit dem zweiten Substrat 1004 verbunden werden kann. In manchen Ausführungsformen sind das erste und das zweite Substrat 1002, 1004 an gegenüberliegenden Seiten des Interposers 1000 angebracht. In anderen Ausführungsformen sind das erste und das zweite Substrat 1002, 1004 an der gleichen Seite des Interposers 1000 angebracht. Und in weiteren Ausführungsformen sind drei oder mehr Substrate durch den Interposer 1000 verbunden.
Der Interposer 1000 kann auf einem Epoxidharz, einem glasfaserverstärktem Epoxidharz, einem Keramikmaterial oder einem Polymermaterial, wie etwa Polymid, ausgebildet sein. In weiteren Implementierungen kann der Interposer aus alternativen starren oder flexiblen Materialien gebildet sein, zu denen die gleichen Materialien gehören können, die vorstehend zur Verwendung in einem Halbleitersubstrat beschrieben wurden, wie etwa Silizium, Germanium und andere Gruppe III-V und Gruppe IV Materialien.
Der Interposer kann Metallverbindungen 1008 und Durchkontaktierungen 1010 enthalten, einschließlich, aber nicht beschränkt auf, Through-Silicon-Vias (TSVs) 1012. Der Interposer 100 kann ferner eingebettete Vorrichtungen 1014 enthalten, einschließlich passiver und aktiver Vorrichtungen. Solche Vorrichtungen umfassen, sind aber nicht hierauf beschränkt, Kondensatoren, Entkopplungskondensatoren, Widerstände, Induktoren, Sicherungen, Dioden, Transformatoren, Sensoren und elektrostatische Entladevorrichtungen (ESD). Komplexere Vorrichtungen, wie etwa Radiofrequenz (RF) Vorrichtungen, Leistungsverstärker, Leistungsmanagementvorrichtungen, Antennen, Arrays, Sensoren und MEMS-Vorrichtungen können ebenfalls auf dem Interposer 1000 ausgebildet sein. Gemäß mancher Ausführungsformen können hierin offenbarte Vorrichtungen oder Prozesse bei der Fertigung des Interposers 1000 verwendet werden.
11 veranschaulicht eine Rechenvorrichtung 1100 gemäß einer Ausführungsform. Die Rechenvorrichtung 1100 kann eine Anzahl von Komponenten enthalten. In einer Ausführungsform sind diese Komponenten an einem oder mehreren Motherboards angebracht. In einer alternativen Ausführungsform werden diese Komponenten auf einen einzelnen System-on-a-Chip (SoC) Chip anstatt auf einem Motherboard gefertigt. Die Komponenten in der Rechenvorrichtung 1100 enthalten einen integrierten Schaltungschip 1102 und mindestens einen Kommunikationschip 1108, sind hierauf aber nicht beschränkt. In manchen Implementierungen wird der Kommunikationschip 1108 als Teil des integrierten Schaltungschips 1102 gefertigt. Der integrierte Schaltungschip 1102 kann eine CPU 1104 enthalten sowie einen On-Die-Speicher 1106, der häufig als Cache-Speicher verwendet wird, der von Technologien wie eingebettetem DRAM (eDRAM) oder Spin-Transfer-Torque-Memory (STTM oder STTM-RAM) bereitgestellt werden kann.
Rechenvorrichtung 1100 kann auch andere Komponenten enthalten, die physisch und elektrisch mit dem Motherboard verbunden sein können oder nicht oder innerhalb des SoC-Chips gefertigt sind oder nicht enthalten. Diese anderen Komponenten umfassen, sind aber nicht beschränkt auf, flüchtigen Speicher 1110 (z. B. DRAM), nicht-flüchtigen Speicher 1112 (z. B. ROM oder Flash-Speicher), eine Grafikverarbeitungseinheit 1114 (GPU), einen digitalen Signalprozessor 1116, einen Kryptoprozessor 1142 (ein Spezialprozessor, der kryptografische Algorithmen innerhalb von Hardware ausführt), ein Chipset 1120, eine Antenne 1122, ein Display oder Touchscreen-Display 1124, eine Touchscreensteuereinrichtung 1126, eine Batterie 1129 oder andere Stromquelle, einen Leistungsverstärker (nicht gezeigt) eine globale Positionierungssystem (GPS) Vorrichtung 1128, einen Kompass 1130, einen Bewegungs-Coprozessor oder Sensoren 1132 (die einen Beschleunigungsmesser, ein Gyroskop und einen Kompass enthalten können), einen Lautsprecher 1134, eine Kamera 1136, Benutzereingabevorrichtungen 1138 (wie etwa eine Tastatur, Maus, Stylus und Touchpad) und eine Massenspeichervorrichtung 1140 (wie etwa ein Festplattenlaufwerk, Compact Disk (CD), Digital Versatile Disk (DVD) usw.).
Der Kommunikationschip 1108 ermöglicht drahtlose Kommunikationen für die Übertragung von Daten zu und von der Rechenvorrichtung 1100. Der Begriff „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch die Verwendung modulierter elektromagnetischer Strahlung durch ein nicht-festes Medium kommunizieren. Der Begriff impliziert nicht, dass die zugeordneten Geräte keine Drähte enthalten, obwohl dies in manchen Ausführungsformen der Fall sein mag. Der Kommunikationschip 1108 kann eine beliebige Anzahl an drahtlosen Standards oder Protokollen implementieren, einschließlich, aber nicht beschränkt auf, Wi-Fi (IEEE 802.11 Familie), WiMAX (IEEE 802.16 Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Derivate dergleichen sowie jedwede andere drahtlosen Protokolle, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden. Die Rechenvorrichtung 1100 kann eine Vielzahl von Kommunikationschips 1108 enthalten. Ein erster Kommunikationschip 1108 kann beispielsweise drahtlosen Kommunikationen mit kürzerer Reichweite, wie etwa WiFi und Bluetooth, zugewiesen sein und ein zweiter Kommunikationschip 1108 könnte drahtlosen Kommunikationen mit längeren Reichweiten zugewiesen sein, wie etwa GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und andere.
Der Begriff „Prozessor“ kann sich auf jede Vorrichtung oder den Teil einer Vorrichtung beziehen, der elektronische Daten aus Registern und/oder Speichern verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu wandeln, die in Registern und/Speichern gespeichert werden können. In diversen Ausführungsformen kann die Rechenvorrichtung 1100 ein Laptop-Computer, ein Netbook-Computer, ein Notebook-Computer, ein Ultrabook-Computer, ein Smartphone, ein Tablet, ein Personal Digital Assistant (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbares Musikabspielgerät oder ein digitaler Videorekorder sein. In weiteren Implementierungen kann die Rechenvorrichtung 1100 ein beliebiges anderes Elektronikgerät sein, das Daten verarbeitet.
In einer Implementierung umfasst eine verpackte Vorrichtung ein Verpackungsmaterial, einen oder mehrere integrierte Schaltung (IC) Chip/s, der/die innerhalb des Verpackungsmaterials angeordnet ist bzw. sind, und ein erstes Substrat, das mit dem einen oder den mehreren IC-Chip/s verbunden und in oder auf dem Verpackungsmaterial angeordnet ist, wobei sich gegenüberliegende Seitenwände des ersten Substrats zumindest teilweise eine Vertiefungsstruktur definieren, die sich von einer ersten Seite des ersten Substrats und durch das erste Substrat erstreckt, wobei die Vertiefungsstruktur eine Einheit einschließlich eines anderen IC-Chips aufnehmen soll. Die verpackte Vorrichtung umfasst ferner eine erste Hardwareschnittstelle zum Verbinden der verpackten Vorrichtung mit einer zweiten Vorrichtung, wobei die erste Hardwareschnittstelle erste Kontakte enthält, die auf der ersten Seite des ersten Substrats angeordnet sind, und eine zweite Hardwareschnittstelle zum Verbinden des einen oder der mehreren IC-Chips mit dem anderen IC, wobei die zweite Hardwareschnittstelle zweite Kontakte enthält, die in der Vertiefungsstruktur angeordnet sind.
In einer anderen Ausführungsform bildet die Vertiefungsstruktur ein Loch, das sich von der ersten Seite des ersten Substrats und durch das erste Substrat erstreckt. In einer anderen Ausführungsform umfasst die verpackte Vorrichtung ein zweites Substrat, das über die Vertiefungsstruktur verläuft, wobei die zweiten Kontakte auf einer Seite des zweiten Substrats angeordnet sind. In einer anderen Ausführungsform umfasst die verpackte Vorrichtung ferner die Einheit. In einer anderen Ausführungsform kreuzt ein Abschnitt der Einheit eine Ebene der ersten Seite. In einer anderen Ausführungsform umfasst das zweite Substrat einen Interposer.
In einer anderen Ausführungsform umfasst das erste Substrat einen Interposer. In einer anderen Ausführungsform ist das erste Substrat innerhalb des Verpackungsmaterials angeordnet. In einer anderen Ausführungsform ist die zweite Vorrichtung eine Leiterplatte. In einer anderen Ausführungsform ist die zweite Vorrichtung eine verpackte Vorrichtung. In einer anderen Ausführungsform sind die zweiten Kontakte auf einem Boden der Vertiefungsstruktur angeordnet. In einer anderen Ausführungsform sind die zweiten Kontakte an einer Seitenwand der Vertiefungsstruktur angeordnet. In einer anderen Ausführungsform kreuzt, während die zweite Schnittstelle mit der Einheit zu verbinden ist, ein Abschnitt der Einheit eine Ebene der ersten Seite.
In einer anderen Ausführungsform umfasst ein Verfahren zum Fertigen einer verpackten Vorrichtung das Verbinden eines ersten Substrats mit einem oder mehreren integrierten Schaltung (IC) Chip/s, das Verpacken des einen oder der mehreren IC-Chips in einem Verpackungsmaterial, wobei das Verpackungsmaterial auf dem ersten Substrat angeordnet wird, und Ausbilden einer Vertiefungsstruktur, die sich von einer ersten Seite des ersten Substrats und durch das erste Substrat erstreckt, wobei gegenüberliegende Seitenwände des ersten Substrats die Vertiefungsstruktur zumindest teilweise definieren. Das Verfahren umfasst das Anordnen erster Kontakte einer ersten Hardwareschnittstelle auf der ersten Seite des ersten Substrats und Anordnen zweiter Kontakte einer zweiten Hardwareschnittstelle in der Vertiefungsstruktur.
In einer Ausführungsform umfasst das Bilden der Vertiefungsstruktur das Bilden eines Lochs, das von der ersten Seite des ersten Substrats und durch das erste Substrat verläuft. In einer anderen Ausführungsform umfasst das Anordnen der zweiten Kontakte in der Vertiefungsstruktur das Anordnen der zweiten Kontakte auf einem zweiten Substrat, das sich über die Vertiefungsstruktur erstreckt. In einer anderen Ausführungsform umfasst das zweite Substrat einen Interposer. In einer anderen Ausführungsform umfasst das erste Substrat einen Interposer. In einer anderen Ausführungsform ist die zweite Vorrichtung eine Leiterplatte. In einer anderen Ausführungsform ist die zweite Vorrichtung eine verpackte Vorrichtung. In einer anderen Ausführungsform umfasst das Anordnen der zweiten Kontakte das Anordnen von einem oder mehreren Kontakten auf einem Boden der Vertiefungsstruktur. In einer anderen Ausführungsform umfasst das Anordnen der zweiten Kontakte das Anordnen von einem oder mehreren Kontakten auf einer Seitenwand der Vertiefungsstruktur. In einer anderen Ausführungsform umfasst das Verfahren ferner das Verbinden einer Einheit mit den zweiten Kontakten, wobei die Einheit einen anderen IC-Chip enthält, wobei, während die Einheit mit den zweiten Kontakten verbunden ist, ein Abschnitt der Einheit sich über eine Ebene der ersten Seite erstreckt.
In einer anderen Implementierung umfasst ein System eine erste verpackte Vorrichtung, einschließlich eines Verpackungsmaterials, eines oder mehrerer integrierter Schaltung (IC) Chip/s, der/die innerhalb des Verpackungsmaterials angeordnet ist bzw. sind, und eines ersten Substrats, das mit dem einen oder den mehreren IC-Chip/s verbunden und in oder auf dem Verpackungsmaterial angeordnet ist, wobei sich gegenüberliegende Seitenwände des ersten Substrats zumindest teilweise eine Vertiefungsstruktur definieren, die sich von einer ersten Seite des ersten Substrats und durch das erste Substrat erstreckt, wobei die Vertiefungsstruktur eine Einheit einschließlich eines anderen IC-Chips aufnehmen soll. Die erste verpackte Vorrichtung umfasst ferner eine erste Hardwareschnittstelle, einschließlich erster Kontakte, die auf der ersten Seite des ersten Substrats angeordnet sind, und eine zweite Hardwareschnittstelle zum Verbinden des einen oder der mehreren IC-Chips mit dem anderen IC, wobei die zweite Hardwareschnittstelle zweite Kontakte enthält, die in der Vertiefungsstruktur angeordnet sind. Das System umfasst ferner eine Leiterplatte, die mit der ersten verpackten Vorrichtung über die erste Hardwareschnittstelle verbunden ist.
In einer Ausführungsform umfasst die erste verpackte Vorrichtung ferner ein zweites Substrat, das über die Vertiefungsstruktur verläuft, wobei die zweiten Kontakte auf einer Seite des zweiten Substrats angeordnet sind. In einer anderen Ausführungsform umfasst die erste verpackte Vorrichtung ferner die Einheit. In einer anderen Ausführungsform kreuzt ein Abschnitt der Einheit eine Ebene der ersten Seite. In einer anderen Ausführungsform umfasst das System ferner eine zweite verpackte Vorrichtung, die mit der ersten verpackten Vorrichtung über die zweiten Kontakte verbunden ist. In einer anderen Ausführungsform bildet die Vertiefungsstruktur ein Loch, das von der ersten Seite des ersten Substrats und durch das erste Substrat verläuft. In einer anderen Ausführungsform umfasst das erste Substrat einen Interposer. In einer anderen Ausführungsform ist das erste Substrat innerhalb des Verpackungsmaterials angeordnet. In einer anderen Ausführungsform sind die zweiten Kontakte auf einem Boden der Vertiefungsstruktur angeordnet. In einer anderen Ausführungsform sind die zweiten Kontakte an einer Seitenwand der Vertiefungsstruktur angeordnet.
Hierin werden Techniken und Architekturen zum Bereitstellen einer verpackten Vorrichtung beschrieben. In der vorstehenden Beschreibung wurden zu Erklärungszwecken zahlreiche spezifische Details dargelegt, um ein genaues Verständnis bestimmter Ausführungsformen zu ermöglichen. Es ist dem Fachmann jedoch offensichtlich, dass bestimmte Ausführungsformen ohne diese spezifischen Details umgesetzt werden können. In anderen Fällen werden Strukturen und Vorrichtungen in Blockdiagrammen gezeigt, um die Beschreibung nicht undeutlich zu machen.
Bezugnahmen in der Spezifikation auf „eine Ausführungsform“ bedeuten, dass ein/e bestimmte/s Merkmal, Struktur oder Eigenschaft, die in Verbindung mit der Ausführungsform beschrieben wird, in mindestens einer Ausführungsform der Erfindung enthalten ist. Das Auftreten der Formulierung „in einer Ausführungsform“ an verschiedenen Stellen in der Spezifikation bezieht sich nicht zwangsläufig insgesamt auf die gleiche Ausführungsform.
Manche Abschnitte der ausführlichen Beschreibung hierin werden im Sinne von Algorithmen und symbolischen Repräsentationen von Operationen an Datenbits innerhalb eines Computerspeichers präsentiert. Diese algorithmischen Beschreibungen und Repräsentationen sind die Mittel, die vom Fachmann in der Computertechnik verwendet werden, um die Substanz ihrer Arbeit anderen Fachleuten am effektivsten zu vermitteln. Ein Algorithmus wird hier und im Allgemeinen als eine selbstkonsistente Sequenz von Schritten, die zu einem gewünschten Resultat führen, wahrgenommen. Die Schritt sind jene, die physikalische Manipulationen physikalischer Quantitäten erforderlich machen. Üblicherweise, aber nicht zwangsläufig, nehmen diese Quantitäten die Form elektrischer oder magnetischer Signale an, die dazu fähig sind, gespeichert, übertragen, kombiniert, verglichen und anderweitig manipuliert zu werden. Es hat sich bisweilen als praktisch erweisen, vor allem aus Gründen der üblichen Verwendung, sich auf diese Signale als Bits, Werte, Elemente, Symbole, Zeichen, Terme, Zahlen oder dergleichen zu beziehen.
Man muss jedoch bedenken, dass alle diese und ähnliche Begriffe mit den angemessenen physikalischen Quantitäten zu assoziieren sind und lediglich praktische Bezeichnungen sind, die auf diese Quantitäten angewendet werden. Sofern nicht ausdrücklich etwas anderes angegeben wird, was aus der Diskussion hierin ersichtlich ist, versteht es sich, dass in der gesamten Beschreibung Diskussionen, die Begriffe wie „verarbeiten“ oder „rechnerisch“ oder „rechnen“ oder „ermitteln“ oder „darstellen“ oder dergleichen verwenden, sich auf die Aktion und Prozesses eines Computersystems oder einer ähnlichen elektronischen Rechenvorrichtung beziehen, die Daten, die als physikalische (elektronische) Quantitäten innerhalb der Register und Speicher des Computersystems repräsentiert sind, in andere Daten manipulieren und umwandeln und ebenso als physikalische Quantitäten innerhalb der Speicher oder Register des Computersystems oder andere solche Informationsspeicher, Übertragungs- oder Darstellungsvorrichtungen repräsentiert sind.
Gewisse Ausführungsformen betreffen auch eine Vorrichtung zum Durchführen der Operationen hierin. Diese Vorrichtung kann speziell für die erforderlichen Zwecke konstruiert werden oder sie kann einen Allzweckcomputer umfassen, der selektiv von einem Computerprogramm, das auf dem Computer gespeichert ist, aktiviert oder rekonfiguriert werden. Solch ein Computerprogramm kann in einem computerlesbaren Speichermedium, wie etwa, aber nicht beschränkt auf, jedwede Art von Platte, einschließlich Floppy-Disks, optische Platten, CD-ROMs und magnetoptische Platten, Nur-Lese-Speicher (ROMs), Direktzugriffsspeicher (RAMs), wie etwa dynamischen RAM (DRAM), EPROMs, EEPROMs, magnetische oder optische Karten oder jedwede Art von Medium, das für das Speichern elektronischer Anweisungen geeignet ist, gespeichert und mit einem Computersystembus verbunden werden.
Die hierin präsentierten Algorithmen und Anzeigen beziehen sich nicht von Natur aus auf einen bestimmten Computer oder eine andere Vorrichtung. Es können diverse Allgemeinzwecksysteme mit Programmen in Übereinstimmung mit den hierin enthaltenen Lehren verwendet werden oder es kann sich als geeignet erweisen, spezialisiertere Vorrichtungen zur Durchführung der erforderlichen Verfahrensschritte zu konstruieren. Die erforderliche Struktur für eine Vielzahl dieser Systeme ergibt sich aus der Beschreibung hierin. Zusätzlich werden bestimmte Ausführungsformen nicht unter Bezugnahme auf eine bestimmte Programmiersprache beschrieben. Es versteht sich, dass eine Vielzahl von Programmiersprachen für die Implementierung der Lehren solcher Ausführungsformen, wie hierin beschrieben, verwendet werden kann.
Neben dem, was hierin beschrieben ist, können diverse Modifikationen an den offenbarten Ausführungsformen und Implementierungen davon vorgenommen werden, ohne dass von ihrem Umfang abgewichen werden würde. Die Veranschaulichungen und Beispiele hierin müssen daher in einem veranschaulichenden und nicht in einem restriktiven Sinn ausgelegt werden. Der Umfang der Erfindung muss ausschließlich durch Bezugnahme auf die nachfolgenden Ansprüche gemessen werden.

Claims

Verpackte Vorrichtung, umfassend: ein Verpackungsmaterial; einen oder mehrere integrierte Schaltungs(IC)-Chip/s, die innerhalb des Verpackungsmaterials angeordnet sind; ein erstes Substrat, das mit dem einen oder den mehreren IC-Chip/s verbunden und in oder auf dem Verpackungsmaterial angeordnet ist, wobei sich gegenüberliegende Seitenwände des ersten Substrats zumindest teilweise eine Vertiefungsstruktur definieren, die sich von einer ersten Seite des ersten Substrats und durch das erste Substrat erstreckt, wobei die Vertiefungsstruktur eine Einheit, die einen anderen IC-Chip enthält, aufnehmen soll; eine erste Hardwareschnittstelle zum Verbinden der verpackten Vorrichtung mit einer zweiten Vorrichtung, wobei die erste Hardwareschnittstelle erste Kontakte enthält, die auf der ersten Seite des ersten Substrats angeordnet sind; und eine zweite Hardwareschnittstelle zum Verbinden des einen oder der mehreren IC-Chip/s mit dem anderen IC, wobei die zweite Hardwareschnittstelle zweite Kontakte enthält, die in der Vertiefungsstruktur angeordnet sind.
Verpackte Vorrichtung nach Anspruch 1, wobei die Vertiefungsstruktur ein Loch bildet, das sich von der ersten Seite des ersten Substrats und durch das erste Substrat erstreckt.
Verpackte Vorrichtung nach einem der Ansprüche 1 und 2, ferner ein zweites Substrat umfassend, das sich über die Vertiefungsstruktur erstreckt, wobei die zweiten Kontakte auf einer Seite des zweiten Substrats angeordnet sind.
Verpackte Vorrichtung nach Anspruch 3, ferner die Einheit umfassend.
Verpackte Vorrichtung nach Anspruch 4, wobei ein Abschnitt der Einheit eine Ebene der ersten Seite kreuzt.
Verpackte Vorrichtung nach Anspruch 3, wobei das zweite Substrat einen Interposer umfasst.
Verpackte Vorrichtung nach einem der Ansprüche 1 und 2, wobei das erste Substrat einen Interposer enthält.
Verpackte Vorrichtung nach einem der Ansprüche 1, 2 und 7, wobei das erste Substrat innerhalb des Verpackungsmaterials angeordnet ist.
Verpackte Vorrichtung nach einem der Ansprüche 1, 2 und 7, wobei die zweite Vorrichtung eine Leiterplatte ist.
Verpackte Vorrichtung nach einem der Ansprüche 1, 2 und 7, wobei die zweite Vorrichtung eine verpackte Vorrichtung ist.
Verpackte Vorrichtung nach einem der Ansprüche 1, 2 und 7, wobei die zweiten Kontakte auf einem Boden der Vertiefungsstruktur angeordnet sind.
Verpackte Vorrichtung nach einem der Ansprüche 1, 2 und 7, wobei die zweiten Kontakte an einer Seitenwand der Vertiefungsstruktur angeordnet sind.
Verpackte Vorrichtung nach einem der Ansprüche 1, 2 und 7, wobei, während die zweite Schnittstelle mit der Einheit zu verbinden ist, ein Abschnitt der Einheit eine Ebene der ersten Seite kreuzt.
Verfahren zum Fertigen einer verpackten Vorrichtung, wobei das Verfahren umfasst: Verbinden eines ersten Substrats mit einem oder mehreren integrierten Schaltungs(IC)-Chip/s; Verpacken des einen oder der mehreren IC-Chip/s in einem Verpackungsmaterial, wobei das Verpackungsmaterial auf dem ersten Substrat angeordnet ist; Bilden einer Vertiefungsstruktur, die sich von einer ersten Seite des ersten Substrats und durch das erste Substrat erstreckt, wobei gegenüberliegende Seitenwände des ersten Substrats die Vertiefungsstruktur zumindest teilweise definieren; Anordnen erster Kontakte einer ersten Hardwareschnittstelle auf der ersten Seite des ersten Substrats; und Anordnen zweiter Kontakte auf einer zweiten Hardwareschnittstelle in der Vertiefungsstruktur.
Verfahren nach Anspruch 14, wobei das Bilden der Vertiefungsstruktur das Bilden eines Lochs umfasst, das sich von der ersten Seite des ersten Substrats und durch das erste Substrat erstreckt.
Verfahren nach einem der Ansprüche 14 und 15, wobei das Anordnen der zweiten Kontakte in der Vertiefungsstruktur das Anordnen der zweiten Kontakte auf einem zweiten Substrat, das sich über die Vertiefungsstruktur erstreckt, umfasst.
Verfahren nach Anspruch 16, wobei das zweite Substrat einen Interposer umfasst.
Verfahren nach einem der Ansprüche 14 und 15, wobei das erste Substrat einen Interposer enthält.
Verfahren nach einem der Ansprüche 14 und 15, wobei die zweite Vorrichtung eine Leiterplatte ist.
Verfahren nach einem der Ansprüche 14 und 15, wobei die zweite Vorrichtung eine verpackte Vorrichtung ist.
Verfahren nach einem der Ansprüche 14, 15 und 18-20, wobei das Anordnen der zweiten Kontakte das Anordnen von einem oder mehreren Kontakten auf einem Boden der Vertiefungsstruktur umfasst.
Verfahren nach einem der Ansprüche 14, 15 und 18-21, wobei das Anordnen der zweiten Kontakte das Anordnen von einem oder mehreren Kontakten auf einer Seitenwand der Vertiefungsstruktur umfasst.
Verfahren nach einem der Ansprüche 14, 15 und 18-21, ferner das Verbinden einer Einheit mit den zweiten Kontakten umfassend, wobei die Einheit einen anderen IC-Chip enthält, wobei, während die Einheit mit den zweiten Kontakten verbunden ist, ein Abschnitt der Einheit sich über eine Ebene der ersten Seite erstreckt.
System, umfassend: eine erste verpackte Vorrichtung, einschließlich: einem Verpackungsmaterial; einem oder mehreren integrierten Schaltungs(IC)-Chip/s, die innerhalb des Verpackungsmaterials angeordnet sind; einem ersten Substrat, das mit dem einen oder den mehreren IC-Chip/s verbunden und in oder auf dem Verpackungsmaterial angeordnet ist, wobei sich gegenüberliegende Seitenwände des ersten Substrats zumindest teilweise eine Vertiefungsstruktur definieren, die sich von einer ersten Seite des ersten Substrats und durch das erste Substrat erstreckt, wobei die Vertiefungsstruktur eine Einheit einschließlich eines anderen IC-Chips aufnehmen soll; eine erste Hardwareschnittstelle, einschließlich erster Kontakte, die auf der ersten Seite des ersten Substrats angeordnet sind; und eine zweite Hardwareschnittstelle zum Verbinden des einen oder der mehreren IC-Chip/s mit dem anderen IC, wobei die zweite Hardwareschnittstelle zweite Kontakte enthält, die in der Vertiefungsstruktur angeordnet sind; und eine Leiterplatte, die mit der ersten verpackten Vorrichtung über die erste Hardwareschnittstelle verbunden ist.
System nach Anspruch 24, wobei die erste verpackte Vorrichtung ferner ein zweites Substrat umfasst, das über die Vertiefungsstruktur verläuft, wobei die zweiten Kontakte auf einer Seite des zweiten Substrats angeordnet sind.