DE112009002502B4 - Multilayer inhalte-schützender Mikrocontoller - Google Patents

Abstract

Sicherer Mikrocontroller (100) umfassend:
einen Speicher, der Daten speichert;
eine Prozessoreinheit, die eine Vielzahl an Befehlen erzeugt;
eine Zugriffssteuerung (102), verbunden, um die Vielzahl an Befehlen zu empfangen, wobei die Zugriffssteuerung (102) eine Vielzahl an Berechtigungs-Registern aufweist, die Zugriffsrechte zu den innerhalb des Speichers gespeicherten Daten festlegen;
ein erstes Berechtigungs-Register, innerhalb der Vielzahl an Berechtigungs-Registern, das einen ersten Satz an Zugriffsrechten zu einer ersten Menge von Daten innerhalb des Speichers festlegt;
ein zweites Berechtigungs-Register, innerhalb der Vielzahl an Berechtigungs-Registern, das einen zweiten Satz an Zugriffsrechten zu einer zweiten Menge von Daten innerhalb des Speichers festlegt,
wobei die zweite Menge anders als die erste Menge ist; und
einen mit der Zugriffssteuerung (102) verbundenen Ausnahmeverwalter, der einen Zugriffsbefehl zu der ersten Menge an Daten in Reaktion darauf, dass der Zugriffsbefehl den ersten Satz an mit der ersten Menge an Daten verbundenen Zugriffsrechten nicht erfüllt, unterbricht;
bei welchem die Zugriffsrechte eine Vielzahl von Benutzer-Berechtigungs-Ebenen für den sicheren Mikrocontroller (100) betreffen.

Description

• Erfindungsgebiet
• Die vorliegende Erfindung bezieht sich allgemein auf Mikrocontroller, und insbesondere auf Technologien, die den Schutz von Inhalten, wie zum Beispiel Bestandteilen geistigen Eigentums, durch Speichern mit einem Mikrocontroller ermöglichen. Mikrocontroller mit diesen Merkmalen werden allgemein als sichere Mikrocontroller bezeichnet.
• Hintergrund der Erfindung
• Inhalteschutz innerhalb eines Prozessors oder Mikrocontrollers ist seit geraumer Zeit eine Herausforderung für die Elektronikindustrie. Mit dem Fortschreiten der Halbleitertechnologie sind sichere Mikrocontroller komplexe Systeme auf einem Chip geworden. Kritische Systemfunktionen, die zuvor durch Hardware realisiert wurden, können nun durch Software realisiert werden, die es Original-Ausstatter-Herstellern („OEMS“) ermöglicht, schnell hochwertige, kostengünstige Mikrocontroller auf einem Markt anzubieten. Zum Beispiel ermöglichen programmierbare nichtflüchtige speicherbasierte Mikrocontroller häufige Systemaktualisierungen, einschließlich Codemodifikationen und das Hinzufügen neuer Funktionen durch zahlreiche Anwendungs-/Inhalteanbieter für den Mikrocontroller.
• Oftmals können diese Codemodifikationen und/oder neuen Funktionen wertvolles geistiges Eigentum darstellen, welches der Anbieter besitzt und welches anfällig für nicht autorisierten Zugriff durch Dritte ist. Darüber hinaus sind Softwareimplementierungen innerhalb eines Mikrocontrollers normalerweise einfacher rückwärts zu konstruieren als Hardware. Als ein Ergebnis können nichtflüchtige speicherbasierte elektronische Baugruppen Hardwaredatenschutz beinhalten, der versucht, dieses geistige Eigentum innerhalb der elektronischen Baugruppe zu sichern.
• Mikrocontroller beinhalten typischerweise einen für Zugriffssteuerungsinformationen reservierten Speicherbereich entsprechend dem Datenbereich in einem nichtflüchtigen Speicher. Der Datenbereich kann entweder als eine sämtliche Speicherzellen beinhaltende einzelne Einheit zum Datenspeichern oder in einer Vielzahl von Speichersegmenten entsprechend der physischen Struktur des Speicherarrays ausgestaltet sein. In Systemen des Standes der Technik wird eine Zugriffssteuerung zu einem bestimmten Segment durch Hardware durchgesetzt. Ein Programmcode kann durch den Prozessor ausgeführt werden, wobei aber Lese- und Schreiboperationen wegen der Steuerungseinstellungen untersagt sind. Typischerweise ist der einzige Weg, diesen Schutz aufzuheben, zunächst sowohl den Schutzprogrammcode als auch seine entsprechende Zugriffssteuerungsinformation zu löschen.
• Dieser Ansatz stellt effektiven Datenschutz bereit, verursacht aber auch signifikanten Verwaltungsaufwand hinsichtlich zusätzlicher Speicherbereiche für Steuerungsinformationen und CPU-Zeit für Löschung und Umprogrammierung, selbst für kleinere Aktualisierungen. Verwaltung für CPU-Zeit senkt nicht nur die Systemeffizienz sondern steigert auch die Programmverwaltungskomplexität.
• Diese einfache Sicherheitsanordnung aber starre Gestaltung erzwingt zu viele Einschränkungen und kann für den Endverbraucher eine Last sein. Da Programmcodes für Mikrocontrolleroperationen anspruchsvoller und komplizierter werden, kann es vorteilhaft sein, vom OEM und anderen Anbietern bereitgestellte verfügbare Softwarebibliotheken zu nutzen anstatt ein vollständiges Programm von Grund auf zu entwerfen. Eine Softwarebibliothek beinhaltet wichtige Algorithmusroutinen und bestimmte Funktionen und ist einsatzbereit für Subroutinenaufrufe. Solch eine Sofwarebibliothek stellt wesentlichen Wert als geistiges Eigentum („IP“) für das Endprodukt dar. Darüber hinaus könnte eine Programmentwicklung verschiedene Entwickler während verschiedener Phasen mit der Möglichkeit von Offshore Unterstützung und Wartung involvieren. Diese Multilayer-Programmentwicklung und Multientwickler-Teilnahme daran ergibt eine komplexe Umgebung, in welcher sicheres Erhalten geschützten IP-Inhalts schwierig ist.
• Aktuellen Zugriffssteuerungsschemata fehlt es auch an direktem Auslesen von Betriebsparameter im Programmspeicherplatz. Betriebsparameter werden normalerweise während der Systeminitialisierung gesetzt und als Datentabellen im nichtflüchtigen Speicher gespeichert, so dass Daten im Falle eines Energieverlustes erhalten bleiben. Es ist übliche Praxis, diese kritischen Parameter im selben nichtflüchtigen Speicher mit dem/n Systemprogramm/en des Mikrocontrollers zu speichern. Wenn der geschützte Programmbereich lediglich zur Ausführung ist und das Lesen von Daten verbietet, dann kann das Lesen von Betriebsparametern ein Problem sein.
• Die obigen Beschränkungen stellen eine Herausforderung für den IP-Schutz in Systemen auf einem Chip dar, insbesondere für kostengünstige aber hochintegrierte elektronische Systeme wie zum Beispiel sichere Mikrocontroller.
• Hierfür relevante Offenbarungen sind beispielsweise in den Dokumenten US 2007/0050580 A1 , US 2003/0084308 A1 und US 6,845,159 B1 zu finden. Die US 2007/0050580 A1 offenbart ein Gerät, System und Verfahren zur Kontrolle von Speicherzugriffen zwischen Subkontexten in einem Rechner. Es wird eine Berechtigungszuordnung für Zugriffe zwischen den Subkontexten aufrechterhalten. Ein Steuermodul überwacht alle Zugriffe zwischen den Subkontexten und verhindert jene, für die keine Berechtigungszuordnung existiert. Die US 2003/0084308 A1 offenbart ein Verfahren zur Verschlüsselung eines Datenworts unter Kontrolle einer zugeordneten Adresse A mittels zweier kryptografischer Schritte. Hierbei wird zunächst die Adresse durch eine Hash-Funktion in eine gehashte Adresse umgewandelt. Das Datenwort wird mit der gehashten Adresse kombiniert. Das Ergebnis wird mit einem Blockverschlüsselungsverfahren verschlüsselt. Ein Dekryptor entschlüsselt das aus dem Speicher gelesene verschlüsselte Wort, ebenfalls unter Kontrolle der Adresse A. Eine inverse Blockverschlüsselung wandelt das verschlüsselte Wort in eine Zwischenform um. Ein Dekomponierer, erzeugt aus dem entschlüsselten verschlüsselten Wort und der gehashten Adresse das Klartext-Datenwort. Die US 6,845,159 B1 offenbart eine Methode und ein Gerät zur Datenverarbeitung, die für Verschlüsselung, Entschlüsselung und Authentifizierung von Nachrichten verwendet werden. Hierbei bestimmen Eingangsinformationen die Reihenfolge und Anzahl von durchgeführten Operationen. Die Operationen sind so konzipiert, dass jede mögliche Eingabezeichenfolge als gültiges Programm interpretiert wird. Der Prozess entwickelt sich für jede mögliche Eingabezeichenfolge unterschiedlich und der durch das Modul durchgeführte Prozess kann nicht durch einen Algorithmus beschrieben werden.
• Zusammenfassung der Erfindung
• Die vorliegende Erfindung betrifft einen Mikrocontroller, der Multilayerschutz von geschütztem digitalen Inhalt bietet. Mehrere Ausführungsformen des Mikrocontrollers umfassen eine sichere CPU, einen Echtzeitchiffreur und ein benutzer-programmierbares Multilayerzugriffssteuerungssystem von programmierbarem nichtflüchtigen Speicher innerhalb des Mikrocontrollers. Programmierbarer nichtflüchtiger Speicher ermöglicht für den Endbenutzer intra-System- und intra-Anwendungsprogrammieren und ist zum Erhalten von Dateninhalt fähig, wenn die Stromversorgung entfernt wird.
• Multilayerzugriffssteuerung wird in oder mit dem Mikrocontroller angeboten und ermöglicht Vertraulichkeitsschutz für eingebetteten digitalen Inhalt durch Steuern des Lesens, Schreibens und/oder Ausführung eines Codesegments gemäß eines Satzes an benutzer-programmierten Parametern. In bestimmten Ausführungsformen bezieht ein Chiffreur einen Satz an kryptographischen Regeln zur Datenverschlüsselung und - entschlüsselung mit Reihen- und Spaltenmanipulation der Datenspeicherung mit ein. In einigen Ausführungsformen der Erfindung werden kryptographische Operationen parallel mit einer CPU Laufzeit ausgeführt, ohne dass erhebliche zusätzliche Latenzzeit und Verzögerung für Systemoperationen anfällt.
• Bestimmte Merkmale und Vorteile der vorliegenden Erfindung wurden im Allgemeinen in diesem Zusammenfassungskapitel beschrieben; jedoch werden weitere Merkmale, Vorteile und Ausführungsformen hier präsentiert oder werden für einen durchschnittlichen Fachmann aus den Ansichten der Zeichnungen, der Spezifikation oder den Ansprüchen ersichtlich sein. Dementsprechend sollte verstanden sein, dass der Umfang der Erfindung nicht durch die bestimmten Ausführungsformen begrenzt wird, die in dieser Zusammenfassung offenbart werden.
• Kurzbeschreibung der Zeichnungen
• Bezug wird genommen auf Ausführungsformen der Erfindung, von denen Beispiele gegebenenfalls in den zugehörigen Figuren veranschaulicht werden. Diese Figuren sind bestimmt, erläuternd zu sein, nicht begrenzend. Obwohl die Erfindung im Allgemeinen im Zusammenhang mit diesen Ausführungsformen beschrieben wird, soll verstanden werden, dass es nicht beabsichtigt ist, den Umfang der Erfindung auf diese besonderen Ausführungsformen zu begrenzen.
• Figur („Fig.“) 1 veranschaulicht ein Blockdiagramm eines einen Inhalte mit geistigem Eigentum schützenden Mikrocontrollers (oder sicheren Mikrocontroller) Blockdiagramm gemäß unterschiedlichen Ausführungsformen der Erfindung.
• 2 veranschaulicht ein Blockdiagramm der Zugriffssteuerung und verbundener Schaltungen für mehrere Ausführungsformen der Erfindung.
• 3 ist eine Tabelle, die die Programmspeichergrenzen und Berechtigungsebenen gemäß unterschiedlichen Ausführungsformen der Erfindung beschreibt.
• 4 ist ein Diagramm der Programmspeichersegmentierung für ein Dreispeichersegment gemäß unterschiedlichen Ausführungsformen der Erfindung.
• 5 ist ein Diagramm der Programmspeichersegmentierung für ein Zweispeichersegment gemäß unterschiedlichen Ausführungsformen der Erfindung.
• 6 ist eine Tabelle der Berechtigungs-Registerebenen für ein Dreispeichersegment gemäß unterschiedlichen Ausführungsformen der Erfindung.
• 7 ist ein Blockdiagramm der funktionalen Chiffrierblöcke und Schnittstellen für mehrere Ausführungsformen der Erfindung.
• 8 ist ein Blockdiagramm der chiffrierblock-internen Struktur gemäß unterschiedlichen Ausführungsformen der Erfindung.
• 9 ist ein Flussdiagramm, welches den Betrieb der Multilayerzugriffssteuerung gemäß unterschiedlichen Ausführungsformen der Erfindung veranschaulicht.
• 10 ist ein Flussdiagramm, welches den Betrieb des Chiffreurs gemäß unterschiedlichen Ausführungsformen der Erfindung veranschaulicht.
• Detaillierte Beschreibung der Erfindung
• Ausführungsformen der vorliegenden Erfindung sehen Systeme, Vorrichtungen und Verfahren für sichere Mikrocontroller vor. In der folgenden Beschreibung werden zu Zwecken Klärung der Erläuterung, bestimmte Details dargelegt, um ein Verständnis der Erfindung zu vermitteln. Jedoch wird es für einen Fachmann ersichtlich sein, dass die Erfindung ohne diese Details ausgeführt werden kann. Ein Fachmann wird erkennen, dass nachfolgend beschriebene Ausführungsformen der vorliegenden Erfindung auf einer Vielzahl von Wegen und durch Verwenden einer Reihe von Mitteln durchgeführt werden können. Fachleute werden auch erkennen, dass zusätzliche Modifikationen, Anwendungen und Ausführungsformen innerhalb dieses Umfangs liegen, ebenso wie zusätzliche Bereiche, in welchen die Erfindung von Nutzen sein könnte. Folglich sind die nachfolgend beschriebenen Ausführungsformen veranschaulichend für besondere Ausführungsformen der Erfindung und sollen ein Verschleiern der Erfindung verhindern.
• Bezugnahme in der Spezifikation auf „eine Ausführungsform“ oder „Ausführungsform“ bedeutet, dass ein besonderes Merkmal, Struktur, Charakteristik oder Funktion, das in Verbindung mit der Ausführungsform beschrieben wird, in mindestens einer Ausführungsform der Erfindung enthalten ist. Das Auftreten des Ausdrucks „in einer Ausführungsform“ oder dergleichen an unterschiedlichen Stellen in der Spezifikation bezieht sich nicht notwendigerweise auf dieselbe Ausführungsform.
• A. Sicherer Mikrocontroller
• Ein sicherer Mikrocontroller, der Kern- und funktionale Elemente mit Sicherheits- und Schutzfunktionen umfasst, wird gemäß unterschiedlichen Ausführungsformen der Erfindung beschrieben. Die Schutzfunktionen können Teil des Mikrocontrollerkerns sein, der ein Steuerungsprotokoll für Speicherzugriff entsprechend der Lese/Schreib-Berechtigung jedes Speichersegments einbezieht, das durch den Systemprogrammierer festgelegt wird. Das Berechtigungsprotokoll kann durch mit einer Speicherverwaltungseinheit und Programmroutinen, die in einem Hilfs-ROM liegen, verbundene Hardware durchgesetzt werden. Hilfsfunktionen können ein Sicherungsladeprogramm zur Systemprogrammierung und einen Schaltungs-Debugger zur Programmcodeentwicklung enthalten. Um zusätzlichen Schutz zum eingelagerten Programmcode zu gewährleisten, können Dateninhalte und Speicherplätze in Laufzeit durch einen Hardwarechiffreur entsprechend bestimmten Ausführungsformen der Erfindung verschlüsselt werden. Dadurch können ein oder mehrere Programme innerhalb eines Mikrocontrollers durch mehrere Entwickler gebaut werden, während der gesicherte Inhalt jedes Entwicklers innerhalb des Mikrocontrollers gesichert ist. In unterschiedlichen Ausführungsformen ist der gesicherte, innerhalb des Mikrocontrollers gespeicherte Inhalt jedes Entwicklers besonderen Zugriffsrechten zugeordnet, die den Zugriff auf diesen Inhalt durch andere Parteien beschränken und/oder blockieren.
• 1 ist ein Blockdiagramm eines sicheren Mikrocontrollers 100 gemäß unterschiedlichen Ausführungsformen der Erfindung. Wie in 1 gezeigt, beinhaltet ein Mikrocontrollerkern 101 eine zentrale Prozessoreinheit („CPU“) und einen Ausnahmeverwalter. Die CPU wird auch als „Prozessoreinheit“ bezeichnet. In bestimmten Ausführungsformen der Erfindung ist die CPU des Mikrocontrollerkerns 101 als ein kanalisierter Prozessor implementiert, was einen einzigen Zeitgebertakt zum Vorausabrufen von Programmcode erlaubt. Folglich verursacht ein Befehlswort, dass ein Befehl in einem Zeitgebertakt ausgeführt wird. Dies ermöglicht höhere Systemzeitgeberfrequenzen mit Programmspeicher, der lange Zugriffszeiten hat, wie zum Beispiel einem Flash-Speicher. Die Codeausführung ist dennoch eintaktig Takt für einen Linearcode, aber Codeverzweigung zieht einen Zeitgebertaktnachteil nach sich, sofern nicht weitere Messungen realisiert werden, wie zum Beispiel eine Zweigvorhersageeinheit. Eine Befehlscodeoperation umfasst im Allgemeinen eine Anzahl von Takten an Codeausführungen, die eine besondere Funktion bestimmen. Außerdem werden die Begriffe „Code“, „Programmcode“ und „Befehlscode“ als synonym betrachtet.
• In unterschiedlichen Ausführungsformen benutzt der Prozessor die Harvard-Speicherarchitektur mit gesonderten Programm- und Datenspeichern. Diese Speicherarchitektur verbessert die Systembandbreite durch das Zulassen simultanen Zugriffs auf Programm- und Datenspeicher; es erlaubt auch das Benutzen unterschiedlicher Wortlängen für Datenspeicherung. Zum Beispiel können sowohl die Programmspeicheradressen als auch die Datenspeicheradressen 16 Bits haben. Die 16-Bit effektive Adresse unterstützt 65536 (64K) 16-Bit Wörter des Programmspeichers und 64K 16-Bit Wörter des Datenspeichers. Um Zugriff auf Datentabellen zu gewähren, die im Programmspeicher gespeichert sind, unterstützt der Prozessor einen Von-Neumann-Architekturzugriff, wobei dieser Zugriff aber eine 1-Taktverzögerung beinhaltet, es sei denn ein Befehlscache ist implementiert. Ein Fachmann wird erkennen, dass unterschiedliche Prozessorarchitekturen, Zeitgeberschemata und Adressierungsverfahren gemäß Ausführungsformen der Erfindung realisiert werden können.
• Der Ausnahmeverwalter ist Bestandteil des Mikrocontrollerkerns 101 und funktioniert so, dass Unterbrechungen des normalen Programmflusses verursacht werden, wenn unerwartete oder erwartete Ereignisse oder Bedingungen auftreten. Zum Beispiel kann ein unzulässiger Versuch durch einen nicht autorisierten Benutzer, auf gesicherten Inhalt zuzugreifen, eine Unterbrechung erzeugen, die effektiv solch einen Zugriff verhindert.
• Der Programmspeicher speichert Inhalt, der einen Programmcode und Betriebsparameter enthalten kann. Der Hauptprogrammspeicher kann durch die Verwendung von nichtflüchtigem Speicher realisiert werden, wie zum Beispiel durch Flash-Speicher 106 oder EEPROM.
• Ein ROM 105 ist ebenfalls mit dem Programmplatz gemappt, um Hilfsfunktionen zu unterstützen, die keine intra-System-Programmierbarkeit benötigen, wie zum Beispiel eine Urladeprogrammfunktion, intra-Schaltungsdebuggen und Chiptesten. Um einwandfreien Betrieb zu gewährleisten, können Löschen und Schreiben auf programmierbare nichtflüchtige Speicher durch Subroutineaufrufe auf das Hilfs-ROM 105 durchgeführt werden und dadurch nur durch den Systemcodespeicher zugreifbar sein. In bestimmten Ausführungsformen der Erfindung ist Lesezugriff auf den Flash-Speicher 106 ein Takt, wobei aber die Lösch- und Schreibzeiten nicht deterministisch sind, da diese Operationen durch einen Hilfs-ROM- 105 Code über ein Paar von Steuer- und Datenregister verarbeitet werden.
• Datenspeicher speichert unterschiedliche Arten von Daten innerhalb des Mikrocontrollers. Ein Fachmann wird erkennen, dass der Datenspeicher durch eine Vielzahl an Speichertechnologien realisiert werden kann, wie zum Beispiel SRAM 107.
• Ein Merkmal des sicheren Mikrocontrollers 100 ist seine hierarchische Multilayerzugriffssteuerung auf den Programmspeicher. Diese Hierarchie wird durch Verwenden eines physischen Layers, der mit der Speicherverwaltungseinheit (MMU) 103 verbunden ist, und der Zugriffssteuerung 102 und der Sicherheitsmerkmale des Mikrocontrollerkerns 101 verwirklicht. Der physische Layer enthält Überwachungs- und Komparatorschaltungen, die den Programmfluss kontinuierlich in einem Speicherschutzmodus überwachen und einen Lese/Schreib-Zugriff des Programmspeichers entsprechend den benutzerdefinierten Berechtigungsebenen für Speichersegmente steuern. In einer besonderen Ausführungsform kann der Programmspeicher in drei Speichersegmente aufgeteilt werden, die drei Zugriffsberechtigungsebenen für das System bereitstellen. Der Speicherbereich und die Zugriffsberechtigung für jedes Segment können durch Verwenden eines Satzes reservierter Register im Universal-Registerplan der CPU bestimmt sein. In bestimmten Ausführungsformen sind diese Register benutzer-programmierbar, wobei aber ihre Zugriffssequenz durch eine atomare Schaltung in Form eines Paares von sequenzgesteuerten Registern durchgesetzt wird. Eine atomare Operation bezieht sich auf einen Satz an Operationen, die kombiniert werden können, so dass sie gegenüber dem Rest des Systems als eine Operation mit nur zwei möglichen Ergebnissen erscheinen: Erfolg oder Fehlschlag.
• In unterschiedlichen Ausführungsformen der Erfindung wird die Zugriffssteuerung im Speicherschutzmodus in Kraft treten, wenn ein Speicherschutzfreigabe- („MPE“) Bit im Systemregister gesetzt ist. In bestimmten Beispielen kann dieses Systemregister lediglich durch Programmcodes, die im höchsten Sicherheitsspeichersegment liegen, zugreifbar sein. In diesem Betriebsmodus ruft, decodiert und führt die CPU Programmbefehle in normaler Art ab bzw. aus. Die Steuerungszugriffsschaltung überwacht den Befehlsdecoder für Speicherbefehle. Wenn ein Lade- oder Speicherbefehl entdeckt wird, benutzt der Überwacher die letzte Programmadresse, um die vorhandene Zugriffsberechtigung festzustellen. Die vorhandene Berechtigung wird dann benutzt, um die Legitimität der Quelle/des Ziels zu testen, indem der Komparator die Zeigeradresse gegen die Segmentgrenzen prüft. Lediglich autorisierter Lese- oder Schreibzugriffe, d.h. zugelassene unter entsprechender Zugriffsberechtigung/ entsprechenden Zugriffsberechtigungen Zugriffe werden durch die CPU ausgeführt. Jeder unautorisierte Zugriffsversuch verursacht eine Ausnahme oder Unterbrechung, wahlweise wird das Programm gezwungen, eine benutzer-definierte Programmroutine in Reaktion auszuführen.
• Wie in 1 veranschaulicht, kann der Mikrocontroller 100 auch einen bidirektionalen Hardwarechiffreur 104 enthalten, der Befehlscode während der Laufzeit zum Zweck des Schutzes der eingelagerten Software entsprechend unterschiedlichen Ausführungsformen der Erfindung umwandelt. Für starken kryptografischen Schutz kann ein Chiffreur verwendet werden, der einen herkömmlichen kryptografischen Algorithmus verwendet, wie zum Beispiel Tripel-DES oder AES. In bestimmten Ausführungsformen verwendet der sichere Mikrocontroller 100 eine Chiffriertechnik, die einen Schlüsselstrom durch Permutieren von Befehlsadressen mit einem geheimen Schlüssel erzeugt. Die Überlegungen für die Chiffriertechnik umfassen:
1. 1. Ausreichendes Unklarmachen:
   • Das Chiffriermerkmal führt zu einem ausreichenden Unklarmachen, welches es schwer macht, den Klartext herzuleiten, auch in Kenntnis, dass der erste Flash-Befehl von einem wohlbekannten Inbetriebnahmecode ist.
2. 2. Niedriger Hardwareeinfluss:
   • Das Chiffriermerkmal verbraucht keine exzessiven Ressourcen hinsichtlich Bereich und Berechnungszeit. Durch zu niedrige Flash-Speicherbetriebsgeschwindigkeit sollte das verschlüsselte Codewort, welches vom Flash abgerufen werden muss, lediglich im letzten Stadium der Dechiffrieroperation verwendet werden.
3. 3. Reversible Funktion, die bidirektionale Operationen unterstützt:
   • Wenn ein d = fn(s, x, y, z,...) vorhanden ist, dann ist auch ein s = fn^-1(d, x, y, z, ...) vorhanden. Das heißt aber nicht eine echte Umkehrung, da es verschiedene s für jedes gegebene d geben könnte, aber lediglich ein d für jede Kombination von s, x, y, z, .... Wenn fn() als „Schlüsselstrom“-Erzeuger implementiert wird, dann ist fn¹() = fn(), ausgenommen für die letzte Summierung.
4. 4. Andere mögliche Einschränkungen:
   • Es gibt für die Schlüsselregistergröße Beschränkungen. Eine Größe von 64 bis 128 Bit könnte ein guter Kompromiss zwischen Speichergröße und Schlüsselstärke sein. Operationen können Additions-Modulo, binäre Summen, Bitauswahl, etc. sein, aber einige Operationen können in Bezug auf Hardware teuer sein, zum Beispiel allgemeines Rotieren oder Mod n, wobei n nicht einer Potenz von 2 entspricht. Spezialisiertes Rotieren (mit n = 0, 1 2, 3) oder fest verdrahtetes Mod 3, Mod 5 oder Mod 7 und ähnliche Niedrig-Gatewayzählungsoperationen können verwendet werden.
• Bezugnehmend auf 7 beinhalten die Chiffrierfunktion und die Schnittstellen 700 einen Hashblock 701 zur schnellen Komprimierung einer langen pseudozufälligen Sequenz zur Schlüsselerzeugung, Register für geheime Schlüsselspeicherung (zum Beispiel ist der Chiffrierschlüssel im Flash-Speicher 106 gespeichert), einen Bitmischer (Adressbitmischer 705) zum Verschlüsseln von Speicherplätzen und einen Chiffrierblock 703 zum Chiffrieren des Reintextcodes zum Speichern und Dechiffrieren des Chiffriertextcodes oder kritischer Daten zur Ausführung. In unterschiedlichen Ausführungsformen arbeitet der Chiffrierblock 703 auf einer Befehl-für-Befehl-Basis, welche die Adresse jedes Befehls und Teilmenge von Daten vom Schlüsselregister nimmt, um einen Schlüsselstrom zu erzeugen, der sich aus einer Sequenz von Stammoperationen ergibt. Der Schlüsselstrom wird dann binär summiert mit einem Codewort. Der Chiffreur kann auch Schaltungen beinhalten, die die eingehenden und ausgehenden Bitströme nach besonderen Mustern überprüfen und bestimmt, ob sie umgangen werden sollen. In bestimmten Ausführungsformen kann der Chiffreur 104 innerhalb der MMU 103 eingebunden sein, da er in den Datenpfad des Programmspeichers eingebunden ist und die Chiffrierfunktion üblicherweise aktiviert ist.
• Während der gefüllte Programmplatz im Speicherschutzmodus geschützt werden kann, ist der Hardwarechiffreur 104 üblicherweise auf dem Hauptprogrammspeicher angelegt, der durch einen Flash-Speicher 106 verwirklicht ist. Das ROM 105 beinhaltet hauptsächlich allgemeine Hilfsfunktionen, die üblicherweise nicht geheim sind. Das im ROM 105 enthaltene Urladeprogramm soll nicht eine Sicherheitsbedrohung darstellen, wenn auch das Urladeprogramm zum direkten Lesen des/Schreiben auf den Flash-Speicher 106 befähigt ist, da die Ladeprogrammfunktion der Zugriffssteuerung des physischen Layers unterliegt.
• Andere Ausführungsformen des sicheren Mikrocontrollers können ohne den Hardwarechiffreur realisiert werden. Obwohl der Programmcode nicht innerhalb des Mikrocontrollers geschützt wäre, hätte dies System immer noch die Multilayerzugriffssteuerungssicherheitsmerkmale.
• B. Multilayerzugriffssteuerung
• Die folgende Beschreibung der Multilayerzugriffssteuerung und der Speichersegmentierung innerhalb des Mikrocontrollers ist bestimmt, besondere Ausführungsformen der Erfindung zu veranschaulichen. Ein Fachmann wird erkennen, dass andere Zugriffssteuerungsprotokolle und Speichersegmentierungsarchitekturen gemäß Ausführungsformen der vorliegenden Erfindung verwirklicht werden können.
• Wie zuvor angemerkt, ist ein Merkmal des sicheren Mikrocontrollers 100 seine hierarchische Multilayerzugriffssteuerung für mehrere Benutzer des Programmspeichers. Wie in 2 gezeigt wird, ermöglicht die Zugriffssteuerung 102 die Multilayerzugriffssteuerung des sicheren Mikrocontrollers 100. Ein Bestandteil der Zugriffssteuerung ist der Zugriffsüberwacher 201. Die Zugriffssteuerung 102 ist verbunden mit Steuer-, Adress- und Datensignalen von der CPU des Mikrocontrollerkerns 101. Die Steuersignale von der CPU können auch Befehle, Speicherschutz, Lese-/Schreib-Anfragen und andere dem Fachmann bekannte Signale enthalten. Die Datensignale von der CPU können die Datenbussignale, Registersignale und andere dem Fachmann bekannte Datensignale enthalten. In bestimmten Ausführungsformen sind die Datensignale mit einem bidirektionalen Datenbus verbunden. Das Adresssignal von der CPU kann auch ein Programmadresssignal oder andere dem Fachmann bekannte Adresssignale enthalten.
• In der Zugriffssteuerung 102 sind auch die Berechtigungs-Register, umfassend PRIV, PRIVT0, PRIVT1 und PRIVF. Diese Register speichern und verwalten die Berechtigungsinformationen, die mit der Berechtigungsebene des Benutzers verbunden sind. Ein Fachmann wird erkennen, dass unterschiedliche Arten und Zahlen von Berechtigungs-Registern verwendet werden können, um Zugriff auf geschützte Daten/IP innerhalb des Mikrocontrollers 100 zu steuern.
• Durch Überwachen und Vergleichen des Betriebes der CPU benachrichtigt die Zugriffssteuerung 102 den Ausnahmeverwalter durch Bereitstellen einer besonderen Handlung, die durch eine Berechtigungsanfrage erforderlich ist. In anderen Worten, eine Funktion der Zugriffssteuerung 102 dient zum Verwalten von Speichersegmentebenenanfragen, die mit Berechtigungsebenen verbunden ist. In besonderen Ausführungsformen der Erfindung können Bestandteile der Zugriffssteuerungsfunktion enthalten:
• • ein Steuerprotokoll für Speicherzugriff, das mit den Lese-/Schreibberechtigungsebenen verbunden ist.
• • Jedes der Speichersegmente entspricht der Berechtigungsebene, so dass mehrere Benutzer mit unterschiedlichen Berechtigungsebenen getrennt einen Programmcode laden können und Schreibzugriff zu den Registern der entsprechenden Berechtigungsebene haben.
• • Der geringere Berechtigungscode kann die Grenzen für eine höhere Berechtigungsebene nicht verändern, und die Vertraulichkeit des Programmcodes gegen Lese-/Schreibversuche durch geringer berechtigte Coderegionen ist geschützt.
• Der Hauptprogrammspeicher ist im nichtflüchtigen Speicher 106 gespeichert und kann als drei fortlaufende Speichersegmente gemäß unterschiedlichen Ausführungsformen angesehen werden. 4 veranschaulicht eine bestimmte Programmspeichersegmentierung für drei Speichersegmente. Befehlscodes liegen im Programmspeicher und sind immer durch die CPU ausführbar; jedoch unterliegt ein Lese- oder Schreibzugriff zu jedem Segment der Hardwaresteuerung gemäß der Berechtigungsebene. Die drei Segmente, festgelegt von höchster Sicherheit zu niedrigster im sicheren Mikrocontroller 100, sind: System, Benutzerladeprogramm und Benutzeranwendung. Die Tabelle in 3 skizziert diese Speichersegmente, einstellbare Flashseitengrenzen und maximale Berechtigungsebene, die mit einer Codeausführung innerhalb der Segmente gemäß bestimmten Ausführungsformen der Erfindung verbunden sein können. Auf sämtliche Berechtigungsebenen kann durch Nur-Lese-Speichercodes 105 zugegriffen werden.
• In unterschiedlichen Ausführungsformen ist die Segmentgrenze entsprechend der Seitennummer des Flashspeichers 106 festgelegt. Das Systemsegment beginnt von Seite 0 bis zu der Seite ULDR-1, eine Seite unterhalb des Benutzerladeprogrammsegments. In der gleichen Art beginnt das Benutzerladeprogrammsegment von der Seite ULDR bis Seite UAPP-1, und das Benutzeranwendungssegment beginnt von Seite UAPP bis zur Oberseite des Flashspeichers 106.
• Jedes der drei Speichersegmente hat eine maximal zulässige Berechtigungsebene. Die aktuelle Berechtigungsebenenzuordnung wird durch Hardware als Grundlage zur Steuerung eines Lese-/Schreibzugriffs auf andere Speichersegmente benutzt. Zusätzlich zu den drei benutzerdefinierbaren Segmenten haben auch das Hilfs-ROM und Datenspeicherregionen eine maximale Standardwert-Berechtigungsebene, die Zugriffssteuerung zum Programm- und Datenplatz bereitstellt. Die Mikrocontrollerkernarchitektur unterstützt eine Programmausführung von Daten-RAM durch Mappen des Datenspeichers auf den Programmplatz. Das Gestalten des Datenspeichers zu einem niedrigen Berechtigungssegment beseitigt die Möglichkeit, das Daten-RAM zum Umgehen der Zugriffssteuerung zu verwenden.
• In bestimmten Ausführungsformen der Erfindung sind die Flashseitengrenzen über die internen Register User Loader Starting Page Address („ULDR“) und User Application Starting Page Address („UAPP“) eingestellt. Ein Schreibzugriff zu diesen Registern ist derart, dass niedrigerer berechtigter Code die Grenzen eines höher berechtigten Segments nicht verändern kann. Die Werte dieses Registers werden mit der Anzahl der Wörter pro Seite multipliziert, um die entsprechende Adresse für das erste Wort auf der angegebenen Seite zu bestimmen. Zum Beispiel ist ULDR*256 die Adresse für das erste Wort auf Seite ULDR, wenn die Anzahl der Wörter in einer Flashseite 256 ist.
• Um diese kritischen Werte nichtflüchtig zu machen, werden die Werte der ULDR und UAPP im Flashspeicher 106 während der Segmentinitialisierung gespeichert. Wenn ein Benutzerladeprogrammsegment bevorzugt wird, muss der ULDR-Wert in das Systemsegment programmiert werden und der Systemcode ist zum Übertragen des ULDR-Werts zum ULDR-Register bei Einschaltrücksetzung verantwortlich. Das gleiche wird beim Benutzeranwendungssegment angewendet. Der UAPP-Wert wird in das Benutzerladeprogrammsegment programmiert und muss zum UAPP-Register durch das Benutzerladeprogramm übertragen werden.
• In unterschiedlichen Ausführungsformen der Erfindung lassen die Flashseitengrenzen in 3 Möglichkeiten für Segmentationsoptionen offen, die nicht durch den Benutzercode erstellt worden sein können. Wenn Programmspeichersegmentation und -schutz aktiviert sind (z.B. MPE=1), dann sollte das Systemcodesegment Bestandteil der ersten Flashspeicherseite sein. Das heißt, dass die ULDR- und UAPP-Register nicht auf = 0 programmiert sind. Wenn es gewünscht ist, dass der Programmspeicher lediglich zwei Speichersegmente umfasst, dann sind das ULDR-Register und UAPP-Register programmiert, um dieselbe Startseite festzulegen, folglich werden keine Seiten innerhalb des ULDR-Segments festgelegt. Wenn das ULDR-Register auf einen Wert gleich oder größer als UAPP programmiert ist, wird kein Benutzerladeprogrammsegment festgelegt. Das UAPP-Register kann auf die Startseite für die zweite Region programmiert werden. In diesem Zustand (lediglich zwei Programmspeichersegmente) wird die letzte Seite des Systemcodespeichers (UAPP-1) sein, wie in 5 veranschaulicht. In bestimmten Zuständen wird dies einem Benutzen von User Loader als zweite Speicherregion vorgezogen, so dass lediglich HIGH und LOW Berechtigungsebenen verfügbar sind.
• Diese Segmentierung von Programmspeicher ist vorgesehen, um das Laden von Programcodes durch mehrere Parteien in unterschiedlichen Stadien während des Produktlebenszyklus zu ermöglichen (z.B. Originalanbieter-, zweiter Benutzer-, Endbenutzerupgrade und Bibliothekdownloads). Das Segmentierungs- und Berechtigungsschema bietet auch einen Mechanismus zum Schutz der Vertraulichkeit von Code gegen Lese-/Schreibzugriffsversuche durch niedriger bevorrechtigte Coderegionen. In bestimmten Ausführungsformen ist die Fähigkeit, Hilfs-ROM zu lesen, typischerweise zugelassen, unabhängig des MPE-Bitzustandes.
• In den folgenden Abschnitten werden Beispiele für ein Zweisegment- und Dreisegmentmultilayerzugriffssteuerungssystem angegeben. Jedoch wird ein Fachmann erkennen, dass Ausführungsformen mit mehr als drei Speichersegmenten innerhalb des Umfangs der vorliegenden Erfindung liegen.
• C. Systemcodesegment
• In bestimmten Ausführungsformen der Erfindung ist das System- oder Systemcodesegment die höchste Bevorrechtigungsebene und auch die höchste Sicherheitsebene, wie aus 3 bekannt. Typischerweise ist der Systemcode lediglich für den Originalanbieter des Mikrocontrollerproduktes verfügbar. Für eine Dreisegment- oder Zweisegmentausführungsform ist ein exemplarischer Systemcode in den 4 bzw. 5 veranschaulicht.
• In bestimmten Ausführungsformen beginnt der Systemcode auf einer bestimmten Seite und erstreckt sich bis zu der Seite genau vor der Startseite der Benutzerladeprogrammstartseite. Das ULDR-Register, welches die Oberseite der Systemcoderegion festlegt, kann durch Systemcode oder ROM-Code beschreibbar sein. In unterschiedlichen Ausführungsformen der Erfindung speichert ein Verfahren zur Initialisierung der Systemcoderegion den gewünschten ULDR-Startseitenwert in der Flashwortadresse 000Fh (Wort genau vor dem Systempasswort) und lässt den Rücksetzvektorcode die ULDR-Schreiboperation wie folgt durchführen:

       org 0000h
             ; Rücksetzen
       move CP, #usr_ldr_page
       move ULDR, @CP 



       jump sys_init
       org 000Fh
       user_ldr_page:
             ; Startseitenadresse des Benutzerladeprogramms
             dw 0020h; Seite 32
       org 0010h
             ; System kennwort
             dw ..., ..., ..., ...

Jedoch können andere Verfahren zur Initialisierung der Systemcoderegion gemäß Ausführungsformen der vorliegenden Erfindung realisiert werden.

In unterschiedlichen Ausführungsformen der Erfindung wird die Lese-/Schreibzugriffsmöglichkeit des Systemcodes durch zwei Registerbits im PRIV-Berechtigungsregister festgelegt. Zum Beispiel wird das Systemleseberechtigungs- („PSYR“) Bit auf einen bestimmten Wert gesetzt, um ein Lesen der Systemcoderegion zu ermöglichen. Das Systemschreibberechtigungs- (PSYW) Bit wird auf einen bestimmten Wert gesetzt, um ein Schreiben auf die Systemcoderegion zu ermöglichen. Beide diese Bits werden automatisch durch die Hardware auf einen Wert gelöscht, wenn der aktuelle IP/Inhalt nicht in ROM-Code oder Systemcode ist. Wenn Lese-/Schreibversuche auf diese Systemregion ohne Aktivieren von PSYR/PSYW gemacht werden, werden Speicherschutzunterbrechungsflags (z.B. PSYRF und PSYWF) für Lese- bzw. Schreibversuche gesetzt. Wenn das MPE-Bit gesetzt wird, werden diese Unterbrechungsflags den normalen Programmfluss verändern, um eine benutzer-definierte Subroutine auszuführen, um die Ausnahme zu bearbeiten.

D. Benutzerladeprogrammcodesegment

In bestimmten Ausführungsformen der Erfindung ist die mittlere Berechtigungsebene und also die mittlere Sicherheitsebene das Benutzerladeprogrammsegment wie in 3 ausgeführt. Typischerweise ist der Benutzerladeprogrammcode der höchste Code, der für zweite Benutzer des Mikrocontrollerproduktes verfügbar ist. Für Dreisegmentausführungen ist ein exemplarisches Benutzerladeprogrammcodesegment in 4 veranschaulicht.

In unterschiedlichen Ausführungsformen der Erfindung beginnt die Benutzerladeprogrammcoderegion typischerweise auf der ULDR-Seite, die durch den Systemcode bestimmt ist und dehnt sich bis zu der Seite genau vor der Startseite der Benutzeranwendungsstartseite aus. Das UAPP-Register bestimmt die Oberseite der Benutzerladeprogrammcoderegion und ist durch einen Benutzeranwendungscode nicht beschreibbar (z.B. nur beschreibbar durch Systemcode, Benutzerladeprogramm oder ROM-Code).

In bestimmten Ausführungsformen ist ein Verfahren zum Konfigurieren der Benutzerladeprogrammgrenzen ähnlich zu dem, das durch die Systemcoderegion benutzt wurde. Auf der ersten ULDR-Seite wird der gewünschte Wert, der in das UAPP-Register programmiert wird, in die Wortadressenverlagerung 000Fh gesetzt, genau vor das Benutzerladeprogrammpasswort. Der Benutzerladeprogramminbetriebnahmecode am Anfang der ULDR-Seite liest den Wert, der in der ULDR*Flashseitengröße +000Fh gespeichert ist, und schreibt in das UAPP-Register.

In unterschiedlichen Ausführungsformen der Erfindung wird die Lese-/Schreibzugriffsmöglichkeit des Benutzerladeprogrammcodes durch zwei Registerbits im PRIV Berechtigungsregister festgelegt. Zum Beispiel wird ein Benutzerladeprogrammberechtigungs- („PULR“) Bit auf einen bestimmten Wert gesetzt, um ein Lesen der Benutzerladeprogrammcoderegion zu ermöglichen. Ein Benutzerladeprogrammschreibberechtigung- („PULW“) Bit wird auf einen bestimmten Wert gesetzt, um ein Schreiben auf die Benutzerladeprogrammregion zu ermöglichen. Beide diese Bits können automatisch auf 0 durch Hardware gelöscht werden, wenn der aktuelle IP kein ROM-Code, Systemcode oder Benutzerladeprogrammcode ist. Wenn Lese-/Schreibversuche auf die Benutzerladeprogrammregion gemacht werden, ohne zugelassen zu werden, werden Speicherschutzunterbrechungsflags (z.B. PULR Leseberechtigungsflag und PULW Schreibberechtigungsflag) für Lese- bzw. Schreibversuche gesetzt. Wenn der MPE-Bit gesetzt wird, verändern diese Unterbrechungsflags den normalen Programmfluss, um eine benutzer-definierte Subroutine auszuführen, um die Ausnahme zu bearbeiten.

Zweisegmentspeicherkonfiguration

Wenn der Umfang einer Mikrocontrolleranwendung lediglich zwei Berechtigungsebenen erfordert, dann kann eine Zweisegmentspeicherkonfiguration benutzt werden. Die Zweisegmentspeicherkonfiguration ist in 5 gemäß unterschiedlichen Ausführungsformen der Erfindung veranschaulicht. Für Vorrichtungen mit lediglich zwei Speichersegmenten ist die Benutzerladeprogrammregion ausgeschlossen, sodass lediglich die Systemspeicherregion und die Benutzeranwendungsspeicherregion verbleiben.

In bestimmten Ausführungsformen wird das Flashwort in Adresse 000Fh, das üblicherweise zum Bereitstellen des Wertes der Startseite für das Benutzerladeprogramm benutzt wird, stattdessen zum Bereitstellen eines Wertes für die Startseite der Benutzeranwendung verwendet, um die Zweisegmentspeicherkonfiguration zu unterstützen. Damit das Hilfs-ROM kontextabhängig weiß, dass das oben genannte Flashword Informationen über die UAPP-Startseite anstelle der ULDR-Startseite bereitstellen soll, kann das höchstwertige Bit in diesem Wort auf einen bestimmten Bit-Wert gesetzt werden. Folglich kann, wenn Systemcode das Benutzerladeprogramm ausschließen soll, der folgende Code verwendet werden und der Programmspeichersegmentationsplan würde sich entsprechend ändern:

       org 0000h
             ; Rücksetzen
             move CP, #usr_app_page
             move UAPP, @CP
             move ULDR, UAPP; setze ULDR=UAPP
             jump sys_init
       org 000Fh
       user_app_page:
             ; Startseitenadresse der Benutzeranwendung (kein
 Benutzerladeprogramm)
             dw 8020h; Seite 32, msbit=1
       org 0010h
             ; System kennwort

E. Benutzeranwendungscodesegment

In bestimmten Ausführungsformen der Erfindung ist die niedrigste Berechtigungsebene und auch die niedrigste Sicherheitsebene das Benutzeranwendungscodesegment, wie aus 3 bekannt. Typischerweise ist der Benutzeranwendungscode der einzige Code, der für dritte Benutzer oder einen Endbenutzer für Verbesserungen oder Bibliothekdownloads verfügbar ist. Für eine Dreisegment- oder eine Zweisegmentausführungsform ist in 4 bzw. 5 exemplarisch ein Benutzeranwendungscode veranschaulicht.

In bestimmten Ausführungsformen der Erfindung beginnt die Benutzeranwendungscoderegion auf der UAPP-Seite und erstreckt sich über die letzte Seite des Flashprogrammspeichers (vorausgesetzt, dass eine UAPP-Coderegion festgelegt ist). Die Berechtigung für eine Codeausführung in der Benutzeranwendungsregion kann nicht größer als „LOW“ sein, übereinstimmend mit der niedrigsten Berechtigungsebene, wie aus 3 bekannt ist. Entsprechend gibt es keine Lese-/Schreibberechtigungsfreigaben oder Speicherschutzunterbrechungsflags.

F. Berechtigungsregister

In bestimmten Ausführungsformen der Erfindung umfassen die Berechtigungsregister PRIV, PRIVT0 und PRIVT1 und sind aus 1 und 2 bekannt. 6 zeigt eine Tabelle bereit, die die Berechtigungsregisterwerte für drei Berechtigungsebenen angibt, entsprechend einer Dreisegmentspeicherkonfiguration gemäß unterschiedlichen Ausführungsformen der Erfindung. Diese Tabelle wendet die Berechtigungsregister PRIV, PRIVT0 und PRIVT1 an. Es gibt zwei Wege, die Berechtigungsebene zu ändern. Das PRIV-Register kann direkt unter der Zugriffssteuerung gelesen/beschrieben werden. Ein anderer Weg, das PRIV-Register zu aktualisieren, ist mittels der atomaren Operation, ein fortlaufendes Schreiben auf PRIVT0- und PRIVT1-Register. Das heißt, einer Schreib-PRIVT0-Operation folgt umgehend eine Schreib-PRIVT1-Operation. Das letzte Verfahren wird in Fällen empfohlen, in denen jemand den Stapelzeiger verändert, um Zugriffssteuerung zu verhindern. Hardware garantiert, dass die Inhalte des PRIV-Registers niemals höher als die maximale Berechtigungsebene des Speicherbereichs sind, auf der der Code läuft. Wenn der Benutzerladeprogramm- oder Benutzeranwendungscode zum Beispiel versucht, PRIV auf HIGH zu setzen, dann würde Hardware verhindern, dass diese Handlung ausgeführt wird. Jedoch kann jeder Code entscheiden, die Berechtigungsebene jederzeit herabzusetzen. In bestimmten Ausführungsformen der Erfindung wird die Berechtigung für aktuelle Codeausführungen das Kleinere aus:

1. 1. der maximalen Berechtigungsebene der Speicherregion, in welcher der Code abläuft oder
2. 2. dem Inhalt des PRIV-Registers.

Wenn das PRIV-Register zum Beispiel auf MEDIUM-Berechtigung gestellt wird, würde eine Codeausführung in der Systemcoderegion nur auf einer MEDIUM-Berechtigung zugelassen. In unterschiedlichen Ausführungsformen der Erfindung sind typische feste Ebenenaufträge gemäß des Bitinhalts des PRIV-Registers in 6 angegeben. Die Konstanten HIGH, MEDIUM und LOW werden gezeigt aber alle Werte von 0000b bis 1111b können benutzt werden.

G. Atomares PRIV-Schreiben, das PRIVT0- und PRIVT1-Register benutzt

Gemäß unterschiedlichen Ausführungsformen, in Ergänzung zum direkten Schreiben in das PRIV-Register, können das Register und die Berechtigungsebene auch durch Schreiben in die PRIVT0- und PRIVT1-Register in einer fortlaufenden Sequenz gesetzt werden. Dieser Befehl gilt als ein atomarer PRIV-Schreibbefehl.

Wie im PRIV-Register garantiert Hardware, dass die Inhalte des PRIVT0 niemals höher als die maximale Berechtigungsebene der Speicherregion sind, von der Code aus läuft. Schreiben auf den PRIVT0 hat keinen Einfluss auf das PRIV-Register, aber Schreiben auf das PRIVT1-Register veranlasst Hardware, das PRIV-Register auf das Kleinere aus:

1. 1. der maximalen Berechtigungsebene der Speicherregion, in welcher Code abläuft
2. 2. dem PRIVT0-Register, oder
3. 3. dem Quellargumente für das PRIVT1-Schreiben

zu verändern.

Der Sicherheitsnutzen, der sich dadurch ergibt, dass vorgesehen ist, dass das PRIVT0-, PRIVT1-Registerpaar in Sequenz geschrieben wird, um das Berechtigungs-PRIV-Register zu ändern, ist, dass Code, der zwischen die PRIVT0-, PRIVT1-Schreib-Operationen platziert wird, nicht absichtlich durch jemanden, der hofft, unautorisiert höhere Berechtigung zu erlangen, übersprungen werden kann. Schreiben auf PRIV kann automatisch PRIVT0 auf LOW zurücksetzen.

H. Regeln für Systemsoftware

Während Berechtigungsebenen in Hardware realisiert werden, gibt es mehrere Wege, wie Benutzercode versuchen kann, Speicherzugriffsschutz zu umgehen, einschließlich der Manipulation von geteilten, gemeinsamen Stapeln oder Registern, und Springen zu oder Aufrufen von Code im Systemspeicher, der kein offizieller Zugangspunkt ist. Gemäß unterschiedlichen Ausführungsformen der Erfindung können die folgenden Regeln angewendet werden, um ein sichereres System bereitzustellen und um den Erfolg dieser Angriffe zu minimieren. Erstens, der Systemcode speichert und wiederherstellt die Berechtigungsebene nicht. Stattdessen setzen Unterbrechungen und Systembibliotheksfunktionen, die die Berechtigung erhöhen, die Berechtigung auch bedingungslos vor dem Verlassen herab. Wenn es Unterbrechungen gibt, die die Berechtigungsebene herabsetzen oder Unterbrechungscode außerhalb des Systembereichs läuft, deaktiviert Code, der die Berechtigung erhöht, die Unterbrechungen für die Dauer der Berechtigungsoperation.

Zweitens, eine Operation, die hohe Berechtigungsebenen benötigt, ruft keine Subroutinen auf, um die Berechtigungsebene zu erhöhen. Drittens, eine Systembibliothekfunktion, die Argumente überprüft bevor sie die Berechtigungsebene erhöht, macht dies in einer atomaren Art unter Benutzung von PRIVT0 und PRIVT1, um Kurzschließen der Überprüfung zu verhindern (die Regel über Deaktivieren von Unterbrechungen wird ebenfalls angewendet).

Ein Fachmann erkennt, dass andere Regeln für Systemsoftware angewendet werden können, um die Sicherheit und die Unversehrtheit des Inhalts/IPs innerhalb des Mikrocontrollers zu gewährleisten.

Die Urladeprogrammfunktion

Der sichere Mikrocontroller 100 unterstützt mehrere Modi von Systemoperationen. In bestimmten Ausführungsformen der Erfindung läuft der Mikrocontroller 100 normalerweise in einem Benutzermodus, um Benutzeranwendungen zu unterstützen. Ein ROM-Urladeprogrammmodus wird zur Initialisierung von Speicher- und Systemeinstellungen benutzt. Der ROM-Urladeprogrammmodus unterstützt auch das Programmieren in Anwendungen und kritische Systemdatenaktualisierung mit Hardwareunterstützung. Ein Flussdiagramm 900 einer exemplarischen Urladeprogrammoperation wird in 9 gezeigt.

Eine Urladeprogrammfunktion, die im Hilfs-ROM liegt, stellt grundlegende Unterstützung für eine Systeminitialisierung und -programmierung gemäß unterschiedlichen Ausführungsformen der Erfindung bereit. Gemäß 9 startet die CPU automatisch nach jedem Zurücksetzen 901, 904 die Ausführung in einer bestimmten Adresse im Hilfs-ROM 906, die es dem Hilfs-ROM-Code erlaubt, die notwendigen Systemunterstützungsfunktionen auszuführen. Nächstens, der Systemprogrammierungsfreigabe- („SPE“) Bit wird in 907 geprüft, um festzustellen, ob das Systemprogrammieren beginnen soll oder ob dieser Code umgangen werden soll anstelle des Erzwingens der Ausführung zum Vektor zum Start des Benutzerprogrammcodes 111. Wenn das SPE-Bit zum Beispiel auf einen bestimmten Wert gesetzt wird, wird der Prozessor das zuvor beschriebene Urladeprogrammmodusprogramm 921 ausführen. Das SPE-Bit kann auch auf einen Wert voreingestellt sein.

Um in den Urladeprogrammmodus 921 zu gelangen, kann das SPE-Bit während des Zurücksetzens 901 auf einen bestimmten Wert durch eine Schnittstelle, wie zum Beispiel JTAG 902, 903, gesetzt werden. Das Urladeprogramm realisiert die Systemprogrammierung wie in 9 in den Schritten 922 bis 932 beschrieben. Diese Schritte beinhalten das Überprüfen des Systempassworts 925 und ULDR-Passworts 926, 927. Ein Kennwortübereinstimmung 928 annehmend, wird das Ladeprogramm entsperrt 929 und die Flashprogrammierung mit Unterstützung der seriellen Schnittstellen 931 wie verlangt realisiert. Wenn die Systemprogrammierung abgeschlossen ist, ist das Urladeprogramm befähigt, das SPE-Bit zu löschen und die Vorrichtung zurückzusetzen, so dass die Systemprogrammierungsroutine anschließend umgangen wird.

In bestimmten Ausführungsformen besitzt das Hilfs-ROM eine voreingestellte hohe Sicherheitsebene, da das Urladeprogramm die höchste Zugriffsberechtigung besitzt und aufgerufen werden kann, um auf jedes Programmspeichersegment zuzugreifen, einschließlich des Informationsblocks, der nicht im normalen Programmspeicherplatz gemappt ist und nicht für den generellen Gebrauch verfügbar ist.

In unterschiedlichen Ausführungsformen der Erfindung ist der Informationsblock ein kleines reserviertes Speichersegment im Flashspeicher 106. Für den Mikrocontrollerkern 100 wird der Informationsblock zum Speichern benutzer-geheimer Daten und Chiffrierschlüsseldaten benutzt. Das Benutzergeheimnis ist ein binärer Strom und wird zum Herstellen einer authentifizierten Verbindung mit einem entfernten, sicheren Ladeprogramm verwendet, das durch das Urladeprogramm über eine konventionelle Schnittstelle, wie zum Beispiel USB, UART oder SPI, unterstützt wird. Der Chiffrierschlüssel ist eine pseudozufällige Sequenz, die durch einen Hardwarechiffreur verwendet wird. Ein Verriegelungsmuster wird ebenfalls im Informationsblock bestimmt. Wenn das Verriegelungsmuster programmiert wird, ist weiterer Zugriff auf den Informationsblock untersagt. In bestimmten Ausführungsformen kann lediglich eine Massenlöschung, welche sämtliche Dateninhalte im Flashspeicher 106 löscht, die Verriegelung freischalten.

Da der Informationsblock nicht im Programmspeicherplatz ist, erfolgt ein Lese-/Schreibzugriff auf den Informationsblock für die Flashsteuerung-(„FCNT“) und Flashdaten- („FDATA“) Register, die lediglich einsatzbereit sind, wenn die CPU vom Hilfs-ROM abarbeitet. Die Sicherheitsebene des Informationsblocks ist auf HIGH voreingestellt und damit lediglich für Systemcode vor dem Ausschließen zugänglich. Exemplarisch sind FCNT und FDATA in 7 gemäß unterschiedlichen Ausführungsformen der Erfindung veranschaulicht.

I. Die schaltungsinterne Fehlersuchfunktion

Der Mikrocontroller 100 unterstützt unterschiedliche Modi von Systemoperationen. Normalerweise läuft der Mikrocontroller 100 im Benutzermodus, um Benutzeranwendungen zu unterstützen. Der Fehlersuchmodus ist vorgesehen, um schaltungsinterne Echtzeit-Fehlersuche/Emulation bereitzustellen. Der Testmodus ist angelegt, um hausinterne Chip-Tests und Qualifizierungen zu unterstützen. Sowohl der Fehlersuchmodus als auch der Testmodus werden durch eine Testzugriffsschnittstelle (TAP) und den TAP-Controller unterstützt, welcher kompatibel zum JTAG-Standard ist.

In unterschiedlichen Ausführungsformen der vorliegenden Erfindung werden der Hardware-schaltungsinterne Fehlersucher und Fehlersuchroutinen, die im Hilfs-ROM 105 angesiedelt sind, durch die Zugriffssteuerungshardware gesteuert. Die Fehlersuchhardwareeinrichtungen sind für Programmentwicklung und Systemfehlersuche verfügbar, aber Lese-/Schreibzugriff zum Programmspeicher folgt der Berechtigungsebene eines bestimmten Segments.

Indem die Fehlersuchmerkmale durch die Fehlersuchroutinen verwirklicht werden, halten die Softwareroutinen die Zugriffsregeln ein. Der Fehlersucher verfolgt die Aufrufadresse und entscheidet über seine Vorgehensweise gemäß der Berechtigungsebene des Segments. In bestimmten Ausführungsformen sind schaltungsinterne Emulationen und Datendump eines höher berechtigten Speichersegments untersagt. Während einer Nachverfolgungsoperation werden Subroutinenaufrufe eines niedrigeren Berechtigungssegments auf ein höheres Berechtigungssegment erlaubt, aber keine Zwischenregisterdaten werden angezeigt und kein Nachverfolgungscode oder Speicherdaten können ausgelesen werden. In bestimmten Ausführungsformen führt der Fehlersucher einen einzigen Schritt aus. Jedoch werden keine Zwischendaten beim einmaligen Hochsetzen auf ein höheres Berechtigungssegment zurückgeliefert. In unterschiedlichen Ausführungsformen der Erfindung wird der Fehlersucher abgeschaltet, wenn das Verriegelungsmuster im Informationsblock programmiert wurde.

J. Typische Inbetriebnahmecodesequenz

Während der Initialisierung des Mikrocontrollers 100 läuft die Vorrichtung der Reihe nach durch eine Anzahl von Schritten, die einen zuverlässigen Betrieb während des Ablaufens durch die Hierarchien der Berechtigungsebenen sicherstellen. Diese Initialisierungsprozedur wird veranschaulicht durch das Flussdiagramm 900 von 9. In unterschiedlichen Ausführungsformen der Erfindung ist die Inbetriebnahmesequenz wie folgt:

• Erstens, der Mikrocontroller 100 wird eine Einschaltrücksetzung („POR“) 901 haben und wird prüfen, um zu sehen, ob besondere Programmierungen 902, 903 erforderlich sind, d.h., ob der SPE-Bit bestätigt wird. Wenn der SPE-Bit bestätigt wird, dann wird das Urladeprogramm eingesetzt (siehe Abschnitt J. Die Urladeprogrammfunktion und 9, Schritte 921 bis 932).

Wenn der SPE-Bit nicht bestätigt wird, dann wird als eine Voreinstellung das System an einer bestimmten Stelle, zum Beispiel 8000h, zurückgesetzt 904 und beginnt mit dem Laufen des ROM-Codes 906. Die ULDR- und UAPP-Register werden immer auf die letzte Seite des Flashspeichers 106 gesetzt. Für einen 64KB Flash mit der Seitengröße von 512 Bytes sind zum Beispiel ULDR und UAPP auf ihren Rücksetzwerten von 0080h. Für einen 128KB Flash mit der Seitengröße von 512 Bytes sind ULDR und UAPP auf ihren Rücksetzwerten von 0100h. Das PRIV-Register ist auf seinem Rücksetzwert auf HIGH. Der Speicherschutz ist aktiviert (MPE=1) 904.

Als nächstes vergleicht der ROM-Initialisierungscode das Systemkennwort 907 und deaktiviert MPE 910, wenn das Kennwort leer ist 908. Nachdem die ROM-Initialisierung vollständig ist, übergibt das ROM die Ausführung an den Systemcodespeicher in einer besonderen Adresse, wie zum Beispiel 0000h 911.

Als nächstes fängt der Systemcode mit dem Ausführen an und benutzt einen besonderen Datenzeiger, wie zum Beispiel 000Fh, um die Benutzerladeprogrammstartseitenadresse 913 zu lesen und sie in das ULDR-Register 915 zu schreiben. Nachdem die Systeminitialisierung vollständig ist, springt der Systemcode auf Adresse ULDR*Flashseitengröße + eine bestimmte Seitenadresse, wie zum Beispiel 0000h. Dieser Sprung senkt PRIV automatisch auf medium 916.

Der Benutzerladeprogrammcode beginnt mit dem Ausführen und benutzt den Datenzeiger von ULDR*Flashseitengröße + eine bestimmten Seitenadresse, wie zum Beispiel 0Fh, um die Benutzeranwendungsstartseitenadresse zu lesen und sie in das UAPP-Register 918 zu schreiben. Nachdem die Benutzerladeprogramminitialisierung vollständig ist, springt der Ladeprogrammcode auf Adresse UAPP*Flashseitengröße + eine bestimmte Seitenadresse, wie zum Beispiel 0000h. Dieser Sprung senkt PRIV automatisch auf LOW 919. Anschließend erfolgt die normale Codeausführung 920. Ein Fachmann wird beobachten, dass die zuvor genannten Schritte auf Anwendungen mit einer unterschiedlichen Anzahl an Berechtigungsebenen angepasst werden können.

K. Hardwarechiffreur

7 veranschaulicht die hauptsächlichen funktionalen Blöcke des Hardwarechiffreurs 104 und seiner Schnittstellen mit dem Mikrocontroller 100 gemäß unterschiedlichen Ausführungsformen der Erfindung. In bestimmten Ausführungsformen bietet ein bidirektionaler Hardwarechiffreur zusätzlichen Schutz für Benutzerprogrammspeicher gegen Versuche, die digitalen Inhalte festzustellen. Der Chiffreur 104 wird lediglich für den Flashspeicher 106 in dieser besonderen Ausführung angewendet, aber wäre bei Bedarf für andere Speichertechnologien geeignet.

Der Chiffreur 104 ist mit der MMU 103 verbunden, wobei er die Systemadresse und Datenbusseschnittstellen zum Flashspeicher 106 abfängt. Der Chiffreur 104 wird durch die MMU 103 gesteuert, was besondere Flashsteuerungslogik und einen Zustandsautomaten umfasst, der automatisch ausgewählte Daten vom Flash zu lokalen Registern überträgt. In unterschiedlichen Ausführungsformen umfasst der Chiffreur fünf hauptsächliche funktionale Blöcke:

1. 1. Die Hashfunktion 701 stellt eine lange pseudozufällige Sequenz bereit und erzeugt einen Hashdigest, der auf dem Chiffrierschlüssel basiert.
2. 2. SRAM-Register 702 stellen einen Zwischenschlüsselstrom bereit, der auf zusätzlichen Manipulationen des Hashdigest beruht.
3. 3. Der Chiffrierblock 703 stellt einen Bitstromerzeugen zum Chiffrieren von Reintextdaten und Dechiffrieren von Chiffriertextdaten bereit.
4. 4. Der Adressbitmischer 705 verschlüsselt die physischen Flashspeicherplätze.
5. 5. Der Prüfer 704 „prüft“ nach besonderen Datenmustern. Wenn diese Muster erkannt werden, werden besondere Handlungen vorgenommen.

In unterschiedlichen Ausführungsformen der Erfindung sind die funktionalen Operationen für den Benutzer erkennbar. Ausgenommen ist die Autoladefunktion, die während der Einschaltrücksetzung ausgelöst wird, andere Operationen erfolgen während der Laufzeit als Bestandteil der Pfadverzögerung im Abrufzyklus der CPU, einschließlich Speicherzugriff.

1. Die Hashfunktion und die geheimen SCRAM-Register

In bestimmten Ausführungsformen wird die Hashfunktion 701 aktiviert, während das Zurücksetzen durch Einschaltrücksetzung ausgelöst wird. Die MMU 103 beinhaltet einen Zustandsautomaten, der automatisch den Chiffrierschlüssel aus dem Flashinformationsblock ausliest, der während des Durchführens der Systemrücksetzung im Flashspeicher 106 angeordnet ist. Der Hashblock 701 stellt eine lange binäre Sequenz bereit und erzeugt einen Digest. Der Digest wird in den SCRAM-Registern 702 gespeichert, die die Zwischenschlüsselsequenzen zum Chiffrierblock 703 bereitstellen.

Gemäß unterschiedlichen Ausführungsformen realisiert die Hashfunktion 701 einen der sicheren Hashalgorithmen (SHA), die 512-Bitblockgröße für den Chiffrierschlüssel unterstützen. Um die Größe des SCRAM-Registers 702 zu begrenzen, wird der Hashdigest in der aktuellen Ausführung vor dem Speichern in die SCRAM-Register 702 gekürzt. Wenn lediglich begrenzter geheimer Speicher verfügbar ist, kann die Hashfunktion 701 eine Identitätsfunktion sein, da die Größe der SCRAM-Register 701 und die Größe des gespeicherten Geheimnisses gleich sein kann. Die Stärke der SHA-Algorithmen beruht auf mehrfachen Durchgängen komplizierter Operationen. Die lange Verzögerung ist nicht kritisch, da die SCRAM-Register 702 lediglich für eine Einschaltrücksetzung aktualisiert werden müssen.

Da Daten, die im Informationsblock gespeichert werden, nicht chiffriert werden, können beliebige unbenutzte Speicherplätze mit Zufallsdaten programmiert werden. Zusätzlich können die Adressen des Informationsblocks verschlüsselt werden, was Versuche zum Offenlegen von Benutzergeheimnissen und Chiffrierschlüsseln schwieriger macht.

2. Der Chiffrierblock

In bestimmten Ausführungsformen der Erfindung ist der Ciffrierblock 703 in Reihe mit dem Systemdatenbus zwischen der MMU 103 und dem Flash-Speicher 106 eingefügt. Der Systemadressbus ist ebenfalls mit dem Chiffrierblock 703 verbunden, welcher eine physische Adresse mit der Schlüsselsequenz zur Schlüsselstromerzeugung bereitstellt. Die physische Adresse kommt von verschiedenen Quellen, abhängig vom Operationsmodus, entweder ein Ladeprogrammmodus oder ein normaler Betriebsmodus.

Während des Ladeprogrammmodus wird die physische Adresse vom FDATA zur Speicherinitialisierung und systeminternen Programmierung auf den Flashspeicher 106 bezogen. In diesem Betriebsmodus werden die Speicherroutinen, die im Hilfs-ROM 105 angesiedelt sind, durch das Urladeprogramm oder das Hauptprogramm aufgerufen. Diese Speicherroutinen bearbeiten Benutzeridentifikation, Flashlöschen und Programmierungsprotokoll, Betriebssequenz und Taktung. Zugriffssteuerung wird durch Hardware und die Speichersegmentberechtigung durchgesetzt. Der Chiffrierblock 703 chiffriert Reintextcodes, die im Flashspeicher 106 gespeichert werden sollen.

Während des normalen Betriebsmodus kann die physische Adresse vom Anweisungszeiger (IP) oder Datenzeigern (CP, FP, DP0 oder DP1) bezogen werden. Im normalen Betrieb wird ein Anweisungscode als durch den IP adressiert vorabgerufen. Der Chiffrierblock dechiffriert den Chiffriertextcode zum Decoder zur CPU Ausführung. Wenn eine Leseoperation decodiert wird, wird die physische Adresse vom aktiven Datenzeiger abgerufen, um Flashdaten auszulesen. Der Chiffrierblock dechiffriert auch die Chiffriertextdaten zum Zielregister über das Übertragungsnetzwerk. Zugriffssteuerung wird durch Hardware und die Speichersegmentberechtigung durchgesetzt. Eine Schreiboperation wird durch einen Subroutinenaufruf zum Hilfs-ROM 105 erreicht, genau wie im Ladeprogrammmodus.

8 zeigt ein Blockdiagramm 800, das die grundlegenden Funktionen und den Datenpfad des Chiffrierblocks gemäß unterschiedlichen Ausführungsformen der Erfindung veranschaulicht. Die SCRAM-Register 702 stellen zusammen mit den CONST-Registern 801 pseudozufällige Sequenzen zum Chiffrierblock 703 zur Subschlüsselerzeugung bereit. Die SCRAM-Register 702 beinhalten einen Hashdigest, wie zum Beispiel einen 61-Bit Hash, der durch die Hashfunktion 701 erzeugt wird. Die CONST-Register 801 sind, durch zufällig vorbestimmte Nummern, fest verdrahtet in den Chip. Diese Konstanten formen zusammen mit den pseudozufälligen Sequenzen von den SCRAM-Registern 702 effektiv eine lange pseudozufällige Sequenz und fügen Entropie zu den Schlüsselströmen ohne jegliche Hardwareaddierer hinzu. Das bedeutet, dass eine Hälfte der pseudozufälligen Sequenz in Chiplogik liegt und die andere Hälfte in nichtflüchtigem Speicher.

In bestimmten Ausführungsformen der Erfindung nimmt der Chiffrierblock 703 die physische Adresse des Zielanweisungworts und beginnt den Prozess, der zwei Bitströme verwendet, die durch den Subschlüsselerzeugungsblock 803 erzeugt werden. Diese Bitströme sind die Ergebnisse von zwei 64-Bitoperationen, die durch die Adressbits nach einer binären Summenoperation gesteuert werden.

Die binären Stammoperationen für Schlüssel- und Datenpermutationen sind wie folgt bestimmt:

• XOR - bitweise exklusiv OR
• ADD - Additionsmodulo 2¹⁶
• ROL - Rotier links des Worts
• MOD - Achtbitmodulo
• MUX - Multiplexer

Der Adresspermutationsblock 804 nimmt einen Subschlüssel und die physische Adresse auf. Das niedrigere Byte der Adresse wird zuerst durch das Achtbitmodulo („MOD“) verarbeitet, um eine Ausgabe für Additionsmodulo 2¹⁶ („ADD“)- und Rotier-links („ROL“)-Operationen zu erzeugen. Das MOD ist im Wesentlichen eine Sequenz von Additionsoperationen mit einem Multiplexer für eine abschließende Ausgabeauswahl. Der resultierende Bitstrom wird für Adress- und Datentransformationen verwendet. Die physische Adresstransformation ist eine einfache binäre Summe des Bitstroms.

Die Datenpermutation ist eine Sequenz von Stammoperationen. Der Datenpermutationsblock 805 ist in 8 veranschaulicht. Ein Block von Multiplexern („MUX“) komprimiert den Subschlüssel, bereitgestellt vom Subschlüsselerzeuger, und den Bitstrom vom Adresspermutationsblock in einen einzigen Bitstrom. Die Bitanordnungen der Eingabe zum MUX werden neu geordnet und die Auswahl hängt vom binären Wert der Auswahlbits ab, bereitgestellt von den SCRAM-Registern 702. Dieser Bitstrom wird weiterhin verbreitert durch Additionsmodulo 2¹⁶-Operationen mit dem transformierten Adressbitstrom. Nach einer ROL-Bitrotation wird der resultierende Bitstrom binär summiert mit Daten zum Chiffrieren oder Dechiffrieren gemäß einer benötigten Operation.

3. Adressbitmischer

Der Adressbitmischer 705 ist in Reihe mit dem physischen Adressbus angeordnet, um Verwirrung der Speicherinhalte durch Ändern der Speicherplätze gemäß mehrerer Ausführungsformen der Erfindung hinzuzufügen.

Ein einfacher Adressbitmischer 705 ordnet neu und möglicherweise invertiert die Adressbits wenn er auf den Flashspeicher 106 zugreift. Der Adressbitmischer 705 kann statisch sein. Ohne Mischen würde der wohlbekannte Inbetriebnahmecode an der bekannten Stelle 0000h sein und Unterbrechungsvektorcode würde an bekannten Tabellenadressenstellen sein. Adressbitmischen kann lediglich innerhalb einer Flashseite geschehen, um eine anwendungsinterner Programmierung zu unterstützen. Das Adressbitmischen wird lediglich auf den Flashprogrammspeicher 106 angewendet. Wenn Adressbitmischen auf das Hilfs-ROM 105 ohne Codeverschlüsseln und mit Wissen des Hilfs-ROM-Inhalts angewendet würde, könnte das Mischschema des Flash bestimmt werden, wenn das gleiche Schema benutzt werden würde.

4. Der Prüfer

Der Prüferblock 704 beinhaltet hauptsächlich Komparatoren, um besondere Datenmuster aufgrund der Merkmale des Flashspeichers 106 zu bearbeiten. Für bestimmte Ausführungsformen gibt es zwei besondere Fälle, wie nachstehend bemerkt.

Im ersten Fall versucht der Mikrocontroller 100 eine Flashwortadresse mit dem Muster FFFFh zu programmieren (oder unprogrammiert zu lassen). Mit dem aktivierten Chiffrieren können Flashspeicherzellen im Zielwort auf 0 programmiert werden, so dass benötigtes Löschen vor zusätzlicher Programmierung auf das Wort durchgeführt werden kann. Dies würde nicht für den Benutzer erkennbar sein, da der Benutzer erwarten würde, in der Lage zu sein, dass Wort, das absichtlich unprogrammiert gelassen wurde, programmieren zu können. Das FFFFh-Datenmuster sollte nicht durch den Chiffrierblock 703 chiffriert oder dechiffriert werden.

Es zu versuchen, ein Flashwort mit einem Muster zu programmieren, dies, wenn mit dem Schlüsselstrom chiffriert, würde zu in dem FFFFh-Muster führen. Da das FFFFh-Muster nicht dechiffriert wird, sollte keine chiffrierte Version des FFFFh-Musters im Flash gezeigt werden, da dies ein Dilemma im Bestimmen des beabsichtigten Musters im Flashspeicher 106 darstellen würde. Diese Muster sollten nicht vom Chiffrierblock 703 chiffriert oder dechiffriert werden.

Im zweiten Fall vergleicht die Prüferschaltung 704 die Eingabe- und Ausgabedaten des Chiffrierblocks 703 gegen das FFFFh-Bitmuster:

• Für Schreiboperationen, wenn die Reintexteingabe FFFFh ist, umgeht FFFFh den Chiffrierblock und wird in den Flashspeicher 106 programmiert. Alternativ, wenn die Chiffrierblockausgabe FFFFh ist, werden die chiffrierten Daten verworfen. Die Reintextdaten umgehen den Chiffrierblock 703 und werden in den Flashspeicher 106 programmiert.
• Für Befehlsabrufe und Leseoperationen, wenn die Flashausgabe FFFFh ist, umgeht FFFFh den Chiffrierblock 703 und wird zum Decoder oder zum Zielregister versendet. Alternativ, wenn die Chiffrierblockausgabe 703 FFFFh ist, werden die chiffrierten Daten verworfen. Die Flashspeicherausgabe 106 umgeht den Chiffrierblock 703 und wird an den Decoder oder das Zielregister versendet.

5. Chiffrieroperation

10 ist ein Flussdiagramm 1000, welches die Chiffrieroperationen für mehrere Ausführungsformen der Erfindung veranschaulicht. Einer POR 1001 folgend wird der Chiffrierschlüssel vom nichtflüchtigen Speicher 106 abgerufen 1002. Der Chiffrierschlüssel wird dann durch eine Hashoperation 1003 mit dem resultierenden Digest, welches im Schlüsselregister 1005 gespeichert wird, verarbeitet. Dieses Digest wird dann zusammen mit Eingaben des Hardwarechiffrierschlüssels 1005, einer Programmadresse 1006 von der MMU 103 und Eingabedaten 1007 an die Datenchiffrierung 1008 übergeben. Die Eingabedaten 1007 und die Ausgabe des Datenchiffrierens 1008 werden dann nach besonderen Mustern 1009, 1010, 1011, 1012 geprüft. Wenn besondere Muster entdeckt werden, werden Eingabedaten unter Umgehen der Chiffrieroperation verwendet. Andernfalls werden die chiffrierten Daten mit dem nichtflüchtigen Speicher 106 oder der MMU 103 verbunden. Siehe Schritte Ausgabedaten 1013, zu NVM für Speicheroperationen 1016, zu MMU für Ladeoperationen 1017. Gleichzeitig verschlüsselt der Adressmischer 1014 die Programmadressen.

Die vorhergehende Beschreibung der Erfindung wurde zum Zwecke der Klarheit und des Verständnisses dargelegt. Sie dient nicht dazu, die Erfindung auf diese offenbarte genaue Form einzuschränken. Unterschiedliche Modifikationen können innerhalb des Umfangs und der Entsprechung der angehängten Ansprüche möglich sein.

Claims (26)

1. Sicherer Mikrocontroller (100) umfassend: einen Speicher, der Daten speichert; eine Prozessoreinheit, die eine Vielzahl an Befehlen erzeugt; eine Zugriffssteuerung (102), verbunden, um die Vielzahl an Befehlen zu empfangen, wobei die Zugriffssteuerung (102) eine Vielzahl an Berechtigungs-Registern aufweist, die Zugriffsrechte zu den innerhalb des Speichers gespeicherten Daten festlegen; ein erstes Berechtigungs-Register, innerhalb der Vielzahl an Berechtigungs-Registern, das einen ersten Satz an Zugriffsrechten zu einer ersten Menge von Daten innerhalb des Speichers festlegt; ein zweites Berechtigungs-Register, innerhalb der Vielzahl an Berechtigungs-Registern, das einen zweiten Satz an Zugriffsrechten zu einer zweiten Menge von Daten innerhalb des Speichers festlegt, wobei die zweite Menge anders als die erste Menge ist; und einen mit der Zugriffssteuerung (102) verbundenen Ausnahmeverwalter, der einen Zugriffsbefehl zu der ersten Menge an Daten in Reaktion darauf, dass der Zugriffsbefehl den ersten Satz an mit der ersten Menge an Daten verbundenen Zugriffsrechten nicht erfüllt, unterbricht; bei welchem die Zugriffsrechte eine Vielzahl von Benutzer-Berechtigungs-Ebenen für den sicheren Mikrocontroller (100) betreffen.
2. Sicherer Mikrocontroller (100) nach Anspruch 1, bei welchem die Zugriffssteuerung (102) weiterhin umfasst: einen Adressüberwacher, der eine Speicheradresse eines ersten Befehls, innerhalb der Vielzahl an Befehlen, mit dem ersten Berechtigungs-Register verbindet; und einen Adressenvergleicher, der Zugriff zu der ersten Menge an Daten gewährt, basierend auf Zugriffsrechten, die innerhalb des ersten Berechtigungs-Registers festgelegt sind.
3. Sicherer Mikrocontroller (100) nach Anspruch 2, weiterhin umfassend eine Speicherverwaltungseinheit (103), verbunden mit dem Speicher, der Prozessoreinheit (101) und der Zugriffssteuerung (102), und Bereitstellen einer Vielzahl an Ausgängen zum Speicher und der Zugriffssteuerung (102), wobei die Speicherverwaltungseinheit (103) Verwaltung der Datenübertragung zwischen dem Speicher, der Prozessoreinheit (101) und der Zugriffssteuerung (102) bereitstellt.
4. Sicherer Mikrocontroller (100) nach Anspruch 3, bei dem der Speicher schreibgeschützten Speicher (105), nichtflüchtigen Speicher (106) und Datenspeicher (107) umfasst.
5. Sicherer Mikrocontroller (100) nach Anspruch 4, bei dem der Datenspeicher (107) RAM-Speicher ist und bei dem nichtflüchtiger Speicher (106) Flash-Speicher ist.
6. Sicherer Mikrocontroller (100) nach Anspruch 4, weiterhin umfassend einen Programmspeicher, welcher in dem schreibgeschützten Speicher (105) und dem nichtflüchtigen Speicher (106) liegt.
7. Sicherer Mikrocontroller (100) nach Anspruch 6, bei dem der nichtflüchtige Speicher (106) weiterhin umfasst: eine Vielzahl an Speichersegmenten; jedes der Speichersegmente, innerhalb der Vielzahl an Speichersegmenten, entspricht einer bestimmten Berechtigungs-Ebene innerhalb der Vielzahl an Berechtigungs-Ebenen, so dass ein erster Benutzer einen ersten Anweisungscode in ein erstes Speichersegment lädt, welches einer ersten Berechtigungs-Ebene innerhalb einer Vielzahl an Berechtigungs-Ebenen entspricht, und so dass ein zweiter Benutzer einen zweiten Anweisungscode in ein zweites Speichersegment lädt, welches der zweiten Berechtigungs-Ebene innerhalb der Vielzahl an Berechtigungs-Ebenen entspricht; und bei dem Zugriffsrechte zu den ersten und zweiten Speichersegmenten durch die ersten und zweiten Berechtigungs-Ebenen festgelegt sind.
8. Sicherer Mikrocontroller (100) nach Anspruch 7, bei dem der zweite Benutzer, verknüpft mit einer niedrigeren Berechtigungs-Ebene, am Zugreifen auf das erste Speichersegment, welches der ersten Berechtigungs-Ebene zugeordnet ist, gehindert wird.
9. Sicherer Mikrocontroller (100) nach Anspruch 7, bei dem die erste Berechtigungs-Ebene innerhalb der Vielzahl an Berechtigungs-Ebenen basierend auf einem Betriebszustand der Zugriffssteuerung (102) bestimmt ist, wobei der, durch die erste Berechtigungs-Ebene für einen ersten, durch einen ersten Benutzer geladenen Anweisungscode gekennzeichnete Betriebszustand, festgelegt ist als ein kleinerer aus entweder einer maximalen Berechtigungs-Ebene des Speichersegments, in welchem der Anweisungscode ausgeführt wird, oder einem in dem ersten Berechtigungs-Register festgelegten Wert ist, .
10. Sicherer Mikrocontroller (100) nach Anspruch 7, bei dem der schreibgeschützte Speicher (105) die erste Berechtigungs-Ebene hat, und der Datenspeicher (107) die zweite Berechtigungs-Ebene hat, wobei die erste Berechtigungs-Ebene höher als die zweite ist.
11. Sicherer Mikrocontroller (100) nach Anspruch 7, bei dem ein Systemcode durch eine Sicherheitsprozedur vor Sicherheitsangriffen geschützt ist.
12. Sicherer Mikrocontroller (100) nach Anspruch 11, bei dem die Sicherheitsprozedur die Schritte umfasst: Herabsetzen einer bestehenden Berechtigungs-Ebene bevor eine Anweisungscodeoperation verlassen wird, nachdem Unterbrechungs- und Bibliotheksfunktionen die aktuelle Berechtigungs-Ebene während der Codeoperation hochgesetzt haben; Sperren von Unterbrechungen für eine Dauer der Anweisungscodeoperation, in welcher der Anweisungscode die aktuelle Berechtigungs-Ebene hochsetzt, für Unterbrechungen, die die Berechtigungs-Ebene herabsetzen, oder für einen Unterbrechungscode, der außerhalb des Systemcode umfassenden Speichersegments läuft; und wobei der Systemcode daran gehindert wird, die aktuelle Berechtigungs-Ebene der Anweisungscodeoperation zu speichern und wiederherzustellen.
13. Sicherer Mikrocontroller (100) nach Anspruch 11, bei dem die Sicherheitsprozedur den Schritt umfasst: Verhindern, dass eine Anweisungscodeoperation die bestehende Berechtigungs-Ebene mittels eines Subroutineaufrufs hochsetzt.
14. Sicherer Mikrocontroller (100) nach Anspruch 11, bei dem die Sicherheitsprozedur den Schritt umfasst: Überprüfen von Argumenten einer Systembibliothek vor dem Hochsetzen einer bestehenden Berechtigungs-Ebene, wobei die Sicherheitsprozedur in einer atomaren Art unter Benutzung des zweiten Berechtigungs-Registers und eines dritten Berechtigungs-Registers durchgeführt wird.
15. Sicherer Mikrocontroller (100) nach Anspruch 7, bei dem der nichtflüchtige Speicher (106) weiterhin einen Informationsblock umfasst, der benutzergeheime Daten und Chiffrierschlüsseldaten speichert; und bei dem eine Vielzahl an unbenutzten Speicherplätzen des Informationsblocks mit Zufallsdaten programmiert sind und eine Vielzahl an Adressen des Informationsblocks verschlüsselt sind.
16. Mikrocontroller (100) nach Anspruch 15, bei dem der schreibgeschützte Speicher (105) ein Urladeprogramm beinhaltet, das eine höhere Berechtigungs-Ebene besitzt, und auf jedes der Speichersegmente zugreifen kann; und worin die benutzergeheimen Daten zum Herstellen einer authentifizierten Verbindung mit einem Fernsicherungsladeprogramm benutzt werden.
17. Sicherer Mikrocontroller (100) nach Anspruch 15, weiterhin umfassend einen Hardwarechiffreur (104), welcher umfasst: einen Hashblock (701), welcher schnelles Komprimieren einer langen pseudozufälligen Sequenz eines Chiffrierschlüssels zur Schlüsselerzeugung bereitstellt; Register (702) für geheime Schlüsselspeicherung; einen Adressbitmischer (705), welcher verschlüsselte Speicherplätze bereitstellt; einen Chiffrierblock (703), welcher Chiffrieren und Dechiffrieren bereitstellt; und wobei kryptographische Operationen parallel mit einer Prozessoreinheitlaufzeit ausgeführt werden.
18. Sicherer Mikrocontroller (100) nach Anspruch 17, bei dem der Hardwarechiffreur (104) weiterhin umfasst: einen Hashblock (701), verbunden, um Daten vom nichtflüchtigen Speicher (106) zu empfangen, der Hashblock (701) legt eine Datenauswahl basierend auf der pseudozufälligen Sequenz des Chiffrierschlüssels an; Verschlüsselregister (702), verbunden, um Daten vom Hashblock (701) zu empfangen, die Verschlüsselregister (702) erzeugen einen Schlüsselstrom, welcher sich aus weiterer Änderungen der Hashauswahl ergibt; einen Adressbitmischer (705), verbunden, um eine Speicheradresse und ein Steuersignal zu empfangen, der Adressbitmischer (705) verschlüsselt die Speicheradressplätze; einen Prüfer (704), verbunden mit dem Chiffrierblock (703) und der Speicherverwaltungeinheit (103) über einen bidirektionalen Datenbus, der Prüfer (704) stellt eine besondere Datenmusterverwaltung bereit; und der Chiffrierblock (703), verbunden, um vom verbundenen Verschlüsselregister (702) Daten zu empfangen; und verbunden mit der Speicherverwaltungseinheit (103), dem nichtflüchtigen Speicher (106) und dem Prüfer (704) über den bidirektionalen Datenbus, der Chiffrierblock (703) erzeugt einen Bitstrom an chiffrierten Reintextdaten und dechiffrierten Chiffriertextdaten.
19. Sicherer Mikrocontroller (100) nach Anspruch 18, bei dem der Chiffrierblock (703) weiterhin umfasst: eine Vielzahl an Schnittstellen, an welchen pseudozufällige Sequenzen von den Verschlüsselregistern (702) und konstanten Registern (702) empfangen werden; ein Subschlüsselerzeugungsblock, verbunden, um Daten von mindestens einer physischen Adresse der Speicherverwaltungseinheit (103) zu empfangen, der Subschlüsselerzeugungsblock erzeugt einen Subschlüssel; ein Adresspermutationsblock, verbunden mit dem Subschlüsselerzeugungsblock und der Speicherverwaltungseinheit (103), der Adresspermutationsblock stellt einen Bitstrom zu einem Datenpermutationsblock bereit; der Datenpermutationsblock, verbunden mit den Verschlüsselregistern (702), dem Subschlüsselerzeugungsblock, dem Adresspermutationsblock und einem Dateneingang von der Speicherverwaltungseinheit (103), der Datenpermutationsblock erzeugt einen Chiffrier-/Dechiffrierbitstrom verbunden mit dem Prüfer (704) und der Speicherverwaltungseinheit (103); und wobei die konstanten Register (702) durch zufällig gewählte Nummern vorbestimmt sind, die im sicheren Mikrocontroller (100) fest verdrahtet sind.
20. Sicherer Mikrocontroller (100) nach Anspruch 19, bei dem die physische Adresse entweder von einer externen Datenschnittstelle oder einem Anweisungszeiger oder einem Datenzeiger zur Speicherinitialisierung und In-System-Programmierung des nichtflüchtigen Speichers (106) bezogen wird.
21. Sicherer Mikrocontroller (100) nach Anspruch 19, bei dem der Adresspermutationsblock einen Bitstrom erzeugt durch Durchführen der Schritte: Empfangen des Subschlüssels und der physischen Adresse; Verarbeiten eines geringeren Bytes der physischen Adresse durch eine Achtbitmodulo (MOD)- Operation, um einen ersten Bitstrom zu erzeugen; Verarbeiten des ersten Bitstroms durch eine Additionsmodulo 2¹⁶ (ADD)- Operation, um einen zweiten Bitstrom zu erzeugen; Durchführen einer Rotierlinks (ROL)- Operation an dem zweiten Bitstrom, um einen Adresspermutationsbitstrom zu erzeugen; und wobei das MOD eine Sequenz von Additionsoperationen mit einem Multiplexer ist.
22. Sicherer Mikrocontroller (100) nach Anspruch 19, bei dem der Datenpermutationsblock eine Ausgabe erzeugt durch Durchführen der Schritte: Komprimieren des Subschlüssels vom Subschlüsselerzeuger und des Bitstroms vom Adresspermutationsblock in einen ersten Bitstrom, welcher eine Vielzahl von Multiplexern verwendet; Verarbeiten des ersten Bitstroms durch eine Additionsmodulo 2¹⁶-Operation mit einem umgewandelten Adressbitstrom, der einen zweiten Bitstrom erzeugt; Durchführen einer Rotierlinks (ROL)- Operation auf den zweiten Bitstrom, um den endgültigen Bitstrom zu erzeugen; Chiffrieren oder Dechiffrieren der Eingangsdaten, welche den endgültigen Bitstrom verwenden; und Verbinden des Chiffrier-/Dechiffrierbitstroms mit dem Chiffrierblock (703) und dem Prüfer (704).
23. Sicherer Mikrocontroller (100) nach Anspruch 19, bei dem der Prüfer (704) Komparatoren umfasst, um besondere mit den Kennzeichen des nichtflüchtigen Speichers (106) zusammenhängende Datenmuster zu handhaben, und verhindert wird, dass das besondere Datenmuster durch den Chiffrierblock (703) chiffriert oder dechiffriert zu wird.
24. Verfahren zur Sicherung von Inhalt innerhalb eines Mikrocontrollers (100), wobei das Verfahren die Schritte umfasst: Speichern eines ersten Satzes von Daten, empfangen von einem ersten Benutzer, innerhalb eines Speichers eines Mikrocontrollers (100); Verbinden eines ersten Satzes von Zugriffsrechten für die erste Gruppe von gespeicherten Daten; Verwalten des Zugriffs auf den ersten Satz von Zugriffsrechten, welcher Zugriffsberechtigungen auf den ersten Satz von gespeicherten Daten festlegt; und Verhindern von Zugriff auf den zweiten Satz von gespeicherten Daten, die zuvor in den Speicher (107) durch einen zweiten Benutzer geschrieben wurden, in Übereinstimmung mit einem zweiten Satz von Zugriffsrechten, der mit dem zweiten Satz gespeicherter Daten verknüpft ist, der zweite Satz von Zugriffsrechten legt Zugriffsberechtigungen zum zweiten Satz gespeicherter Daten fest.
25. Verfahren nach Anspruch 24, weiterhin umfassend: Speichern des ersten Satzes von Daten, verbunden mit den ersten Zugriffsrechten, und des zweiten Satzes von Daten, verbunden mit den zweiten Zugriffsrechten, in verschiedenen Segmenten eines nichtflüchtigen Speichers (106); Regeln des Zugriffs zu den Speichersegmenten basierend auf den Zugriffsrechten eines Benutzers; wobei Zugriffsrechte durch mit einer Speicherverwaltungseinheit (103) und Programmroutinen, die in einem Hilfs-ROM (105) liegen, verbundene Hardware durchgesetzt werden.
26. Sicherer Mikrocontroller (100) umfassend: einen Speicher, der Daten speichert; eine Prozessoreinheit, die eine Vielzahl an Befehlen erzeugt; eine Zugriffssteuerung (102), verbunden, um eine Vielzahl an Befehlen zu empfangen, wobei die Zugriffssteuerung (102) eine Vielzahl von Berechtigungs-Registern aufweist, die Zugriffsrechte zu den gespeicherten Daten innerhalb des Speichers festlegen; ein erstes Berechtigungs-Register, innerhalb der Vielzahl an Berechtigungs-Registern, das einen ersten Satz an Zugriffsrechten zu einer ersten Menge von Daten innerhalb des Speichers festlegt; ein zweites Berechtigungs-Register, innerhalb der Vielzahl an Berechtigungs-Registern, das einen zweiten Satz an Zugriffsrechten zu einer zweiten Menge von Daten innerhalb des Speichers festlegt, wobei die zweite Menge anders als die erste Menge ist; und einen Ausnahmeverwalter, verbunden mit der Zugriffssteuerung (102), der in Reaktion darauf, dass der Zugriffsbefehl den ersten Satz an mit der ersten Menge an Daten verbundenen Zugriffsrechten nicht erfüllt, unterbricht; und einen Hardwarechiffreur (104) umfassend: einen Hashblock (701), verbunden, um bidirektionale Daten vom Speicher und der Prozessoreinheit (101) zu empfangen, der Hashblock (701) stellt schnelle Komprimierung einer langen pseudozufälligen Sequenz eines Chiffrierschlüssels zur Schlüsselerzeugung bereit, ein Adressbitmischer (705), verbunden mit einer Speicherverwaltungseinheit (103) und dem Speicher, der Adressbitmischer (705) stellt verschlüsselte Speicherplätze bereit, ein Chiffrierblock (703), der Chiffrieren und Dechiffrieren bereitstellt und mit der Speicherverwaltungseinheit (103) und dem Speicher verbunden ist, wobei der Hardwarechiffreur (104) einen Chiffrierschlüssel vom Speicher empfängt.

Images