DE112009002207B4

DE112009002207B4 - Aktualisieren einer Firmware mit mehreren Prozessoren

Info

Publication number: DE112009002207B4
Application number: DE112009002207.3T
Authority: DE
Inventors: Wai-leung Ha; Kairy Kai Lei; Qian Gordon
Original assignee: Computime Ltd
Current assignee: Computime Ltd Shatin Hk
Priority date: 2008-09-03
Filing date: 2009-09-02
Publication date: 2020-09-03
Anticipated expiration: 2029-09-03
Also published as: US20100058316A1; WO2010025669A1; GB2474821A; GB201104077D0; GB2474821B; US8136108B2; DE112009002207T5

Abstract

Vorrichtung mit:einem Speicher;einem zweiten Prozessor;einer Kommunikationsschnittstelle;einem ersten Prozessor, der ausgestaltet ist zum:Empfangen einer Einleitungsanfrage zum Aktualisieren von computerlesbaren Anweisungen für die Vorrichtung, welche auf einer Vielzahl von Prozessoren ausführbar sind, die den ersten Prozessor und den zweiten Prozessor aufweisen;Benachrichtigen, durch die Kommunikationsschnittstelle, eines Hostsystems über ursprüngliche Computerprogrammversionen, die der Vielzahl von Prozessoren zugeordnet sind, wobei eine erste ursprüngliche Computerprogrammversion dem ersten Prozessor zugeordnet ist und eine zweite ursprüngliche Computerprogrammversion dem zweiten Prozessor zugeordnet ist;Empfangen, durch die Kommunikationsschnittstelle, eines ersten ursprünglichen Satzes von computerlesbaren Anweisungen und eines ersten aktualisierten Satzes von computerlesbaren Anweisungen, die dem ersten Prozessor zugeordnet sind, und eines zweiten ursprünglichen Satzes von computerlesbaren Anweisungen und einem zweiten aktualisierten Satzes von computerlesbaren Anweisungen, die dem zweiten Prozessor zugeordnet sind;Speichern des ersten ursprünglichen Satzes, des ersten aktualisierten Satzes, des zweiten derzeitigen Satzes, und des zweiten aktualisierten Satzes in dem Speicher;Einleiten einer Aktualisierung des ersten Prozessors mit dem ersten aktualisierten Satz von computerlesbaren Anweisungen von dem Speicher;Zurückkehren, wenn der erste Prozessor sich nicht erfolgreich aktualisiert, zu dem ersten ursprünglichen Satz von computerlesbaren Anweisungen für den ersten Prozessor;wenn der erste Prozessor sich erfolgreich mit dem ersten aktualisierten Satz von computerlesbaren Anweisungen aktualisiert hat, Einleiten einer Aktualisierung des zweiten Prozessors mit dem zweiten aktualisierten Satz von computerlesbaren Anweisungen von den Speichern; undwenn der zweite Prozessor sich nicht erfolgreich aktualisiert, unbedingt Zurückkehren zu dem zweiten ursprünglichen Satz von computerlesbaren Anweisungen für den zweiten Prozessor und Zurückkehren zu dem ersten ursprünglichen Satz von computerlesbaren Anweisungen für den ersten Prozessor, wenn der erste Prozessor sich erfolgreich mit dem ersten aktualisierten Satz von computerlesbaren Anweisungen aktualisiert hat.

Description

HINTERGRUND DER ERFINDUNG
Die Komplexität von Verarbeitungssystemen, die häufig über Entfernungen eingesetzt werden, ist ansteigend. Folglich muss Firmware oft aktualisiert werden, um eine verbesserte Funktionalität bereitzustellen und um Fehler („bugs“) zu korrigieren, wenn computerausführbare Anweisungen in der Firmware ausgeführt werden. Drahtlose Technologien (z.B. Funkfrequenz drahtlose Kommunikationen oder drahtlose Netzwerktechnologie) werden oft verwendet, um die Firmware zu aktualisieren, in welcher ein kleiner Teil der Firmware (typischerweise als ein Ladeprogramm-(Boot-)lader bezeichnet) die Firmware durch Kommunizieren mit einem anderen System aktualisiert. Unter idealen Bedingungen kann der Aktualisierungsprozess einfach sein. Jedoch können bei Kommunikationen über einen drahtlosen Kommunikationskanal Übertragungsfehler auftreten, was dann zu einer unerfolgreichen Aktualisierung führt.
Viele Arten von Vorrichtungen weisen einen nicht flüchtigen Speicher auf, der Programmanweisungen speichert, die ausgeführt werden, nachdem Spannung angelegt wird, oder bei einem Neustart. Diese Programmanweisungen führen typischerweise verschiedene Initialisierungsfunktionen durch und initiieren dann ein Laden und Ausführen einer anderen Software. Typischerweise werden die Initialisierungsprogrammanweisungen als Firmware bezeichnet und sind häufig entweder in einem ROM (Nur-Lese-Speicher, read-only memory) oder einem EPROM (elektronisch programmierbar read-only memory) gespeichert. Jedoch hat eine Verwendung von ROM oder EPROM Vorrichtungen zum Speichern der Firmware mehrere Nachteile. Ein solcher Nachteil besteht darin, dass, um eine neue oder andere Version von Firmware zu installieren, die Notwendigkeit eines physischen Ersetzens einer ROM Vorrichtung oder eine Manipulation wie beispielsweise durch Bestrahlen einer EPROM Vorrichtung mit ultravioletten Licht und dann eines Verwendens eines EPROM Programmierers zum Speichern einer Firmware auf der EPROM Vorrichtung besteht.
Elektronisch löschbar programmierbare Nurlesespeicher (EEPROM) Vorrichtungen werden häufig an Stelle von ROM oder EPROM Vorrichtungen aufgrund der oben diskutierten Nachteile verwendet, um Firmware zu speichern. Neue Firmware kann ohne die Notwendigkeit einer physischen Ersetzung oder Manipulation installiert werden. Es kann Nachteile bei diesem Ansatz geben. Erstens muss der gesamte Speicher eines EEPROM neu beschrieben, um die Firmware zu aktualisieren. In anderen Worten, es kann nicht speziell in einem Teil des EEPROM geschrieben werden. Folglich kann das Firmware Aktualisierungsverfahren verletzlich gegenüber Spannungsfehlern oder anderen Fehlern (z.B. software bugs) in der Firmware selbst sein. Falls die Firmware ein Fehler hat, kann dies die Vorrichtung oder das Computersystem als nicht betreibbar verändern. Folglich kann eine physische Ersetzung der EEPROM Vorrichtung erforderlich sein, falls ein Fehler in der Firmware auftritt. Versionen von EEPROM's sind verfügbar, bei denen es möglich ist, einen Teil des EEPROM zu aktualisieren, ohne den gesamten EEPROM zu aktualisieren. Diese Art von EEPROM kann in Flashspeicherkarten für digitale Kameras, und anderen Vorrichtungen, gefunden werden und wird auch zum Speichern von Firmware für Vorrichtungen und Computersysteme verwendet.
Wenn Firmware in einem Verarbeitungssystem aktualisiert wird, wird häufig die gesamte Firmware ersetzt. Stand der Technik Verfahren zum Aktualisieren von Firmware in einem nicht-flüchtigen Speicher können immer noch die Nachteile aufweisen, die sich auf Fehler in der Firmware (z.B. Spannungsfehler, Software bugs) beziehen, die den Verbesserungsprozess unterbrechen und so die Vorrichtung nicht betreibbar machen. Folglich besteht ein echtes Marktbedürfnis für das Verarbeitungssystem, das in der Lage ist, sich von Fehlern zu erholen, wenn eine Firmware aktualisiert wird, um die Funktionalität des Verarbeitungssystems aufrecht zu erhalten.
US 2008 / 0127166 A1 offenbart ein Verfahren zur Synchronisation von Firmware-Downloads, wobei neuer Code heruntergeladen und zwischengespeichert wird. Dabeo kontrollieren sowohl „master“ als auch „subordinate“, ob der zwischengespeicherte Code gültig ist und starten ihren jeweiligen Update-Prozess nur wenn beide zwischengespeicherten Codes gültig sind.
Aus US 2006 / 021 8545 A1 ist eine Server-Client Architektur bekannt, in der jeder Client vom Server neue Software geliefert bekommt. Wenn bei einem Client ein Fehler auftritt, so benachrichtigt dieser Client den Server und der Server entscheidet anschließend, ob und welche Clients auf die alte Software zurückgreifen sollen.
ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung stellt Vorrichtungen, Verfahren und computerlesbare Medien zum Aktualisieren von Speichern, die Repräsentanten von computerausführbaren Anweisungen aufweisen, in einem Verarbeitungssystem bereit.
In einem anderen Aspekt der Erfindung empfängt ein erster Prozessor (als ein Primärprozessor in einem Prozessorsystem bezeichnet) ursprüngliche Sätze von computerlesbaren Anweisungen und aktualisiert Sätze von computerlesbaren Anweisungen für eine Vielzahl von Prozessoren im Prozessorsystem. Die Sätze von computerlesbaren Anweisungen sind in einem Speicher (z.b. Flashspeicher) gespeichert, wobei jeder Prozessor in dem System unterschiedliche Sätze verwenden kann. Der Primärprozessor initiiert (leitet ein) dann eine Aktualisierung seiner Firmware mit dem entsprechend aktualisierten Satz. Falls die Aktualisierung unerfolgreich ist, kehrt der Primärprozessor zu dem ursprünglichen Satz zurück und der Aktualisierungsprozess wird beendet. Andernfalls schreitet die Firmwareaktualisierung zu dem nächsten Prozessor (als ein Sekundärprozessor bezeichnet) fort. Falls die Firmwareaktualisierung erfolgreich ist, wird der nächste Sekundärprozessor aktualisiert. Andernfalls kehren alle der aktualisierten Prozessoren auf den entsprechenden ursprünglichen Satz von computerlesbaren Anweisungen zurück und der Aktualisierungsprozess wird beendet.
In einem anderen Aspekt der Erfindung empfängt der Primärprozessor eines Prozessorsystems eine Initiierungsanfrage zum Aktualisieren von computerlesbaren Anweisungen für das Prozessorsystem von einem Hauptsystem (Hostsystem). Der Primärprozessor unterrichtet folglich das Hostsystem über ursprüngliche Computerversionen, die der Vielzahl von Prozessoren zugeordnet sind.
In einem anderen Aspekt der Erfindung kommuniziert der Primärprozessor mit dem Sekundärprozessoren, wenn die Firmware über einen internen Kommunikationsbus aktualisiert wird. In einem anderen Aspekt der Erfindung kommuniziert das Hostsystem mit dem Prozessorsystem über einen drahtlosen Kommunikationskanal, wenn die ursprünglichen Sätze und aktualisierten Sätze von computerlesbaren Anweisungen bereitgestellt werden.
Figurenliste
Die vorstehende Zusammenfassung der Erfindung, ebenso wie die folgende detaillierte Beschreibung von beispielhaften Ausführungsformen der Erfindung, wird besser verstanden, wenn sie in Zusammenhang mit den begleitenden Figuren gelesen wird, welche im Sinne eines Beispiels enthalten sind und nicht im Sinne einer Begrenzung bezüglich der beanspruchten Erfindung.

1 zeigt ein Mikroprozessorsystem zum Aktualisieren von Firmware gemäß einer Ausführungsform der Erfindung.
2 zeigt ein Flussdiagramm zum Aktualisieren von computerlesbaren Anweisungen in einem Prozessorsystem gemäß einer Ausführungsform der Erfindung.
3 zeigt ein Blockdiagramm eines Prozessors gemäß einer Ausführungsform der Erfindung.
4 zeigt ein Szenario für ein Hostsystem, welches die derzeitigen Firmwareversion der Prozessoren in einem Prozessorsystem gemäß einer Ausführungsform der Erfindung erhält.
5 zeigt ein Szenario für ein Hostsystem, welches alte und neue Firmwareversionen an das Prozessorsystem gemäß einer Ausführungsform der Erfindung bereitstellt.
6 zeigt ein Szenario für den Primärprozessor, der seine Firmware gemäß einer Ausführungsform der Erfindung aktualisiert.
7 zeigt ein Szenario, wenn der Primärprozessor seine Firmware gemäß einer Ausführungsform der Erfindung nicht erfolgreich aktualisiert.
8 zeigt ein Szenario, wenn der Primärprozessor seine Firmware erfolgreich aktualisiert und ein Aktualisieren der Firmware eines Sekundärprozessors gemäß einer Ausführungsform der Erfindung initiiert.
9 zeigt ein Szenario, wenn der Sekundärprozessor seine Firmware gemäß einer Ausführungsform der Erfindung nicht erfolgreich aktualisiert.
10 zeigt ein Szenario, wenn der Sekundärprozessor seine Firmware gemäß einer Ausführungsform der Erfindung erfolgreich aktualisiert.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
1 zeigt ein Mikroprozessorsystem 100 zum Aktualisieren von Firmware gemäß einer Ausführungsform der Erfindung. Mikroprozessorsystem 100 kann beispielsweise ein ZigBee basiertes Thermostat oder Ladeschalter unterstützen, die mehr als einen Prozessor verwenden.
Mikroprozessorsystem 100 weist Mikrosteuereinheit (Microcontroller, MCU) 101, Microcontroller 103 und Microcontroller 105 auf. Ausführungsformen unterstützen entweder ein Aktualisieren der Firmware von allen Prozessoren oder einer Untergruppe von Prozessoren im System 100. Microcontroller 101, 103, oder 105 können ein funktionales Computersystem auf einem Chip, enthaltend einen Prozessorkern (zentrale Verarbeitungseinheit, CPU), Speicher (z.B. ein kleiner Anteil von Zufallszugriffsspeichern (RAM), Programmspeicher mit computerlesbaren Anweisungen, oder beides), und programmierbare Eingabe/Ausgabe-Peripherieeinheiten sein. Microcontroller 101, 103 oder 105 können jedoch einen separaten Prozessor (Mikroprozessor), Speicher, und Peripherieschnittstellen aufweisen.
In einer Ausführungsform der Erfindung, fungiert MCU 101 als der Primärprozessor während MCU 103 und MCU 105 als Sekundärprozessoren fungieren. Folglich koordiniert MCU 101 Aktivitäten über einen internen Kommunikationsbus 111 unter der Vielzahl von Microcontrollern, inklusive eines Aktualisierens von Firmwareversionen für die Vielzahl von Microcontrollern. Beispielsweise können unterschiedliche Microcontroller unterschiedliche Funktionen für Mikroprozessorsystem 100 unterstützen und folglich kann jeder Microcontroller unterschiedliche Sätze von computerlesbaren Anweisungen ausführen.
Im Computerwesen ist Firmware ein Computerprogramm, welches in einer Hardwarevorrichtung eingebettet ist, z.B. ein Microcontroller. Es kann auch auf einem Flashspeicher oder als eine binäre Bilddatei bereit gestellt sein, die durch einen Verwender auf eine existierende Hardware geladen werden kann.
Firmware bezeichnet typischerweise den programmierbaren Inhalt einer Hardwarevorrichtung, welcher aus einer Maschinensprache für einen Mikroprozessor oder Konfigurationseinstellungen für ein Festfunktionsvorrichtung oder programmierbare Logikvorrichtung bestehen kann. Firmware kann häufig nach der Herstellung aktualisiert werden. Ein Neuprogrammieren (Aktualisieren) wird üblicherweise in modernen System elektronisch erledigt.
Firmware wird durch traditionellerweise auf ROM gespeichert; jedoch haben Kosten und Leistungserfordernisse die Komponentenverkäufer dazu getrieben, verschiedene Ersetzungen anzuwenden, inklusive nicht-flüchtigen Medien sowie elektronisch löschbare programmierbare Nurlesespeicher (EEPROM)/Flashspeicher oder statische Zufallszugriffsspeicher (SRAM) Lösungen.
Firmware kann eine von extern zugreifbare Schnittstelle aufweisen. Beispielsweise ist in einigen Modemimplementation die Firmware nicht direkt zugreifbar aber sie ist ein Teil einer Kommunikation von Hardware und Firmware, die Befehlen von dem Hostsystem antwortet.
Flashspeicher 107 wird verwendet, um ein temporär aktualisiertes Programm temporär zu speichern. Einer der MCU kommuniziert typischerweise mit dem Hostsystem durch Kommunikationsschnittstelle 109. Beispielsweise ist MCU 1 der primäre (Master) Mikroprozessor, der hauptsächlich mit dem Hostsystem kommuniziert und auch mit anderen Mikroprozessoren während des Aktualisierungsprozesses kommuniziert. In einer Ausführungsform weist Kommunikationsschnittstelle 109 einen Funkfrequenznetzwerksendeempfänger auf, um einen drahtlosen Kommunikationskanal zwischen dem Hostsystem und Prozessorsystem 100 zu unterstützen.
Flashspeicher 107 ist typischerweise ein nicht flüchtiger Computerspeicher, der elektronisch gelöscht und neuprogrammiert werden kann. Zusätzlich bietet Flashspeicher 107 häufig schnelle Lesezugriffszeiten und eine bessere kinetische Schockwiderstandsfähigkeit als Festplatten (Hard Disks). Diese Eigenschaften sind einige der Gründe für die Beliebtheit von Flashspeichern in tragbaren Vorrichtungen. Flashspeicher 107 kann in NOR und NAND Typen klassifiziert werden.
Um die Firmware von MCU's 101, 103 und 105 durch das Hostsystem zu aktualisieren, führt System 100 das folgende durch.

1. Wenn ein Hostsystem (nicht gezeigt) alle Firmware der MCU's des Prozessors 100 aktualisieren muss, initiiert (leitet ein) das Hostsystem durch Kommunikationsschnittstelle 109 eine Anfrage.
2. MCU 101 (primäre MCU) initiiert die selbe Anfrage an die sekundären MCU's (MCU 103 und MCU 105) durch einen internen Kommunikationsbus 111.
3. Sekundäre MCU's 103 und 105 antworten über den internen Kommunikationsbus 111 der primären MCU 101 bezüglich ihrer existierenden Firmwareversionen.
4. Die primäre MCU 101 benachrichtigt das Hostsystem über die unterschiedlichen Versionen der Firmware von MCU's 101, 103 und 105.
5. Das Hostsystem sendet die Firmware der derzeitigen (ursprünglichen) Version von MCU's 101, 103 und 105 zusammen mit den aktualisierten Versionen durch Kommunikationsschnitstelle 109.
6. Wenn die primäre MCU 101 die Firmwarebilder empfangen hat, werden all die Programme (computerausführbare Anweisungen) im Flashspeicher 107 gespeichert.
7. Alle Programme werden mit einer Prüfsumme oder anderen Datensicherheitsmechanismen durch die primäre MCU 101 verifiziert.
8. Primäre MCU 101 nutzt den internen Kommunikationsbus 111 um zu bestimmen, ob sekundäre MCU's 103 und 105 den Betrieb eingestellt haben, sodass primäre MCU 101 die Firmwareaktualisierung starten kann.
9. Falls primäre MCU 101 es verfehlt, sich erfolgreich zu aktualisieren, kehrt die primäre MCU 101 zu der ursprünglichen Version von Flashspeicher 107 zurück, da das Hostsystem auch die ursprüngliche Version gesendet hat.
10. Falls die primäre MCU 101 sich erfolgreich aktualisiert, informiert die primäre MCU 101 die sekundäre MCU 103, seine Firmwareaktualisierung zu starten. Falls die sekundäre MCU 103 sich nicht erfolgreich aktualisiert, kehren sowohl MCU 101 als auch 103 zu ihrer ursprünglichen Firmware zurück. (In solch einem Fall hat MCU 105 sich nicht aktualisiert, so dass es nicht erforderlich ist, zurückzukehren).
11. Schritt 10 wird angewendet auf die übrigen sekundären MCU's (z.B. MCU 105) bis alle sekundären MCU's sich erfolgreich aktualisiert haben.

2 zeigt ein Flussdiagramm 200 zum Aktualisieren von computerlesbaren Anweisungen (z.B. Firmware) in einem Prozessorsystem (z.B. System 100) gemäß einer Ausführungsform der Erfindung. In Ausführungsformen wird Flussdiagramm 200 durch den Primärprozessor (z.B. Primärprozessor 101) des Prozessorsystems ausgeführt. In Schritt 201 bestimmt das Prozessorsystem, ob das Hostsystem eine Firmwareaktualisierung angefordert hat. Falls nicht, wird Prozess 200 beendet. Andernfalls identifiziert das Prozessorsystem die Firmwareversionen für die Prozessoren (z.B. MCU's 101, 103 und 105) in den Prozessorsystem. In Antwort sendet das Hostsystem sowohl die aktualisierte Firmwareversion als auch die ursprüngliche (derzeitige) Firmwareversion für jeden Prozessor über einen Kommunikationskanal an das Prozessorsystem. In Ausführungsformen der Erfindung wird, falls eine Firmware für einen Prozessor sich nicht verändert hat, dieser Prozessor nicht aktualisiert. Die ursprünglichen Firmwareversionen und die aktualisierten Firmwareversionen werden daraufhin in einem Speicher, z.B. Flashspeicher 107, gespeichert.
In Schritt 209 aktualisiert der Primärprozessor seine Firmware mit der aktualisierten Firmwareversion. Falls die Firmwareaktualisierung des Primärprozessors nicht erfolgreich ist, kehrt der Primärprozessor zu der ursprünglichen Firmwareversion in Schritt 213 zurück und das Prozessorsystem beendet Prozess 200. (Eine Firmwareaktualisierung kann aus unterschiedlichen Gründen fehlschlagen, typischerweise in Folge eines Hardwareproblems. Beispielsweise kann ein Speicherbit bei „1“ stecken bleiben während das entsprechende Bit der aktualisierten Firmware „0“ ist. In solch einem Fall kann die alte Firmware immer noch ausgeführt werden.) Falls die Firmwareaktualisierung in Schritt 211 erfolgreich ist, schreitet das Prozessorsystem zur Aktualisierung der übrigen Sekundärprozessoren (z.B. Prozessoren 103 und 105) mit den aktualisierten Firmwareversion in Schritten 217, 219, 221 und 225 fort. Wenn alle der Sekundärprozessoren aktualisiert worden sind, wird Prozess 200 beendet. Unterschiedliche Sekundärprozessoren können unterschiedliche Firmwareversionen zum Ausführen unterschiedlicher Funktionen in dem Prozessorsystem haben. Falls die Firmwareaktualisierung für irgendeinen der Sekundärprozessoren fehlschlägt, kehren der Sekundärprozessor ebenso wie jeder Sekundärprozessor und der Primärprozessor, die zuvor aktualisiert wurden, zu der ursprünglichen Firmwareversion in Schritt 221, 213 zurück und Prozess 200 endet in Schritt 215.
3 zeigt ein Blockdiagramm 300 eines Prozessors (z.B. Prozessor 101, 103 oder 105) gemäß einer Ausführungsform der Erfindung. Verarbeitungsschaltung 301 führt computerausführbare Anweisungen (entsprechend einem Ladeprogrammlader) aus, auf die vom internen Speicher 303 zugegriffen wird, um seine Firmware zu aktualisieren. In Ausführungsformen der Erfindung kann die Firmware sowohl computerausführbare Anweisungen für ein Ladeprogramm Laden als auch zum Durchführen von beabsichtigten Funktionen (z.B. Steuern eines HVAC Systems) aufweisen. Nachdem die Firmware aktualisiert worden ist, kann Verarbeitungsschaltung 301 computerausführbare Anweisungen ausführen, um seine beabsichtige Funktionen auszuführen.
Der Ladeprogrammlader lädt Firmware für Prozessoren. In Ausführungsformen speichert ein interner Speicher 303 sowohl den Ladeprogrammlader als auch die operativen computerausführbaren Anweisungen, wobei die aktualisierte Firmware sowohl eine Laderfirmware als auch eine operative Firmware aufweist. Die Laderfirmware ist typischerweise in der aktualisierten Firmwareversion verändert. (In Ausführungsformen der Erfindung wird der Ladeprogrammlader nicht aktualisiert.) Jedoch unterstützen Ausführungsformen auch Konfigurationen, in welchen auf den Ladeprogrammlader von separaten Speichervorrichtungen (nicht gezeigt) zugegriffen wird und nicht mit der operativen Firmware aktualisiert werden kann, welche in Speicher 303 gespeichert ist. Sobald die Firmware geladen (aktualisiert) worden ist, führt Verarbeitungsschaltung 301 die operative Firmware aus, um seine beabsichtigen Funktionen durchzuführen.
Eine aktualisierte Firmware wird durch eine externe Speicherschnittstelle 305 erhalten, welche eine Schnittstelle zu einem externen Speicher, z.B. Flashspeicher 107, bildet. Das Firmwarebild kann direkt an einen internen Speicher 303 von einer externen Speicherschnittstelle 305 (direkter Speicherzugriff) übertragen werden oder kann durch Verarbeitungsschaltung 301 übertragen werden.
Verarbeitungsschaltung 301 kommuniziert über einen internen Kommunikationsbus 111 durch eine interne Kommunikationsschnittstelle 309, um mit anderen Prozessoren in dem Prozessorsystem zu kommunizieren.
Verarbeitungsschaltung 300 greift auf Peripherievorrichtungen durch Peripherieschnittstelle 307 zu. Verarbeitungsschaltung 300 kann beabsichtigte Funktionen durch Steuern von externen Peripherievorrichtungen (z.B. ein Thermostat oder eine Motorsteuereinheit) durchführen. Beispielsweise kann Verarbeitungsschaltung 300 eine Kommunikations- und Protokollverarbeitung unterstützen, wobei auf ein LCD Display und eine Tastatur durch Peripherieschnittstelle 307 zugegriffen wird. Auch kann, wenn Prozessor 300 als der Primärprozessor betrieben wird, Prozessor 300 mit einem Hostsystem durch Peripherieschnittstelle 307 kommunizieren.
4 bis 10 zeigen Szenarien, welche durch System 100 unterstützt sein können, um eine Firmware zu aktualisieren. Wie in 4 gezeigt ist, fragt Hostsystem 401 einen Primärprozessor 403 bezüglich der Firmwareversion von Prozessoren 403, 405 und 407 in Schritt 451. Primärprozessor 403 erhält die derzeitigen Firmwareversion der Sekundärprozessoren 405 und 407 in Schritten 453 bis 459. Primärprozessor 403 berichtet anschließend die derzeitigen Firmwareversionen der Prozessoren (inklusive seiner selbst) an Hostsystem 401 in Schritt 461. In den Szenarien, die in 4 bis 10 gezeigt sind, wird angenommen, dass nur Prozessoren 403 und 405 aktualisiert werden.
Wie in 5 gezeigt ist, sendet Host 401 derzeitige und aktualisierte Firmwareversionen für Prozessoren 403 und 405 an den Primärprozessor 403 in Schritt 551. Die Firmwarebilder werden in Flashspeicher 409 in Schritt 553 gespeichert. Wie in 6 gezeigt ist, greift Primärprozessor 403 auf sein aktualisiertes Firmwarebild von Flashspeicher 409 in Schritt 651 zu und aktualisiert seine Firmware in Schritt 653.
Firmwareaktualisierung 653 wird entweder fehlschlagen oder erfolgreich sein, wie in 7 und 8 jeweils gezeigt ist. Falls die Aktualisierung fehlschlägt, liest Primärprozessor 403 das alte Firmwarebild von Flashspeicher 409 in Schritt 751 und kehrt zu der alten Firmware in Schritt 753 zurück. Primärprozessor 403 berichtet die Ergebnisse der Firmwareaktualisierung in Schritt 755. Falls die Aktualisierung erfolgreich ist, weist Primärprozessor 403 ein Sekundärprozessor 405 zum Aktualisieren seiner Firmware in Schritt 851 an. Folglich liest Prozessor 405 sein aktualisiertes Firmwarebild von Flashspeicher 409 in Schritt 853 und aktualisiert seine Firmware in Schritt 855.
Eine Firmwareaktualisierung 855 wird entweder fehlschlagen oder erfolgreich sein wie in 9 und 10 jeweils gezeigt ist. Falls die Aktualisierung fehlschlägt, informiert Sekundärprozessor 405 Primärprozessor 403 über den Fehler in Schritt 951. In Schritten 953 bis 963 kehren Prozessoren 403 und 405 zurück zu der alten Version der Firmware. Primärprozessor 403 berichtet anschließend die Ergebnisse der Firmwareaktualisierung in Schritt 965. Falls die Aktualisierung erfolgreich ist, informiert Primärprozessor 403 Hostsystem 401 über die Firmwareaktualisierung in Schritt 1051.
Ausführungsformen der Erfindung können Formen von computerlesbaren Medien aufweisen. Computerlesbare Medien weisen Medien auf, auf die durch eine Computervorrichtung 101 zugegriffen werden kann. Computerlesbare Medien können Speichermedien und Kommunikationsmedien umfassen. Speichermedien weisen flüchtige und nicht-flüchtige, entfernbare und nicht-entfernbare Medien implementiert in irgendeine Methode oder Technologie zum Speichern von Informationen so wie computerlesbare Anweisungen, Objekt Code, Datenstrukturen, Programmmodule oder andere Daten auf. Kommunikationsmedien umfassen irgendwelche Informationsliefermedien und verkörpern typischerweise Daten in einem modellierten Datensignal so wie eine Trägerwelle oder ein anderer Transportmechanismus.
Obwohl nicht erforderlich, wird ein Fachmann verstehen, dass verschiedene Aspekte die vorliegend beschrieben sind, als ein Verfahren, ein Datenverarbeitungssystem oder ein computerlesbares Medium, welches computerausführbare Anweisungen speichert, verkörpert sein können. Beispielsweise ist ein computerlesbares Medium, welches Anweisungen speichert, um einen Prozessor zu veranlassen, Schritte eines Verfahrens gemäß Aspekten der Erfindung auszuführen, in Erwägung gezogen. Beispielsweise können Aspekte der Verfahrensschritte, die vorliegend offenbart sind, auf einen Prozessor auf einer Computervorrichtung 101 durchgeführt werden. Solch ein Prozessor kann computerlesbare Anweisungen ausführen, die auf einem computerlesbaren Medium gespeichert sind.
Wie durch den Fachmann verstanden werden kann, kann ein Computersystem mit einem zugeordneten computerlesbaren Medium, welches Anweisungen zum Steuern des Computersystems enthält, verwendet werden, um die beispielhaften Ausführungsformen zu implementieren, die vorliegend offenbart sind. Das Computersystem kann wenigstens ein Computer, so wie einen Mikroprozessor, einen digitalen Signalprozessor, und eine zugeordnete peripherieelektronische Schaltung aufweisen.
Obwohl der Gegenstand in einer Sprache beschrieben wurde, die sich spezifisch auf strukturelle Merkmale und/oder methodologische Handlungen bezieht, muss verstanden werden, dass der Gegenstand, der in den angefügten Ansprüchen definiert ist, nicht notwendig auf die spezifischen Merkmale oder Handlungen begrenzt ist, die oben beschrieben sind. Vielmehr sind die spezifischen Merkmale und Handlungen, die oben beschrieben sind, als Beispielformen einer Implementierung der Ansprüche offenbart.

Claims

Vorrichtung mit: einem Speicher; einem zweiten Prozessor; einer Kommunikationsschnittstelle; einem ersten Prozessor, der ausgestaltet ist zum: Empfangen einer Einleitungsanfrage zum Aktualisieren von computerlesbaren Anweisungen für die Vorrichtung, welche auf einer Vielzahl von Prozessoren ausführbar sind, die den ersten Prozessor und den zweiten Prozessor aufweisen; Benachrichtigen, durch die Kommunikationsschnittstelle, eines Hostsystems über ursprüngliche Computerprogrammversionen, die der Vielzahl von Prozessoren zugeordnet sind, wobei eine erste ursprüngliche Computerprogrammversion dem ersten Prozessor zugeordnet ist und eine zweite ursprüngliche Computerprogrammversion dem zweiten Prozessor zugeordnet ist; Empfangen, durch die Kommunikationsschnittstelle, eines ersten ursprünglichen Satzes von computerlesbaren Anweisungen und eines ersten aktualisierten Satzes von computerlesbaren Anweisungen, die dem ersten Prozessor zugeordnet sind, und eines zweiten ursprünglichen Satzes von computerlesbaren Anweisungen und einem zweiten aktualisierten Satzes von computerlesbaren Anweisungen, die dem zweiten Prozessor zugeordnet sind; Speichern des ersten ursprünglichen Satzes, des ersten aktualisierten Satzes, des zweiten derzeitigen Satzes, und des zweiten aktualisierten Satzes in dem Speicher; Einleiten einer Aktualisierung des ersten Prozessors mit dem ersten aktualisierten Satz von computerlesbaren Anweisungen von dem Speicher; Zurückkehren, wenn der erste Prozessor sich nicht erfolgreich aktualisiert, zu dem ersten ursprünglichen Satz von computerlesbaren Anweisungen für den ersten Prozessor; wenn der erste Prozessor sich erfolgreich mit dem ersten aktualisierten Satz von computerlesbaren Anweisungen aktualisiert hat, Einleiten einer Aktualisierung des zweiten Prozessors mit dem zweiten aktualisierten Satz von computerlesbaren Anweisungen von den Speichern; und wenn der zweite Prozessor sich nicht erfolgreich aktualisiert, unbedingt Zurückkehren zu dem zweiten ursprünglichen Satz von computerlesbaren Anweisungen für den zweiten Prozessor und Zurückkehren zu dem ersten ursprünglichen Satz von computerlesbaren Anweisungen für den ersten Prozessor, wenn der erste Prozessor sich erfolgreich mit dem ersten aktualisierten Satz von computerlesbaren Anweisungen aktualisiert hat.
Vorrichtung nach Anspruch 1, ferner mit: einem dritten Prozessor; wobei der erste Prozessor ferner ausgestaltet ist zum: Empfangen eines dritten ursprünglichen Satzes von computerlesbaren Anweisungen und eines dritten aktualisierten Satzes von computerlesbaren Anweisungen, die dem dritten Prozessor zugeordnet sind; Speichern des dritten ursprünglichen Satzes und des dritten aktualisierten Satzes in dem Speicher; Einleiten eines Aktualisierens des dritten Prozessors mit dem dritten aktualisierten Satz von computerlesbaren Anweisungen von dem Speicher, wenn der erste Prozessor und der zweite Prozessor sich erfolgreich aktualisiert haben; und wenn der dritte Prozessor sich nicht erfolgreich aktualisiert hat, Zurückkehren zu den ursprünglichen Sätzen von computerlesbaren Anweisungen für die entsprechenden Prozessoren.
Vorrichtung nach Anspruch 1, wobei der Speicher einen Flashspeicher aufweist.
Vorrichtung nach Anspruch 1, wobei der erste derzeitige Satz von computerlesbaren Anweisungen in dem ersten Prozessor eingebettet ist.
Vorrichtung nach Anspruch 1, wobei der erste Prozessor ferner ausgestaltet ist zum: Verifizieren, durch einen Datensicherheitsmechanismus, des ersten derzeitigen Satzes, des ersten aktualisierten Satzes, des zweiten derzeitigen Satzes und des zweiten aktualisierten Satzes in dem Speicher, nach dem die Sätze in dem Speicher gespeichert sind.
Vorrichtung nach Anspruch 5, wobei der Datensicherheitsmechanismus eine Prüfsumme aufweist.
Vorrichtung nach Anspruch 1, ferner mit: einem internen Kommunikationsbus, und wobei der erste Prozessor ferner ausgestaltet ist zum: Anweisen des zweiten Prozessors, über den internen Kommunikationsbus, einen Betrieb zu beenden, bevor die Aktualisierung eingeleitet wird.
Vorrichtung nach Anspruch 1, wobei die erste ursprüngliche Computerprogrammversion sich von der zweiten ursprünglichen Computerprogrammversion unterscheidet.
Vorrichtung nach Anspruch 1, wobei die Kommunikationsschnittelle eine Schnittstelle mit einem drahtlosen Kommunikationskanal bildet.
Verfahren mit: Empfangen einer Einleitungsanfrage zum Aktualisieren von computerlesbaren Anweisungen, die auf einer Vielzahl von Prozessoren ausführbar sind, die einen ersten Prozessor und einen zweiten Prozessor aufweisen; Benachrichtigen eines Hostsystems über ursprüngliche Computerprogrammversionen, die der Vielzahl von Prozessoren zugeordnet sind, wobei eine erste ursprüngliche Computerprogrammversion dem ersten Prozessor zugeordnet ist und eine zweite ursprüngliche Computerprogrammversion dem zweiten Prozessor zugeordnet ist; Empfangen eines ersten ursprünglichen Satzes von computerlesbaren Anweisungen und eines ersten aktualisierten Satzes von computerlesbaren Anweisungen, welche dem ersten Prozessor zugeordnet sind, und eines zweiten ursprünglichen Satzes von computerlesbaren Anweisungen und eines zweiten aktualisierten Satzes von computerlesbaren Anweisungen, welche dem zweiten Prozessor zugeordnet sind; Speichern des ersten ursprünglichen Satzes, des ersten aktualisierten Satzes, des zweiten derzeitigen Satzes und des zweiten aktualisierten Satzes in einem Speicher; Aktualisieren des ersten Prozessors mit dem ersten aktualisierten Satz von computerlesbaren Anweisungen von dem Speicher; wenn der erste Prozessor sich nicht erfolgreich aktualisiert, Zurückkehren zu dem ersten ursprünglichen Satz von computerlesbaren Anweisungen für den ersten Prozessor wenn der erste Prozessor sich mit dem ersten aktualisierten Satz von computerlesbaren Anweisungen erfolgreich aktualisiert hat, Aktualisieren des zweiten Prozessors mit dem zweiten aktualisierten Satz von computerlesbaren Anweisungen von dem Speicher; und wenn der zweite Prozessor sich nicht erfolgreich aktualisiert, unbedingt Zurückkehren zu dem zweiten ursprünglichen Satz von computerlesbaren Anweisungen für den zweiten Prozessor und Zurückkehren zu dem ersten ursprünglichen Satz von computerlesbaren Anweisungen für den ersten Prozessor, wenn der erste Prozessor sich mit dem ersten aktualisierten Satz von computerlesbaren Anweisungen erfolgreich aktualisiert hat.
Verfahren nach Anspruch 10, ferner mit: Empfangen eines dritten ursprünglichen Satzes von computerlesbaren Anweisungen und eines dritten aktualisierten Satzes von computerlesbaren Anweisungen, welche einem dritten Prozessor zugeordnet sind; Speichern des dritten ursprünglichen Satzes und des dritten aktualisierten Satzes in dem Speicher; Aktualisieren des dritten Prozessors mit dem dritten aktualisierten Satz von computerlesbaren Anweisungen von dem Speicher, wenn der erste Prozessor und der zweite Prozessor sich erfolgreich aktualisiert haben; und wenn der dritte Prozessor sich nicht erfolgreich aktualisiert hat, Zurückkehren zu den ursprünglichen Sätzen von computerlesbaren Anweisungen für die entsprechenden Prozessoren.
Verfahren nach Anspruch 10, wobei der Speicher einen Flashspeicher aufweist.
Verfahren nach Anspruch 10, wobei der erste derzeitige Satz von computerlesbaren Anweisungen in dem ersten Prozessor eingebettet ist.
Verfahren nach Anspruch 10, ferner mit: Verifizieren des ersten derzeitigen Satzes, des ersten aktualisierten Satzes, des zweiten derzeitigen Satzes und des zweiten aktualisierten Satzes in dem Speicher nach einem Speichern der Sätze in dem Speicher.
Verfahren nach Anspruch 14, ferner mit: Verifizieren der gespeicherten Sätze von computerlesbaren Anweisungen mit einer Prüfsumme.
Verfahren nach Anspruch 10, ferner mit: Anweisen des zweiten Prozessors zum Beenden eines Betriebs vor einem Einleiten einer Aktualisierung.
Verfahren nach Anspruch 10, wobei die erste ursprüngliche Computerprogrammversion sich von der zweiten ursprünglichen Computerprogrammversion unterscheidet.
Vorrichtung nach Anspruch 10, wobei der erste Prozessor mit dem Hostcomputer über einen drahtlosen Kommunikationskanal kommuniziert.
Computerlesbares Medium mit computerausführbaren Anweisungen, die, wenn sie ausgeführt werden, durchführen: Empfangen einer Einleitungsanfrage zum Aktualisieren von Firmware, die auf einer Vielzahl von Prozessoren ausführbar ist, die einen ersten Prozessor und einen zweiten Prozessor aufweisen; Benachrichtigen eines Hostsystems über ursprüngliche Computerprogrammversionen, die der Vielzahl von Prozessoren zugeordnet sind, wobei eine erste ursprüngliche Computerprogrammversion dem ersten Prozessor zugeordnet ist und eine zweite ursprüngliche Computerprogrammversion dem zweiten Prozessor zugeordnet ist; Empfangen eines ersten ursprünglichen Satzes von computerlesbaren Anweisungen und eines ersten aktualisierten Satzes von computerlesbaren Anweisungen, welche dem ersten Prozessor zugeordnet sind, und eines zweiten ursprünglichen Satzes von computerlesbaren Anweisungen und eines zweiten aktualisierten Satzes von computerlesbaren Anweisungen, welche dem zweiten Prozessor zugeordnet sind; Speichern des ersten ursprünglichen Satzes, des ersten aktualisierten Satzes, des zweiten derzeitigen Satzes und des zweiten aktualisierten Satzes in einem Speicher; Aktualisieren des ersten Prozessors mit dem ersten aktualisierten Satz von computerlesbaren Anweisungen von dem Speicher; wenn der erste Prozessor sich nicht erfolgreich aktualisiert, Zurückkehren zu dem ersten ursprünglichen Satz von computerlesbaren Anweisungen für den ersten Prozessor; wenn der erste Prozessor sich mit dem ersten aktualisierten Satz von computerlesbaren Anweisungen erfolgreich aktualisiert hat, Einleiten eines Aktualisierens des zweiten Prozessors mit dem zweiten aktualisierten Satz von computerlesbaren Anweisungen von dem Speicher; und wenn der zweite Prozessor sich nicht erfolgreich aktualisiert, unbedingt Zurückkehren zu dem zweiten ursprünglichen Satz von computerlesbaren Anweisungen für den zweiten Prozessor und Zurückkehren zu dem ersten ursprünglichen Satz von computerlesbaren Anweisungen für den ersten Prozessor, wenn der erste Prozessor sich mit dem ersten aktualisierten Satz von computerlesbaren Anweisungen erfolgreich aktualisiert hat.