-
ALLGEMEINER STAND DER TECHNIK
-
Bei
der Herstellung von integrierten Schaltkreisen sind Multi-Gate-Transistoren
wie etwa Tri-Gate-Transistoren mit fortschreitender Abnahme der
Bauelementeabmessungen immer gängiger
geworden. In herkömmlichen
Prozessen werden Tri-Gate-Transistoren
im Allgemeinen entweder auf Bulk-Siliziumsubstraten
oder auf Silizium-auf-Isolator-Substraten
hergestellt. In einigen Fällen
werden Bulk-Siliziumsubstrate
wegen ihrer geringeren Kosten bevorzugt und weil sie einen weniger
komplizierten Tri-Gate-Herstellungsprozess ermöglichen. In anderen Fällen werden
Silizium-auf-Isolator-Substrate (SOI-Substrate) wegen des verbesserten
Kurzkanalverhaltens der Tri-Gate-Transistoren bevorzugt.
-
Auf
Bulk-Siliziumsubstraten entstehen im Herstellungsprozess der Tri-Gate-Transistoren
oft Probleme bei der Ausrichtung der Unterseite der Metall-Gate-Elektrode
an den Enden der Source-und-Drain-Erweiterungen am Boden des Transistorkörpers (d.
h. an der „Lamelle” – englisch: „fin”). Wenn
der Tri-Gate-Transistor auf einem Bulk-Substrat gebildet wird, ist für die optimale
Gate-Steuerung und zur Verminderung von Kurzkanaleffekten eine genaue
Ausrichtung nötig.
Wenn zum Beispiel die Enden der Source-und-Drain-Erweiterungen tiefer als die
Metall-Gate-Elektroden liegen, kann ein Durchbruch auftreten. Wenn
andererseits die Metall-Gate-Elektrode tiefer als die Enden der
Source-und-Drain-Erweiterungen ist, kann das Ergebnis eine unerwünschte Parasitärkapazität am Gate
sein.
-
Dementsprechend
besteht ein Bedarf an einem Herstellungsprozess für Tri-Gate-Transistoren, der
die unkomplizierte Herstellung auf Bulk-Substraten mit den verbesserten
Kurzkanaleffekten des Silizium-auf-Isolator-Substrats verbindet.
-
KURZBESCHREIBUNG DER ZEICHNUNGEN
-
1 stellt
ein herkömmliches
Tri-Gate-Bauelement dar.
-
2 ist
ein Verfahren zum Bilden eines isolierten Halbleiterkörpers gemäß einer
Ausführungsform
der Erfindung.
-
3 bis 10 stellen
die Strukturen dar, die gebildet werden, wenn der Prozess von 2 ausgeführt wird.
-
11 ist
ein Verfahren zum Bilden eines isolierten Halbleiterkörpers gemäß einer
weiteren Ausführungsform
der Erfindung.
-
12 bis 14 stellen
die Strukturen dar, die gebildet werden, wenn der Prozess von 11 ausgeführt wird.
-
DETAILLIERTE BESCHREIBUNG
-
Hierin
beschrieben werden Systeme und Verfahren zur Herstellung eines Tri-Gate-Transistors auf
einem Halbleiter-Bulk-Substrat
mit verbesserten Kurzkanaleffekten. In der folgenden Beschreibung werden
mit Hilfe von Begriffen, die der Fachmann verwendet, um anderen
Fachleuten den wesentlichen Inhalt seiner Arbeit zu vermitteln,
verschiedene Aspekte der beispielhaften Ausführungsformen beschrieben. Der
Fachmann wird jedoch erkennen, dass die vorliegende Erfindung auch
mit nur einigen der beschriebenen Aspekte praktisch umgesetzt werden
kann. Zum Zweck der Erklärung
sind spezifische Zahlen, Materialien und Konfigurationen dargelegt, um
ein gründliches
Verständnis
der beispielhaften Ausführungsformen
bereitzustellen. Der Fachmann wird jedoch erkennen, dass die vorliegende
Erfindung auch ohne die spezifischen Einzelheiten in die Praxis
umgesetzt werden kann. In anderen Fällen wurden allgemein bekannte
Merkmale ausgelassen oder vereinfacht, um die beispielhaften Ausführungsformen
nicht undeutlich werden zu lassen.
-
Verschiedene
Vorgänge
werden als mehrere einzelne Vorgänge
beschrieben, aber wiederum so, dass das Verständnis der vorliegenden Erfindung
in höchstem
Maße unterstützt wird,
jedoch sollte die Reihenfolge der Beschreibung nicht dahingehend ausgelegt
werden, dass diese Vorgänge
notwendigerweise reihefolgeabhängig
sind. Insbesondere müssen
diese Vorgänge
nicht in der dargestellten Reihenfolge ausgeführt werden.
-
Die
Ausführungsformen
der Erfindung stellen einen Herstellungsprozess für einen Tri-Gate-Transistor
auf einem Halbleiter-Bulk-Substrat bereit, wobei der Tri-Gate-Transistor
vollständig isoliert
wird, wodurch der einfache Tri-Gate-auf-Bulk-Substrat-Prozess
mit dem besseren Kurzkanalverhalten des Tri-Gate-auf-SOI-Substrat
kombiniert wird. Gemäß einer
Ausführungsform der
Erfindung wird aus dem Bulk-Substrat ein Halbleiterkörper für den Tri-Gate-Transistor gebildet.
Dieser Halbleiterkörper
wird oft als die „Lamelle” (engl.: „fin”) eines
Tri-Gate-Transistors bezeichnet. Als Nächstes wird unter dem Halbleiterkörper mit
Hilfe eines Oxidationsprozesses eine Oxidschicht erzeugt. Diese
Oxidschicht isoliert den Halbleiterkörper gegen das Bulk-Substrat
und vermindert die Sperrschichtkapazität.
-
1 veranschaulicht
einen herkömmlichen Tri-Gate-Transistor 100 ab.
Wie dargestellt, ist der Tri-Gate-Transistor 100 auf einem
Halbleiter-Bulk-Substrat 102 bebildet, wie etwa auf einem Silizium-Bulk-Substrat.
Der Tri-Gate-Transistor 100 weist
einen Halbleiterkörper 104 auf,
auch als Lamellenstruktur des Tri-Gate-Transistor 100 bekannt.
Der Halbleiterkörper 104 ist
im Allgemeinen aus dem gleichen Material bebildet wie das Bulk-Substrat 102. Der
Tri-Gate-Transistor 100 weist des Weiteren eine Metall-Gate-Elektrode 106 auf,
die aus einem leitenden Material gebildet ist, wie etwa Polysilizium
oder Metall. Wie dargestellt, grenzt die Metall-Gate-Elektrode 106 an
drei separate Oberflächen
des Halbleiterkörpers 104,
wodurch drei separate Gates für
den Transistor gebildet werden.
-
Im
Halbleiterkörper 104 sind
an gegenüberliegenden
Seiten der Metall-Gate-Elektrode 106 ein Source-Bereich 104A und
ein Drain-Bereich 104B gebildet. Ein Kanalbereich (nicht
gekennzeichnet) ist im Halbleiterkörper 104 zwischen
dem Source- und dem Drain-Bereich 104A/B und unter der
Metall-Gate-Elektrode 106 gebildet.
Wie auf dem Fachgebiet bekannt, können im Kanalbereich Source-und-Drain-Enderweiterungen
(nicht dargestellt) gebildet sein. Da der Halbleiterkörper 104 an
der Grenzfläche 108 nicht
gegen das Substrat 102 isoliert ist, ist das Ausrichten
der Unterseite der Enderweiterungen gegenüber der Unterseite der Metall-Gate-Elektrode 106 kritisch.
Wenn die Enderweiterungen hinunter in das Substrat 102 dringen
oder wenn die Enderweiterungen nicht bis zur Unterseite des Halbleiterkörpers 104 dringen,
können
Kurzkanaleffekte auftreten.
-
2 ist
ein Verfahren 200 zum Bilden eines isolierten Halbleiterköpers auf
einem Bulk-Substrat gemäß einer
Ausführungsform
der Erfindung. 3 bis 10 veranschaulichen
Querschnitte der Strukturen, die gebildet werden, wenn das Verfahren 200 ausgeführt wird.
-
Das
Verfahren 200 beginnt mit dem Bereitstellen eines Bulk-Substrats, auf dem
der isolierte Halbleiterkörper
der Erfindung gebildet werden kann (202 in 2).
In Ausführungsformen
der Erfindung kann das Bulk-Substrat aus Silizium oder einer Siliziumlegierung
gebildet sein. In weiteren Ausführungsformen
der Erfindung kann das Bulk- Substrat
Materialien wie etwa Germanium, Indiumantimonid, Bleitellurid, Indiumarsenid,
Indiumphosphid, Galliumarsenid oder Galliumantimonid aufweisen,
wobei jedes davon mit Silizium kombiniert sein kann.
-
Das
Bulk-Substrat weist eine Hartmaskenschicht auf, die aus einem Material
wie etwa Siliziumnitrid (z. B. Si3N4) gebildet ist. Die Hartmaskenschicht aus
Siliziumnitrid kann mit Hilfe herkömmlicher Prozesse gebildet
werden, wie etwa mit einem Prozess des chemischen Aufdampfens auf
eine Oberseite des Silizium-Bulk-Substrats. 3 veranschaulicht einen
Querschnitt durch ein Bulk-Substrat 300, das eine Siliziumnitridschicht 302 aufweist,
die auf seiner Oberseite gebildet ist.
-
Die
Hartmaskenschicht kann geätzt
werden, um eine strukturierte Hartmaskenschicht zu bilden (204).
Herkömmliche,
auf dem Fachgebiet bekannte Prozesse können angewandt werden, um die
Hartmaskenschicht zu strukturieren, wie etwa herkömmliche
lithographische Prozesse, bei denen Trockenätzen oder Ionenätzen in
CHF3-, CH3F- oder
CF4-Plasmen stattfindet. In weiteren Ausführungsformen
können
andere Nass- oder Trockenätzprozesse
angewandt werden. Die strukturierte Hartmaskenschicht kann dann
als Maske zum Strukturieren des Bulk-Substrats verwendet werden,
um eine Lamellenstruktur zu bilden (206). Herkömmliche,
auf dem Fachgebiet bekannte Prozesse können angewandt werden, um das
Bulk-Substrat zu strukturieren, wie etwa ein Nassätzprozess
unter Verwendung von NH4OH oder ein Trockenätzprozess
unter Verwendung von HBrCl. In weiteren Ausführungsformen können wiederum
andere Nass- oder Trockenätzprozesse
angewandt werden. Die Lamellenstruktur kann verwendet werden, um
einen Halbleiterkörper
zu bilden. 4 veranschaulicht einen Querschnitt
einer Hartmaskenstruktur 302A auf dem Bulk-Substrat 300. 5 stellt
einen Querschnitt einer Lamellenstruktur 500 dar, die durch Ätzen eines
Bulk- Substrats 300 unter
Verwendung der Hartmaskenstruktur 302A als Maske gebildet
wurde.
-
Als
Nächstes
wird ein Grabenisolationsmaterial (Grabenisolation – englisch: „shallow
trench isolation” – STI) rund
um die Lamellenstruktur abgeschieden (208). In verschiedenen
Ausführungsformen
der Erfindung kann das STI-Material
ein Isoliermaterial sein, wie etwa ein dielektrisches Material oder
ein anderes Oxidmaterial. In einigen Ausführungsformen kann Siliziumdioxid
oder SiOF als STI-Material verwendet werden. Das STI-Material kann
mit herkömmlichen
Abscheidungsprozessen abgeschieden werden, wie etwa durch chemisches
Aufdampfen („chemical
vapor deposition” – CVD),
physikalisches Aufdampfen („physical
vapor deposition” – PVD) und Atomlagenabscheidung
(„atomic
layer deposition” – ALD). 6 veranschaulicht
einen Querschnitt eines STI-Materials 600, das angrenzend
an die Lamellenstruktur 500 abgeschieden wurde.
-
Das
STI-Material wird dann teilweise abgetragen, um einen Abschnitt
der Lamellenstruktur freizulegen (210). Der freigelegte
Abschnitt der Lamellenstruktur wird schließlich zu einem isolierten Halbleiterkörper zur
Verwendung in einem Tri-Gate-Bauelement. Dementsprechend entspricht
der Grad oder die Tiefe, in dem/der das STI-Material abgetragen und
die Lamellenstruktur freigelegt wird, der gewünschten Dicke oder Höhe des zu
formenden isolierten Halbleiterkörpers.
Herkömmliche
Prozesse können
angewandt werden, um das STI-Material teilweise abzutragen oder
zu ätzen,
insbesondere Nassätzprozesse
mit Hilfe von Wasserstofffluorid (HF) oder Trockenätzprozesse
mit Hilfe von CHF3, CH3F oder
CF4. In weiteren Ausführungsformen können andere
Nass- oder Trockenätzprozesse
angewandt werden. 7 veranschaulicht einen Querschnitt des
STI-Materials 600 nach dem teilweisen Abtragen, wodurch
ein Abschnitt der Lamellenstruktur 500 freigelegt wurde.
-
Als
Nächstes
wird über
dem freigelegten Abschnitt der Lamellenstruktur 500 eine
schützende
Nitridabdeckung gebildet (212). Die vorher freigelegten Abschnitte
der Lamellenstruktur sind jetzt in der Nitridabdeckung enthalten
und vor Oxidation geschützt. Die
Nitridabdeckung kann aus dem gleichen Material wie die Hartmaske,
wie etwa Siliziumnitrid (z. B. Si3N4), und mit herkömmlichen Prozessen gebildet werden.
Zum Beispiel kann ein Abscheidungsprozess wie CVD, PVD oder ALD
unter Verwendung von Prekursoren wie Silan oder Ammoniak angewandt werden,
um eine Nitridschicht auf dem STI-Material und der Lamellenstruktur
zu bilden. Dann kann ein Ätzprozess
wie die oben beschriebenen angewandt werden, um die Nitridschicht
zu ätzen
und eine Nitridabdeckung auf der Lamellenstruktur zu bilden. 8 veranschaulicht
einen Querschnitt einer Nitridabdeckung 800, die auf der
Lamellenstruktur 500 gebildet ist.
-
Gemäß den Ausführungsformen
der Erfindung wird nun ein thermischer Oxidationsprozess ausgeführt, um
einen Abschnitt der Lamellenstruktur zu oxidieren, der direkt unter,
aber nicht in der Nitridabdeckung enthalten ist (214).
Mit anderen Worten verbraucht der Oxidationsprozess einen ungeschützten Abschnitt
der Siliziumlamelle, der unter der Unterkante der Nitridabdeckung
liegt, wodurch das Silizium in ein Siliziumoxidmaterial umgewandelt
wird. Der Abschnitt der Lamellenstruktur, der durch die Nitridabdeckung
geschützt
ist, wird nun durch dieses neu gebildete Siliziumoxid gegen das
Bulk-Substrat isoliert. In den Ausführungsformen der Erfindung
kann der thermische Oxidationsprozess durch Tempern des Substrats
bei einer Temperatur zwischen etwa 900°C und etwa 1100°C über einen
Zeitraum zwischen etwa 0,5 Stunden und etwa 3 Stunden oder länger ausgeführt werden.
Die thermische Oxidation kann in einer Umgebung stattfinden, die
einen oder mehrere der Stoffe O2, H2O, Dampf und HCl enthält.
-
9 veranschaulicht
einen Querschnitt der Lamellenstruktur 500, nachdem ein
Abschnitt des Siliziums durch den thermische Oxidationsprozess verbraucht
wurde. Wie dargestellt, bildet der Abschnitt der Lamellenstruktur 500,
der durch die Nitridabdeckung 800 geschützt ist, nun einen isolierten
Halbleiterkörper 900.
Das Material direkt unter dem isolierten Halbleiterkörper 900 ist
eine Oxidschicht, im Allgemeinen eine Siliziumdioxidschicht, die
während des
thermischen Oxidationsprozesses gebildet wurde.
-
Die
Nitridabdeckung kann nach dem thermischen Oxidationsprozess vom
isolierten Halbleiterkörper
entfernt werden (216). Es können herkömmliche Prozesse zum Entfernen
eines Nitrids von Silizium, wie etwa die oben genauer beschriebenen
herkömmlichen
Nass- oder Trockenätzprozesse,
angewandt werden. In einigen Ausführungsformen kann ein Nassätzprozess
unter Verwendung von Phosphorsäure
angewandt werden, da diese eine hohe Selektivität gegenüber sowohl Oxiden als auch
Silizium besitzt. Der isolierte Halbleiterkörper 900 kann nun
zum Bilden eines Tri-Gate-Transistors verwendet werden, der im Verhältnis zu
herkömmlichen Tri-Gate-Transistoren
auf Bulk-Siliziumsubstraten verbesserte Kurzkanaleffekte aufweist.
-
10 veranschaulicht
einen isolierten Halbleiterkörper 900,
nachdem die Nitridabdeckung 800 entfernt wurde. Der Halbleiterkörper 900 ist
gegen das Bulk-Substrat 300 isoliert und kann nun als Halbleiterkörper für einen
Tri-Gate-Transistor
verwendet werden. Von diesem Punkt an können herkömmliche Tri-Gate-Herstellungsprozesse
angewandt werden.
-
11 ist
ein alternatives Verfahren 1100 des Bildens eines isolierten
Halbleiterkörpers
gemäß einer
Ausführungsform
der Erfindung. Das Verfahren 1100 folgt bis zur Bildung
der Nitridabdeckung dem gleichen Prozess wie das Verfahren 200 (d.
h. das Verfahren 1100 weist die Prozesse 202 bis 212 der 2 auf).
-
Sobald
die Nitridabdeckung gebildet ist, wird ein zweites teilweises Abtragen
des STI-Materials ausgeführt
(1102 des Verfahrens 1100). In dieser Ausführungsform
wird das STI-Material
ein zweites Mal teilweise abgetragen, um einen Abschnitt der Lamellenstruktur
unter der Nitridabdeckung freizulegen, der dann in ein Oxid umgewandelt
wird. Dementsprechend hängt
der Grad, zu dem das STI-Material abgetragen wird, hier von der
gewünschten
Dicke der Oxidschicht ab, die zum Isolieren des Halbleiterkörpers gebildet
wird. Um das STI-Material abzutragen, kann ein Nassätzprozess
mit Fluorwasserstoffsäure oder
mit einem gepufferten Oxid angewandt werden. 12 veranschaulicht
einen Querschnitt des STI-Materials 600, nachdem es ein
zweites Mal teilweise abgetragen wurde, wodurch ein Abschnitt der Lamellenstruktur 500 unter
der Nitridabdeckung 800 freigelegt wurde.
-
Gemäß den Ausführungsformen
der Erfindung wird nun ein Oxidationsprozess ausgeführt, um den
Abschnitt der Lamellenstruktur zu oxidieren, der während der
zweiten STI-Abtragung
freigelegt wurde (1104). Der Oxidationsprozess verbraucht
das Silizium, das freiliegt und nicht durch die Nitridabdeckung geschützt ist,
und wandelt das Silizium in ein Siliziumoxidmaterial um. Hierbei
weist der Oxidationsprozess eine schnellere Oxidationsrate des Siliziums auf,
da das Silizium freiliegt, was ein verhältnismäßig dünneres und besser steuerbares
Oxid ergibt. Der Abschnitt der Lamellenstruktur, der durch die Nitridabdeckung
geschützt
ist, wird nun durch dieses neu gebildete Siliziumoxid gegen das
Bulk-Substrat isoliert. Wie oben beschrieben, kann der thermische Oxidationsprozess
durch Tempern des Substrats bei einer Temperatur zwischen etwa 900°C und etwa 1100°C über einen
Zeitraum zwischen etwa 0,5 Stunden und etwa 3 Stunden oder länger ausgeführt werden.
Die thermische Oxidation kann in einer Umgebung stattfinden, die
einen oder mehrere der Stoffe O2, H2O, Dampf und HCl enthält.
-
13 stellt
einen Querschnitt der Lamellenstruktur 500 dar, nachdem
ein Abschnitt des Siliziums durch der thermische Oxidationsprozess
verbraucht wurde, um eine Oxidschicht 1300 zu bilden. Wie
dargestellt, bildet der Abschnitt der Lamellenstruktur 500,
der durch die Nitridabdeckung 800 geschützt ist, nun einen isolierten
Halbleiterkörper 900. Das
Material direkt unter dem isolierten Halbleiterkörper 900 ist die Oxidschicht 1300,
im Allgemeinen eine Siliziumoxidschicht, die während des thermischen Oxidationsprozesses
gebildet wurde.
-
Die
Nitridabdeckung kann nun, nach dem thermischen Oxidationsprozess,
vom isolierten Halbleiterkörper
entfernt werden (1106). Zum Entfernen eines Nitrids von
Silizium können
herkömmliche
Prozesse angewandt werden, wie oben beschrieben. Der isolierte Halbleiterkörper 900 kann
nun verwendet werden, um einem Tri-Gate-Transistor zu bilden, der
im Verhältnis
zu herkömmlichen
Tri-Gate-Transistoren auf Bulk-Siliziumsubstraten verbesserte Kurzkanaleffekte
aufweist. 14 veranschaulicht den isolierten
Halbleiterkörper 900,
nachdem die Nitridabdeckung 800 entfernt wurde. Wieder
können von
diesem Punkt an herkömmliche
Tri-Gate-Herstellungsprozesse angewandt werden.
-
Dementsprechend
wurden Verfahren zum Bilden eines isolierten Halbleiterkörpers auf
einem Bulk-Substrat beschrieben. Gemäß den Ausführungsformen der Erfindung
stellt die Bildung einer Oxidschicht unter dem Halbeiterköper eine Selbstausrichtung
des Gates und der Source-Drain-Enderweiterungen für eine optimale Gate-Steuerung
bereit. Zusätzliche
Vorteile sind unter anderem die Vereinfachung des technischen Aufwands,
der für
die Source-und-Drain-Enderweiterungen
erforderlich ist, eine Verringerung der Source-und-Drain-Sperrschichtkapazität und die
Erzeugung einer verhältnismäßig dünnen Isolierschicht
unter dem aktiven Tri-Gate-Bauelement, was im Vergleich zu standardmäßigen Silizium-auf-Isolator-Bauelementen,
die eine verhältnismäßig dicke Isolierschicht
verwenden, eine verbesserte Kurzkanalimmunität bereitstellt. Weiterhin ermöglicht der vollständig isolierte
Halbleiterkörper
der Erfindung weitere Anwendungen der Silizium-auf-Isolator-Art, wie
etwa als Einzelspeicher mit Schwebköper, selbst wenn der Ausgangswafer
ein Bulk-Silizium ist.
-
Die
vorstehende Beschreibung der veranschaulichten Ausführungsformen
der Erfindung, einschließlich
der in der Zusammenfassung gegebenen Beschreibung, soll nicht erschöpfend sein
oder die Erfindung auf die offenbarten exakten Formen beschränken. Während hierin
spezifische Ausführungsformen
der Erfindung und Beispiele für
diese zur Veranschaulichung beschrieben wurden, sind verschiedene äquivalente
Modifikationen im Rahmen des Schutzumfangs der Erfindung möglich, wie
der Fachmann erkennen wird.
-
Diese
Modifikationen können
im Sinne der vorstehenden ausführlichen
Beschreibung an der Erfindung vorgenommen werden. Die in den folgenden Ansprüchen verwendeten
Begriffe sollen die Erfindung nicht auf die in der Beschreibung
und den Ansprüchen
offenbarten spezifischen Ausführungsformen
beschränken.
Vielmehr soll sich der Schutzumfang der Erfindung allein aus den
folgenden Ansprüche
bestimmen, welche gemäß den etablierten
Regeln zur Auslegung von Ansprüche
ausgelegt werden sollen.
-
ZUSAMMENFASSUNG
-
Ein
Verfahren zum Bilden eines isolierten Tri-Gate-Halbleiterkörpers umfasst das Strukturieren eines
Bulk-Substrats,
um eine Lamellenstruktur zu bilden, das Abscheiden eines Isoliermaterials
rund um die Lamellenstruktur, das teilweise Abtragen des Isoliermaterials,
um einen Abschnitt der Lamellenstruktur freizulegen, die für den Tri-Gate-Halbleiterkörper verwendet
wird, das Abscheiden einer Nitridabdeckung auf dem freiliegenden
Abschnitt der Lamellenstruktur, um den freiliegenden Abschnitt der Lamellenstruktur
zu schützen,
und das Ausführen
eines thermischen Oxidationsprozesses, um einen ungeschützten Abschnitt
der Lamellenstruktur unter der Nitridabdeckung zu oxidieren. Der
oxidierte Abschnitt der Lamelle isoliert den Halbleiterkörper, der
durch die Nitridabdeckung geschützt
ist. Die Nitridabdeckung kann dann entfernt werden. Der thermische Oxidationsprozess
kann das Tempern des Substrats bei einer Temperatur zwischen etwa
900°C und
etwa 1100°C über einen
Zeitraum zwischen etwa 0,5 Stunden und etwa 3 Stunden umfassen.