DE112006004255B4

DE112006004255B4 - Digitale Isolationsbarriere mit einzelnem Transformator

Info

Publication number: DE112006004255B4
Application number: DE112006004255.6T
Authority: DE
Inventors: Peter Kiss; Johannes G. Ransijn; Boris A. Bark; James D. Yoder; Brad L. Grande
Original assignee: Agere Systems LLC
Current assignee: Avago Technologies International Sales Pte Ltd
Priority date: 2005-06-23
Filing date: 2006-06-16
Publication date: 2015-10-22
Anticipated expiration: 2026-06-17
Also published as: DE112006001684B4; TWI368240B; DE112006001684T5; JP2011188525A; TW201250735A; KR101174728B1; WO2007001931A3; KR20130010085A; KR20120049411A; US7773733B2; GB0801154D0; TW201230096A; US8867182B2; TWI368241B; JP5094989B2; JP5623612B2; DE112006004255A5; KR101092875B1; TWI417911B; GB2442403B

Abstract

Signalgespeiste integrierte Schaltung, umfassend: einen integrierten Schaltungschip, der einen Masseknoten, einen Einspeiseknoten und einen ersten Anschluss zum Empfang eines Eingangssignals umfasst, welches Dateninhalt sowie eine vorgegebene Energie aufweist; einen Empfangspuffer, der auf dem integrierten Schaltungschip ausgebildet ist, mit dem ersten Anschluss verbunden ist und in der Lage ist, den Dateninhalt zu empfangen, der mit dem Eingangssignal verknüpft ist, wobei der Empfangspuffer einen Ausgangsanschluss aufweist, der zur Ausgabe des gepufferten Eingangssignals eingerichtet ist; einen Gleichrichter, der auf dem integrierten Schaltungschip ausgebildet ist, wobei der Gleichrichter umfasst: eine erste Diode, die zwischen den ersten Anschluss und den Masseknoten geschaltet ist, und eine zweite Diode, die zwischen den ersten Anschluss und den Einspeiseknoten geschaltet ist; einen Tristate-Puffer, der einen Eingangsanschluss und einen Ausgangsanschluss aufweist, wobei der Ausgangsanschluss mit dem ersten Anschluss des integrierten Schaltungschips verbunden ist; und einen Rückkopplungspfad, der zwischen dem Ausgangsanschluss des Empfangspuffers und dem Eingangsanschluss des Tristate-Puffers verbunden und derart konfiguriert ist, dass das gepufferte Eingangssignal durch den Rückkopplungspfad an den Eingangsanschluss des Tristate-Puffers weitergeleitet wird; wobei der Gleichrichter in der Lage ist, das Eingangssignal gleichzurichten und zumindest einen Teil der vorgegebenen Energie des Eingangssignals an den Einspeiseknoten weiterzuleiten, und wobei die erste und die zweite Diode jeweils in der Lage sind, einem ESD-Impuls standzuhalten.

Description

Gebiet der Erfindung
Die vorliegende Erfindung betrifft allgemein die digitale Kommunikation zwischen zwei Einrichtungen, die durch eine Isolationsbarriere getrennt sind.
Hintergrund der Erfindung
Regulierungsbehörden in der gesamten Welt haben Standards und Regeln zum Anschluss von Teilnehmergeräten an Telefonnetze festgelegt. Diese Regeln sind dafür bestimmt, Schäden an dem Telefonnetz zu verhindern und Störungen anderer Geräte, die ebenso an das Netz angeschlossen sind, zu vermindern. Die Regeln stellen jedoch oft schwierige Herausforderungen hinsichtlich der Gestaltung dar.
Beispielsweise wird bei einem solchen Teilnehmergerät oder Datenkommunikationsgerät wie einem Datenmodem im Allgemeinen gefordert, dass eine elektrische Isolierung in irgendeiner Form vorhanden ist, um zu verhindern, dass Spannungsstöße oder Störimpulse, die von dem Teilnehmergerät ausgehen, eine schädliche Auswirkung auf das Telefonnetz haben. Eine elektrische Isolierung geht auch potenzielle Probleme an, die mit Unterschieden in den Betriebsspannungen zwischen einer Telefonleitung und dem Teilnehmergerät verbunden sind. Spezieller können die Telefonleitungsspannungen in einem gegebenen Netz breit variieren und übersteigen oft die Betriebsspannung des Teilnehmergeräts. In den Vereinigten Staaten ist momentan eine 1500 Volt Isolierung erforderlich. In anderen Ländern kann die vorgeschriebene Isolierung 3000 bis 4000 Volt erreichen.
Es werden eine Reihe von Verfahren genutzt, um die elektrische Isolierung in erforderlichem Grad bereitzustellen. Beispielsweise kommen oft große analoge Trenntransformatoren zum Einsatz, um analoge Signale zwischen einer zweiadrigen Telefonleitung und dem analogen Frontend eines Modems oder einer anderen Schaltung magnetisch zu koppeln, wobei gleichzeitig ein entsprechender Grad an elektrischer Isolierung aufrechterhalten wird. Der Trenntransformator hat die Funktion, potentiell schädliche Gleichspannungskomponenten zu blockieren, wodurch beide Seiten der Datenverbindung geschützt werden.
Der Trenntransformator stellt, was Modems betrifft, typischerweise einen Teil einer so genannten Datenzugriffsanordnung oder Data Access Arrangement (DAA) dar. Der Begriff DAA bezeichnet im Allgemeinen eine Schaltung, die eine Schnittstelle zwischen einem öffentlichen Telefonnetz, das seinen Ursprung in einer Telefonzentrale hat, und einem digitalen Datenbus eines Host-Systems oder einer Datenendeinrichtung bereitstellt. Die DAA isoliert ein Modem oder eine ähnliche Einrichtung elektrisch von einer Telefonleitung, um Abstrahlungen von elektromagnetischen Störungen/Hochfrequenzstörungen (EMI/RFI) zu kontrollieren. zusätzlich zu der elektrischen Isolation bildet die DAA oft eine Reihe von Signalen (z. B. ein Klingelsignal) zum Bereitstellen für das Teilnehmergerät aus. Die DAA kann Signale über eine Telefonanschlussdose wie beispielsweise einen RJ11C-Anschluss, wie er für Standardtelefone genutzt wird, von der Telefonleitung empfangen.
Typischerweise muss eine Reihe von Schaltungen Informationen von der Telefonleitung ableiten, und es ist oft für jedes Signal, das zu dem Host-System und von diesem übermittelt wird, eine Isolierung erforderlich. Solche Schaltungen können umfassen: eine Sende- und Empfangsschaltung; eine Klingelsignal-Detektionsschaltung; eine Schaltung zum Umschalten zwischen Sprach- und Datenübertragungen; Schaltungen zum Wählen von Telefonnummern; eine Leitungsstrom-Detektionsschaltung; eine Schaltung zum Anzeigen, dass das Gerät mit einer funktionierenden Telefonleitung gekoppelt ist, und eine Leitungstrennungs-Detektionsschaltung. Bei herkömmlichen DAA-Gestaltungen werden für jede Funktion der DAA separate leitungsseitige Schaltungen und separate Signalpfade über eine Hochspannungs-Isolationsbarriere hin genutzt. Für diese herkömmliche Gestaltung ist eine unerwünscht große Anzahl von Isolationsbarrieren erforderlich.
Eine modernere Lösung zum Reduzieren der Anzahl der Isolationsbarrieren in einer DAA besteht darin, die DAA-Schaltung in eine leitungsseitige Schaltung und eine systemseitige Schaltung zu trennen. Die leitungsseitige Schaltung umfasst die analogen Komponenten, die für den Anschluss an die Telefonleitung erforderlich sind, während die systemseitige Schaltung typischerweise die digitale Signalverarbeitungsschaltung und die Schnittstellenschaltung zur Kommunikation mit dem Host-System umfasst. Eingehende analoge Datensignale von der Telefonleitung werden über einen Analog-Digital-Wandler in der leitungsseitigen Schaltung digitalisiert und werden über die ”digitale” Isolationsbarriere an die systemseitige Schaltung übermittelt, und zwar über eine digitale, bidirektionale, serielle Kommunikationsverbindung. Das digitale Datensignal kann dann von der digitalen Signalverarbeitungsschaltung in der systemseitigen Schaltung verarbeitet werden. Umgekehrt können digitale Datensignale von dem Host-System über die bidirektionale serielle Kommunikationsverbindung durch die digitale Isolationsbarriere hindurch an die leitungsseitige Schaltung übertragen werden, wo die digitalen Datensignale in analoge Signale umgesetzt werden und auf die Telefonleitung gelegt werden.
Ein Problem, das sich jedoch bei dieser moderneren DAA ergibt, besteht darin, dass für die leitungsseitige Schaltung eine separate Gleichspannungs(DC)-Leistungsversorgung bereitgestellt werden muss, die von der Leistungsversorgung des Host-Systems isoliert ist. zwei hauptsächliche Ansätze zum Bereitstellen einer isolierten Leistungsversorgung wurden vorgeschlagen. Bei dem ersten Ansatz wird Leistung von dem Host-System an die leitungsseitige Schaltung über einen separaten Leistungstransformator in Form eines Stroms digitaler Impulse übertragen. Die Impulse bilden ein Wechselspannungssignal, das über einen Gleichrichter in der leitungsseitigen Schaltung in eine DC-Versorgungsspannung umgesetzt werden kann. Dieser Ansatz erfordert unvorteilhafterweise zumindest zwei Transformatoren – einen, der als Isolationsbarriere für die digitalen Datensignale dient, und den anderen, um Betriebsspannung für die leitungsseitige Schaltung bereitzustellen.
Ein zweiter Ansatz, der vorgeschlagen worden ist, besteht darin, Betriebsspannung für die leitungsseitige Schaltung von der Telefonleitung selbst abzuleiten. Dieser Ansatz ist jedoch in der Praxis schwer zu realisieren, da die Spezifikationen für Telefonkommunikationssysteme in bestimmten Ländern, darunter Deutschland und Österreich, den Energiebetrag, den eine DAA von einer Telefonleitung nutzen darf, stark begrenzen. Bei diesem Ansatz reduziert sich tendenziell auch der Abstand, in dem das Teilnehmergerät von der Telefonzentrale entfernt sein kann, da der Spannungsabfall auf der Telefonleitung mit zunehmendem Abstand zwischen dem Teilnehmergerät und der Telefonzentrale der Telefongesellschaft zunimmt.
US 5,870,046 A beschreibt ein Isolationssystem, das zur Verwendung in der Telefonie, Medizintechnik, industrielle Prozesssteuerung und andere Anwendungen vorgesehen ist. Das System bietet die Möglichkeit der Kommunikation über eine kapazitive Isolationsbarriere, die unempfindlich gegen Amplituden- und Phasenrauschstörungen ist. Insbesondere ist ein bidirektionales Isolationssystem beschrieben, mit welchem eine bidirektionale Kommunikation von digitalen Signalen unter Verwendung eines einzelnen Paares von Isolationskondensatoren erreicht werden kann.
EP 1 447 961 A1 beschreibt eine Umschalter-Schaltung für eine elektronische Telefonleitungsschnittstelle, die in Kombination mit einer Stromspiegelschaltung ein Stromsignal erzeugen kann, das proportional zu der Linienspannung ist.
US 6,072,677 A beschreibt, dass eine elektrostatische Entladungsschutzschaltung, welche unter Verwendung einer Silizium-Gleichrichter-Steuerung gebildet ist, mit einem Eingangsanschluss und einer internen Schaltung zur Entladung elektrostatischer Ladungen auf dem Eingangsanschluss verbunden ist.
US 2004/0217837 A1 beschreibt eine isolierende Verbindungsanordnung, die Signale in beiden Richtungen über einen Transformator zwischen mehreren Einheiten koppelt, die jeweils Differenzsignalübertragungspuffer und -Empfänger aufweisen.
Zusammenfassung der Erfindung
Erfindungsgemäß wird eine einzelne digitale Kommunikationsverbindung zwischen systemseitiger und leitungsseitiger Schaltung in einer DAA zur Verfügung gestellt, die in der Lage ist, sowohl Datensignale zu übermitteln als auch ausreichend Leistung zu übertragen, um die leitungsseitige Schaltung zu betreiben, ohne Leistung von der Telefonleitung abzuziehen. Die Erfinder der vorliegenden Erfindung haben erkannt, dass von einer systemseitigen Schnittstellenschaltung zu einer leitungsseitigen Schnittstellenschaltung eine enorme Menge an Leistungen unter Nutzung eines Trenntransformators übertragen werden kann und dass die Kosten für die Nutzung eines Transformators als Isolationsbarriere stark reduziert werden können, indem sowohl Daten als auch Leistung über einen einzigen Trenntransformator übertragen werden. Dementsprechend umfasst die Erfindung eine systemseitige Schnittstellenschaltung, eine leitungsseitige Schnittstellenschaltung und eine Isolationsbarriere, die einen Transformator umfasst, über welchen sowohl Daten als auch Leistungssignale übertragen werden können. Jede Schnittstellenschaltung kann an eine Kommunikationsschaltung stromaufwärts (entweder leitungsseitig oder systemseitig) angeschlossen werden, von welcher sie vorwärts laufende Datensignale empfangen kann, die über die Isolationsbarriere an die andere Schnittstellenschaltung übertragen werden sollen, und an welche sie Datensignale weiterleiten kann, die über die Isolationsbarriere von der anderen Schnittstellenschaltung empfangen werden.
Jede Schnittstellenschaltung umfasst vorzugsweise einen Modusumschalter und einen Tristate-Puffer, welche ermöglichen, dass die Schnittstellenschaltung in einem Sendemodus oder einem Empfangsmodus arbeitet. Im Sendemodus leitet die Schnittstellenschaltung Signale von der jeweiligen stromaufwärts gelegenen Kommunikationsschaltung an die Isolationsbatterie weiter. Im Empfangsmodus empfängt die Schnittstellenschaltung Signale, die über die Isolationsbarriere empfangen werden, und speichert diese zwischen. In der systemseitigen Schnittstellenschaltung ermöglicht dieser Zwischenspeichervorgang, dass die systemseitige Schnittstellenschaltung Leistung an die leitungsseitige Schnittstellenschaltung sogar dann überträgt, während die leitungsseitige Schnittstellenschaltung Signale an die systemseitige Schnittstellenschaltung übermittelt. Ferner ermöglicht der Zwischenspeichervorgang in der leitungsseitigen Schnittstellenschaltung, dass der Tristate-Puffer als Gleichrichter dient.
Erfindungsgemäß wird ferner ein Kommunikationsprotokoll zur Nutzung in einer Kommunikationsschnittstelle, die eine Isolationsbarriere umfasst, zur Verfügung gestellt. Ein einzelner Rahmen in dem Kommunikationsprotokoll umfasst ein oder mehrere Vorwärts-Datenbits; ein oder mehrere Vorwärts-Steuerbits; ein oder mehrere Rückwärts-Datenbits und ein oder mehrere Rückwärts-Steuerbits, die über Manchester-Kodierung in solcher Weise kodiert sind, dass ein Flussgleichgewicht der Isolationsbarriere aufrechterhalten wird. Der Kommunikationsrahmen kann ferner ein oder mehrere „Auffüll”-Bits umfassen, die basierend auf der Anzahl der Vorwärts und Rückwärts-Datenbits, die sich in dem Rahmen befinden, hinzugefügt oder entfernt werden können, sodass die Kommunikationsschnittstelle mehr als einer Datendurchsatzrate Rechnung tragen kann, wobei eine feste Taktrate beibehalten wird. Der Rahmen kann ferner noch ein „Sync”-Muster umfassen, das drei aufeinander folgende Zyklen mit denselben Werten umfasst.
Erfindungsgemäß wird außerdem ein Verfahren zum Übermitteln von Signalen über eine Isolationsbarriere entsprechend dem vorstehenden Kommunikationsprotokoll zur Verfügung gestellt.
Kurze Beschreibung der Zeichnungen
Verschiedene Ausführungsformen der vorliegenden Erfindung sollen nun detaillierter in Verbindung mit den anhängenden Zeichnungen beschrieben werden, in welchen:
1 ein Blockdiagramm ist, das eine digitale Kommunikationsverbindung entsprechend der Erfindung darstellt;
2 ein Taktungsdiagramm ist, das die Funktionsweise einer erfindungsgemäßen digitalen Kommunikationsverbindung darstellt;
3 ein Rahmengebungsdiagramm ist, das die Zusammensetzung eines Rahmens darstellt, die zur Nutzung in einer digitalen Kommunikationsverbindung entsprechend der Erfindung geeignet ist;
4 ein weiteres Rahmengebungsdiagramm ist, das die Zusammensetzung eines Rahmens mit einer ungeradzahligen Anzahl von Zyklen darstellt, der zur Nutzung in einer digitalen Kommunikationsverbindung entsprechend der Erfindung geeignet ist;
5 ein Schaltungsschema ist, das weitergehend eine digitale Kommunikationsverbindung entsprechend der Erfindung darstellt;
6 ein Konzeptschema ist, das die Übertragung von Leistung in einer digitalen Kommunikationsverbindung entsprechend der Erfindung darstellt;
7 ein Schaltungsschema ist, das eine einseitig geerdete Ausführungsform einer digitalen Kommunikationsverbindung entsprechend der Erfindung darstellt; und
8 ein Graph ist, der die Beziehung zwischen der Leistungsübertragung und dem Vorwärts-zu-Rückwärts-Übertragungsverhältnis in einer digitalen Kommunikationsverbindung entsprechend der Erfindung darstellt.
Detaillierte Beschreibung
Die vorliegende Erfindung stellt eine isolierte digitale Kommunikationsverbindung zwischen leitungsseitiger Schaltung und systemseitiger Schaltung in einer DAA bereit. Erfindungsgemäß kommt ein einzelner Transformator als Isolationsbarriere zur Anwendung. Unter Nutzung der Einzeltransformator-Isolationsbarriere (”STIB” – Single Transformer Isolation Barrier) kann ein ausreichend großer Betrag an Leistung von einer systemseitigen Schnittstellenschaltung (”SSIC” – System-Side Interface Circuit) zum Betrieb der leitungsseitigen Schnittstellenschaltung (”LSIC” – Line Side Interface Circuit) übertragen werden, ohne auf die Telefonleitung als primäre Leistungsquelle zurückzugreifen. Die STIB kann bidirektional Daten, Takt- und Leistungssignale führen.
1 stellt eine digitale Kommunikationsverbindung entsprechend der Erfindung dar. Die digitale Kommunikationsverbindung 100 umfasst eine systemseitige Schnittstellenschaltung (”SSIC”) 180 und eine leitungsseitige Schnittstellenschaltung (”LSIC”) 182, welche durch die STIB 136 getrennt sind. Vorzugsweise ist sowohl die SSIC 180 als auch die LSIC 182 jeweils auf einer einzelnen integrierten Schaltung integriert. Die STIB 136 stellt vorzugsweise ein oberflächenmontiertes Bauelement mit hoher Leistungskapazität und niedriger Impedanz dar. Sowohl die SSIC 180 als auch die LSIC 182 umfassen zumindest einen Tristate-Puffer 108, 156, der mit der STIB 136 (an den Knoten 126 und 138) verbunden ist, um Signale über die STIB 136 zu übermitteln. Sowohl die SSIC 180 als auch die LSIC 182 umfassen ferner einen Empfangspuffer 133, 176, der mit der STIB 136 verbunden ist, um Signale zu empfangen, die von der anderen Schnittstellenschaltung übertragen werden. Jeder der Puffer 108, 156, 133 und 176 stellt vorzugsweise einen verstärkenden Puffer dar, welcher jeweils entweder das über die STIB 136 zu sendende Signal oder das über die STIB 136 empfangene Signal verstärkt.
Die SSIC 180 und die LSIC 182 können außerdem zusätzliche Tristate-Puffer 114 und 172 und zugehörige Inverter 106, 168 umfassen, die in Verbindung mit den Tristate-Puffern 108 und 156 einen Gegentaktverstärker bilden können. Die Gegentakt-(oder ”doppelseitige”)Konfiguration bietet eine hohe Leistungskapazität und einen großen Spannungsbereich über die primäre und/oder sekundäre Wicklung der STIB 136 hin.
In der digitalen Kommunikationsverbindung 100 können sowohl Leistung als auch Daten zwischen der SSIC 180 und der LSIC 182 über die STIB 136 durch ein rahmenbasiertes TDM(Zeitmultiplex)-Kommunikationsprotokoll übertragen werden. In jedem Rahmen, der eine vorgegebene Zeitspanne repräsentiert, wechseln die SSIC 180 und die SLIC 182 zwischen Senden und Empfangen ab, wie durch Steuersignale SelF und SelR bestimmt wird, die von einer (nicht gezeigten) Auswahlsteuerlogik bereitgestellt werden. Während der ersten Periode eines Rahmens aktiviert beispielsweise ein vorgegebenes Auswahlsteuersignal SelF an dem Anschluss 104 die Tristate-Puffer 108, 114 auf der Systemseite, während ein komplementäres Steuersignal SelR, das an dem Anschluss 166 eingegeben wird, die Tristate-Puffer 156, 172 auf der Leitungsseite deaktiviert. Infolgedessen wird ein vorwärts laufendes Datensignal TxF (ein vorwärts laufender Impulsstrom), der an dem Anschluss 102 empfangen wird, verstärkt, und wird über die systemseitigen Tristate-Puffer 108, 114 auf die systemseitige Wicklung des Transformators T1 übertragen und danach über die leitungsseitige Wicklung des Transformators T1 an den leitungsseitigen Empfangspuffer 176 weitergegeben. Das vorwärts laufende Datensignal wird danach an dem Anschluss 178 als Vorwärts-Datensignal RxF ausgegeben. Analog werden für die umgekehrte Übertragung von der Leitungsseite zu der Systemseite Steuersignale SelF und SelR bereitgestellt, um die Tristate-Puffer 156, 172 zu aktivieren und die Tristate-Puffer 108, 114 zu deaktivieren. Ein Datensignal TxR (ein rückwärts laufender Impulsstrom) wird somit verstärkt und wird über den Transformator übertragen, an einem Empfangspuffer 133 empfangen und als Rückwärts-Datensignal RxR ausgegeben.
Die LSIC 182 umfasst vorzugsweise eine Stromversorgungsschaltung zum Empfangen von Leistung von der SSIC 180 über die STIB 136. Spezieller sind ein Gleichrichter 144 und eine Speichereinrichtung wie. beispielsweise ein Speisekondensator 154 parallel zu der zweiten Wicklung der STIB 136 geschaltet (an den Knoten 138, 140). Der Gleichrichter 144 kann ein Diodenbrückengleichrichter sein, der wie gezeigt Dioden 146, 148, 150 und 152 umfasst. Die Dioden 146, 148, 150 und 152 sind vorzugsweise Schottky-Dioden mit einer niedrigen Einschaltspannung. Über den Gleichrichter 144 und den Speisekondensator 154 kann der vorwärts laufende Datenimpulsstrom (welcher effektiv ein Wechselspannungssignal darstellt), der das Signal TxF umfasst, welches an der leitungsseitigen Wicklung des Transformators T1 erscheint, in eine Gleichspannung VddL an dem Knoten 162 umgewandelt werden. Diese Gleichspannung VddL kann dann genutzt werden, um die Versorgungsspannung für die leitungsseitige Schaltung bereitzustellen.
Der Gleichrichter 144 kann aus vier Dioden realisiert werden, die auf demselben integrierten Schaltungschip wie die LSIC 182 integriert sind und mit dem Paar Anschlüsse, welche die LSIC 182 mit der Leitungsseite des Transformators verbinden, verbunden sind. Bei dieser Implementierung ist an jedem Pad (an den Knoten 138 und 140) eine Diode angeordnet, die ”nach oben”, zu der positiven Spannungsversorgung VddL hin, geschaltet ist, sowie eine Diode, die ”nach unten”, zu Masse hin, geschaltet ist, sodass eine Gleichrichterbrücke gebildet ist. Somit bilden die Diodenpaare 146, 148 und 150, 152 jeweils Halbwellen-Gleichrichter für die Eingangssignale an den Knoten 142 und 174 und bilden zusammen einen Vollwellen-Gleichrichter für das differenzielle Signal zwischen den Knoten 142 und 174. Bei dieser Ausführungsform weist das Eingangssignal vorzugsweise eine mittlere Energie auf, die ausreichend groß ist, um zu bewirken, dass der Diodengleichrichter 144 arbeitet (d. h. weist eine Amplitude auf, die größer als die Einschaltspannungen der Dioden ist).
Vorzugsweise können die Dioden 146, 148, 150 und 152 einem ESD-Störimpuls von etwa 1000 Volt bis zu etwa 2000 Volt standhalten und weisen eine ausreichende Stromführungskapazität auf, um den integrierten Schaltungschip vor elektrostatischen Entladungen zu schützen. Wenn ein ESD-Ereignis auftritt, wird die Störspannung einfach auf die entsprechende Versorgungsschiene (Masse oder Versorgungsspannung VddL) abgeleitet. Bei dieser Ausführungsform dienen die Dioden 146, 158, 150 und 152 nicht nur als Gleichrichterdioden sondern auch als primäre ESD-Schutzdioden für die Eingangsanschlüsse für die LSIC 182 und können tatsächlich als alleinige ESD-Schutzeinrichtungen für diese Anschlüsse dienen.
Es kann auch ein synchroner Gleichrichter genutzt werden, entweder als Alternative zu dem vorstehend beschriebenen Diodenbrückengleichrichter oder in Verbindung mit diesem. Wenn sowohl die Diodenbrücke als auch der synchrone Gleichrichter vorhanden sind, kann die Diodenbrücke genutzt werden, um die anfängliche Anlaufspannung zu erzeugen, die zum Betrieb benötigt wird, während die LSIC 182 anfangs angeschaltet wird (z. B. während die Steuerlogik für den synchronen Gleichrichter nicht genügend Spannung zum Betrieb aufweist). Der synchrone Gleichrichter kann dann zum Gleichrichten genutzt werden, nachdem die anfängliche Startspannung einen ausreichend hohen Pegel erreicht hat, damit der synchrone Gleichrichter arbeiten kann. Bei einer weiteren Ausführungsform können die Dioden 146, 148, 150 und 152 parasitäre Dioden darstellen, die durch verschiedene Halbleiterübergänge in den Transistoren in dem synchronen Gleichrichter gebildet werden, wie später noch eingehender beschrieben wird.
Die Funktionsweise der digitalen Kommunikationsverbindung 100 und der verschiedenen Signale in dieser lässt sich vollständiger mit Bezugnahme auf das in 2 gezeigte Taktungsdiagramm verstehen. Ein geeignetes TDM-Protokoll kann auf einem sich wiederholenden Rahmen 200 basieren, der als Bitperioden 202 bis 207 gezeigt ist. während der Bitperiode 201 (der Bitperiode vor dem Beginn des Rahmens 200) wird das Steuersignal SelF aktiviert (bei 210), während das Steuersignal SelR deaktiviert wird (bei 222), wobei diese über die Bitperiode 202 und 203 und den Anfangsabschnitt der Bitperiode 204 hin in ihren jeweiligen Zuständen verbleiben. Infolgedessen wird während der Bitperioden 202, 203 und 204 das Signal TxF (der vorwärts laufende Impulsstrom) über die Tristate-Puffer 108 und 114 über den Transformator T1 übertragen und als Signal RxF empfangen, wie durch die Einzellinienschraffierung auf der TxF- und RxF-Linie angegeben ist.
Die LSIC 182 sendet während des letzteren Abschnitts des Rahmens 200, das heißt in den Bitperioden 205–207. Während der Bitperiode 204 wird die Polarität der Steuersignale SelF und SelR umgekehrt, sodass die leitungsseitigen Tristate-Puffer 156, 152 aktiviert werden, während die systemseitigen Tristate-Puffer 108, 114 deaktiviert werden. Dementsprechend wird während der Bitperioden 205–207 das Signal TxR (der in Rückrichtung laufende Impulsstrom) über die leitungsseitigen Tristate-Puffer 156, 172 über den Transformator T1 übertragen und als Signal RxR empfangen, wie durch die Kreuzschraffur in der TxR– und RxR-Linie während der Bitperioden 205–207 angegeben ist.
Die Empfangspuffer 133 und 176 können während des gesamten Rahmens 200 aktiv sein. Somit kann das Signal TxF an der Systemseite dann sowohl von dem Puffer 133 als auch dem Puffer 176 empfangen werden und kann an den Anschlüssen 132 bzw. 178 während des ersten Abschnitts des Rahmens 200 ausgegeben werden. Entsprechend wird während des zweiten Abschnitts des Rahmens 200 das Signal TxR auf der Leitungsseite von beiden Puffern 133 und 176 empfangen. Aus diesem Grund sind die Signale RxF und RxR in 2 durch nur eine Signallinie dargestellt, die mit RxF/RxR bezeichnet ist. Die Signale EnF und EnR in 2 werden genutzt, um die Leistungsübertragung zu verbessern, und werden später eingehender beschrieben.
Um eine Sättigung des Transformators zu vermeiden, wird der Fluss der Kommunikationssignale über die STIB 136 hin vorzugsweise ausgeglichen. Beispielsweise könnte der Grenzwert für das Produkt aus Fluss und Windungszahl eines Transformators, der zur Verwendung in einem modernen Modemsystem geeignet ist, bei etwa 2,35 Mikrovolt-Sekunden oder 652,5 Nanosekunden bei 3,6 Volt liegen. Dementsprechend sollte das Übertragungsprotokoll einen DC-ausgeglichenen Code, z. B. über zwei Datenrahmen hin, bereitstellen. Beispielshalber kann bei der vorliegenden Erfindung in einfacher Weise die Manchester-Kodierung oder die ”AMI-”(Alternate Mark Inversion)Kodierung zur Anwendung kommen.
3 stellt ein Kommunikationsprotokoll dar, das zur Nutzung mit der vorliegenden Erfindung geeignet ist, in welchem der Fluss der STIB 136 unter Nutzung eines Manchester-Kodierungsschemas ausgeglichen wird (d. h. Kodieren eines Bit 0 als Zwei-Bit-Sequenz 01 und Kodieren eines Bit 1 als Zwei-Bit-Sequenz 10). Im Gegensatz zu dem vorstehenden Protokoll aus 2 kommt bei dem Protokoll aus 3 ein Zeitmultiplex zur Anwendung, bei dem aber der SSIC 180 und der LSIC 182 unterschiedliche Zeitspannen zugewiesen sind, um die Vorwärtsübertragung einer Rahmensequenz zu ermöglichen.
Spezieller sendet die SSIC 180 bei dem Protokoll aus 3 während der Zeitschlitze 301–308, und die LSIC 182 sendet während der Zeitschlitze 309–312. Der Basisrahmen 322 in 3 kann umfassen:

(1) ein Vorwärts-Datenbit während der Zeitschlitze 301 und 302 (Manchester-kodiert gezeigt als DF, gefolgt von NICHT- DF);
(2) ein Vorwärts-Steuerbit während der Zeitschlitze 303 und 304 (gezeigt als CF, NICHT-CF);
(3) eine vorgegebene Vorwärts-Rahmengebungssequenz 326 während der Zeitschlitze 305–308 (gezeigt als NICHT-CF, NICHT-CF, CF, CF);
(4) ein Rückwärts-Datenbit während der Zeitschlitze 309 und 310 (gezeigt als DR, NICHT-DR); und
(5) ein Rückwärts-Steuerbit während der Zeitschlitze 311 und 312 (gezeigt als CR, NICHT-CR).

Das Protokoll aus 3 kann auch Dummy- oder Auffüllbits 330 umfassen, welche hinzugefügt werden können oder entfernt werden können, um die Rahmengröße anzupassen. Auf diese Weise kann einer breiten Vielfalt von Datenraten Rechnung getragen werden, ohne dass die Taktrate der SSIC 180 und der LSIC 182 geändert wird. Beispielhalber sind in den Zeitschlitzen 313–318 sechs Auffüllbits (z. B. 0, 1, 0, 1, 0, 1) mit abwechselnden Werten dargestellt, um einen Flussausgleich zu erreichen. Wie in 4 gezeigt ist, kann auch eine ungeradzahlige Anzahl von Auffüllbits ermöglicht werden, indem der Fluss der Auffüllbits über zwei aufeinander folgende Rahmen hin, den Rahmen k und den Rahmen k + 1, ausgeglichen wird. Wenn beispielsweise der Rahmen k die Auffüllbit-Sequenz [01010] enthält, kann der Rahmen k + 1 die Sequenz [10101] enthalten.
Die Vorwärts-Rahmengebungssequenz kann jede eindeutige Sequenz von Bitwerten darstellen, die genutzt werden kann, um festzustellen, wo ein Rahmen beginnt und/oder endet. Bei dem in 3 gezeigten Protokoll wird beispielsweise das invertierte Steuerbit (NICHT-CF) in dem Zeitschlitz 304 danach zweimal wiederholt, in den Zeitschlitzen 305 und 306. Dieser dreifach wiederholte Wert liefert ein eindeutiges Synchronisations-(”SYNC”-)Muster, das in einfacher Weise identifiziert werden kann, und zwar insofern, als Manchester-kodierte Signale (01, 10) niemals eine Sequenz aus drei Zeitschlitzen mit denselben Werten ergeben. Eine geeignete Detektionsschaltung für dieses SYNC-Muster kann beispielsweise über ein Drei-Bit-Schieberegister implementiert werden, wobei jedes Bit in dem Register an einem UND-Gatter mit drei Eingängen bereitgestellt wird, welches ein Signal ausgibt, wenn der dreifach wiederholte Wert erkannt wird. Anstatt des vorstehend beschriebenen SYNC-Musters können auch andere Rahmendetektionsverfahren genutzt werden. Beispielsweise kann ein großer Puffer genutzt werden, um eingehende Daten zu speichern, und die gepufferten Daten können dann von einem Mikroprozessor statistisch analysiert werden, um die Rahmengebung zu bestimmen, und zwar entsprechend Verfahren, die im Fachgebiet bekannt sind.
Die 5 und 6 stellen eine weitere Ausführungsform der Erfindung dar, bei welcher die Gleichrichter- und Tristate-Puffer-Funktionen der in 1 gezeigten LSIC 182 durch einen neuartigen ”gleichrichtenden Puffer” bereitgestellt werden, und bei welcher die Schnittstellenschaltungen Rückkopplungspfade umfassen, welche die Übertragung von Leistung von der SSIC 180 zu der LSIC 182 verbessern. Bezug nehmend auf 5 umfasst der gleichrichtende Puffer 504 einen Tristate-Puffer 156, der mit einem Speisekondensator und mit der STIB 136 über einen Schnittstellenanschluss Vs+ verbunden ist, einen Modusumschalter MX1L, der mit dem Tristate-Puffer verbunden ist, sowie einen Rückkopplungspfad 508 zwischen der STIB 136 und dem Modusumschalter MX1L. Der gleichrichtende Puffer 504 weist ferner einen ”Empfangs-Ausgangsanschluss” zum Ausgeben eines Signals RxF+ sowie einen Sende-Eingangsanschluss zum Empfangen des Signals TxR+ auf. Der Tristate-Puffer 156 wiederum umfasst ein komplementäres Transistorpaar M1L (einen p-Kanal-MOSFET) und M2L (einen n-Kanal-MOSFET), ein NAND-Logikgatter ND1L, das mit einem Transistor des Paares (M1L) verbunden ist, ein NOR-Logikgatter NR2L, das mit dem anderen Transistor in dem Paar (M2L) verbunden ist, und einen Inverter (IN1L), der zwischen die Aktivierungs-(ENABLE-)Eingänge des NAND- und des NOR-Gatters geschaltet ist.
Entsprechend dieser Ausführungsform der Erfindung dient das komplementäre Transistorpaar 156, 172 in dem Tristate-Puffer sowohl als Ausgangstreiber zum Senden von Signalen zu der SSIC 180 als auch als ein synchroner Gleichrichter zum Gleichrichten von Signalen, die von der SSIC 180 empfangen werden. Der gleichrichtende Puffer 504 weist effektiv zwei Modi auf: einen Sendemodus und einen Gleichrichtermodus, und zwar in Abhängigkeit von dem Zustand des Modusumschalters MX1L. Der Modusumschalter MX1L wird wiederum durch die leitungsseitige Schnittstellensteuerlogik (nicht gezeigt) gesteuert.
Die LSIC 182 und SSIC 180 sind vorzugsweise derart konfiguriert, dass sie entsprechend einem TDM-Protokoll kommunizieren, so wie es in den 2 bis 4 dargestellt ist. Insbesondere sendet die SSIC 180 während eines vorgegebenen Zeitschlitzes eines TDM-Rahmens (der ”Vorwärts-Sendeperiode”), und die LSIC 182 sendet während eines anderen Zeitschlitzes des Rahmens (der ”Rückwärts-Sendeperiode”). Während der Vorwärts-Sendeperiode, während die SSIC 180 über die STIB 136 sendet, stellt die (nicht gezeigte) leitungsseitige Schnittstellensteuerlogik ein geeignetes Signal SelR (z. B. ein Signal von 0 Volt) zur Verfügung, um den gleichrichtenden Puffer in einen Gleichrichtermodus zu setzen, in welchem ein wesentlicher Teil der Energie in den Vorwärts-Daten, die von der SSIC 180 übertragen werden, abgeleitet wird und in dem Speisekondensator C_L, gespeichert wird. Während der Rückwärts-Sendeperiode, wenn geplant ist, dass die LSIC 182 Rückwärts-Daten über die STIB 136 sendet, wird ein geeignetes Signal SelR bereitgestellt (z. B. ein Signal von 3,5 Volt), welches bewirkt, dass der gleichrichtende Puffer als herkömmlicher Tristate-Puffer arbeitet (d. h. Datensignale von der LSIC zu der SSIC 180 über die STIB 136 weiterleitet).
Da das über die STIB 136 übertragene Signal vorzugsweise ein differenzielles Signal darstellt (auch als doppelseitig oder nicht geerdet bezeichnet), kann auch ein zweiter gleichrichtender Puffer 506 in der LSIC 182 bereitgestellt werden. Der zweite gleichrichtende Puffer 506 umfasst analog einen Tristate-Puffer 172, einen Modusumschalter MX2L und einen Rückkopplungspfad 510. Der Tristate-Puffer 172 umfasst komplementäre Transistoren M3L und M4L, ein NAND-Logikgatter ND3L, ein NOR-Logikgatter NR4L und einen Inverter IN3L. Zusammen bilden der gleichrichtende Puffer 156 und der gleichrichtende Puffer 172 einen differenziellen gleichrichtenden Puffer 512.
6 stellt dar, wie der differenzielle gleichrichtende Puffer 512 arbeiten kann, um ein differenzielles Signal gleichzurichten, das von der SSIC 180 über die STIB 136 gesendet wird, um Leistung für einen Speisekondensator C_L in der LSIC 182 bereitzustellen. 6 stellt mehrere Zustände eines vereinfachten Schaltungsschemas eines differenziellen Gegentaktsenders dar (dargestellt durch die Schalter M1S, M2S, M3S und M4S mit zugehörigen internen Widerständen), der über eine STIB 136 mit einem differenziellen gleichrichtenden Puffer (dargestellt durch die Schalter M1L, M2L, M3L und M4L mit zugehörigen internen Widerständen) und einem Speisekondensator C_L, verbunden ist. Drei aufeinander folgende Zustände der Schaltung sind in den Diagrammen 610, 620 und 630 gezeigt, in welchen der. Sender vom Senden eines Wertes ”1” (Diagramm 610) zu einem Wert ”0” (Diagramm 630) übergeht. Da ein differenzieller Sender herkömmlich durch zwei Sätze von komplementären Transistoren in einer Gegentaktkonfiguration implementiert wird, stellen die Schalter M1S und M2S die zwei komplementären Transistoren in dem oberen Zweig des differenziellen Senders dar, während die Schalter M3S und M4S die beiden komplementären Transistoren in dem unteren Zweig darstellen.
Erfindungsgemäß werden die Schalter, welche den differenziellen gleichrichtenden Puffer 512 ausmachen, als synchroner Gleichrichter betrieben. Das Diagramm 610 stellt einen beispielhaften Zustand der Schaltung dar, in welchem ein Sendebit ”eins” von der SSIC 180 zu der LSIC 182 gesendet wird, indem die Schalter M1S und M4S geschlossen werden und die Schalter M2S und M3S geöffnet werden. Eine Vorwärts-Stromschleife wird von einer Versorgungsquelle Vsply über den Schalter M1S, über die Primärwicklung der STIB 136 und schließlich über den Schalter M4S zu Masse erzeugt (wobei die internen Widerstände ignoriert werden). Auf der Leitungsseite sind die Schalter M1L und M4L geschlossen, während die Schalter M2L und M3L geöffnet sind. Infolgedessen fließt der Strom, welcher der Sekundärwicklung der STIB 136 aufgeprägt wird, über den Schalter M1L, durch die Lastimpedanz R_L und schließlich über den Schalter M4L, wobei zugleich der Speisekondensator C_L aufgeladen wird.
In dem Diagramm 620 sind sämtliche Schalter in dem differenziellen gleichrichtenden Puffer geöffnet, um den Stromfluss durch die Sekundärwicklung der STIB 136 zu unterbrechen. Während dieser Zeitspanne werden die Lasten der LSIC 182 nur durch den Speisekondensator C_L versorgt. Da auf der Leitungsseite über die Sekundärseite des Transformators kein Laststrom vorhanden ist, kann die Polarität der Primärseite des Transformators einfach geändert werden, indem die Schalter M2S und M3S geschlossen werden und die Schalter M1S und M4S geöffnet werden. Dementsprechend verläuft der Strompfad in dem Sender im Diagramm 620 von der Versorgungsquelle Vsply über den Schalter M3S durch die Primärseite des Transformators (mit entgegengesetzter Polarität) und danach über den Schalter M2S zu Masse.
Schließlich sind in dem Diagramm 630 die Schalter M1L und M4L auf der Leitungsseite geöffnet, während die Schalter M2L und M3L geschlossen sind. Da die Polarität des Transformators umgekehrt worden ist, wird nun die Sekundärseite des Transformators erneut mit der Last mit der richtigen Polarität verbunden. Der Strom fließt immer noch zu dem positiven Anschluss des Kondensators C_L, und somit wird weiterhin Leistung von der SSIC 180 an die LSIC 182 übertragen, und zwar während der Bitperiode, in welcher der Wert ”null” von der SSIC 180 gesendet wird. Somit ist das Signal von der SSIC 180 durch den differenziellen gleichrichtenden Puffer durch Betrieb der Schalter M1L, M2L, M3L und M4L im Wesentlichen synchron mit diesem Signal gleichgerichtet worden.
Der in Diagramm 620 dargestellte Schritt ”Unterbrechung vor Herstellung” ist optional. Wenn er jedoch weggelassen wird, wird der systemseitige Sender wahrscheinlich deutlich stärker (und daher größer) sein müssen als die leitungsseitigen Schalter, um den Stromfluss durch die Sekundärseite des Transformators zu übersteuern. Im Gegensatz dazu können bei der vorstehend beschriebenen Implementierung mit ”Unterbrechung vor Herstellung” die leitungsseitigen Schalter ungefähr die gleiche Gröle wie die systemseitigen Schalter aufweisen. Das Zeitintervall für Unterbrechung-vor-Herstellung ist vorzugsweise ausreichend lang, um den Stromfluss auf der Sekundärseite zu unterbrechen oder wesentlich zu reduzieren. Bei bestimmten Anwendungen, beispielsweise bei Hochgeschwindigkeitsmodem-Anwendungen ist ein Zeitintervall von einigen Nanosekunden für diesen Zweck ausreichend.

Nehmen wir erneut auf 5 Bezug, so sind die in 5 dargestellten verschiedenen Signale der Ausführungsform in der nachstehenden Tabelle gezeigt. Sämtliche Signale sind differenzielle, oder komplementäre, Signale, mit der Ausnahme der Auswahlsignale und der Aktivierungs(ENABLE)-Signale.

Signal	Funktion
EnF	Aktivere Vorwärts-Senden
SelF	Wähle Vorwärts-Senden aus
TxF+	Vorwärts-Sendedaten (Pos) – ”positiver” differenzieller Eingang für Daten, die von der SSIC 180 zu der LSIC 182 über die Isolationsbarriere gesendet werden sollen
TxF–	Vorwärts-Sendedaten (Neg) – ”negativer” differenzieller Eingang für Daten, die von der SSIC 180 zu der LSIC 182 über die Isolationsbarriere gesendet werden sollen
RxR+	Empfangene Rückwärts-Daten (Pos) – ”positiver” differenzieller Eingang für Daten, die durch die SSIC 180 von der LSIC 182 über die Isolationsbarriere empfangen werden
RxR–	Empfangene Rückwärts-Daten (Neg) – ”negativer” differenzieller Eingang für Daten, die durch die SSIC 180 von der LSIC 182 über die Isolationsbarriere empfangen werden
EnR	Aktiviere Rückwärts-Senden
SelR	Wähle Rückwärts-Senden aus
TxR+	Rückwärts-Sendedaten (Pos) – ”positiver” differenzieller Eingang für Daten, die von der LSIC 182 zu der SSIC 180 über die Isolationsbarriere gesendet werden sollen
TxF–	Rückwärts-Sendedaten (Neg) – ”negativer” differenzieller Eingang für Daten, die von der LSIC 182 zu der SSIC 180 über die Isolationsbarriere gesendet werden sollen
RxF+	Empfangene Vorwärts-Daten (Pos) – ”positiver” differenzieller Eingang für Daten, die durch die LSIC 182 von der SSIC 180 über die Isolationsbarriere empfangen werden
RxF–	Empfange Vorwärts-Daten (Neg) – ”negativer” differenzieller Eingang für Daten, die durch die LSIC 182 von der SSIC 180 über die Isolationsbarriere empfangen werden

Das Signal RxF+ wird von dem negativen Anschluss Vs– der Sekundärseite des Transformators abgeleitet und dann von dem Inverter IN2L invertiert, während das Signal RxF– von dem positiven Anschluss Vs+ der Sekundärseite des Transformators abgeleitet wird und von dem Inverter IN4L invertiert wird.
Infolgedessen folgt das Signal bei RxF+ dem Signalwert an dem Anschluss Vs+, und das Signal bei RxF– folgt dem Signalwert an dem Anschluss Vs–.
Wie bereits erwähnt, steuert das Signal SelR den Modus des differenziellen gleichrichtenden Puffers. Der Modusumschalter MX1S arbeitet als Multiplexer, um entweder das Signal RxF+ an dem Anschluss D0 oder das Signal TxR+ an dem Anschluss D1 auszuwählen, in Abhängigkeit von dem Wert des Signals SelR, der an dem Anschluss SD des Modusumschalters MX1S eingegeben wird.
Wenn das Signal SelF niedrig ist (z. B. für den ”Gleichrichter”-Modus), wird das Signal RxF+ ausgewählt und zu dem Ausgangsanschluss Z des Modusumschalters MX1S geleitet. Das Ausgangssignal von dem Modusumschalter MX1S wiederum wird in den Tristate-Puffer 156 eingegeben, und die komplementären Transistoren M1L und M2L in dem Tristate-Puffer 156 nehmen den Wert RxF+ an. Wenn beispielsweise das Signal RxF+ ”hoch” ist, öffnet sich der Transistor M2L (d. h. er kommt in einen im Wesentlichen nichtleitenden Zustand), und der Transistor M1L schließt sich (d. h. er kommt in einen im Wesentlichen leitenden Zustand), wodurch effektiv der positive Anschluss der Sekundärseite des Transformators mit dem Speisekondensator C_L verbunden wird und dadurch der Speisekondensator auf die Versorgungsspannung VddL aufgeladen wird. Gleichzeitig wird das entsprechende Signal RxF– ”niedrig” sein, da es die Umkehrung des Signals RxF+ darstellt. Der Modusumschalter MX2L lässt das niedrige Signal RxF– zu dem Tristate-Puffer 172 durch, wodurch bewirkt wird, dass sich der Transistor M3L öffnet und der Transistor M4L schließt. Der negative Anschluss Vs– der Sekundärseite des Transformators wird somit effektiv mit der leitungsseitigen isolierten Masse verbunden. Somit ist die Stromschleife, die durch (a) den positiven Anschluss Vs+ der Sekundärseite des Transformators, (b) den Transistor M1L, (c) den Speisekondensator C_L, (d) den isolierten Masseknoten und (e) den negativen Anschluss Vs– der Sekundärseite des Transformators gebildet wird, vollständig, und somit wird Leistung von der SSIC 180 zu der LSIC 182 übertragen.
Sobald ein gegebener Wert für die Signale RxF+ und RxF– hergestellt ist, ist eine positive Rückkopplungsschleife erzeugt, welche effektiv die Werte ”einklinkt”, vorausgesetzt, das Signal SelR ist ”niedrig” und ferner vorausgesetzt, der Tristate-Puffer ist durch ein geeignetes Signal EnR ”aktiviert”. Dieser Einklinkeffekt kann ein beträchtliches Problem darstellen, wenn die Transistoren in der SSIC 180 nicht groß genug sind, um die Transistoren in der LSIC 182 zu ”übersteuern”. Dementsprechend stellt die vorliegende Erfindung ein Schaltschema mit ”Unterbrechung vor Herstellung” bereit, wie es bereits mit Bezugnahme auf 6 beschrieben worden ist, um das Einklinken zu unterbrechen und zu ermöglichen, dass dem Transformator neue Übertragungswerte aufgeprägt werden. Insbesondere kann das Signal EnR genutzt werden, um die Tristate-Puffer kurzzeitig zu deaktivieren, wodurch die Einklinkung unterbrochen wird und es für die sendende Schaltung leichter wird, den Transformator in den nächsten Datenzustand (entweder hoch oder niedrig) zu zwingen. Alternativ können auch die Auswahlleitungen (SelF und SelR) genutzt werden, um die Einklinkung zu deaktivieren oder zu unterbrechen.
Um den differenziellen gleichrichtenden Puffer in den ”Sende”-Modus zu setzen, wird analen Modusumschaltern MX1L und MX2L ein ”hohes” Signal SelR bereitgestellt. Eingehende Daten TxR+ und TxR– werden daher über die Modusumschalter MX1L und MX2L zu den Tristate-Puffern 156, 172 durchgelassen. Dementsprechend prägen die komplementären Transistoren M1L, M2L, M3L und M4L der Sekundärseite des Transformators die TxR-Werte auf, wodurch Rückwärts-Daten an die SSIC 180 übertragen werden.
Die vorstehend beschriebene Konfiguration des differenziellen gleichrichtenden Puffers kann auch in der SSIC 180 angewandt werden, wie in 5 gezeigt ist. Während des TDM-Zeitintervalls, wenn die SSIC 180 empfangen anstatt senden soll, wird bewirkt, dass die Tristate-Puffer 108 und 114 den Vorwärts-Impulsstrom, der von der LSIC 182 gesendet wird, zwischenspeichern und widerspiegeln, und zwar infolge der positiven Rückkopplung über die Modusumschalter MX1S und MX2S und die Tristate-Puffer 108 und 114. Am Ende jeder TDM-Bitperiode, kurz bevor ein neuer Wert von der LSIC 182 gesendet werden soll, werden die Schalter der SSIC 180 kurz deaktiviert (z. B. in einen hohen Impedanzzustand versetzt), und zwar für eine kurze Zeitspanne in der gleichen Weise mit ”Unterbrechung vor Herstellung”, die zuvor beschrieben worden ist. Die LSIC 182 hat somit eine Möglichkeit, dem Transformator neue Datenwerte aufzuprägen, und zwar ohne Störung von den SSIC-Treibern. Wenn die Schalter der SSIC 180 wieder aktiviert werden, klinkt die SSIC 180 den neuen Wert ein und verstärkt diesen. Tatsächlich entsteht eine Master-Slave-Beziehung zwischen der sendenden Schaltung und der empfangenden Schaltung, wobei die Slave-Schaltung den Wert zwischenspeichert, der von dem Master gesendet wird.
Es ist wesentlich, dass, sobald die Tristate-Puffer 108 und 114 in der SSIC 180 einen gegebenen Wert einklinken, ein verstärkter Treiberstrom von der Versorgungsquelle Vsply durch die Transistoren M1S, M2S, M3S und M4S fließt. Dieser verstärkte Strom wird zu dem Strom in der Primärseite des Transformators addiert, sodass bewirkt wird, dass ein entsprechend größerer Strom durch die Sekundärseite des Transformators fließt und effektiv ein zusätzlicher Impulsstrom erzeugt wird, der an den Gleichrichter in der LSIC 182 übertragen wird. Spezieller stellt der zusätzliche Strom, der sich auf der Sekundärseite des Transformators ergibt, Leistung und Energie dar, die ihren Ursprung in der Versorgungsquelle Vsply auf der Systemseite hat und an den Speisekondensator C_L auf der Leitungsseite übertragen wurde. Somit kann im eingeklinkten Zustand tatsächlich Leistung in Vorwärtsrichtung von der STIB 136 an die LSIC 182 übertragen werden, selbst wenn die LSIC 182 sendet. Infolgedessen verbessert sich die Stabilität der Spannung an dem Speisekondensator C_L drastisch, da Leistung an die LSIC 182 sowohl dann, wenn die SSIC 180 sendet, als auch dann, wenn die LSIC 182 sendet, übertragen wird.
Die Funktionsweise der LSIC 182 und der SSIC 180 kann weitergehend mit Bezugnahme auf das Taktungsdiagramm in 2 in Verbindung mit 5 verstanden werden. Nehmen wir an, dass die SSIC 180 gerade an die LSIC 182 senden will, so wird bewirkt, dass das Signal SelF auf ”hoch” (210) übergeht und das Signal SelR auf ”niedrig” (222) übergeht. Somit werden die Modusumschalter MX1S und MX2S derart gesetzt, dass sie die Signale TxF(+/–) auswählen und ausgeben. Ein ”hohes” Signal TxF+ (212 in der Bitperiode 210) wird somit als ein ”hohes” Signal an den Knoten VinS+ weitergeleitet, während das entsprechende differenzielle ”niedrige” Signal TxF– an den Knoten VinS– weitergeleitet wird. Die Signale an den Knoten VinS+ und VinS– werden dann in die Logikgatter ND1S, ND3S und in die NOR-Gatter NR2S und NR4S eingegeben.
Das Signal EnF wird ebenfalls in die Logikgatter ND1S und ND3S eingegeben, während dessen Invertierte (nach den Invertern IN1S und IN3S) in die Logikgatter NR2S und NR4S eingegeben wird. Da das Signal EnF hoch ist (bei 214) und das Signal VinS+ (welches dem hohen Signal TxF 212 entspricht) ebenfalls hoch ist, erzeugt das Logikgatter ND1S ein ”niedriges” Signal an seinem Ausgang, wodurch bewirkt wird, dass der p-Transistor M1S ”schließt” und dadurch effektiv den Anschluss Vp+ des Transformators T1 mit der Versorgungsspannung VddS verbindet. Gleichzeitig, da die Invertierte des Signals EnF ein ”niedriges” Signal darstellt und das Signal VinS+ ”hoch” ist, erzeugt das NOR-Gatter NR2S ein ”niedriges” Signal an seinem Ausgang, was bewirkt, dass der n-Transistor M2S öffnet und dadurch den Pfad zwischen dem Anschluss Vp+ des Transformators T1 und Masse unterbricht.
Im Gegensatz dazu gibt das Logikgatter ND3S infolge des ”niedrigen” Signals an VinS– in Verbindung mit dem ”hohen” Signal EnF und seiner ”niedrigen” Invertierten ein ”hohes” Signal an den p-Transistor M3S aus und bewirkt, dass dieser öffnet, während das Logikgatter NR4S ein ”niedriges” Signal an den Transistor M4S ausgibt und bewirkt, dass dieser schließt. Infolgedessen wird der Anschluss Vp– des Transformators T1 effektiv mit Masse verbunden. Somit ist zu sehen, dass ein ”hohes” Signal, das bei TxF eingegeben wird, ein ”hohes” Signal auf der Sekundärseite des Transformators bewirkt: Der Anschluss Vp+ wird effektiv mit der Versorgungsspannung VddS verbunden, und der Anschluss Vp– wird effektiv mit Masse verbunden. Es sollte verstanden werden, dass während dieser Zeitspanne die Spannung an dem Anschluss Vp+ vorzugsweise gleich der oder größer als die Versorgungsspannung VddS ist und dass die Spannung an dem Anschluss Vp– vorzugsweise gleich der oder kleiner als die Spannung an Masse ist, sodass der Strom tendenziell in die gewünschte Richtung fließt.
Kurz bevor das ”hohe” Signal an die Primärwicklung Vp des Transformators angelegt wird, können die empfangenden Signalspeicher, Tristate-Puffer und zugehörigen Transistoren in der LSIC 182 durch ein ”niedriges” Signal EnR deaktiviert werden (zum Zeitpunkt 218 in 2). Infolgedessen werden die Transistoren M1L, M2L, M3L, M4L alle in einen nichtleitenden Zustand versetzt, sodass keine entgegengesetzte Spannung oder kein entgegengesetzter Strom vorhanden ist, die ansonsten tendenziell dem Aufprägen des ”hohen” Signals Vp an der primären und sekundären Wicklung des Transformators T1 einen Widerstand entgegensetzen würden. Somit deaktiviert das ”niedrige” Signal EnR die Tristate-Puffer und unterbricht die Verstärkung des eingeklinkten Signals.
Da auf der Sekundärseite kein Strom vorhanden ist, der tendenziell einer Änderung eines Wertes an dem Transformator T1 einen Widerstand entgegensetzen würde, ist dieser einfacher in der Lage, das ”hohe” Signal an Vp+ zu einem ”hohen” Signal an Vs+ zu übertragen und das ”niedrige” Signal an Vp– zu einem ”niedrigen” Signal an Vs–. Das ”hohe” und das ”niedrige” Signal an Vs+ und Vs– wird jeweils durch die Inverter IN4L und IN2L invertiert, sodass sich ein ”niedriges” und ein ”hohes” empfangenes Signal an RxF– bzw. RxF+ ergeben.
Die LSIC 182 wird durch ein ”niedriges” Signal SelR bei 222 in einen ”Empfangs-” oder ”Einklink-” Modus versetzt, wobei das Signal bewirkt, dass die Modusumschalter MX1L und MX2L die empfangenen Signale RxF– und RxF+ anstatt des Rückwärts-Sendesignals TxR auswählen und ausgeben. Somit gibt der Modusumschalter MX1L ein ”niedriges” Signal an VinL+ aus, während der Modusumschalter MX2L ein ”hohes” Signal an VinL– ausgibt.
Gleichzeitig wird das Signal EnR auf einen ”hohen” Zustand zurückgeführt (bei 220 in 2), sodass die NAND- und NOR-Gatter in Funktionszustände versetzt werden. Da das Logikgatter ND1L an dieser Stelle an seinen Eingängen das ”hohe” Signal bei VinL+ und das ”hohe” Signal EnR aufweist, gibt es ein ”niedriges” Signal aus, sodass der p-Transistor M1L geschlossen wird. Das Logikgatter NR2L, das an seinen Eingängen das ”hohe” Signal bei VinL+ und den ”niedrigen” Eingang an dem Ausgang des Inverters IN1L (d. h. das invertierte Signal EnR) aufweist, erzeugt ein ”niedriges” Ausgangssignal, sodass der n-Transistor M1L geöffnet wird. Es fließt also Strom von Vs+ über M1L zu VddL, sodass der Kondensator C_L aufgeladen wird. Auf diese Weise wird während der Vorwärts-Übertragung von der SSIC 180 zu der LSIC 182 Leistung von der SSIC 180 an die Leistungsversorgung der LSIC 182 (welche teilweise durch den C_L gebildet wird) übertragen.
Im Gegensatz dazu gibt das Logikgatter ND3L, an dessen Eingängen das ”niedrige” Signal bei VinL– und das ”hohe” Signal EnR anliegt, ein ”hohes” Signal an den p-Transistor M3L aus, wodurch bewirkt wird, dass dieser öffnet. Außerdem gibt das Logikgatter NR4L, an dessen Eingängen das ”niedrige” Signal bei VinL– und das ”niedrige” invertierte Signal EnR anliegt, ein ”hohes” Signal an den p-Transistor M4L aus, sodass bewirkt wird, dass dieser schließt. Das Schließen des Transistors M4L vervollständigt den Leitungspfad für den Strom, der durch den Spannungsversorgungskondensator C_L und den Lastwiderstand R_L fließt, um zu Vs– an dem Transformator T1 zurückzukehren.
Somit ergibt sich ein ”eingeklinkter” Zustand in der LSIC 182, da Vs+ elektrisch mit VddL verbunden ist, während Vs– elektrisch mit der isolierten Masse verbunden ist, und da durch die positive Rückkopplung über die Inverter IN2L, IN4L, die Modusumschalter MX1L, MX2L und die Tristate-Puffer BUF1S, BUF2S der eingeklinkte Zustand. über die Bitperiode 202 hin aufrechterhalten wird.
Ein zusätzlicher Gleichrichter kann auch in der LSIC bereitgestellt werden, um Anlaufspannung bereitzustellen, wenn eine DAA anfangs angeschaltet wird. Wenn der Speisekondensator C_L vollständig entleert ist, wird keine ausreichende Spannung für die Steuerlogik vorhanden sein, um die Aktivierungs- und Auswahlsignale zu liefern, die benötigt werden, damit der differenzielle gleichrichtende Puffer arbeitet. Dementsprechend kann ein kleiner ”Lade”-Gleichrichter (z. B. ein Diodengleichrichter oder ein synchroner Gleichrichter) bereitgestellt werden. Wenn die SSIC mit dem Senden beginnt, wird der zusätzliche Gleichrichter gezwungen, dem Signal der SSIC 180 zu folgen, wodurch ein geringer Energiebetrag übertragen wird, der den Kondensator C_L auflädt. Sobald die leitungsseitige Versorgungsspannung VddL einen ausreichend hohen Pegel erreicht, damit die LSIC-Logik arbeitet, kann das TDM-Protokoll über die Barriere hin eingerichtet werden, einschließlich der Taktdetektion, Synchronisation und Initialisierung. Die LSIC 182 kann dann in den standardmäßigen Leistungsmodus eintreten, in welchem beide Seiten der Barriere vollständig in der Master/Slave-Konfiguration arbeiten.
Vorteilhafterweise können die parasitären Dioden, die innerhalb der Transistoren M1L, M2L, M3L und M4L in dem vorstehend beschriebenen differenziellen gleichrichtenden Puffer vorhanden sind, als der gewünschte zusätzliche oder Lade-Gleichrichter genutzt werden. Spezieller stellen die Transistoren M1L und M3L vorzugsweise p-Kanal-MOSFETs dar, die jeweils einen parasitären p-n-Dioden-Übergang von ihrer Drain-Elektrode (mit den Anschlüssen Vs+ bzw. Vs– des Transformators verbunden) zu ihrer Source-Elektrode (mit der positiven Versorgungsspannung VddL verbunden) aufweisen. Analog stellen die Transistoren M2L und M4L vorzugsweise n-Kanal-MOSFETs dar, die jeweils einen parasitären p-n-Dioden-Übergang von ihrer Source-Elektrode (mit Masse verbunden) zu ihrer Drain-Elektrode (mit den Transformator-Anschlüssen Vs+ bzw. Vs– verbunden) aufweisen. Diese parasitären Dioden bilden eine Diodenbrücke, die genutzt werden kann, um die anfängliche Anlaufspannung zu erzeugen, die benötigt wird, um die LSIC 182 anlaufen zu lassen.
Darüber hinaus können die parasitären Dioden in den Transistoren M1L, M2L, M3L und M4L auch genutzt werden, um einen ESD-Schutz für die SSIC bereitzustellen, wie zuvor in Verbindung mit den Dioden 146, 148, 150 und 152 beschrieben worden ist. Bei dieser Ausführungsform sollten die Transistoren M1L, M2L, M3L und M4L derart gestaltet werden, dass sie absehbaren ESD-Impulspannungen und -strömen standhalten.
Die vorliegende Erfindung kann auch in einer einseitig geerdeten Konfiguration anstatt in einer differenziellen Konfiguration implementiert werden. 7 stellt eine beispielhafte einseitig geerdete Ausführungsform dar. Diese Ausführungsform ähnelt der doppelseitigen Ausführungsform aus 5, außer dass die negativen Anschlüsse Vp– und Vs– der Primär- und Sekundärwicklung des Transformators mit Masse verbunden sind und die positiven Anschlüsse Vp+ und Vs+ direkt mit RxR+ bzw. RxF+ verbunden sind. Die in 7 dargestellte, einseitig geerdete Ausführungsform funktioniert in der gleichen Weise wie die doppelseitige Ausführungsform aus 5.
Die graphische Darstellung in 8 stellt die absehbare Effektivität der Leistungsübertragung zwischen der systemseitigen Schaltung und der leitungsseitigen Schaltung unter Nutzung der vorliegenden Erfindung dar. Spezieller stellt die y-Achse die leitungsseitige Versorgungsspannung VddL dar, die bei der vorstehend beschriebenen Ausführungsform mit differenziellem gleichrichtendem Puffer an dem Kondensator C_L erzeugt wird. Die x-Achse stellt das Vorwärts-Übertragungsverhältnis dar, welches im Bereich zwischen 0 und 1,0 (oder 0% bis 100%) liegt. Es ist zu sehen, dass die leitungsseitige Versorgungsspannung überraschend stabil bleibt (zwischen 2,75 V und 2,79 V), unabhängig von dem Vorwärts-Übertragungsverhältnis.
Die vorliegende Erfindung bietet somit verschiedene deutliche Vorteile gegenüber herkömmlichen DAAs. Zunächst stellt der Transformator eine exzellente Isolation für hohe Spannung zwischen der primären und der sekundären Wicklung bereit. Als zweites ist die Gleichtakt-Rauschunterdrückung durch Nutzung der STIB 136 und der differenziellen Signalübermittlung über die Schnittstelle hin deutlich verbessert. Durch das vorstehend beschriebene Zwischenspeicherverfahren reduziert sich ferner das Gleichtaktrauschen, da die Tristate-Puffer nur während eines sehr kurzen Abschnitts einer standardmäßigen Bitperiode in einen nichtaktivierten Zustand versetzt werden, sodass, selbst wenn Gleichtaktrauschen über die Barriere hin übertragen werden würde, es nur anwachsen würde, während die Schalter getrennt sind (d. h. mit drei Zuständen). Drittens ergibt sich, da als Isolationsbarriere sowohl für Daten- als auch für Leistungssignale ein einziger Transformator genutzt wird, eine deutliche Kosteneinsparung hinsichtlich der Bauelemente im Vergleich zu bekannten Systemen, bei denen Isolationsbarrieren aus mehreren Bauelementen genutzt werden.
Schließlich ist es durch die Nutzung der STIB 136 möglich, einen enormen Energiebetrag von der SSIC zu der LSIC zu übertragen, sodass für die LSIC wenig, wenn überhaupt, Leistung von einer Telefonleitung benötigt wird. Beispielsweise benötigen die leitungsseitige DAA und die zugehörige Schaltung bei einem typischen Modem Leistung im Bereich von ungefähr 25 bis ungefähr 50 Milliwatt. Unter Nutzung der vorliegenden Erfindung kann dieser Leistungsbetrag (ungefähr 25 bis ungefähr 50 Milliwatt) in einfacher Weise von der systemseitigen Schaltung an die leitungsseitige Schaltung übertragen werden – genug, um die leitungsseitige Schaltung zu betreiben, ohne Leistung von der Telefonleitung abzuzweigen. Generell wird die Leistungsmenge, die unter Nutzung der vorliegenden Erfindung übertragen werden kann, hauptsächlich durch die Stromführungskapazität der komplementären Transistoren in dem Tristate-Puffer anstatt durch die Leistungsübertragungskapazität der STIB 136 beschränkt. Somit ist es mögliche, große komplementäre Transistoren in der leitungsseitigen und der systemseitigen Schaltung bereitzustellen, sodass mehr als 50 Milliwatt oder sogar bis ungefähr 100 Milliwatt Leistung oder mehr über die STIB 136 übertragen werden kann.
Es wird zu erkennen sein, dass die vorliegende Erfindung auch im Zusammenhang mit bekannten leitungsseitigen Schaltungen genutzt werden kann, die während einer im Verlauf befindlichen Rufverbindung (d. h. in einem ”ausgehängten” Zustand) Leistung von einer Telefonleitung abzapfen. Ist dies der Fall, so kann ein Teil der leitungsseitigen Leistung von der Telefonleitung erhalten werden, während der verbleibende Teil in der vorstehend beschriebenen Weise von der systemseitigen Schaltung geliefert werden kann. Bei dieser Variante kann mithilfe der vorliegenden Erfindung jeder gewünschte Prozentsatz (0% bis 100%) der von der leitungsseitigen Schaltung benötigten Leistung von der systemseitigen Schaltung geliefert werden. Vorzugsweise wird zumindest ein beträchtlicher Anteil (z. B. ungefähr 30%) der während einer Rufverbindung von der leitungsseitigen Schaltung benötigten Leistung durch die systemseitige Schaltung über die STIB 136 bereitgestellt. Noch bevorzugter stellt die von der systemseitigen Schaltung über die STIB 136 zugeführte Leistung zumindest einen Hauptteil, zumindest einen größten Hauptteil oder ungefähr die Gesamtheit der von der leitungsseitigen Schaltung benötigten Leistung dar.
Es sollte außerdem verstanden werden, dass, wenngleich die systemseitigen Schnittstellenschaltungen, die leitungsseitigen Schnittstellenschaltungen, der gleichrichtende Puffer und die Übertragungsprotokolle gemäß der vorliegenden Erfindung vorstehend in Verbindung mit der STIB 136 beschrieben worden sind, diese nicht auf die Verwendung mit einer Transformator-Isolationsbarriere beschränkt sind. Vielmehr können diese mit jedem Übertragungsmedium genutzt werden, darunter beispielsweise einer Schnittstelle mit vier Anschlüssen wie beispielsweise einem zweiadrigen verdrillten Paar oder einer Schnittstelle mit zwei Kondensatoren.
Es ist somit eine digitale Kommunikationsverbindung zwischen einer systemseitigen und einer leitungsseitigen Schaltung in einer DAA beschrieben worden, die sowohl Datensignale als auch Leistungssignale übertragen kann. Es wird jedoch zu verstehen sein, dass die vorstehende Beschreibung der Erfindung lediglich ein Beispiel angibt und für Fachleute auf dem Gebiet werden Varianten in Betracht kommen, ohne dass von dem Schutzumfang der Erfindung abgewichen wird, der in den anhängenden Ansprüchen angegeben ist.

Claims

Signalgespeiste integrierte Schaltung, umfassend: einen integrierten Schaltungschip, der einen Masseknoten, einen Einspeiseknoten und einen ersten Anschluss zum Empfang eines Eingangssignals umfasst, welches Dateninhalt sowie eine vorgegebene Energie aufweist; einen Empfangspuffer, der auf dem integrierten Schaltungschip ausgebildet ist, mit dem ersten Anschluss verbunden ist und in der Lage ist, den Dateninhalt zu empfangen, der mit dem Eingangssignal verknüpft ist, wobei der Empfangspuffer einen Ausgangsanschluss aufweist, der zur Ausgabe des gepufferten Eingangssignals eingerichtet ist; einen Gleichrichter, der auf dem integrierten Schaltungschip ausgebildet ist, wobei der Gleichrichter umfasst: eine erste Diode, die zwischen den ersten Anschluss und den Masseknoten geschaltet ist, und eine zweite Diode, die zwischen den ersten Anschluss und den Einspeiseknoten geschaltet ist; einen Tristate-Puffer, der einen Eingangsanschluss und einen Ausgangsanschluss aufweist, wobei der Ausgangsanschluss mit dem ersten Anschluss des integrierten Schaltungschips verbunden ist; und einen Rückkopplungspfad, der zwischen dem Ausgangsanschluss des Empfangspuffers und dem Eingangsanschluss des Tristate-Puffers verbunden und derart konfiguriert ist, dass das gepufferte Eingangssignal durch den Rückkopplungspfad an den Eingangsanschluss des Tristate-Puffers weitergeleitet wird; wobei der Gleichrichter in der Lage ist, das Eingangssignal gleichzurichten und zumindest einen Teil der vorgegebenen Energie des Eingangssignals an den Einspeiseknoten weiterzuleiten, und wobei die erste und die zweite Diode jeweils in der Lage sind, einem ESD-Impuls standzuhalten.
Schaltung nach Anspruch 1, wobei: die erste und die zweite Diode parasitäre Dioden in einem ersten Transistor bzw. einem zweiten Transistor darstellen und sowohl der erste Transistor als auch der zweite Transistor komplementäre Transistoren in dem Tristate-Puffer darstellen, dessen Ausgang mit dem ersten Anschluss verbunden ist.
Schaltung nach einem der Ansprüche 1 bis 2, wobei die mittlere Energie des Eingangssignals ausreichend groß ist, um zu bewirken, dass die erste und die zweite Diode als Gleichrichter arbeiten.
Schaltung nach einem der Ansprüche 1 bis 3, wobei die erste und die zweite Diode die primären Bauelemente oder die einzigen Bauelemente darstellen, welche den integrierten Schaltungschip vor einer elektrostatischen Entladung über den ersten Anschluss schützen.
Schaltung nach einem der Ansprüche 1 bis 4, wobei: das Eingangssignal ein differenzielles Eingangssignal darstellt, das aus einem ersten Signal und einem zweiten, zu dem ersten komplementären Signal gebildet ist, und der erste Anschluss das erste Signal empfangen kann; der integrierte Schaltungschip ferner einen zweiten Anschluss umfasst, der das zweite Signal empfangen kann; der Gleichrichter ferner umfasst: eine dritte Diode, die zwischen den zweiten Anschluss und den Masseknoten geschaltet ist, und eine vierte Diode, die zwischen den zweiten Anschluss und den Einspeiseknoten geschaltet ist; die erste, zweite, dritte und vierte Diode zusammen eine Vollwellen-Gleichrichtung für das differenzielle Eingangssignal liefern; und die dritte und die vierte Diode jeweils einem ESD-Impuls standhalten können.
Schaltung nach einem der Ansprüche 1 bis 5, wobei der Rückkopplungspfad einen Modus-Auswahl-Schalter aufweist, der (i) zum Empfangen (a) des gepufferten Eingangssignals und (b) eines Rückwärts-Sendesignals, das über den ersten Anschluss übertragen werden soll, konfiguriert ist und (ii) zum Auswählen von entweder dem gepufferten Eingangssignal oder dem Rückwärts-Sendesignal und zum Weiterleiten des ausgewählten Signals an den Eingangsanschluss des Tristate-Puffers konfiguriert ist.
Schaltung nach Anspruch 6, wobei der Modus-Auswahl-Schalter als Multiplexer arbeitet.
Verfahren zum Speisen einer integrierten Schaltung, welches folgende Schritte umfasst: Empfangen eines ersten Eingangssignals, welches Dateninhalt sowie eine vorgegebene Energie aufweist, an einem ersten Anschluss der integrierten Schaltung; Weiterleiten eines ersten Teils des Eingangssignals durch einen ersten Empfangspuffer, um ein erstes gepuffertes Eingangssignal zu erzeugen; Weiterleiten des ersten gepufferten Eingangssignals durch einen ersten Rückkopplungspfad an einen Eingangsanschluss eines ersten Tristate-Puffers, welcher einen Ausgangsanschluss aufweist, der mit dem ersten Anschluss der integrierten Schaltung verbunden ist; Gleichrichten eines zweiten Teils des ersten Eingangssignals über eine erste Diode, die zwischen den ersten Anschluss und einen Masseknoten der integrierten Schaltung geschaltet ist, und eine zweite Diode, die zwischen den ersten Anschluss und einen Einspeiseknoten der integrierten Schaltung geschaltet ist; und Speichern zumindest eines Teils der vorgegebenen Energie des ersten Eingangssignals an dem Einspeiseknoten; wobei die erste und die zweite Diode jeweils in der Lage sind, einem ESD-Impuls standzuhalten.
Verfahren nach Anspruch 8, wobei: die erste und die zweite Diode parasitäre Dioden in einem ersten Transistor bzw. einem zweiten Transistor darstellen und sowohl der erste Transistor als auch der zweite Transistor komplementäre Transistoren in einem Tristate-Puffer darstellen, der einen Ausgang hat, der mit dem ersten Anschluss verbunden ist.
Verfahren nach einem der Ansprüche 8 bis 9, welches ferner den Schritt umfasst, die integrierte Schaltung vor einer elektrostatischen Entladung über den ersten Anschluss durch die erste und die zweite Diode zu schützen.
Verfahren nach einem der Ansprüche 8 bis 10, welches ferner folgende Schritte umfasst: Empfangen eines zweiten Eingangssignals mit einem Dateninhalt und einer vorgegebenen Energie an einem zweiten Anschluss der integrierten Schaltung, wobei das zweite Eingangssignal zusammen mit dem ersten Eingangssignal ein differenzielles Eingangssignal bildet; Weiterleiten eines ersten Teils des zweiten Eingangssignals durch einen zweiten Empfangspuffer, um ein zweites gepuffertes Eingangssignal zu erzeugen; Weiterleiten des zweiten gepufferten Eingangssignals durch einen zweiten Rückkopplungspfad an einen Eingangsanschluss eines zweiten Tristate-Puffers, welcher einen Ausgangsanschluss aufweist, der mit dem zweiten Anschluss der integrierten Schaltung verbunden ist; Gleichrichten eines zweiten Teils des zweiten Eingangssignals über eine dritte Diode, die zwischen den zweiten Anschluss und den Masseknoten der integrierten Schaltung geschaltet ist, und eine vierte Diode, die zwischen den zweiten Anschluss und den Einspeiseknoten der integrierten Schaltung geschaltet ist, wobei jede der Dioden einem ESD-Impuls standhalten kann; sowie Speichern zumindest eines Teils der vorgegebenen Energie des zweiten Eingangssignals an dem Einspeiseknoten; und dadurch Vollwellen-Gleichrichten des differenziellen Eingangssignals.
Verfahren nach einem der Ansprüche 8 bis 11, wobei das Weiterleiten des ersten gepufferten Eingangssignals durch den ersten Rückkopplungspfad an den Eingangsanschluss des ersten Tristate-Puffers folgendes bei einem Modus-Auswahl-Schalter aufweist: Empfangen (a) des ersten gepufferten Eingangssignals und (b) eines Rückwärts-Sendesignals, das über den ersten Anschluss übertragen werden soll, Auswählen von entweder dem ersten gepufferten Eingangssignal oder dem Rückwärts-Sendesignal und Weiterleiten des ausgewählten Signals an den Eingangsanschluss des ersten Tristate-Puffers.