[go: up one dir, main page]

DE1119914B - Circuit arrangement for the frequency reduction of a pulse train - Google Patents

Circuit arrangement for the frequency reduction of a pulse train

Info

Publication number
DE1119914B
DE1119914B DEL35889A DEL0035889A DE1119914B DE 1119914 B DE1119914 B DE 1119914B DE L35889 A DEL35889 A DE L35889A DE L0035889 A DEL0035889 A DE L0035889A DE 1119914 B DE1119914 B DE 1119914B
Authority
DE
Germany
Prior art keywords
counter
pulse
main counter
auxiliary
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEL35889A
Other languages
German (de)
Inventor
Dr-Ing Wilfried Fritzsche
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to NL263301D priority Critical patent/NL263301A/xx
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DEL35889A priority patent/DE1119914B/en
Priority to FR858330A priority patent/FR1286217A/en
Priority to GB1317461A priority patent/GB901298A/en
Priority to BE602501A priority patent/BE602501A/en
Publication of DE1119914B publication Critical patent/DE1119914B/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/68—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G3/00—Producing timing pulses
    • G04G3/02—Circuits for deriving low frequency timing pulses from pulses of higher frequency
    • G04G3/022—Circuits for deriving low frequency timing pulses from pulses of higher frequency the desired number of pulses per unit of time being obtained by adding to or substracting from a pulse train one or more pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
    • H03B21/01—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies
    • H03B21/02—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies by plural beating, i.e. for frequency synthesis ; Beating in combination with multiplication or division of frequency
    • H03B21/025—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies by plural beating, i.e. for frequency synthesis ; Beating in combination with multiplication or division of frequency by repeated mixing in combination with division of frequency only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/665—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by presetting

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Measuring Frequencies, Analyzing Spectra (AREA)

Description

In der Elektrotechnik, besonders in der digitalen Steuer- und Regelungstechnik, ist es häufig erforderlich, die Frequenz einer Impulsfolge zu untersetzen.In electrical engineering, especially in digital control and regulation technology, it is often necessary to reduce the frequency of a pulse train.

In Fig. 1 ist das Prinzip einer bekannten Anordnung zur Frequenzuntersetzung dargestellt. Die von einem sehr genau arbeitenden Hochfrequenzgenerator (Quarzgenerator) gelieferte Impulsfolge F1 soll auf denIn Fig. 1 the principle of a known arrangement for frequency reduction is shown. The pulse sequence F 1 supplied by a very precisely working high-frequency generator (quartz generator) is to be sent to the

Wert F1,- -r · F1 untersetzt werden. Dies geschiehtValue F 1 , - -r · F 1 are scaled down. this happens

mittels eines Zählers 2, der mit Rücksicht auf die späteren Erläuterungen bereits hier als Hauptzähler bezeichnet werden soll. Die Zählkapazität des Hauptzählers 2 muß größer als der eine ganze Zahl darstellende Wert A sein. Der Hauptzähler 2 wird über einen Voreinsteller 3 auf den Wert des dekadischen Komplements Z—A voreingestellt. Auf den Eingang des Hauptzählers wird die zu untersetzende Zählimpulsfolge F1 gegeben. Am Ausgang des Hauptzählers erscheint ein Impuls jeweils nur dann, wenn der Hauptzähler seine Zählkapazität überschreitet, d. h., wenn ^!-Impulse am Eingang des Zählers eingetroffen sind. Durch den Ausgangsimpuls, der also einen Impuls der untersetzten Impulsfolge darstellt, wird der Zähler 2 erneut auf das dekadische Komplement Z-A eingestellt. Die für diese Voreinstellung zur Verfügung stehende Zeit beträgt jedoch nur eine halbe Periode der nicht untersetzten Impulsfolge F1, denn der Impuls, der dem Impuls folgt, durch den die Zählkapazität überschritten wurde, ist bereits wieder der erste Impuls der nächsten abzuzählenden Serie von ^-Impulsen. Bis zu seinem Eintreffen muß die Voreinstellung des Hauptzählers 2 abgeschlossen sein.by means of a counter 2, which should already be referred to here as the main counter with regard to the later explanations. The counting capacity of the main counter 2 must be greater than the value A representing an integer. The main counter 2 is preset to the value of the decadic complement Z-A via a presetter 3. The counting pulse sequence F 1 to be reduced is given to the input of the main counter. A pulse only appears at the output of the main counter when the main counter exceeds its counting capacity, ie when ^! Pulses have arrived at the input of the counter. The counter 2 is set again to the decadic complement ZA by the output pulse, which thus represents a pulse of the reduced pulse train. However, the time available for this presetting is only half a period of the non-scaled pulse sequence F 1 , because the pulse that follows the pulse that exceeded the counting capacity is already the first pulse of the next series to be counted from ^ - Impulses. Before it arrives, the presetting of the main counter 2 must be completed.

Der Nachteil dieser bekannten Anordnung beruht in folgendem: Die Zähler haben eine bestimmte Grenzfrequenz, die beim heutigen Stand der Zählertechnik etwa 1 MHz beträgt. Das bedeutet, daß die Frequenz des Impulsgenerators maximal 1 MHz betragen kann. Die sich daraus ergebende Zeit, die für die Voreinstellung des dekadischen Komplements zur Verfügung steht, ist jedoch zu klein. Für diese Voreinstellung wird eine Zeit benötigt, die etwa sechsmal so groß ist wie die bei Verwendung der Grenzfrequenz tatsächlich zur Verfügung stehende Zeit. Das bedeutet, daß die Frequenz des Frequenzgenerators, oder besser die von dem Untersetzer zu verarbeitende Frequenz, bei dem heutigen Stand der Zählertechnik höchstens 150 kHz betragen darf.The disadvantage of this known arrangement is based on the following: The counters have a specific one Cutoff frequency, which is around 1 MHz with today's counter technology. That means that the Frequency of the pulse generator can be a maximum of 1 MHz. The resulting time that available to preset the decadal complement is too small. For this Presetting requires a time that is about six times longer than when using the Limit frequency actually available time. This means that the frequency of the frequency generator, or better the frequency to be processed by the coaster, given the current state of the Counter technology may not exceed 150 kHz.

Die der Erfindung zugrunde liegende Aufgabe besteht nun darin, die bekannte Untersetzeranordnung derart abzuändern, daß Frequenzen bis zur Grenzfrequenz der Zähler, beim heutigen Stand der Zählertechnik 1 MHz, verarbeitet werden können.The object on which the invention is based now consists in the known coaster arrangement to be changed in such a way that frequencies up to the limit frequency of the counter, with the current state of counter technology 1 MHz can be processed.

Schaltungsanordnung
zur Frequenzuntersetzung einer ImpulsfolgeCircuit arrangement
for frequency reduction of a pulse train

Anmelder:Applicant:

Licentia Patent-Verwaltungs-G. m. b. H.,
Frankfurt/M., Theodor-Stern-Kai 1Licentia Patent-Verwaltungs-G. mb H.,
Frankfurt / M., Theodor-Stern-Kai 1

Dr.-Ing. Wilfried Fritzsche, Berlin-Charlottenburg,
ist als Erfinder genannt wordenDr.-Ing. Wilfried Fritzsche, Berlin-Charlottenburg,
has been named as the inventor

Zur Lösung dieser Aufgabe wird nach der Erfindung vorgeschlagen, zwischen den Impulsgenerator und den Hauptzähler ein Tor zu schalten, durch das beim Erscheinen eines Ausgangsimpulses am Hauptzähler die Eingangsimpulsfolge auf einen Hilfszähler umgeschaltet wird, der nach dem Durchlaufen seiner Zählkapazität Zh, die bei der Voreinstellung des Hauptzählers berücksichtigt wird, die Eingangsimpulsfolge über das Tor auf den Hauptzähler zurückschaltet. To solve this problem it is proposed according to the invention to connect a gate between the pulse generator and the main counter, through which the input pulse sequence is switched to an auxiliary counter when an output pulse appears on the main counter, which after passing through its counting capacity Zh, which is used in the presetting of the Main counter is taken into account, the input pulse train switches back to the main counter via the gate.

In Fig. 2 ist ein Blockschaltbild dargestellt, aus dem das Prinzip der Anordnung nach der Erfindung hervorgeht. Soweit es sich um die gleichen Elemente handelt wie in Fig. 1, sind in Fig. 2 sowie auch in Fig. 3 die gleichen Bezeichnungen verwendet. Zwischen dem Frequenzgenerator 1 und dem Hauptzähler 2 ist ein Tor 4 vorgesehen, das in seiner Normalstellung (in der Zeichnung voll ausgezogen) die Impulsfolge F1 auf den Hauptzähler 2 leitet. In dem Augenblick, in dem die Zählkapazität des Hauptzählers 2 überschritten wird, wird durch den Ausgangsimpuls das Tor 4 über den Eingang Aa auf den Ausgang Ac umgesteuert. Die Umsteuerung eines einzigen Tores kann so schnell vorgenommen werden, daß auch bei der Verwendung einer Impulsfolgefrequenz, die gleich der Zählergrenzfrequenz ist, kein Impuls verlorengeht. Über den Ausgang Ac wird die Impulsfolge einem Hilfszähler 5 zugeführt, der beim Überschreiten seiner Zählkapazität das Tor 4 über den Eingang 4 d auf den Ausgang 4 b zurückschaltet. Entsprechend der Größe der Zählkapazität des Zählers 5, die vorzugsweise die Werte 10, 100, 1000, ... hat, wird für die Voreinstellung des Hauptzählers eine hinreichend große Ruhepause geschaffen. Es ist natürlich darauf zu achten, daß die auf den Hilfszähler gelieferten Impulse bei der Voreinstellung des Hauptzählers berücksichtigt werden. Das bedeutet, daß die Voreinstellung nicht mehr den Wert des dekadischen Komplements Z-A haben darf, sondern den WertIn Fig. 2 a block diagram is shown, from which the principle of the arrangement according to the invention emerges. To the extent that the same elements are involved as in FIG. 1, the same designations are used in FIG. 2 and also in FIG. 3. Between the frequency generator 1 and the main counter 2, a gate 4 is provided which, in its normal position (fully extended in the drawing) directs the pulse sequence F 1 to the main counter 2. At the moment when the counting capacity of the main counter 2 is exceeded, the output pulse reverses the gate 4 via the input Aa to the output Ac . A single gate can be reversed so quickly that no pulse is lost even when a pulse repetition frequency is used that is equal to the counter limit frequency. Via the output Ac pulse sequence an auxiliary counter 5 is supplied to the port 4 via the input 4 b d switches back to the output 4 when crossing its counting capacity. According to the size of the counting capacity of the counter 5, which preferably has the values 10, 100, 1000, ..., a sufficiently long rest period is created for the presetting of the main counter. It is of course important to ensure that the pulses supplied to the auxiliary counter are taken into account when presetting the main counter. This means that the default setting can no longer have the value of the decadic complement ZA , but the value

109 750/382109 750/382

Z—A+ Zh haben muß, wobei Zh die Zählkapazität des Hilfszählers ist. Das Signal zur Einleitung der Voreinstellung des Hauptzählers kann wie bei der bekannten Anordnung der Ausgangsinipuls des Hauptzählers selbst sein (Eingang 3 a in Fig. 2). Es kann aber auch, wenn die Stellung des Hauptzählers nicht sofort geändert werden soll, die Voreinstellung durch ein Signal ausgelöst werden, das von dem Hilfszähler 5 geliefert wird und das erst erscheint, wenn eine bestimmte Impulszahl am Hilfszähler eingetroffen ist (Eingang 3 b in Fig. 2). Neben diesem Signalausgang kann der Hilfszähler noch weitere Signalausgänge 5 a und 5b besitzen, über die beim Erreichen bestimmter Zählerstände für weitere Steuerzwecke verwendbare Einzelimpulse geliefert werden.Z— A + Zh , where Zh is the counting capacity of the auxiliary counter. The signal for initiating the presetting of the main counter can, as in the known arrangement, be the output pulse of the main counter itself (input 3 a in FIG. 2). It can also, when the position of the main counter is not to be changed immediately, which is supplied by the auxiliary counter 5 and appears only the default to be triggered by a signal, when a certain number of pulses has been received on the auxiliary counter (input 3 b in Fig . 2). In addition to this signal output of the auxiliary counter may further signal outputs 5a and 5b have usable single pulses are delivered via certain when reaching meter readings for further tax purposes.

Mitunter liegt die Aufgabe vor, daß der Untersetzungsfaktor A -F1 --F2, aus zwei Summanden A' und B zusammengesetzt werden kann. Es gilt dannSometimes the task is that the reduction factor A -F 1 - -F 2 can be composed of two summands A ' and B. It then applies

also F2 = ■ F1. In einer Weiterbildung derthus F 2 = ■ F 1 . In a further training of the

Erfindung kann man dieser Aufgabe dadurch gerecht werden, daß auch der Hilfszähler 5 mit einer Voreinstellung versehen wird. In Fig. 3 ist die sich dann ergebende Anordnung dargestellt, wenn man den Block 7 zunächst außer Betracht läßt. Über den Voreinsteller 3 wird der Hauptzähler auf das dekadische Komplement Z—A' eingestellt und der Hilfszähler auf das dekadische Komplement Zh-B. Die Voreinstellung des Hilfszählers 5 wird durch ein Signal eingeleitet, das vom Hauptzähler geliefert wird, wenn dort eine bestimmte Impulszahl über das Tor 4 eingetroffen ist. Die in den Figuren an den Voreinstellen! eingetragenen Dekadenzahlen stellen nur Beispiele dar.In accordance with the invention, this object can be achieved in that the auxiliary counter 5 is also provided with a presetting. In Fig. 3 the resulting arrangement is shown when the block 7 is initially disregarded. The main counter is set to the decadic complement Z-A ' and the auxiliary counter to the decadic complement Z-B via the presetter 3. The presetting of the auxiliary counter 5 is initiated by a signal that is supplied by the main counter when a certain number of pulses has arrived there via the gate 4. The ones in the figures at the presets! The decade numbers entered are only examples.

Die soweit beschriebene Anordnung läßt sich lediglich für ganzzahlige Untersetzungsfaktoren A = F1: F2 durchführen. Zur feineren Untersetzung schlägt die Erfindung daher folgendes Interpolationsverfahren vor: Soll der Wert A beispielsweise 764,5 betragen, so wird auf den Eingang des Hilfszählers 5 vor jeder zweiten Zählung ein Impuls gegeben. Dieser Impuls kann in folgender Weise gewonnen werden:The arrangement described so far can only be carried out for whole-number reduction factors A = F 1 : F 2 . For a finer reduction, the invention therefore proposes the following interpolation method: If the value A is to be 764.5, for example, a pulse is given to the input of the auxiliary counter 5 before every second count. This impulse can be obtained in the following way:

An einem Ausgang 2 a des Hauptzählers erscheint bei jeder Durchzählung ein Impuls, der gegenüber dem Ausgangsimpuls des Hauptzählers voreilt. Die sich aus diesen Impulsen zusammensetzende Impulsfolge wird über einen Untersetzer-Flip-Flop 7, der diese Impulsfolge im Verhältnis 2:1 untersetzt, auf den Eingang des Hilfszählers 5 gegeben. Das hat zur Folge, daß während einer Zählung 764 Impulse abgezählt werden, bis am Ausgang des Hauptzählers ein Impuls erscheint, und bei der folgenden Zählung 765 Impulse. Der Mittelwert der Frequenz der Ausgangsimpulsfolge F2 beträgt also -=tt-f- ' F1. A pulse which is advanced relative to the output pulse of the main counter appears at an output 2a of the main counter at each By counting. The pulse train composed of these pulses is applied to the input of the auxiliary counter 5 via a sub-flip-flop 7, which subdivides this pulse train in a ratio of 2: 1. As a result, 764 pulses are counted during one count until a pulse appears at the output of the main counter, and 765 pulses during the next count. The mean value of the frequency of the output pulse train F 2 is therefore - = tt-f- 'F 1 .

also im Mittelso on average

Ersetzt man den Untersetzer-Flip-Flop 7 durch einen Ringzähler, so kann man auf jeden anderen Wert hinter dem Komma der Zahl A interpolieren. Will man z. B. den Untersetzungsfaktor 764,3 einstellen, so wird ein Ringzähler mit zehn Ausgängen verwendet, von dem nur drei Ausgänge auf den Eingang des Hilfszählers 5 weitergeleitet werden. Das bedeutet, daß innerhalb von zehn Durchläufen des Hauptzählers dreimal ein Ausgangssignal auf 764 und siebenmal ein Ausgangssignal auf 765 Eingangsimpulse entfällt. Die Ausgangsfrequenz F2 beträgt 764,3If you replace the coaster flip-flop 7 with a ring counter, you can interpolate to any other value after the decimal point of the number A. Do you want to z. If, for example, you set the reduction factor 764.3, a ring counter with ten outputs is used, of which only three outputs are passed on to the input of the auxiliary counter 5. This means that within ten runs of the main counter there is no output signal on 764 three times and one output signal on 765 input pulses seven times. The output frequency F 2 is 764.3

F1. Wird die Interpolation gleichzeitig unter Verwendung eines voreinstellbaren Hilfszählers 5 durchgeführt, so muß der Impuls, der den Ringzähler beaufschlagt, später erfolgen als der Impuls, der die Voreinstellung des Hilfszählers einleitet. F 1 . If the interpolation is carried out at the same time using a presettable auxiliary counter 5, the pulse which acts on the ring counter must occur later than the pulse which initiates the presetting of the auxiliary counter.

Claims (6)

PATENTANSPRÜCHE:PATENT CLAIMS: 1. Schaltungsanordnung zur Untersetzung der Frequenz F1 einer Impulsfolge auf die Frequenz1. Circuit arrangement for reducing the frequency F 1 of a pulse train to the frequency F2 = —τ- F1, wobei A der Untersetzungsfaktor istF 2 = -τ- F 1 , where A is the reduction factor JxJx und die Impulsfolge einem Hauptzähler zugeführt wird, der an seinem Ausgang nur beim Überschreiten seiner Zählkapazität Z einen Impuls freigibt und der vor jedem Durchlaufen durch einen Voreinsteller normalerweise erneut auf den Wert Z—A voreingestellt wird, dadurch gekennzeichnet, daß zwischen dem Impulsgenerator (1) und dem Hauptzähler (2) ein Tor (4) geschaltet wird, durch das beim Erscheinen eines Ausgangsimpulses am Hauptzähler (2) die Eingangsimpulsfolge auf einen Hilfszähler (5) umgeschaltet wird, der nach dem Durchlaufen seiner Zählkapazität Zn, die bei der Voreinstellung des Hauptzählers (2) durch Einstellung auf den Wert Ζ—Α-\-Ζη berücksichtigt wird, die Eingangsimpulsfolge über das Tor (4) auf den Hauptzähler (2) zurückschaltet.and the pulse sequence is fed to a main counter which only releases a pulse at its output when its counting capacity Z is exceeded and which is normally preset to the value Z-A again before each pass by a presetter, characterized in that between the pulse generator (1) and the main counter (2) a gate (4) is switched through which, when an output pulse appears on the main counter (2), the input pulse sequence is switched to an auxiliary counter (5) which, after passing through its counting capacity Zn, which is used when the main counter is preset (2) is taken into account by setting the value Ζ - Α - \ - Ζη , the input pulse train switches back to the main counter (2) via gate (4). 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Voreinstellung am Hauptzähler (2) entweder in bekannter Weise direkt durch den Ausgangsimpuls des Hauptzählers eingeleitet wird (3 a) oder durch einen Impuls, der vom Hilfszähler (5) geliefert wird, wenn dieser einen bestimmten Zählerstand erreicht hat (3b). 2. Arrangement according to claim 1, characterized in that the presetting on the main counter (2) is initiated either in a known manner directly by the output pulse of the main counter (3 a) or by a pulse that is supplied by the auxiliary counter (5) when this has reached a certain count (3b). 3. Anordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß am Hilfszähler (5) weitere Signalausgänge (5 a, 5 b) vorgesehen sind, über die beim Erreichen bestimmter Zählerstände für weitere Steuerzwecke verwendbare Einzelimpulse geliefert werden.3. Arrangement according to Claims 1 and 2, characterized in that further signal outputs (5 a, 5 b) are provided on the auxiliary counter (5) , via which individual pulses which can be used for further control purposes are supplied when certain counter readings are reached. 4. Anordnung nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß der Hilfszähler (5) durch einen Voreinsteller (6) auf eine beliebige Zahl voreingestellt werden kann, wobei diese Voreinstellung durch ein Signal, das der Hauptzähler beim Erreichen eines bestimmten Zählerstandes liefert, eingeleitet wird.4. Arrangement according to claims 1 to 3, characterized in that the auxiliary counter (5) can be preset to any number by means of a presetter (6), whereby this preset by a signal that the main counter when a certain count is reached delivers, is initiated. 5. Anordnung nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß zur Ermöglichung5. Arrangement according to claims 1 to 4, characterized in that to enable einer Untersetzung —r, bei der A keine ganze Zahla reduction -r , where A is not an integer ist (Interpolation), am Hauptzähler pro Durchlauf ein Impuls abgeleitet wird (2 a), der gegenüber dem Ausgangsimpuls des Hauptzählers voreilt, und daß die so entstehende Impulsfolge einem Ringzähler (7) zugeführt wird, von dessen Ausgängen eine dem gewünschten Interpolationswert entsprechende Anzahl auf den Eingang des Hilfszählers (5) geschaltet wird.is (interpolation), at the main counter per cycle a pulse is derived (2 a), which leads the output pulse of the main counter, and that the resulting pulse sequence is fed to a ring counter (7), of whose outputs a number corresponding to the desired interpolation value the input of the auxiliary meter (5) is switched. 6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß in dem Falle, in dem bei jedem zweiten Durchlauf ein zusätzlicher Impuls auf den Hilfszähler geleitet werden soll, der Ringzähler (7) durch eine Flip-Flop-Schaltung ersetzt wird.6. Arrangement according to claim 5, characterized in that in the case in which each second pass an additional pulse should be sent to the auxiliary counter, the ring counter (7) is replaced by a flip-flop circuit. Hierzu 1 Blatt Zeichnungen1 sheet of drawings
DEL35889A 1960-04-12 1960-04-12 Circuit arrangement for the frequency reduction of a pulse train Pending DE1119914B (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
NL263301D NL263301A (en) 1960-04-12
DEL35889A DE1119914B (en) 1960-04-12 1960-04-12 Circuit arrangement for the frequency reduction of a pulse train
FR858330A FR1286217A (en) 1960-04-12 1961-04-11 Method of reducing the frequency of a series of pulses
GB1317461A GB901298A (en) 1960-04-12 1961-04-12 Improvements relating to pulse counting apparatus
BE602501A BE602501A (en) 1960-04-12 1961-04-12 Method of reducing the frequency of a series of pulses

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DEL35889A DE1119914B (en) 1960-04-12 1960-04-12 Circuit arrangement for the frequency reduction of a pulse train

Publications (1)

Publication Number Publication Date
DE1119914B true DE1119914B (en) 1961-12-21

Family

ID=7267264

Family Applications (1)

Application Number Title Priority Date Filing Date
DEL35889A Pending DE1119914B (en) 1960-04-12 1960-04-12 Circuit arrangement for the frequency reduction of a pulse train

Country Status (4)

Country Link
BE (1) BE602501A (en)
DE (1) DE1119914B (en)
GB (1) GB901298A (en)
NL (1) NL263301A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1225236B (en) * 1964-08-11 1966-09-22 Telefonbau Circuit arrangement for lengthening a pulse of a pulse train and / or a pulse pause
DE1298557B (en) * 1965-08-13 1969-07-03 Plessey Co Ltd Circuit arrangement for a variable electronic frequency divider

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1225236B (en) * 1964-08-11 1966-09-22 Telefonbau Circuit arrangement for lengthening a pulse of a pulse train and / or a pulse pause
DE1298557B (en) * 1965-08-13 1969-07-03 Plessey Co Ltd Circuit arrangement for a variable electronic frequency divider

Also Published As

Publication number Publication date
BE602501A (en) 1961-07-31
NL263301A (en)
GB901298A (en) 1962-07-18

Similar Documents

Publication Publication Date Title
DE1259462B (en) Device for the digital display of an analog input voltage
DE1174362B (en) Arrangement for pulse reduction
DE2421992C2 (en) Device for presetting an electrical pulse counter
DE1119914B (en) Circuit arrangement for the frequency reduction of a pulse train
AT225745B (en) Arrangement for the frequency reduction of a pulse train
DE1001324C2 (en) Circuit arrangement for generating at least one pulse at a time determined by an output pulse
DE1548736C3 (en) Arrangement for the digital reading of a measured variable
DE1208344B (en) Arrangement for delaying a signal of constant duration and amplitude
Feldtkeller Lautheit und Tonheit
DE2832022C2 (en)
DE2057903A1 (en) Pulse frequency divider
DE2622878C2 (en) Pulse generator for electrical discharge machining
DE1588615A1 (en) Process control arrangement
DE720319C (en) Remote control device that responds to the repetition or length of control pulses
DE1115795B (en) Circuit arrangement for the periodic generation of pulses on several output lines with the aid of a binary number chain
DE2032875A1 (en) Stepper motor control circuit
DE3734874A1 (en) Analogue/digital converter
AT275923B (en) Device for the size comparison of two digital values
DE19519321C2 (en) Frequency divider with dual, current, decimal or hexadecimal divisor input
DE2102808A1 (en) Digital frequency divider
DE2157243A1 (en) CIRCUIT ARRANGEMENT FOR GENERATING SINE-SHAPED VOLTAGES
DE1272349B (en) Analog-digital converter using the comparison method
DE2432998A1 (en) Consumption level sensitive electronic control relay - has binary and memory circuits controlling load circuit switching
DE1524219B1 (en) Frequency multiplier
DE2317990A1 (en) DEVICE FOR DETECTING A PHASE INTERRUPTION IN A MULTI-PHASE POWER SYSTEM