[go: up one dir, main page]

DE1116321B - Verfahren zum Einlegieren der Emitterelektrode eines Transistors - Google Patents

Verfahren zum Einlegieren der Emitterelektrode eines Transistors

Info

Publication number
DE1116321B
DE1116321B DEG23006A DEG0023006A DE1116321B DE 1116321 B DE1116321 B DE 1116321B DE G23006 A DEG23006 A DE G23006A DE G0023006 A DEG0023006 A DE G0023006A DE 1116321 B DE1116321 B DE 1116321B
Authority
DE
Germany
Prior art keywords
alloying
activator
indium
transistor
alloyed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEG23006A
Other languages
English (en)
Inventor
Andrew Peter Kordalewski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE1116321B publication Critical patent/DE1116321B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/04Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion materials in the liquid state
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass
    • H10P95/00
    • H10P95/50

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)

Description

DEUTSCHES
PATENTAMT
G23006Vmc/21g
ANMELDETAG: 25. SEPTEMBER 1957
BEKANNTMACHUNG DER ANMELDUNG UND AUSGABE DER AUSLEGESCHRIFT:
2. NOVEMBER 1961
Die Erfindung betrifft ein Verfahren zur Herstellung einer Emitterelektrode eines Transistors.
Es ist bereits bekannt, zur Erzielung einer großen Leitfähigkeit der Emitterelektrode und zur Herabsetzung von Emitterverlusten an einem Halbleiterkörper aus η-Germanium Indium anzulegieren, dem einige zehntel Gewichtsprozent Gallium oder Aluminium beigemischt sind. Bei einem Transistor mit einem Emitter aus galliumhaltigem Indium nimmt nämlich der Stromverstärkungsfaktor mit zunehmendem Strom viel langsamer als bei einem Transistor mit einem normalen Indiumemitter ab. Es hat sich jedoch herausgestellt, daß Aluminium und Gallium schwieriger als Indium mit dem Germanium legieren. So schmilzt das Gallium im Gegensatz zum Indium bereits bei Raumtemperatur; auch mit anderen Metallen läßt sich das Gallium nur schwer legieren. Aluminium bildet sehr leicht und schnell eine Oxydoberfläche, die beim Legierungsverfahren Schwierigkeiten mit sich bringt. Außerdem bildet Aluminium mit dem Germanium während des Legierungsvorganges ein höchstzerbrechliches Eutektikum, so daß die Durchmischung nur schwierig zu überwachen ist und starke mechanische Beanspruchungen auftreten können. Wenn eine Emitterelektrode mit zwei Aktivatoren von unterschiedlichem Abscheidungskoeffizienten anlegiert werden soll, sind noch weitere Schwierigkeiten zu erwarten, weil innerhalb der Emitterelektrode Bereiche mit sich stetig ändernder Konzentration des einen und/oder des anderen Aktivators sich bilden können, die sich gegenseitig überschneiden, wodurch die elektrischen Eigenschaften des pn-Uberganges oder der gesamten Emitterelektrode nachteilig beeinflußt werden können.
Das Ziel der Erfindung ist daher ein Herstellungsverfahren einer Emitterelektrode an einem Transistor, bei dem zwei Aktivatoren gleichen Leitungstyps, aber mit unterschiedlichen Abscheidungskoeffizienten beteiligt sind, bei dem jedoch der pn-übergang lediglich von dem einen Aktivator erzeugt wird.
Bei einem Verfahren zum Einlegieren der Emitterelektrode eines Transistors mit verbesserter Stromverstärkung bei größeren Kollektorströmen unter Verwendung zweier Aktivatoren mit verschiedenen Abscheidungskoeffizienten und gleichen Leitungstyps wird gemäß der Erfindung zunächst nur der Aktivator mit dem kleineren der beiden Abscheidungskoeffizienten auf an sich bekannte Weise zur Herstellung des pn-Überganges einlegiert, und dann erfolgt das Einlegieren des Aktivators mit dem größeren Abscheidungskoeffizienten derart, daß die beim ersten Verfahren zum Einlegieren
der Emitterelektrode eines Transistors
Anmelder:
General Electric Company,
Schenectady, N. Y. (V. St. A.)
Vertreter: Dr.-Ing. W. Reichel, Patentanwalt,
Frankfurt/M. 1, Parkstr. 13
Beanspruchte Priorität:
V. St. v. Amerika vom 26. September 1956 (Nr. 612131)
Andrew Peter Kordalewski, Fayetteville, N. Y.
(V. St. A.),
ist als Erfinder genannt worden
Legieren gebildete Rekristallisationsschicht nur teilweise gelöst und damit innerhalb des Emitterbereiches eine zweite Rekristallisationsschicht höherer Leitfähigkeit gebildet wird.
Zum besseren Verständnis des Verfahrens gemäß der Erfindung sei dieses an Hand einiger Figuren näher erläutert.
Fig. 1 bis 3 zeigen mehrere zeitlich aufeinanderfolgende Verfahrensstufen;
Fig. 4 ist die Kennlinie des Stromverstärkungsfaktors in Abhängigkeit vom Kollektorstrom des in Fig. 3 dargestellten Transistors, wenn sich dieser in einer Emitter-Basis-Schaltung befindet.
Eine Halbleiteranordnung 9 mit zwei pn-Übergängen gemäß der Fig. 1 läßt sich dadurch herstellen, daß Indiumpillen 11 und 16 in an sich bekannter Weise in die entgegengesetzten Seitenflächen eines Körpers aus η-Germanium einlegiert werden; hierdurch entstehen rekristallisierte Schichten oder Be-
109 737/334
reiche 12 und 17 mit p-Leitfähigkeit, die je als Emitterelektrode eines Transistors verwendbar sind.
Wenn die Konzentration an Majoritätsträgern oder Löchern in den p-leitenden Bereichen 12 und 17 erhöht werden soll, wird den Indiumpillen 11 und 16 Gallium oder Aluminium in Form von Tupfen 13 bzw. 18 zugegeben, wie aus der Fig. 2 zu ersehen ist. Da der Abscheidungskoeffizient von Aluminium und Gallium etwa lOOmal größer als derjenige von Indium in Germanium und außerdem die Löslichkeit ίο eine weit größere als die von Indium ist, können Aluminium und Gallium in einer rekristallisierten Zone viel leichter als Indium eingebaut werden, so daß Bereiche mit größerer Leitfähigkeit entstehen.
Anschließend werden in der zweiten Verfahrensstufe die Tupfen 13 und 18 aus Aluminium oder Gallium in die rekristallisierten Bereiche 12 und 17 einlegiert, wobei die Legierungstemperatur um 50° C niedriger als beim ersten Verfahrensschritt gewählt wird. Ebenso wird die Dauer des Legierungs- und Rekristallisationsvorganges merklich kürzer als beim ersten Verfahrensschritt gewählt, so daß nur ein Teil des rekristallisierten Bereiches 12 bzw. 17 geschmolzen wird, während die pn-Übergänge und der Abstand zwischen den Bereichen 12 und 17 unbeeinflußt bleiben.
In Fig. 3 ist die Anordnung 9 nach dem Abschluß des zweiten Verfahrensschrittes wiedergegeben. Neu entstandene Bereiche 14 und 20 sind rekristallisierte p-leitende Zonen, die von Indium- und Aluminium- oder Galliumatomen durchsetztes Germanium erhalten. Während der Abstand der Übergänge zwischen den Bereichen 10 und 12 und zwischen den Bereichen 12 und 14 an sich nicht kritisch ist, soll doch der letzte Übergang vorzugsweise möglichst dicht an dem ersten ausgebildet werden, ohne daß dieser dabei geschädigt wird. Ähnliches gilt für den anderen Emitter mit den Übergängen 10 und 17 bzw. 17 und 20. An den Pillen 15 und 19, in denen das Aluminium oder Gallium einlegiert ist, werden schließlich Ohmsche Kontakte 21 und 22 angebracht. Wenn am Halbleiterkörper 10 ein weiterer Ohmscher Kontakt 23 angebracht wird ist ein Transistor fertig.
Da Aluminium einen größeren Abscheidungskoeffizienten und eine größere Löslichkeit der festen Substanz in Germanium besitzt als Indium, haben die rekristallisierten Gebiete 14 und 20 eine größere Konzentration an Aluminium als die Gebiete 12 und 17 an Indium. Damit stehen mehr Defektelektronen in den Gebieten 14 und 20 zur Verfügung. Daher ist der Wirkungsgrad der Gebiete 12, 14 und 17, 20 als Emitter vergrößert. Da das zweite Legieren bei niedriger Temperatur und in einer kürzeren Zeit durchgeführt wurde, um den pn-übergang, der allein mit Indium einlegiert wurde, unbeeinflußt zu lassen, bleibt die gute Kennlinie des pn-Überganges erhalten.
Fig. 4 zeigt zwei Kurven, in denen der Stromverstärkungsfaktor der Anordnung nach Fig. 3 bei Ausführung als Emitter-Basis-Schaltung über dem zunehmenden Kollektorstrom aufgetragen ist. Eine der Kurven mit der Bezeichnung »Vorwärts« stellt den Verstärkungsfaktor dar, aufgetragen über dem KoI-lekiorstrom, wenn die Gebiete 12 und 14 als Emitter arbeiten. Die andere Kurve mit der Bezeichnung »Rückwärts« gilt für den Stromverstärkungsfaktor über dem Kollektorstrom, wenn die Gebiete 17, 20 als Emitter arbeiten. Es ist zu erkennen, daß der Abfall im Verstärkungsfaktor bei zunehmendem Kollektorstrom nicht sehr groß ist. Der Abfall der Verstärkung bei dieser speziellen Anordnung überschreitet bei einem Kollektorstrom von 20OmA nicht 30% des Maximalwertes. Es ist zu erkennen, daß die Änderungen der Verstärkung in Vorwärts- oder Rückwärtsrichtung nahezu gleich sind. Natürlich braucht oft nur in einem der Gebiete 12 oder 17 eine zweite Schicht einlegiert zu werden.
Als spezielles Ausführungsbeispiel wird in Fig. 3 ein p-n-p-Legierungstransistor gezeigt, der dadurch hergestellt wurde, daß zwei Indiumtabletten mit einem Durchmesser von 0,11 cm und einer Dicke von 0,025 cm auf eine Platte von η-leitendem Germanium auflegiert wurden, die einen spezifischen Widerstand von 2 bis 4 Ohm cm und eine Dicke von 0,013 cm hat. Zum Legieren wurde die Temperatur der Germaniumplatte mit den Indiumtabletten stetig von Raumtemperatur bis auf eine maximale Temperatur von 585° C erhöht und dann die Temperatur gleichmäßig auf Raumtemperatur gesenkt. Die Dauer des Heizvorgangs betrug etwa 22 Minuten. Zusätzlich wurden Tabletten aus Indium mit etwa 2% Aluminium auf die zu Anfang verwendeten Indiumtabletten aufgebracht und wieder einlegiert. Beim zweiten Erwärmen wurde die Temperatur gleichmäßig auf 550° C erhöht und für etwa 1 Minute auf diesem Punkt gehalten. Dann ließ man die Temperatur gleichmäßig absinken. Bei dieser Verfahrensstufe entsteht die zweite Rekristallisationsschicht, welche Indium, Germanium und Aluminium enthält. Der Abstand der pn-Übergänge betrug etwa 0,0025 cm, und die den Zonen 12 und 17 in Fig. 4 entsprechenden Gebiete waren etwa 0,00125 cm dick. Die angegebenen speziellen Temperaturen sind nicht kritisch. Der Temperatur-Zeit-Zyklus hängt von der Dicke der verwendeten Germaniumplatte und von der Menge des anfangs verwendeten Indium ab. Die Gesamtmenge an Aluminium, die zugegeben wird, kann zwischen 0,1 und 10°/» der Gesamtmenge von Indium betragen. Diese Werte sind nicht kritisch.

Claims (3)

PATENTANSPRÜCHE:
1. Verfahren zum Einlegieren der Emitterelektrode eines Transistors mit verbesserter Stromverstärkung bei größeren Kollektorströmen unter Verwendung zweier Aktivatoren mit verschiedenen Abscheidungskoeffizienten und gleichen Leitungstyps, der dem des Halbleiterkörpers entgegengesetzt ist, dadurch gekennzeichnet, daß zunächst nur der Aktivator mit dem kleineren der beiden Abscheidungskoeffizienten auf an sich bekannte Weise zur Herstellung des pn-Überganges einlegiert wird und dann das Einlegieren des Aktivators mit dem größeren Abscheidungskoeffizienten derart erfolgt, daß die beim ersten Legieren gebildete Rekristallisationsschicht nur teilweise gelöst und damit innerhalb des Emitterbereiches eine zweite Rekristallisationsschicht höherer Leitfähigkeit gebildet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in einem η-leitenden Halbleiterkörper als Aktivator mit dem kleineren Abscheidungskoeffizienten Indium einlegiert wird, und daß der zweite Aktivator Aluminium oder Gallium ist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der zweite Aktivator in Form einer Pille an der beim ersten Legieren gebildeten Rekristallisationsschicht angeschmolzen wird und daß das zweite Legieren bei einer um etwa 50° C niedrigeren Temperatur während einer etwas kürzeren Zeitspanne als beim ersten erfolgt. In Betracht gezogene Druckschriften: Anmeldungsunterlagen zum französischen Patent
Nr. 1126 742;
»Nachrichtentechnische Fachberichte«, Beiheft 1,
1955, S. 31/32;
L. P. Hunter, »Handbook of Semiconductor
Electronics«, New York, 1956, Kap. 7, S. 12.
Hierzu 1 Blatt Zeichnungen
DEG23006A 1956-09-26 1957-09-25 Verfahren zum Einlegieren der Emitterelektrode eines Transistors Pending DE1116321B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US612131A US2862840A (en) 1956-09-26 1956-09-26 Semiconductor devices

Publications (1)

Publication Number Publication Date
DE1116321B true DE1116321B (de) 1961-11-02

Family

ID=24451855

Family Applications (1)

Application Number Title Priority Date Filing Date
DEG23006A Pending DE1116321B (de) 1956-09-26 1957-09-25 Verfahren zum Einlegieren der Emitterelektrode eines Transistors

Country Status (3)

Country Link
US (1) US2862840A (de)
DE (1) DE1116321B (de)
GB (1) GB836851A (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2985550A (en) * 1957-01-04 1961-05-23 Texas Instruments Inc Production of high temperature alloyed semiconductors
NL113333C (de) * 1957-09-19
US3111611A (en) * 1957-09-24 1963-11-19 Ibm Graded energy gap semiconductor devices
NL224041A (de) * 1958-01-14
NL224040A (de) * 1958-01-14
NL236288A (de) * 1958-02-22
US2937963A (en) * 1958-07-14 1960-05-24 Int Rectifier Corp Temperature compensating zener diode construction
NL230165A (de) * 1958-08-01 1900-01-01
US3175893A (en) * 1959-02-02 1965-03-30 Clevite Corp Laminate composite material and method of fabrication
US3276925A (en) * 1959-12-12 1966-10-04 Nippon Electric Co Method of producing tunnel diodes by double alloying
US3175934A (en) * 1960-01-19 1965-03-30 Hitachi Ltd Semiconductor switching element and process for producing the same
NL263771A (de) * 1960-04-26
NL266775A (de) * 1960-07-08
NL274847A (de) * 1961-02-16
DE1240187B (de) * 1961-08-10 1967-05-11 Siemens Ag Verfahren zur Herstellung eines sperrfreien Kontaktes durch Auflegieren von Aluminium
DE1170081B (de) * 1962-03-24 1964-05-14 Telefunken Patent Verfahren zum Herstellen von Halbleiterbauelementen
US3249831A (en) * 1963-01-04 1966-05-03 Westinghouse Electric Corp Semiconductor controlled rectifiers with a p-n junction having a shallow impurity concentration gradient

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1126742A (fr) * 1954-07-06 1956-11-29 Siemens Ag Disposition semi-conductrice entre zones de type de conductibilité différentes et procédé pour la production de cette disposition

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL84061C (de) * 1948-06-26
NL82014C (de) * 1949-11-30
BE524233A (de) * 1952-11-14

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1126742A (fr) * 1954-07-06 1956-11-29 Siemens Ag Disposition semi-conductrice entre zones de type de conductibilité différentes et procédé pour la production de cette disposition

Also Published As

Publication number Publication date
US2862840A (en) 1958-12-02
GB836851A (en) 1960-06-09

Similar Documents

Publication Publication Date Title
DE1116321B (de) Verfahren zum Einlegieren der Emitterelektrode eines Transistors
DE1292256B (de) Drift-Transistor und Diffusionsverfahren zu seiner Herstellung
DE1127001B (de) Flaechentransistor, insbesondere fuer Schaltzwecke
DE2055162A1 (de) Verfahren zur Isolationsbereichbil dung im Halbleitersubstrat einer monohthi sehen Halbleitervorrichtung
DE976348C (de) Verfahren zur Herstellung von Halbleiterbauelementen mit pn-UEbergaengen und nach diesem Verfahren hergestellte Bauelemente
DE1093484B (de) Verfahren zur Herstellung von Halbleiterbauelementen, insbesondere pnp- oder npn-Leistungstransistoren
DE1113031B (de) Verfahren zur Herstellung eines Flaechentransistors
DE1130522B (de) Flaechentransistor mit anlegierten Emitter- und Kollektorelektroden und Legierungs-verfahren zu seiner Herstellung
DE1213920B (de) Halbleiterbauelement mit fuenf Zonen abwechselnden Leitfaehigkeitstyps
DE1150456B (de) Esaki-Diode und Verfahren zu ihrer Herstellung
DE1244987B (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2418560A1 (de) Halbleitervorrichtung
DE1288687B (de) Verfahren zur Herstellung eines Flaechentransistors mit einlegierter Elektrodenpille, aus welcher beim Einlegieren Stoerstoffe verschiedener Diffusionskoeffizienten in den Halbleitergrundkoerper eindiffundiert werden
DE1194061B (de) Verfahren zum Herstellen eines Flaechen-Vierzonentransistors und Anwendung eines nach diesem Verfahren hergestellten Transistors
DE1188209B (de) Halbleiterbauelement
DE1439674C3 (de) Steuerbares und schaltbares pn-Halbleiterbauelement für große elektrische Leistungen
DE1170082B (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1063279B (de) Halbleiteranordnung aus einem Halbleiterkoerper mit flaechenhaftem innerem pn-UEbergang und mit mehr als drei Elektroden
DE967259C (de) Flaechentransistor
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper
DE1185292B (de) Doppelhalbleiterbauelement mit einem Esaki-UEbergang und einem parallel geschalteten weiteren UEbergang
DE1168567B (de) Verfahren zum Herstellen eines Transistors, insbesondere fuer Schaltzwecke
DE1270694B (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE1214791C2 (de) Flaechentransistor mit Basis- und Emitterzone auf der gleichen Oberflaechenseite desHalbleiterkoerpers und Verfahren zum Herstellen
AT254268B (de) Verfahren zum gleichzeitigen Herstellen von mindestens zwei Halbleiterbauelementen aus einem scheibenförmigen Halbleiterkristall