DE1192082B

DE1192082B - Circuit arrangement for determining the order in which the individual signals received in an irregular sequence are passed on

Info

Publication number: DE1192082B
Application number: DES71770A
Authority: DE
Inventors: William J Shanahan; Vincent R Zopf; Albert M Loshin
Original assignee: Skiatron Electronics and Television Corp
Current assignee: Skiatron Electronics and Television Corp
Priority date: 1958-12-17
Filing date: 1959-12-17
Publication date: 1965-04-29

Description

Schaltungsanordnung zur Festlegung der Reihenfolge der Weitergabe von in unregelmäßiger Folge empfangenen Einzelsignalen Bei der Überwachung von Elektrizitätszählern, Gaszählern usw., bei der Überwachung des Schaltzustands von Rundfunk- und Fernsehempfängern und überhaupt immer dann, wenn eine große Anzahl von Geräten aus ihren Schalt- oder Betriebszustand oder in anderer Weise überwacht werden soll, ist es erforderlich, mehrere Abfragekanäle zu verwenden, in denen entsprechend dem Zustand der zu überwachenden Geräte in unregelmäßiger Folge Meldungen eintreffen können, die hier als Eingangssignale bezeichnet werden sollen. Durch diese unregelmäßige Folge besteht dabei die Möglichkeit, daß in verschiedenen Kanälen gleichzeitig oder im wesentlichen gleichzeitig Einzeleingangssignale auftreten.Circuit arrangement for determining the order of transmission of individual signals received at irregular intervals When monitoring electricity meters, Gas meters, etc., when monitoring the switching status of radio and television receivers and in general whenever a large number of devices are out of their switching or The operating status or is to be monitored in some other way, it is necessary to to use several interrogation channels in which according to the state of the to be monitored Devices may receive messages in an irregular sequence, which are here as input signals should be designated. This irregular sequence makes it possible to that in different channels simultaneously or essentially simultaneously single input signals appear.

Die die Eingangssignale auswertende Einrichtung ist meist so ausgelegt, daß in einem bestimmten Augenblick nur ein einziges Eingangssignal verarbeitet werden kann und daß bis zur Verarbeitung des nächsten Einzelsignals eine bestimmte Zeitspanne verstreichen muß.The device evaluating the input signals is usually designed in such a way that that at a given moment only a single input signal is processed can and that a certain period of time until the next individual signal is processed must pass.

Durch die Erfindung soll deshalb eine Schaltungsanordnung zur Festlegung der Reihenfolge der Weitergabe von in unregelmäßiger Reihenfolge und in unregelmäßigen Abständen über verschiedene Eingangsleitungen empfangenen Einzelsignalen n verschiedener Eingangssignale in mindestens einer vorgegebenen Zeitspanne entsprechenden Abständen an die den betreffenden Eingangsleitungen zugeordneten Ausgangsleitungen verfügbar gemacht werden, wobei die Ausgangsleitungen der erfindungsgemäßen Schaltungsanordnung beispielsweise die Eingangsleitungen der die Einzelsignale verarbeitenden Vorrichtung, beispielsweise einer datenverarbeitenden Anlage, sind.The invention is therefore intended to provide a circuit arrangement for fixing the order of passing of in irregular order and in irregular Distances over different input lines received individual signals n different Input signals in at least a predetermined time corresponding intervals available on the output lines assigned to the relevant input lines are made, the output lines of the circuit arrangement according to the invention For example, the input lines of the device processing the individual signals, for example a data processing system.

Zur Lösung der gestellten Aufgabe werden aus anderen Gebieten bekannte Maßnahmen verwendet. So ist es bereits bekannt, bei Abfrageplätzen in Fernmeldeanlagen, insbesondere Wählerämtern, Warteeinrichtungen für die über verschiedene Eingangsleitungen ankommenden Anrufe einzurichten, die dann auf verschiedene Plätze verteilt werden sollen. Eine solche Einrichtung ist für die Zwecke der Erfindung nicht geeignet, weil entsprechend der Aufgabenstellung jeder Eingangsleitung eine Ausgangsleitung fest zugeteilt ist und die über die Ausgangsleitungen abgegebenen Signale zeitlich gestaffelt werden sollen. Bei Fernmeldeanlagen ist es sogar erwünscht, wenn sämtliche Ausgangsleitungen gleichzeitig in Betrieb sind, d. h. Signale führen.In order to solve the problem, known from other areas Measures used. It is already known, for inquiry stations in telecommunications systems, in particular voter offices, waiting facilities for the various input lines to set up incoming calls, which are then distributed to different places should. Such a device is not suitable for the purposes of the invention, because, depending on the task at hand, each input line has an output line is permanently allocated and the signals emitted via the output lines are timed should be staggered. In the case of telecommunications systems, it is even desirable if all of them Output lines are in operation at the same time, d. H. Lead signals.

Es ist ferner ein Fernübertragungssystem zur Übertragung mehrerer über verschiedene Eingangsleitungen empfangener Einzelsignale bekannt, das mit je einem Speicher für jede Eingangsleitung zum Empfang und zur vorübergehenden Speicherung der Eingangssignale und je einem Sender zur Erzeugung eines Ausgangssignals in einer bestimmten Ausgangsleitung versehen ist. Bei diesem bekannten System handelt es sich darum, die über verschiedene Eingangsleitungen ankommenden Signale über eine einzige, allen Signalen gemeinsamen Leitung in genau festgelegten Abständen weiterzugeben, so daß dieses bekannte System für die Zwecke der Erfindung ebenfalls unbrauchbar ist.It is also a remote transmission system for transmitting multiple Individual signals received via different input lines are known, each with a memory for each input line for reception and temporary storage of the input signals and one transmitter each for generating an output signal in one specific output line is provided. In this known system it is It is important to ensure that the incoming signals via various input lines are transmitted via a the only line common to all signals to pass on at precisely defined intervals, so that this known system is also unusable for the purposes of the invention is.

Erfindungsgemäß wird zur Lösung der gestellten Aufgabe dieses bekannte System dahingehend abgewandelt, daß eine zeithaltende Vorrichtung zur Festlegung des Mindestabstands zwischen aufeinanderfolgenden Ausgangssignalen und je ein zwischen die einzelnen Speicher und die zugehörigen Sender eingeschalteter Sperrkreis vorgesehen ist, der die Weitergabe eines Eingangssignals vom zugehörigen Speicher an den zugehörigen Sender erst nach Ablauf des von der zeithaltenden Vorrichtung festgelegten Zeitraums nach der Weiterleitung eines vorangehenden Signals zuläßt.According to the invention, this is known to solve the problem System modified to the effect that a time-keeping device for fixing the minimum distance between successive output signals and one between each the individual memory and the associated transmitter switched-on blocking circuit provided is that the forwarding of an input signal from the associated memory to the associated Transmitter only after the period specified by the time-keeping device has expired after a previous signal has been forwarded.

Bei der Überwachung von Geräten auf ihren Betriebszustand sind Einzelsignale in der Regel einfache positive oder negative Impulse, denen je nach Einrichtung des Überwachungssystems eine bestimmte Bedeutung zukommt, beispielsweise »Gerät in Betrieb«. In diesem Fall wird die erfindungsgemäße Schaltungsanordnung zweckmäßigerweise in der Weise ausgebildet, daß die Speicher bistabile Elemente mit je zwei Eingängen und Ausgängen sind, deren einer Eingang jeweils an die zugehörige Eingangsleitung und deren entsprechende Ausgänge wahlweise an den Eingang eines einen Teil der zeithaltenden Vorrichtung bildenden Sperrglieds anschließbar sind, daß die Sperrkreise mehrere Eingänge aufweisende UND-Kreise sind, von denen der eine Eingang an den Ausgang des Sperrglieds und ein anderer Eingang an den mit dem Eingang des Sperrglieds in Verbindung stehenden Ausgang des zugehörigen bistabilen Elements sowie gegebenenfalls weitere Eingänge an die anderen Ausgänge aller in der Reihenfolge vorangehenden bistabilen Elemente angeschlossen sind, und daß die zeithaltende Vorrichtung einen mit den Ausgängen der UND-Kreise in Verbindung stehenden Zeitkreis aufweist, der dem Sperrglied im Anschluß an jedes von einem UND-Kreis durchgelassene Signal eine vorgegebene Zeitlang ein Sperrsignal zuführt.Individual signals are used to monitor devices for their operating status usually simple positive or negative impulses depending on the establishment of the monitoring system a certain Is important, for example »Device in operation«. In this case, the circuit arrangement according to the invention expediently designed in such a way that the memory is bistable elements each with two inputs and outputs, one input of which is connected to the associated Input line and its corresponding outputs optionally to the input of a locking member forming part of the time-keeping device can be connected, that the trap circuits are multiple inputs having AND circuits, of which the one input to the output of the blocking element and another input to the with the Input of the blocking element related output of the associated bistable Elements and possibly further inputs to the other outputs of all in the sequence preceding bistable elements are connected, and that the time-keeping device one with the outputs of the AND circuits in connection Having time circuit that the locking member following each of an AND circuit passed signal supplies a blocking signal for a predetermined period of time.

Eine erfindungsgemäße Schaltungsanordnung kann noch betriebssicherer gestaltet werden, wenn zwischen den Ausgängen der einzelnen Sperrkreise und den Eingängen der zugehörigen Sender je ein Sperrglied mit mehreren Sperreingängen eingeschaltet ist, von denen jeweils einer an die durchgeschalteten Eingänge der übrigen Sperrglieder angeschlossen ist und diese sperrt, solange ein anderes Sperrglied signalführend ist.A circuit arrangement according to the invention can be even more reliable be designed if between the outputs of the individual trap circuits and the Inputs of the associated transmitters each have a blocking element with several blocking inputs switched on is, of which one is connected to the through-connected inputs of the remaining blocking elements is connected and this blocks as long as another blocking element carries the signal is.

Die Erfindung soll an Hand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert werden.The invention is intended to be based on an exemplary embodiment shown in the drawing are explained in more detail.

Die in der Figur dargestellte Schaltung ist lediglich aus Gründen der Übersichtlichkeit und zum Zweck der Erläuterung für drei Eingangs- und Ausgangsleitungen ausgelegt und kann selbstverständlich in für den Fachmann leicht erkennbarer Weise auch auf zwei Eingangs- und Ausgangsleitungen beschränkt oder auf mehr als drei Eingangs- und Ausgangsleitungen erweitert werden.The circuit shown in the figure is for reasons only for clarity and for the purpose of explanation for three input and output lines designed and can of course in a manner easily recognizable for a person skilled in the art also limited to two input and output lines or more than three Input and output lines can be expanded.

Bei der dargestellten speziellen Ausführungsform der erfindungsgemäßen Schaltung werden über die drei Eingangsleitungen 4, 6 und 8 Eingangsimpulse Ei, EI" EI" empfangen und in der durch die dargestellte Schaltung festgelegten Aufeinanderfolge über die Ausgangsleitungen 14, 16 bzw. 18 als Ausgangssignale AI, A" und A", abgegeben. Die Eingangsleitungen 4, 6 und 8 sind mit den Eingängen I der Flip-Flop-Kreise 40, 42 bzw. 44 verbunden, deren Ausgänge I über einen ODER-Kreis 46 und die Leitung 50 an ein Sperrglied 48 angeschlossen sind. Wenn über die Sperrleitung 52 kein Sperrsignal an das Sperrglied 48 gelegt ist, so wird jedes über die Leitung 50 eintreffende Signal vom Sperrglied zum Differenzierkreis 54 und zum Abschneidekreis 56 hindurchgelassen, der nur die zuerst auftretende differenzierte Spitze des sich ergebenden Signals durchläßt.In the special embodiment of the circuit according to the invention shown , input pulses Ei, EI "EI" are received via the three input lines 4, 6 and 8 and in the sequence defined by the circuit shown via the output lines 14, 16 and 18 as output signals AI, A " and A ", delivered. The input lines 4, 6 and 8 are connected to the inputs I of the flip-flop circuits 40, 42 and 44 , the outputs I of which are connected to a blocking element 48 via an OR circuit 46 and the line 50. If no blocking signal is applied to the blocking element 48 via the blocking line 52 , each signal arriving via the line 50 is passed from the blocking element to the differentiating circuit 54 and to the cutting circuit 56 , which only allows the first differentiated peak of the resulting signal to pass through.

Am Ausgang des Abschneiders 56 liegen parallel zueinander drei getrennte UND-Kreise 58, 60, 62, von denen jeder einen zweiten Eingang aufweist, der mit dem Ausgang I des zugehörigen Flip-Flop-Kreises verbunden ist. Der Ausgang I des Flip-Flop-Kreises 40 ist somit nicht nur mit dem ODER-Kreis 46, sondern auch mit dem UND-Kreis 58 verbunden. In gleicher Weise sind die Ausgänge I der Flip-Flop-Kreise 42 und 44 mit den UND-Kreisen 60 bzw. 62 verbunden. Darüber hinaus ist jeder UND-Kreis 60 und 62 mit einem an den Ausgang 0 des Flip-Flop-Kreises 40 angeschlossenen dritten Eingang versehen, während der UND-Kreis 62 einen mit dem Ausgang 0 des Flip-Flop-Kreises 42 versehenen vierten Eingang aufweist.At the output of the cutter 56 are three separate AND circuits 58, 60, 62 parallel to one another, each of which has a second input which is connected to the output I of the associated flip-flop circuit. The output I of the flip-flop circuit 40 is thus connected not only to the OR circuit 46, but also to the AND circuit 58 . In the same way, the outputs I of the flip-flop circuits 42 and 44 are connected to the AND circuits 60 and 62 , respectively. In addition, each AND circuit 60 and 62 is provided with a third input connected to the output 0 of the flip-flop circuit 40 , while the AND circuit 62 has a fourth input provided with the output 0 of the flip-flop circuit 42 .

Die Ausgänge der UND-Kreise 58, 60 und 62 sind mit dem durchgehenden Eingang der zugehörigen doppelt gesperrten Sperrglieder 64, 66 bzw. 68 verbunden.The outputs of the AND circuits 58, 60 and 62 are connected to the continuous input of the associated double-locked blocking elements 64, 66 and 68 , respectively.

Weiterhin sind diese Ausgänge auch an den ODER-Kreis 70 angeschlossen. Auf diese Weise ist also der Ausgang des UND-Kreises 58 über die Leitung 72 an den durchgehenden Eingang des Sperrglieds 64 angeschlossen und gleichzeitig vom Verzweigungspunkt 74 über die Leitung 76 mit dem ODER-Kreis 70 und über die Leitung 78 mit einem Sperreingang der Sperrglieder 66 und 68 verbunden. Weiterhin sind die Ausgänge der UND-Kreise 58, 60 und 62 über die ODER-Kreise 80,82 bzw. 84 mit den Eingängen 0 der Flip-Flop-Kreise 40, 42 bzw. 44 verbunden, so daß die fallenden Flanken der von den UND-Kreisen durchgelassenen Signale die zugehörigen Flip-Flop-Kreise zurückstellen. Der ODER-Kreis 70 ist über einen monostabilen Multivibrator 86 mit dem Sperreingang des Sperrglieds 48 verbunden. Die Ausgänge der doppelt gesperrten Sperrglieder 64, 66, 68 sind über einen aus den monostabilen Multivibratoren 88, 90 bzw. 92 bestehenden impulsverlängernden Kreis mit den entsprechenden Ausgangsleitungen 14,16 und 18 verbunden.Furthermore, these outputs are also connected to the OR circuit 70 . In this way, the output of the AND circuit 58 is connected via the line 72 to the continuous input of the blocking element 64 and at the same time from the branch point 74 via the line 76 to the OR circuit 70 and via the line 78 to a blocking input of the blocking elements 66 and 68 connected. Furthermore, the outputs of the AND circuits 58, 60 and 62 are connected to the inputs 0 of the flip-flop circuits 40, 42 and 44 via the OR circuits 80, 82 and 84 , so that the falling edges of the AND circuits let through signals reset the associated flip-flop circuits. The OR circuit 70 is connected to the blocking input of the blocking element 48 via a monostable multivibrator 86 . The outputs of the double-locked locking members 64, 66, 68 are connected via a one-shot of the multi-vibrators 88, 90 and 92 existing impulsverlängernden circuit to the respective output lines 14,16, and eighteenth

Die erfindungsgemäße Schaltungsanordnung arbeitet wie folgt: Wenn die Eingangsimpulse EI, EI, und EI" zu verschiedenen Zeiten über die Eingangsleitungen 4, 6 bzw. 8 eintreffen, wird auf alle Fälle zunächst einmal über diejenige Ausgangsleitung ein Ausgangssignal AI, A" oder A", abgegeben, die der zuerst ein Eingangssignal empfangenden Eingangsleitung entspricht. Wenn also beispielsweise die Eingangsleitung 4 ein Eingangssignal empfängt, bevor die Eingangsleitungen 6 oder 8 ihre zugehörigen Eingangssignale empfangen haben, gibt die Ausgangsleitung 14 vor den Leitungen 16 und 18 ein Ausgangssignal ab. Das Entsprechende ist der Fall, wenn das erste Eingangssignal über die Leitung 6 oder 8 eingeht. Gleichzeitig werden aber die als zweite oder dritte eintreffenden Eingangssignale zunächst wirksam aufgehalten, um dann in der durch die Schaltung festgelegten Reihenfolge über die entsprechenden Ausgangsleitungen abgegeben zu werden.The circuit arrangement according to the invention works as follows: If the input pulses EI, EI, and EI "arrive at different times via the input lines 4, 6 or 8, an output signal AI, A" or A ", For example, if input line 4 receives an input signal before input lines 6 or 8 have received their associated inputs, output line 14 will output an output signal before lines 16 and 18, for example the case when the first input signal comes in via line 6 or 8. At the same time, however, the second or third incoming input signals are first effectively stopped in order to then be output via the corresponding output lines in the sequence determined by the circuit.

Wenn das über die Leitung 4 ankommende Eingangssignal schon vor den über die Eingangsleitungen 6 und 8 laufenden Eingangssignalen eintrifft, wird der Flip-Flop-Kreis 40 nach I umgelegt. Da die UND-Kreise 60 und 62 über die Leitung 92 mit der Seite 0 des Flip-Flop-Kreises 40 verbunden sind, werden diese Kreise außer Betrieb gesetzt. Das vom Ausgang I des Flip-Flop-Kreises 40 abgegebene Signal läuft daher über den ODER-Kreis 46, das Sperrglied 48, den Differentiator 54 und den Abschneider 56 zum UND-Kreis 58, der gleichzeitig unmittelbar an den Ausgang I des Flip-Flop-Kreises 40 angeschlossen ist, und bringt ein über die Leitung 72 abgehendes Signal hervor. Da die UND-Kreise 60 und 62 beide kein Signal abgeben, sind beide Sperreingänge des Sperrglieds 64 unwirksam, so daß der monostabile Multivibrator 88 angestoßen wird und ein Ausgangssignal AI über die Leitung 14 abgibt. Da der Verzweigungspunkt 74 durch die Leitung 76 über den ODER-Kreis 70 mit dem monostabilen Multivibrator 86 verbunden ist, wird das Sperrglied 48 während der Schwingzeit des Multivibrators 86 durch ein über die Leitung 52 aufgeprägtes -Signal gesperrt.If the input signal arriving via the line 4 arrives before the input signals running via the input lines 6 and 8, the flip-flop circuit 40 is switched to I. Since the AND circuits 60 and 62 are connected to the 0 side of the flip-flop circuit 40 via the line 92 , these circuits are put out of operation. The signal emitted from the output I of the flip-flop circuit 40 therefore runs via the OR circuit 46, the blocking element 48, the differentiator 54 and the cutter 56 to the AND circuit 58, which is simultaneously connected directly to the output I of the flip-flop -Circuit 40 is connected, and produces an outgoing signal on line 72. Since the AND circuits 60 and 62 both emit no signal, both blocking inputs of the blocking element 64 are ineffective, so that the monostable multivibrator 88 is triggered and emits an output signal AI via the line 14. Since the branch point 74 is connected to the monostable multivibrator 86 by the line 76 via the OR circuit 70, the blocking element 48 is blocked by a signal impressed via the line 52 during the oscillation time of the multivibrator 86.

Die später empfangenen Eingangssignale können bedient werden, sobald das Sperrsignal vom Sperrglied 48 entfernt worden ist. Ist ein solches Eingangssignal vor dem Entfernen des Sperrsignals empfangen worden, so bedeutet seine Speicherung im zugehörigen Flip-Flop-Kreis, daß es noch für einen Durchgang durch das Sperrglied 48 zur Verfügung steht. Wenn beispielsweise als zweites Eingangssignal ein über die Eingangsleitung 6 laufender Impuls empfangen wird, trifft in jedem Eingang des UND-Kreises 60 ein Impuls ein, so daß dieser Kreis über das- Sperrglied 66 und den Multivibrator 90 ein Ausgangssignal Au an die Ausgangsleitung 16 abgibt. Das Entsprechende ist der Fall, wenn als zweites ein Eingangssignal über die Leitung 8 empfangen wird. Mit anderen Worten wird also der UND-Kreis 62 voll wirksam, wenn der Flip-Flop-Kreis 44 einen Eingangsimpuls speichert und sich die Flip-Flop-Kreise 40 und 42 in Stellung 0 befinden, sobald die Sperrung des Sperrglieds 48 beseitigt worden ist, woraufhin der Kreis über das Sperrglied 68 und den Multivibrator 92 ein Ausgangssignal All, an die Ausgangsleitung 18 weitergibt.The input signals received later can be operated as soon as the blocking signal has been removed from the blocking element 48. If such an input signal was received before the blocking signal was removed, then its storage in the associated flip-flop circuit means that it is still available for passage through the blocking element 48 . If, for example, a pulse running via the input line 6 is received as the second input signal, a pulse arrives at each input of the AND circuit 60, so that this circuit emits an output signal Au to the output line 16 via the blocking element 66 and the multivibrator 90. The same is the case when an input signal is received via line 8 as the second. In other words, the AND circuit 62 is fully effective when the flip-flop circuit 44 stores an input pulse and the flip-flop circuits 40 and 42 are in position 0 as soon as the blocking of the blocking element 48 has been removed, whereupon the circuit forwards an output signal All to the output line 18 via the blocking element 68 and the multivibrator 92.

Wenn dagegen zwei oder mehr Eingangsimpulse gleichzeitig oder innerhalb der durch den Multivibrator 86 festgelegten Sperrzeit des Sperrglieds 48 über die Eingangsleitungen 4, 6 oder 8 eintreffen, d. h. in den Flip-Flop-Kreisen 40, 42 und 44 gleichzeitig mehrere Eingangssignale gespeichert werden, welche diese Kreise in Stellung I umlegen, werden die UND-Kreise 58, 60 und 62 jeweils in der Reihenfolge der Signale I-II-III wirksam. Auf alle Fälle ist jedoch gewährleistet, daß zu jeder Zeit immer nur ein einziges Signal an einen der Multivibratoren 88, 90 oder 92. weitergegeben wird und daß im Anschluß an einen solchen Durchlaß eine vorgegebene Zeit vergeht, bis einem der anderen beiden Multivibratoren das zugehörige Eingangssignal zugeleitet wird.If, on the other hand, two or more input pulses arrive at the same time or within the blocking time of blocking element 48 established by multivibrator 86 via input lines 4, 6 or 8, that is, several input signals are stored in flip-flop circuits 40, 42 and 44 at the same time, which these If circles are flipped in position I, AND circles 58, 60 and 62 are activated in the order of signals I-II-III. In any case, however, it is ensured that only a single signal is passed on to one of the multivibrators 88, 90 or 92 at any time and that after such a passage a predetermined time elapses until one of the other two multivibrators receives the associated input signal is forwarded.

Obwohl die von den UND-Kreisen 58, 60 und 62 abgegebenen Signale an sich bewirken, daß die Flip-Flop-Kreise 40, 42 bzw. 44 in die Stellung 0 umgelegt werden, können die ODER-Kreise 80, 82 und 84 andererseits auch eine zweite Eingangsleitung 94 aufweisen, die unmittelbar mit einem Impuls gekoppelt ist und die gewährleistet, daß keine überlappung beim Bedienen einzelner über die Eingangsleitungen 4, 6 und 8 empfangener Eingangssignale eintritt. Anstatt über die Leitung 94 laufende Impulse zu benutzen, kann auch zwischen der Eingangsleitung und der Leitung 94 ein Verzögerungskreis eingeschaltet werden. Genauer gesagt, wird diese Verzögerung zwischen die mit dem ODER-Kreis 80 in Verbindung stehenden Leitungen 4 und 94 eingebracht. Zwischen der Eingangsleitung 6 und dem ODER-Kreis 82 sowie zwischen der Eingangsleitung 8 und dem ODER-Kreis 84 können entsprechende Verzögerungskreise eingebaut werden. Die Verbindung der über die Leitung 94 zugeführten Impulse bzw. dieser Verzögerungsglieder schafft einen Sicherheitsfaktor und verhindert das gleichzeitige Auftreten von mehr als einem Ausgangssignal. Da die den Leitungen 4, 6 und 8 zugeführten Eingangssignale Impulse von vorgegebener Länge sind, erhalten die Ausgangssignale durch die monostabilen Multivibratoren 88, 90 und 92 die gleiche Zeitdauer.Although the signals emitted by the AND circuits 58, 60 and 62 in themselves cause the flip-flop circuits 40, 42 and 44 to be switched to the 0 position, the OR circuits 80, 82 and 84 can, on the other hand, also have a second input line 94 which is directly coupled to a pulse and which ensures that no overlap occurs when operating individual input signals received via the input lines 4, 6 and 8. Instead of using pulses running over the line 94, a delay circuit can also be switched on between the input line and the line 94. More specifically, this delay is introduced between lines 4 and 94 connected to OR circuit 80. Corresponding delay circuits can be installed between the input line 6 and the OR circuit 82 and between the input line 8 and the OR circuit 84. The connection of the pulses supplied via line 94 or these delay elements creates a safety factor and prevents more than one output signal from occurring at the same time. Since the input signals fed to lines 4, 6 and 8 are pulses of a predetermined length, the output signals from the monostable multivibrators 88, 90 and 92 are given the same duration.

Claims

Claims: 1. Circuit arrangement for determining the order of the forwarding of individual signals n different input signals received in irregular order and at irregular intervals via different input lines in at least a predetermined time interval corresponding to the output lines assigned to the respective input lines with a memory for each input line for reception and for the temporary storage of the input signals and one transmitter each for generating an output signal in a specific output line, characterized by a time-keeping device (86, 48, 54, 56) for determining the minimum distance between successive output signals (AI, AII, A ", ) and a blocking circuit (58, 60 or 62) connected between the individual memories (40, 42, 44) and the associated transmitters (88, 90, 92), which enables the forwarding of an input signal (EI, En, En,) from the associated memory (40, 42 or 44 ) to the associated transmitter (88, 90 or 92) only after the time period specified by the time-keeping device (86, 48, 54, 56) has elapsed after a preceding signal has been forwarded.

2. Circuit arrangement according to claim 1, characterized in that the memory (40, 42, 44) are bistable elements each with two inputs and outputs, one input (I) each to the associated input line (4, 6 or 8) and the corresponding outputs (I) of which can optionally be connected to the input of a blocking element (48) forming part of the time-keeping device, so that the circuits (58, 60, 62) are multiple inputs AND circuits, one of which is input to the output of the blocking element (48) and another input is connected to the output (I) of the associated bistable element (40, 42 or 44), which is connected to the input of the blocking element (48), and possibly further inputs with the other outputs (0) of all bistable elements (40, 42, 44) preceding in the order I-II-III are connected, while the outputs of the AND circuits (58, 60, 62) are connected to the other inputs (0) of the associated bistable elements (40, 42, 44) connected n, and that the time-keeping device (86, 48, 54, 56) has a time circuit (86) which is connected to the outputs of the AND circuits (58, 60, 62) and which follows the blocking element (48) each signal passed by an AND circuit (58, 60, 62) supplies a blocking signal for a predetermined time.

3. Circuit arrangement according to claim 1 or 2, characterized in that that between the outputs of the individual circuits (58, 60, 62) and the inputs of the associated transmitter (88, 90 or 92) each with a locking member (64, 66 or 68) several Blocking inputs is switched on, one of which is connected to the connected Inputs of the other blocking elements (64, 66 or 68) is connected and blocks them, as long as another blocking element carries the signal. Considered publications: German Patent No. 959,623; German exposition No. 1008 363, 1045472.