DE1191859B

DE1191859B - Storage matrix with thin magnetic storage layers with a circuit arrangement for eliminating interference signals

Info

Publication number: DE1191859B
Application number: DES78507A
Authority: DE
Inventors: Dipl-Ing Karl-Heinz Walter
Original assignee: Siemens Corp
Current assignee: Siemens Corp
Priority date: 1962-03-15
Filing date: 1962-03-15
Publication date: 1965-04-29
Also published as: NL289124A; NL299636A; GB1023593A; DE1424560A1; FR1351083A; GB986872A

Description

BUNDESREPUBLIK DEUTSCHLANDFEDERAL REPUBLIC OF GERMANY

DEUTSCHESGERMAN

PATENTAMTPATENT OFFICE

AUSLEGESCHRIFTEDITORIAL

Int. Cl.:Int. Cl .:

H03kH03k

Deutsche Kl.: 21 al - 37/06 German class: 21 al - 37/06

Nummer: 1191 859Number: 1191 859

Aktenzeichen: S 78507IX c/21 alFile number: S 78507IX c / 21 al

Anmeldetag: 15. März 1962Filing date: March 15, 1962

Auslegetag: 29. April 1965Opening day: April 29, 1965

Die Erfindung betrifft eine Speichermatrix mit dünnen magnetischen Schichten mit einer Schaltungsanordnung zur Beseitigung der Störspannungen in den Signalleitungen.The invention relates to a memory matrix with thin magnetic layers with a circuit arrangement to eliminate interference voltages in the signal lines.

Zur Speicherung und Abfragung elektrischer Daten ist eine Reihe von Speicherelementen bekannt. So sind beispielsweise magnetische Ringkerne oder Transfluxoren derart in Zeilen und Spalten nebeneinander angeordnet und von den entsprechenden Einschreib-, Abfrag- und anderen Leitungen durchzogen, daß sich eine Speichermatrix mit einer Vielzahl derartiger Elemente ergibt.A number of storage elements are known for storing and retrieving electrical data. So are, for example, magnetic toroidal cores or transfluxors next to each other in rows and columns arranged and traversed by the corresponding registration, query and other lines, that a memory matrix with a large number of such elements results.

Zur Verkürzung der Schaltzeiten und zur Vermeidung der recht Xostspieligen Bedrahtung der Speicherkerne sowie zur räumlichen Verkleinerung von Speicheranordnungen ist es bereits bekannt, Speichermatrizen mit dünnen magnetisierbaren Schichten als Speicherelemente herzustellen. Diese dünnen magnetisierbaren Schichten bestehen beispielsweise aus Permalloy, einer Eisen-Nickel-Legierung, und sind auf einer Unterlage, z. B. aus Glas, etwa 1000 A dick und mit einem Durchmesser von etwa einigen Millimetern aufgetragen. Zur Einspeicherung und Abfragung der elektrischen Daten sind bestimmte Leitungen vorgesehen, die je nach der Art des Speicherverfahrens parallel oder orthogonal zueinander über den Speicherschichten verlaufen. Die Überdeckungsstellen der orthogonal zueinander verlaufenden Leitungen befinden sich über den Speicherschichten. To shorten the switching times and to avoid the rather expensive wiring of the Memory cores and for the spatial reduction of memory arrangements, it is already known Manufacture storage matrices with thin magnetizable layers as storage elements. These thin ones magnetizable layers consist, for example, of permalloy, an iron-nickel alloy, and are on a pad, e.g. B. made of glass, about 1000 Å thick and with a diameter of about a few Applied millimeters. Certain electrical data are required to be stored and retrieved Lines are provided which, depending on the type of storage method, are parallel or orthogonal to one another run over the storage layers. The overlap points of the orthogonal to each other Lines are located above the storage layers.

Bei den sogenannten Orthogonalspeichern ist eine oder sind mehrere Leitungen parallel auf die magnetische Vorzugsrichtung der Speicherschicht, d. h. senkrecht zu der magnetisch harten Richtung, angeordnet. Diese Leitungen führen bei Stromdurchfluß zu einem magnetischen Feld in der magnetisch harten Richtung der Speicherschicht. Da dieses magnetische Feld sowohl beim Einspeichern von elektrischen Daten als auch beim Abfragen derselben eingeschaltet ist. wird diese Leitung im folgenden als »Schaltleitung« bezeichnet. Im anglikanischen Sprachgebrauch ist für diese Leitung der Ausdruck »word drive conductor« verwendet. Orthogonal auf diese Schaltleitung ist in Richtimg der magnetisch harten Richtung der Speicherschicht eine Leitung oder sind mehrere Leitungen — die sogenannten »Schreibleitungen« — geführt, die bei Stromdurchfluß ein magnetisches Feld in Richtung der magnetischen Vorzugsrichtung hervorrufen. Beim Einspeichern elektrischer Daten werden sowohl das Schaltleitungsfeld als auch das Schreibleitungsfeld erzeugt, so daß sich beide zu einem gemeinsamen Vektor zusammen-Speichermatrix mit dünnen magnetischen
Speicherschichten mit einer Schaltungsanordnung zur Beseitigung der StörsignaleIn the so-called orthogonal memories, one or more lines are arranged parallel to the preferred magnetic direction of the memory layer, ie perpendicular to the magnetically hard direction. When current flows through these lines lead to a magnetic field in the magnetically hard direction of the storage layer. Since this magnetic field is switched on both when storing electrical data and when querying the same. this line is referred to as "switching line" in the following. In Anglican parlance, the term "word drive conductor" is used for this line. Orthogonally on this switching line in the direction of the magnetically hard direction of the storage layer is a line or several lines - the so-called "write lines" - which cause a magnetic field in the direction of the preferred magnetic direction when current flows through it. When storing electrical data, both the switching line field and the write line field are generated, so that both are combined to form a common vector memory matrix with thin magnetic
Storage layers with a circuit arrangement for eliminating the interfering signals

Anmelder:Applicant:

Siemens & Halske Aktiengesellschaft,Siemens & Halske Aktiengesellschaft,

Berlin und München,Berlin and Munich,

München 2, Witteisbacherplatz 2Munich 2, Witteisbacherplatz 2

Als Erfinder benannt:Named as inventor:

Dipl.-Ing. Karl-Heinz Walter, MünchenDipl.-Ing. Karl-Heinz Walter, Munich

setzen. Die Schreibleitung wird im anglikanischen Sprachgebrauch als »information conductor« bezeichnet. Parallel zu dieser Schreibleitung ist eine weitere Leitung in Richtung der magnetisch harten Richtung über der magnetischen Schicht angeordnet. Diese Leitung sei »Signalleitung« genannt, da durch diese die eingespeicherten Daten beim Abfragen in Form von Spannungssignalen weitergeleitet werden. Im anglikanischen Sprachgebrauch sind diese Leitungen »sense conductors« genannt. Je nach der angegebenen Magnetisierung — positiv oder negativ in der magnetischen Vorzugsrichtung — wird ein positiver oder negativer Signalspannungsimpuls in der Signalleitung induziert.set. The writing line is called "information conductor" in Anglican parlance. Parallel to this write line is another line in the direction of the magnetically hard one Direction arranged over the magnetic layer. This line is called "signal line" because it runs through it these the stored data are forwarded when queried in the form of voltage signals. In Anglican parlance, these lines are called "sense conductors". Depending on the specified Magnetization - positive or negative in the preferred magnetic direction - becomes positive or negative signal voltage pulse induced in the signal line.

Damit die Signalspannungen verhältnismäßig groß sein können, ist es notwendig, bei gegebenen Abmessungen der Speicherschicht und -leitungen kurze steile Impulse über die Schaltleitung zu senden.So that the signal voltages can be relatively large, it is necessary, given the dimensions the storage layer and lines to send short, steep pulses over the switching line.

Es hat sich nun gezeigt, daß störende induzierte Spannungsimpulse in der Signalleitung beim Abfragen durch die orthogonale Führung der Schalt- und Signalleitung weitgehend vermieden werden können. Dagegen treten durch Influenzerscheinungen infolge der kapazitiven Wirkung zwischen Schalt- und Signalleitung Störspannungsimpulse in der Signalleitung auf, die unter Umständen eine derartige Größe annehmen können, daß die Nutzspannungen sehr verwischt werden.It has now been shown that disturbing induced voltage pulses in the signal line when interrogating can be largely avoided by the orthogonal routing of the switching and signal lines can. On the other hand, influence phenomena as a result of the capacitive effect between switching and Signal line Interference voltage pulses in the signal line, which under certain circumstances have such a size can assume that the useful voltages are very blurred.

Es ist daher Aufgabe der Erfindung, bei einer einfachen aufzubauenden Speichermatrix die Störspannungen auf den Signalleitungen zu kompensieren, um zu einer Vergrößerung des Nutz-Störspannungsverhältnisses beizutragen. Dabei sollen die Signalleitungen die magnetisierbaren Schichten möglichst eng umschließen. Ihr Wellenwiderstand ist im InteresseIt is therefore the object of the invention to reduce the interference voltages in a memory matrix that is simple to build to compensate on the signal lines in order to increase the useful interference voltage ratio to contribute. The signal lines should, if possible, contain the magnetizable layers enclose tightly. Your wave resistance is in your interest

509 567/115509 567/115

3 43 4

einer geringen Beeinflussung der Schicht und einer findungsgemäß die Schaltimpulspaare auf den Schaltgeringen, von der Schaltleitung influenzierten Stör- leitungen einer Matrixebene entgegengesetzt zur Richspannung möglichst hoch zu wählen. Dies führt zu tung in der anderen Matrixebene und die Schreibeiner schmalen Signalleitungsbreite. Die Schreib- impulspaare auf den Schreibleitungen beider Matrixleitung ist in zwei Hälften aufgespalten, um die Si- 5 ebenen in der gleichen Richtung verlaufen.
gnalleitung elektrostatisch abzuschirmen und um das In den F i g. 1 bis 6 sind Beispiele für die Erfindung Schreibfeld symmetrisch in der Speicherschicht zu angegeben.a low influence on the layer and, according to the invention, the switching pulse pairs on the switching rings, interference lines influenced by the switching line of a matrix level opposite to the directional voltage to be selected as high as possible. This leads to processing in the other matrix level and the writing of a narrow signal line width. The write pulse pair on the write lines of both matrix lines is split into two halves so that the Si levels run in the same direction.
signal line to be screened electrostatically and in order to 1 to 6 are examples for the invention of the write field symmetrically in the storage layer.

erzeugen. Durch Vergrößerung des Abstandes In F i g. 1 ist ein Ausschnitt aus einer Speicherzwischen Signal- und Schaltleitungen könnte der matrix dargestellt. Eine magnetische dünne Schicht 1 Influenzeinfluß verringert werden. Gleichzeitig würde io ist auf einer Glasunterlage 2 aufgetragen. Über die dafür der Wellenwiderstand wachsen und eine erhöhte magnetische Schicht 1 verläuft die Signalleitung 3 Ausgangsleistung des Schaltgenerators notwendig senkrecht auf die magnetische Vorzugsrichtung V in machen. Die Aufgabe der Erfindung besteht deshalb der Speicherschicht. Rechts und links parallel zur Siweiterhin darin, den Abstand zwischen Signal- und gnalleitung ist die aufgeteilte Schreibleitung 4 isoliert Schaltleitung klein zu halten, etwa in der Größen- 15 von der Signalleitung und der Speicherschicht geordnung 100 μ, um die Ausgangsleistung des Schalt- führt. Orthogonal zu den Signal- und Schreibleitungen generators klein halten zu können. ist die Schaltleitung 5 ebenfalls isoliert von denproduce. By increasing the distance in FIG. 1 is a section of a memory between signal and switching lines could be shown in the matrix. A magnetic thin layer 1 influence influence can be reduced. At the same time, io is applied to a glass base 2. Over which the characteristic impedance grows and an increased magnetic layer 1 runs the signal line 3 output power of the switching generator necessarily perpendicular to the preferred magnetic direction V in. The object of the invention is therefore the storage layer. Right and left parallel to the Si furthermore, the distance between the signal and gnalleitung is to keep the split write line 4 insulated switching line small, roughly in the order of 100 μ from the signal line and the storage layer to the output power of the switching line. To be able to keep the generator small orthogonally to the signal and write lines. the switching line 5 is also isolated from the

Die Erfindung bei einer Speichermatrix mit dünnen anderen Leitungen angeordnet, so daß sich die Übermagnetischen Speicherschichten, über denen ortho- deckungsstellen über der magnetisch dünnen Schicht gonal zu den Schaltleitungen in ihrer kapazitiven und 20 ergeben.The invention arranged in a memory matrix with thin other lines, so that the super-magnetic Storage layers over which ortho-overlap points over the magnetically thin layer gonal to the switching lines in their capacitive and 20 result.

induktiven Kopplung miteinander kompensierte In F i g. 2 ist ein Schnitt durch einen Ausschnitt Schreib- und Signalleitungen verlaufen, besteht aus einer erfindungsgemäßen Speichermatrix dardarin, daß jede Speicherstelle als ein Speicherpaar gestellt. Eine in der Symmetrieebene der Matrix anaus zwei Speicherschichten aufgebaut ist, daß die geordnete Metallschicht 6 ist beidseitig mit einer Speichermatrix aus einer geraden Anzahl von gleich- 25 dünnen Glasschicht 2 überzogen. Auf der Glasschicht artig aufgebauten Matrizen besteht, wobei ein Matrix- sind die magnetisch dünnen Schichten 1 niederpaar in zwei Ebenen symmetrisch miteinander vereint geschlagen und isolierend abgedeckt. Auf dieser Isoist, und daß in je einer Ebene eines Matrixpaares lierschicht 7 sind die Signal- 3 und Schreibleitungen 4 eine Speicherschicht jedes Speicherpaares derart an- entlanggeführt. Von diesen isoliert verlaufen senkgeordnet ist, daß sich die Speicherschichten jedes 30 recht zur Richtung der Signal¹ und Schreibleitungen Speicherpaares überdecken. die Schaltleitungen 5. Die Glasschichten sind etwainductive coupling compensated for in FIG. 2 is a section through a section of write and signal lines, consists of a memory matrix according to the invention, in that each memory location is placed as a memory pair. One in the plane of symmetry of the matrix is made up of two storage layers, so that the ordered metal layer 6 is covered on both sides with a storage matrix made of an even number of equally thin glass layers 2. On the glass layer there is matrices built up like a matrix, the magnetically thin layers 1 being combined with one another symmetrically in two planes, combined with a matrix, and covered in an insulating manner. On this isoist, and that in one level each of a matrix pair layer 7, the signal lines 3 and write lines 4 are routed along a memory layer of each memory pair in this way. Is arranged vertically from these run in isolation that the ^{memory layers overlap each memory pair right to the direction of the signal 1} and write lines. the switching lines 5. The glass layers are about

Durch die erfindungsgemäße Anordnung werden 100 μ dick, die Speicherschichten weisen eine Dicke in beiden Leitungen beider Matrizenebenen die von etwa 1000 A auf. Die isolierenden Trenngleichen Störspannungen erzeugt. Jeweils zwei über- schichten 7 bestehen aus einer unter dem Wareneinanderliegende Speicherschichten der beiden Ma- 35 zeichen »Mylar« bekannten Polyesterharzfolie. Die trizen speichern ein Bit. Die Beschaltung einander Schreib- und Signalleitungen sowie die Schaltleitungen entsprechender Leitungen des Matrizenpaares und die sind durch Herausätzung aus kupferkaschierten Polarisation der Magnetisierung zweier einander zu- Mylarfolien hergestellt. Die Isolationsschicht ist etwa geordneter Speicherschichten, d. h. eines Speicher- 100 μ und die Leitungsbahnen sind etwa 30 μ dick. paares, wird derart vorgenommen, daß eine Kompen- 40 Es kann ebenso möglich sein, anstatt der in der sation der von den Schalt- in den Signalleitungen in- Symmetrieebene angeordneten Rückleitung 6 die fluenzierten Signalstörspannungen und z. B. eine Schaltleitungen 5 in der Symmetrieebene anzuordnen, Addition der Signalnutzspannung erfolgt. so daß für beide Matrixebenen die gleichen Schalt-The arrangement according to the invention makes 100 μ thick, and the storage layers have a thickness 1000 A in both lines of both matrix levels. The insulating separators Generated interference voltages. In each case two overlayers 7 consist of one lying one on top of the other under the goods Storage layers of the polyester resin film, which is 35 known for the two “Mylar” symbols. the trizen save a bit. The wiring to each other write and signal lines as well as the switching lines Corresponding lines of the die pair and which are copper-clad by etching out Polarization of the magnetization of two Mylar foils. The insulation layer is about ordered storage layers, d. H. a memory 100 μ and the conductor tracks are about 30 μ thick. couple, is made in such a way that a compensation 40 It may also be possible instead of the one in the sation of the return line 6 arranged by the switching lines in the signal lines in the plane of symmetry fluent signal interference voltages and z. B. to arrange a switching line 5 in the plane of symmetry, The useful signal voltage is added. so that the same switching

Erfindungsgemäß wird die Schaltung derart an- leitungen verwendet werden können. Die Rückleitung geordnet, daß beim Schalten die Störspannungen in 45 wird dann in je eine jeder Matrixebene zugeordnete der der einen Matrixebene zugeordneten Signalleitung Rückleitungsplatte unterteilt und diese anstatt der gleichphasig und in der der anderen Matrixebene zu- Schaltleitungen 5 zu beiden Seiten außerhalb der geordneten Signalleitung gegenphasig zu den Nutz- Speichermatrix befestigt. Diese Anordnung bildet für spannungen influenziert werden und die Signal- die Schaltleitungen eine »Triplate«. Sie hat die einer leitungen derart geschaltet sind, daß sich die Stör- 50 solchen Anordnung eigenen niedrigen Dämpfungsspannungen weitgehend kompensieren. Nach der Art eigenschaften. Die in F i g. 9 dargestellte erfindungsder Schaltung der Schaltleitungen bei einer erfindungs- gemäße Anordnung stellt für die Schaltleitungen dagemäßen Doppelmatrix richtet sich die Verschaltung gegen einen Bandleiter über einer »unendlich ausder Schreibleitungen und der Signalleitungen, damit gedehnten« metallischen Fläche dar. Hinsichtlich der die Störspannungskompensation eintritt. 55 Impulsübertragungseigenschaften ist diese AnordnungAccording to the invention, the circuit will be able to be used in such instructions. The return line arranged so that when switching the interference voltages in 45 is then assigned to each matrix level of the signal line assigned to a matrix level and the return plate divided and this instead of the in phase and in the other matrix level too- switching lines 5 on both sides outside of the Ordered signal line attached in phase opposition to the useful memory matrix. This arrangement forms for voltages are influenced and the signal and switching lines a »triplate«. She has the one Lines are connected in such a way that the low damping voltages inherent in such an arrangement largely compensate for each other. According to the type characteristics. The in F i g. 9 illustrated invention Switching the switching lines in an arrangement according to the invention represents the same for the switching lines Double matrix, the interconnection is aligned with a strip conductor over an »infinite Write lines and the signal lines, thus stretched «metallic surface. With regard to the the interference voltage compensation occurs. 55 impulse transmission properties is this arrangement

Dies kann erfindungsgemäß entweder dadurch ge- der »Triplate« gegenüber benachteiligt. Sie hat dafür schehen, daß bei Differenzbildung der Signal- technologische Vorteile beim Aufbau der erfindungsspannungspaare die Schaltimpulspaare auf den Schalt- gemäßen Matrix. Der reflexionsfreie Abschluß ist bei leitungen beider Matrixebenen in der gleichen Rieh- den Leitungen, die steile Impulse übertragen sollen, tung und die Schreibimpulspaare auf den Schreib- 60 zu empfehlen. Dadurch können kurze Schaltzeiten in leitungen einer Matrixebene entgegengesetzt zur Rieh- der Größenordnung von einer Nanosekunde erreicht tung in der anderen Matrixebene verlaufen. Durch werden. Die Leitungen selbst sollen verlustarm und Verwendung des Differenzbilders wird am Ausgang homogen gestaltet sein. Der Wellenwiderstand der der Signalleitungspaare die doppelte Nutzspannung Schaltleitungen beträgt etwa 10 Ohm, der Wellengemäß der Superposition der Nutzspannungen der 65 widerstand der Signalleitungen ewa 50 Ohm.
beiden Matrixebenen und eine Kompensierung der In den Fig. 3 bis 6 sind übersichtlichkeitshalber Störspannungen erreicht. Werden die Signalleitungs- nur die stromführenden Leitungen bzw. die mapaare dagegen parallel geschaltet, dann sollen er- gnetischen Speicherelemente für ein SpeicherpaarAccording to the invention, this can either be at a disadvantage compared to the “triplate”. It has ensured that, when the difference is formed between the signal, technological advantages when building the voltage pairs according to the invention, the switching pulse pairs on the switching matrix. The reflection-free termination is recommended for lines on both matrix levels in the same row, lines that are supposed to transmit steep pulses, and the write pulse pairs on the write 60. As a result, short switching times in lines on one matrix level can run contrary to the order of magnitude of one nanosecond reached in the other matrix level. Be through. The lines themselves should be low-loss and the use of the difference generator will be homogeneous at the output. The wave resistance of the signal line pairs, twice the useful voltage of the switching lines, is about 10 ohms, the wave resistance of the signal lines is about 50 ohms, according to the superposition of the useful voltages.
In FIGS. 3 to 6, interference voltages are achieved for the sake of clarity. If, on the other hand, the signal line - only the current-carrying lines or the map pairs - are connected in parallel, then the intention is to have genetic memory elements for a memory pair

sowie die erfindungsgemäße Schaltungsanordnung dargestellt.and the circuit arrangement according to the invention is shown.

In F i g. 3 sind die Schaltleitungen 5 derart geschaltet, daß die Schaltspannungen U_Sa von der Schaltleitung zur Grundplatte 6 gerichtet sind. Der Wellenwiderstand jeder Matrixebene beträgt Z₁. Die Leitungen sind mit R₁ = Z₁ abgeschlossen. Die Schaltstromimpulse /_Sl( verlaufen in beiden Matrixebenen in der gleichen Richtung. In Fig. 3, the switching lines 5 are connected in such a way that the switching voltages U _{Sa are directed} from the switching line to the base plate 6. The wave resistance of each matrix level is Z ₁ . The lines are terminated with R ₁ = Z _1. The switching _{current pulses / S1 (} run in the same direction in both matrix levels.

In F i g. 4 ist die in F i g. 3 angegebene Schaltungsanordnung um 90° aus der Zeichenebene herausgedreht dargestellt und derart geschaltet, daß die Schreibleitungen 4 einen in beiden Matrixebenen entgegengesetzten Verlauf der Schreibstromimpulse ermöglichen. Die Schreibleitungen haben gegen die Grundplatte 6 einen Wellenwiderstand von Z₂, und sie sind gegen diese mit R₂ = Z₂ abgeschlossen. Die Signalleitungen 3 sind mit R₃ = Z₃ abgeschlossen, wenn der Wellenwiderstand dieser Leitungen gegen die Grundplatte Z₃ beträgt. Die Signalleitungen sind an einen Differenzbilder 8 angeschaltet, so daß am Ausgang die Signalnutzspannung 2 U_Si auftritt. Die Signalstörspannungen U_sw werden kompensiert.In Fig. 4 is the one in FIG. 3 shown rotated by 90 ° out of the plane of the drawing and switched in such a way that the write lines 4 enable an opposite course of the write current pulses in both matrix planes. The write lines have a wave resistance of Z ₂ against the base plate 6, and they are terminated against this with R ₂ = Z _2. The signal lines 3 are terminated with R ₃ = Z ₃ when the wave resistance of these lines against the base plate is Z ₃ . The signal lines are connected to a differential former 8, so that the useful signal voltage 2 U _Si occurs at the output. The signal interference voltages U _sw are compensated.

In F i g. 5 sind die Schaltleitungen 5 derart geschaltet, daß die Schaltstromimpulse in beiden Matrixebenen entgegengesetzt verlaufen. Diese Leitungen sind gegen die Grundplatte ebenfalls mit R₁ = Z₁ abgeschlossen. Bei einer derartigen Schaltung der Schaltleitungen werden gemäß Fig. 6 — eine um 90° gedrehte Darstellung der in F i g. 5 angegebenen Anordnung — die Schreibleitungen, die mit R₂ = Z₂ abgeschlossen sind, derart geschaltet, daß die Schreibstromimpulse I_Se in beiden Matrixebenen in der gleichen Richtung verlaufen. Dagegen sind die Signalleitungen 3, ebenfalls wieder mit R₃ — R₃ abgeschlossen, parallel zur Grundplatte 6 geschaltet, so daß unter Kompensieren der Signalstörspannungen U_Sta nur die Signalnutzspannungen U_Si am Ausgang auftritt.In Fig. 5, the switching lines 5 are connected in such a way that the switching current pulses run in opposite directions in both matrix levels. These lines are also terminated against the base plate with R ₁ = Z _1. With such a connection of the switching lines, according to FIG. 5 - the write lines, which are terminated with R ₂ = Z ₂ , connected in such a way that the write current pulses I _Se run in the same direction in both matrix levels. In contrast, the signal lines 3, again terminated with R ₃ - R ₃ , are connected in parallel to the base plate 6, so that only the useful signal voltages U _{Si appear} at the output while compensating for the signal interference voltages U _Sta.

Claims

Claims: 40

1. Storage matrix with thin magnetic storage layers over which orthogonal to the Switching lines in their capacitive and inductive coupling with each other compensated write and Signal lines run, characterized in that that each memory location is constructed as a memory pair from two memory layers is that the memory matrix is made up of an even number of similarly structured matrices consists, where a matrix pair is symmetrically combined with one another in two planes, and that one storage layer of each storage pair is arranged in such a way in one level of a matrix pair is that the memory layers of each memory pair overlap.

2. Memory matrix according to claim 1, characterized in that the signal lines are thin are formed and at a small spatial distance from the storage layers in the plane the center line and run roughly parallel to the magnetically hard direction of the storage layers.

3. Memory matrix according to claim 2, characterized in that the write lines are symmetrical on both sides of the signal lines in the same planes above the memory layers get lost.

4. Memory matrix according to claim 1, characterized in that as a common return line an electrically conductive base plate or a set of conductive paths for the pulses of a memory pair serves.

5. Memory matrix according to one of the preceding claims, characterized in that the Interference voltages in the signal lines assigned to one matrix level in phase and the signal lines assigned to the other matrix level in phase opposition to the useful voltages influenced when switching and the signal lines are switched in such a way that the interference voltages largely compensate.

6. Memory matrix according to claim 5, characterized in that when forming the difference between the signal voltages at the output of the signal lines the switching pulse pairs on the switching lines of both matrix levels in the same direction and the write pulse pairs on the write lines in the one matrix level opposite to Direction in the other matrix level.

7. Storage motor according to claim 5, characterized in that when the signal line pairs are connected in parallel the switching pulse pairs on the switching lines are opposite in one matrix level to the direction in the other matrix level and the write pulse pairs on the write lines both matrix levels run in the same direction.

Considered publications:

German Patent No. 930 242;

German Auslegeschrift No. 1 069 681,
677,1077,899;

The Journal of the British Radio Engineers, 20, No. 10, October 1960, pp. 765 to 784.

1 sheet of drawings