[go: up one dir, main page]

DE118511T1 - Verfahren zum herstellen eines kontakts fuer integrierte schaltung. - Google Patents

Verfahren zum herstellen eines kontakts fuer integrierte schaltung.

Info

Publication number
DE118511T1
DE118511T1 DE198383902867T DE83902867T DE118511T1 DE 118511 T1 DE118511 T1 DE 118511T1 DE 198383902867 T DE198383902867 T DE 198383902867T DE 83902867 T DE83902867 T DE 83902867T DE 118511 T1 DE118511 T1 DE 118511T1
Authority
DE
Germany
Prior art keywords
contact area
substrate
layer
forming
electrode material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE198383902867T
Other languages
English (en)
Inventor
Ellis John Bay Village Oh 44140 Dickman
Anthony James Centerville Oh 45459 Topich
Alexander Raymond Miamisburg Oh 45342 Turi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR Voyix Corp
Original Assignee
NCR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCR Corp filed Critical NCR Corp
Publication of DE118511T1 publication Critical patent/DE118511T1/de
Pending legal-status Critical Current

Links

Classifications

    • H10W20/01—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/019—Contacts of silicides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/124—Polycrystalline emitter

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Claims (1)

  1. Patentansprüche
    1. Verfahren zum Herstellen, in einem Halbleitersubstrat, einer integrierten Schaltung der Art, die aufweist:
    - Feldeffektvorrichtungen (16, 17) mit isolierter Gateelektrode, ausgebildet in aktiven Bereichen des Substrats;
    - Feldoxidbereiche;
    - einen elektrischen Kontakt zwischen einem Bereich in dem Halbleitersubstrat und einer metallischen Verbindungsschicht (62),
    gekennzeichnet durch die Schritte:
    - Entwerfen des Substrats, um den Kontaktbereich (14) zu definieren;
    - Bilden des Feldoxids (18) unter Schützen des Kontaktbereichs (14) ;
    - Bilden einer Schicht von dielektrischem Gateelektroden-
    material (21) auf dem Substrat, damit sich dieses über den Kontaktbereich (14) erstreckt;
    - Bilden einer Schicht von Elektrodenmaterial (29) auf dem Substrat, damit sich dieses über den Kontaktbereich (14) erstreckt;
    - Abgrenzen der Schicht von Elektrodenmaterial (29) der Art, daß die den Kontaktbereich (14) bedeckende Fläche (37) zurückbleibt;
    - Aufbringen einer Ätzmaske (57) auf dem Substrat, um den Kontaktbereich (14) nach Vollendung der Feldeffektvorrichtungen (16, 17) zu definieren;
    - aufeinanderfolgendes Ätzen durch Schichten von Elektrodenmaterial (37) und dielektrischem Material (21) und
    - Bilden einer Schicht von metallischem Material (62) auf dem Substrat in Erstreckung über den Kontaktbereich (14).
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß die Ätzmaske (57) einen Bereich frei läßt, der größer als der Kontaktbereich (14) ist.
    3. Verfahren nach Anspruch 1, gekennzeichnet
    durch den Schritt Bilden einer weiteren Schicht von dielektrischem Material (38) über den Kontaktbereich (14) bedeckenden Elektrodenmaterial (37).
    4. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß der Kontaktbereich (14) in einer epitaxialen Schicht (2) des Substrats definiert wird.
    5. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß der Kontaktbereich (14) in einer leicht dotierten Mulde des Substrats definiert wird.
    6. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß der Kontaktbereich (14) in einer
    3
    stark dotierten Diffusion des Substrats definiert wird.
    7. Verfahren nach Anspruch 4, dadurch g e k e η η -
    ■ zeichnet, daß die epitaxiale Schicht (2) leicht dotiert wird mit einem Material erster Verunreinigungsart und das metallische Material (62) eine Aluminium-Silicium-Verbindung ist und daß das Verfahren die zusätzliche Schritte 1
    - Implantieren von Ionen des ersten Verunreinigungstyps in dem Kontaktbereich (14) bis zu einer Konzentration, die zum Unterdrücken parasitärer p-n-Übergänge ausreicht und
    - Wärmebehandeln des Substrats in Wasserstoffumgebung, gefolgt von dem Schritt des
    - aufeinanderfolgenden Ätzens
    umfaßt.
    8. Verfahren nach Anspruch 7, dadurch gekennzeichnet , daß die Schicht des dielektrischen G'ateelektrodenmaterials (21) und die weitere Schicht von dielektrischem Material (38) aus Siliciumdioxid gebildet werden und das Elektrodenmaterial (29) polykristallines Silicium ist.
    9. Verfahren nach Anspruch 8, dadurch gekennzeichnet , daß das aufeinanderfolgende Ätzen durchgeführt wird mit Ätzmittelmaterialien, die bevorzugt sind beim Ätzen entweder von Silicum oder Siliciumdioxid.
    10. Verfahren nach Anspruch 8, dadurch gekennzeichnet , daß der Schritt
    - Bilden einer weiteren Schicht von dielektrischem Material (38)
    gefolgt wird durch dje zusätzlichen Schritte:
    - Bilden einer weiteren Schicht von Elektrodenmaterial (46) auf dem Substrat;
    - Abgrenzen der weiteren Schicht von Elektrodenmaterial (46), um aktive Vorrichtungen und Verbindungen zu definieren, und
    - Bilden einer zusätzlichen Schicht von dielektrischem Material (35) auf dem Substrat.
    .11. Verfahren nach Anspruch 10, dadurch gekennzeichnet , daß der Schritt
    - Abgrenzen der weiteren Schicht von Elektrodenmaterial (46)
    gefolgt wird von einer
    - Diffusion eines Dotanden des zweiten Verunreinigungstyps in definierte Elektroden- und Substratbereiche.
    12. Verfahren nach Anspruch 11, dadurch gekennzeichnet , daß der Schritt
    - Abgrenzen der weiteren Schicht von Elektrodenmaterial (46)
    gefolgt wird durch den Schritt
    - Abgrenzen einer Ätzmaske (53) über den Kontaktbereich (14) und über einem Kontaktbereich (54) zum Bilden eines Kontakts zu einem durch Diffusion (49) dotierten Bereich
    und von den aufeinanderfolgenden zusätzlichen Schritten:
    - Diffundieren eines Dotanden des zweiten Verunreinigungstyps in den weiteren Kontaktbereich (49);
    - Bilden einer relativ dünnen Schicht von Siliciumdioxidmaterial (56) auf dem weiteren Kontaktbereich (54) und
    - Abgrenzen der Ätzmaske (57), um den Kontaktbereich (14) zu definieren.
DE198383902867T 1982-08-18 1983-08-16 Verfahren zum herstellen eines kontakts fuer integrierte schaltung. Pending DE118511T1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/409,193 US4464824A (en) 1982-08-18 1982-08-18 Epitaxial contact fabrication process
PCT/US1983/001288 WO1984000850A1 (en) 1982-08-18 1983-08-16 Integrated circuit contact fabrication process

Publications (1)

Publication Number Publication Date
DE118511T1 true DE118511T1 (de) 1985-01-03

Family

ID=23619432

Family Applications (2)

Application Number Title Priority Date Filing Date
DE8383902867T Expired DE3375538D1 (en) 1982-08-18 1983-08-16 Integrated circuit contact fabrication process
DE198383902867T Pending DE118511T1 (de) 1982-08-18 1983-08-16 Verfahren zum herstellen eines kontakts fuer integrierte schaltung.

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE8383902867T Expired DE3375538D1 (en) 1982-08-18 1983-08-16 Integrated circuit contact fabrication process

Country Status (5)

Country Link
US (1) US4464824A (de)
EP (1) EP0118511B1 (de)
JP (1) JPH0673370B2 (de)
DE (2) DE3375538D1 (de)
WO (1) WO1984000850A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4546375A (en) * 1982-06-24 1985-10-08 Rca Corporation Vertical IGFET with internal gate and method for making same
US4636834A (en) * 1983-12-12 1987-01-13 International Business Machines Corporation Submicron FET structure and method of making
US4546535A (en) * 1983-12-12 1985-10-15 International Business Machines Corporation Method of making submicron FET structure
US4551906A (en) * 1983-12-12 1985-11-12 International Business Machines Corporation Method for making self-aligned lateral bipolar transistors
US4561170A (en) * 1984-07-02 1985-12-31 Texas Instruments Incorporated Method of making field-plate isolated CMOS devices
US4957878A (en) * 1988-05-02 1990-09-18 Micron Technology, Inc. Reduced mask manufacture of semiconductor memory devices
IT1225624B (it) * 1988-10-20 1990-11-22 Sgs Thomson Microelectronics Procedimento per formare contatti metallo-semiconduttore autoallineatiin dispositivi integrati contenenti strutture misfet
IT1225623B (it) * 1988-10-20 1990-11-22 Sgs Thomson Microelectronics Formazione di contatti autoallineati senza l'impiego di una relativa maschera
JPH06216377A (ja) * 1993-01-18 1994-08-05 Shin Etsu Handotai Co Ltd Ｍｏｓ型半導体装置の製造方法
JPH08167705A (ja) * 1994-12-15 1996-06-25 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR100510997B1 (ko) 2000-06-29 2005-08-31 주식회사 하이닉스반도체 복합 반도체소자의 접합전극 형성방법
US9525081B1 (en) * 2015-12-28 2016-12-20 Inventec Solar Energy Corporation Method of forming a bifacial solar cell structure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5345B2 (de) * 1973-07-13 1978-01-05
US4221045A (en) * 1978-06-06 1980-09-09 Rockwell International Corporation Self-aligned contacts in an ion implanted VLSI circuit
US4192059A (en) * 1978-06-06 1980-03-11 Rockwell International Corporation Process for and structure of high density VLSI circuits, having inherently self-aligned gates and contacts for FET devices and conducting lines
JPS55138874A (en) * 1979-04-18 1980-10-30 Fujitsu Ltd Semiconductor device and method of fabricating the same
US4294002A (en) * 1979-05-21 1981-10-13 International Business Machines Corp. Making a short-channel FET
US4272881A (en) * 1979-07-20 1981-06-16 Rca Corporation Method for making a closed gate MOS transistor with self-aligned contacts with dual passivation layer
US4341009A (en) * 1980-12-05 1982-07-27 International Business Machines Corporation Method for making an electrical contact to a silicon substrate through a relatively thin layer of silicon dioxide on the surface of the substrate
US4391650A (en) * 1980-12-22 1983-07-05 Ncr Corporation Method for fabricating improved complementary metal oxide semiconductor devices

Also Published As

Publication number Publication date
DE3375538D1 (en) 1988-03-03
JPH0673370B2 (ja) 1994-09-14
EP0118511A1 (de) 1984-09-19
JPS59501433A (ja) 1984-08-09
WO1984000850A1 (en) 1984-03-01
US4464824A (en) 1984-08-14
EP0118511B1 (de) 1988-01-27

Similar Documents

Publication Publication Date Title
DE3231987C2 (de) Verfahren zur Herstellung einer Cobaltsilicidschicht in einem Halbleiterbauelement
EP0001550B1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE2623009C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
US4002501A (en) High speed, high yield CMOS/SOS process
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
DE3345988A1 (de) Halbleitervorrichtung mit einem druckfuehler sowie verfahren zu ihrer herstellung
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE3129558C2 (de)
DE3108377A1 (de) Verfahren zum herstellen von halbleiterschaltkreisen
DE2615754C2 (de)
DE2211972A1 (de) Verfahren zum Herstellen eines MIS-Feldeffekttransistors
EP0025854A1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE2832740A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE118511T1 (de) Verfahren zum herstellen eines kontakts fuer integrierte schaltung.
DE3850847T2 (de) Selbstjustierter Polysiliziumemitter und Kontaktstruktur für Hochleistungsbipolartransistor.
DE1489240B1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE4130555A1 (de) Halbleitervorrichtung mit hoher durchbruchsspannung und geringem widerstand, sowie herstellungsverfahren
DE69033602T2 (de) Verfahren zur Herstellung von Isolationsstrukturen mit variabler Breite
DE2207264A1 (de) Halbleiterschaltung mit drei Anschlußebenen und Verfahren zu ihrer Herstellung.
DE2023936A1 (de) Halbleitereinrichtung und Verfahren zu seiner Herstellung
DE3525550C2 (de) Verfahren zur Herstellung von Feldeffekttransistoren mit isoliertem Gate und hoher Ansprechgeschwindigkeit in integrierten Schaltungen hoher Dichte
US3883889A (en) Silicon-oxygen-nitrogen layers for semiconductor devices
EP0855088B1 (de) Verfahren zum erzeugen einer grabenisolation in einem substrat
DE3230569A1 (de) Verfahren zur herstellung eines vertikalkanaltransistors
US3494809A (en) Semiconductor processing