DE1148661B - Process for the production of semiconductor arrangements with an alloyed pn junction - Google Patents
Process for the production of semiconductor arrangements with an alloyed pn junctionInfo
- Publication number
- DE1148661B DE1148661B DES63187A DES0063187A DE1148661B DE 1148661 B DE1148661 B DE 1148661B DE S63187 A DES63187 A DE S63187A DE S0063187 A DES0063187 A DE S0063187A DE 1148661 B DE1148661 B DE 1148661B
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- alloyed
- junction
- crystal
- crystal lattice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10P36/00—
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B63—SHIPS OR OTHER WATERBORNE VESSELS; RELATED EQUIPMENT
- B63H—MARINE PROPULSION OR STEERING
- B63H11/00—Marine propulsion by water jets
- B63H11/02—Marine propulsion by water jets the propulsive medium being ambient water
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B63—SHIPS OR OTHER WATERBORNE VESSELS; RELATED EQUIPMENT
- B63H—MARINE PROPULSION OR STEERING
- B63H11/00—Marine propulsion by water jets
- B63H11/02—Marine propulsion by water jets the propulsive medium being ambient water
- B63H11/04—Marine propulsion by water jets the propulsive medium being ambient water by means of pumps
- B63H11/08—Marine propulsion by water jets the propulsive medium being ambient water by means of pumps of rotary type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H10P32/00—
-
- H10P95/00—
-
- H10P95/50—
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Combustion & Propulsion (AREA)
- Mechanical Engineering (AREA)
- Ocean & Marine Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Electrodes Of Semiconductors (AREA)
Description
DEUTSCHESGERMAN
PATENTAMTPATENT OFFICE
S 63187 Vmc/21gS 63187 Vmc / 21g
BEKANNTMACHUNG DER ANMELDUNG UNDAUSGABE DER AUSLEGESCHRIFT: 16. MAI 1963NOTICE THE REGISTRATION AND ISSUE OF EDITORIAL: MAY 16, 1963
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von Halbleiteranordnungen, bei denen durch Anwendung eines Legierungsprozesses zwischen dem Halbleiterkörper und mehreren Elektrodenkörpern bestimmte Zonen verschiedenen elektrischen Leitungscharakters oder/und verschieden hohen Störstellengehaltes und damit entsprechende Übergänge zwischen solchen Zonen erzeugt werden. Die Erfindung hat dabei zum Ziel, eine eindeutig vorbestimmte, geometrisch regelmäßige Flächenform der Übergänge zu erreichen. Es wird hierbei angestrebt, einen ebenen Übergang zu erreichen. Zur Erzielung einer regelmäßigen Flächenform an dem Übergang zweier Zonen eines solchen Halbleiterkörpers ist bereits bekannt, bei Halbleitern, die eine Diamantgitter-Kristallstruktur besitzen, den Halbleitergrundkörper nach einer (lll)-Ebene als der energetisch stabilsten Ebene aus dem Halbleiterrohling auszuschneiden, so daß das Legieren bei langsam verlaufendem Legierungsprozeß gleichmäßig senkrecht zu der (Hl)-Ebene bzw. in der [111]-Richtung fortschreitet und als Begrenzungsfläche bzw. Legierungsfront der Zone sich wieder eine (lll)-Ebene ergibt. Nun hat es sich aber in der Praxis als sehr schwierig erwiesen, einen Körper so herzustellen, daß seine Oberflächenform genau einer (lll)-Ebene folgt. Es muß vielmehr damit gerechnet werden, daß die Oberflächenform unter geringen Winkeln von der (lll)-Ebene abweicht. Würde man also streng der angegebenen Lehre folgen, so könnten solche Halbleitergrundkörper mit von der (lll)-abweichender Oberfläche nicht mehr als brauchbar und für die Herstellung einer solchen Halbleitervorrichtung geeignet angesehen werden, bei der eine eindeutig bestimmte regelmäßige Flächenform an dem Übergang zwischen den Zonen erwünscht ist.The invention relates to a method for producing semiconductor devices in which by using an alloy process between the semiconductor body and a plurality of electrode bodies certain zones of different electrical line character and / or different high impurity content and thus corresponding transitions between such zones are generated. The aim of the invention is to provide a clearly predetermined, geometrically regular surface shape of the To achieve transitions. The aim here is to achieve a level transition. To achieve a regular surface shape at the transition between two zones of such a semiconductor body is already known, in semiconductors which have a diamond lattice crystal structure, the semiconductor base body cut out of the semiconductor blank according to an (III) plane as the most energetically stable plane, see above that the alloying with a slowly proceeding alloying process is uniformly perpendicular to the (Hl) plane or in the [111] direction and as the boundary surface or alloy front of the zone there is again a (III) -plane. In practice, however, it has proven to be very difficult to find one Manufacture body in such a way that its surface shape exactly follows a (III) plane. Rather, it must be so It can be expected that the surface shape deviates from the (III) plane at small angles. If one were to strictly follow the teaching given, such semiconductor base bodies could with from the (III) -different surface no longer than usable and for the production of such Semiconductor device can be considered suitable in which a clearly determined regular surface shape at the transition between the zones is desired.
Es ist femer bekannt, einen Halbleiterkörper zur Erzeugung eines pn-Überganges zusammen mit dem Aktivatorkörper so schnell bis auf die Schmelztemperatur des Aktivatorkörpers zu erhitzen, z. B. auf eine Temperatur von etwa 300° C innerhalb von 10 Sekunden, daß die Bildung einer Oxydhaut und das Zusammenziehen des geschmolzenen Metalls zu einer Kugel verhindert und damit eine vorbestimmte Kontaktfläche zwischen dem Halbleiterkörper und dem auf diesen aufgebrachten Aktivatorkörper erhalten wird.It is also known to use a semiconductor body for generating a pn junction together with the To heat the activator body so quickly to the melting temperature of the activator body, z. B. on a Temperature of about 300 ° C within 10 seconds that the formation of an oxide skin and the contraction of the molten metal into a ball prevented and thus a predetermined Received contact area between the semiconductor body and the activator body applied to this will.
Es sind ferner Untersuchungen an Hochfrequenztransistoren bekanntgeworden, um festzustellen, ob die Anstiegsgeschwindigkeit der Temperatur bis zur Legierungstemperatur in gleicher Weise kritisch wie die Abkühlungsgeschwindigkeit ist. Es wurden hier-Verfahren zur HerstellungStudies on high-frequency transistors have also become known to determine whether the rate of rise of the temperature up to the alloy temperature is just as critical as is the cooling rate. There have been methods of manufacture here
von Halbleiteranordnungen mit einlegiertemof semiconductor arrangements with alloyed
pn-übergangpn junction
Anmelder:Applicant:
Siemens-Schuckertwerke Aktiengesellschaft,Siemens-Schuckertwerke Aktiengesellschaft,
Berlin und Erlangen, Erlangen, Werner-von-Siemens-Str. 50Berlin and Erlangen, Erlangen, Werner-von-Siemens-Str. 50
Dr. rer. nat. Kurt Raithel, Uttenreuth (Bay.),Dr. rer. nat. Kurt Raithel, Uttenreuth (Bay.),
und Dipl.-Phys. Dr. Reimer Emeis, Pretzfeld (OFr.),and Dipl.-Phys. Dr. Reimer Emeis, Pretzfeld (O.r.),
sind als Erfinder genannt wordenhave been named as inventors
bei Anstiegsgeschwindigkeiten in dem einen Falle von 20° C je Minute und in dem anderen Falle von 50° C je Minute benutzt; es ergaben sich jedoch nahezu identische elektrische Eigenschaften der Bauelemente und gleich gute Ausbeuten in beiden Fällen. Es ist ferner bekannt, daß die Form des Legierungskontaktes sich mit der benutzten Kristallfläche ändern kann; eine (lll)-Fläche neigt dazu, eine dreieckförmige, und die (lOO)-Fläche dazu, eine quadratische Fläche zu ergeben. Auch wird die Auffassung vertreten, daß bei einer Kristalltablette, die nach der (lll)-Fläche eines Germaniumkristalls geschnitten worden ist, die besten ebenen parallelen Übergänge sich ergeben, wenn der Legierungsprozeß die Oberfläche der Tablette bis zu einer bedeutenden Tiefe durchdringt. Wenn der Legierungsprozeß nur eine Oberflächenschicht entfernt, könnten auch bei anderen benutzten Kristallflächen gute Übergänge hergestellt werden.at rates of rise in the one case of 20 ° C per minute and in the other case of 50 ° C used per minute; However, the electrical properties of the components were almost identical and equally good yields in both cases. It is also known that the shape of the alloy contact can change with the crystal face used; a (lll) -face tends to have a triangular, and the (100) area to give a square area. Also will consider represent that with a crystal tablet that cut after the (lll) surface of a germanium crystal the best planar parallel transitions result when the alloying process penetrates the surface of the tablet to a significant depth. If the alloying process only If a surface layer is removed, good transitions could also be achieved with other crystal faces used getting produced.
Bei einem Verfahren zur Herstellung von Halbleiteranordnungen mit einlegiertem pn-übergang, bei dem das Erwärmen der Halbleiteranordnungen für den Legierungsprozeß mit einem Temperaturgradienten von etwa 20° C je Minute oder mehr durchgeführt wird, können in technisch vorteilhafter Weise erfindungsgemäß einkristalline Halbleiterkörper, deren Oberfläche nahezu in der (lll)-Ebene des Kristallgitters liegt, ungeachtet der genauen Lage der (lll)-Ebenen in bezug auf die Oberfläche, von welcher aus der pn-übergang einlegiert wird, verwendet werden.In a method for producing semiconductor arrangements with an alloyed pn junction, at the heating of the semiconductor devices for the alloying process with a temperature gradient is carried out at about 20 ° C per minute or more, can be technically advantageous Way according to the invention monocrystalline semiconductor bodies, the surface of which is almost in the (III) plane of the crystal lattice, regardless of the exact position of the (III) planes with respect to the surface, of which is alloyed from the pn junction can be used.
309 580/294309 580/294
Der Erfindung liegt hierbei die Erkenntnis zugrunde, daß entgegen der sonst zu erwartenden unregelmäßigen FTächenform an dem Übergang zwischen zwei solchen dotierten Zonen, welche eine wellige oder stufenförmige Form haben würde, wegen des schnellen Fortschreitens des Legierungsprozesses erreicht wird, daß die Anisotropie des Kristallgitters des Halbleiterkörpers, welches die Ursache für die Bildung der angegebenen Stufenform ist, nicht zur welcher aus der Legierungsprozeß ins Innere des Halbleiterkörpers fortschreitet, nicht unbedingt parallel zur stabilsten Ebene der Kristallgitterstruktur sein muß, sondern von dieser Ebene im Betrag von z. B. einem oder mehreren Winkelgraden abweichen kann. Das bedeutet einerseits eine vereinfachte Fertigung bei dem Herausschneiden des Halbleiterkörpers aus dem Halbleiterrohling, weil es nicht mehr notwendig ist, streng darauf zu achten, daß der einzelneThe invention is based on the knowledge that contrary to the otherwise expected irregular FTarea shape at the transition between two such doped zones, which one wavy or stepped shape because of the rapid progress of the alloying process is achieved that the anisotropy of the crystal lattice of the semiconductor body, which is the cause of the Formation of the specified step shape is not to which of the alloying process into the interior of the Semiconductor body progresses, not necessarily parallel to the most stable plane of the crystal lattice structure must be, but from this level in the amount of z. B. deviate from one or more degrees of angle can. On the one hand, this means simplified production when cutting out the semiconductor body from the semiconductor blank, because it is no longer necessary to strictly ensure that the individual
Wirkung kommen kann. Die Auflösung für die Legie- to Körper einwandfrei parallel zu der energetisch rung erfolgt vielmehr so schnell, daß die Energie- stabilsten Ebene aus dem Halbleiterrohling ausunterschiede in den einzelnen Richtungen des geschnitten worden ist, und andererseits, daß abKristallgitters gegenüber der auf die Kristallstruktur geschnittene Halbleiterkörper entgegen der sonst geeinwirkenden großen Wärmeenergie zu gering sind, läufigen Lehre ohne weiteres auch dann zur Herstelum in verschiedenen Kristallrichtungen eine unter- 15 lung von Halbleiteranordnungen, wie Flächengleichschiedliche Auflösung hervorzurufen. richtern oder Flächentransistoren, verarbeitet werdenEffect can come. The resolution for the alloy body flawlessly parallel to the energetic one Rather, it takes place so quickly that the most energy-stable level in the semiconductor blank is different in the individual directions of the has been cut, and on the other hand that from the crystal lattice compared to the semiconductor body cut on the crystal structure contrary to the otherwise common effect large heat energy are too low, current teaching without further ado for the manufacture In different crystal directions a differentiation of semiconductor arrangements, such as different areas of the same area Induce dissolution. judges or flat transistors
Das Verfahren nach der Erfindung kann nun nicht nur dazu dienen, um bei der Herstellung des Halbleitergrundkörpers auftretende Abweichungen seiner Oberfläche von der (lll)-Ebene beherrschen zu können, sondern um gleichzeitig auch eventuelle Schwierigkeiten zu beseitigen, welche sich ergeben können, wenn der Halbleitergrundkörper tatsächlich einwandfrei nach einer (lll)-Ebene hergestellt worden ist. Ein nach einer solchen (lll)-Ebene hergestellter Körper kann nämlich ebenfalls zu Benetzungsschwierigkeiten mit dem Elektrodenmetall Anlaß geben, und der Legierungsprozeß schreitet nicht in dem erwünschten Sinne in dem Halbleiterkörper gleichmäßig fort. Und diese möglichen Schwierigkeiten zu beseitigen, kann man daher die Halbleiterkörper von vornherein planmäßig so herstellen, daß deren Oberfläche, in die einlegiert werden soll, nicht parallel zu einer Fläche der Kristallgitterstruktur des einkristallinen Halbleiterkörpers liegt. Trotzdem bereitet es dann bei Anwendung des Verfahrens nach der Erfindung keine Schwierigkeiten, eine gewünschte regelmäßige Flächenform an dem Übergang zwischen den beiden Zonen zu erreichen.The method according to the invention can now not only be used for the production of the semiconductor base body any deviations of its surface from the (lll) plane can, but at the same time to eliminate any difficulties that arise can, if the semiconductor base body has actually been produced perfectly according to a (III) plane is. A body produced according to such a (III) plane can in fact also lead to wetting difficulties with the electrode metal, and the alloying process does not proceed in the desired sense in the semiconductor body steadily continued. And to eliminate these possible difficulties, one can, therefore, the Manufacture semiconductor bodies from the outset according to plan in such a way that their surface is alloyed into should, is not parallel to a surface of the crystal lattice structure of the single-crystal semiconductor body. Nevertheless, when using the method according to the invention, there are no difficulties to achieve a desired regular surface shape at the transition between the two zones.
Das Verfahren nach der Erfindung ist in seiner Anwendung für Halbleiteranordnungen verschiedener Art geeignet, bei denen durch einen Legierungsprozeß des Halbleiterkörpers mit Elektrodenkörpern benachbarte Zonen mit Übergängen entstehen, die entweder elektrisch sperrenden oder ohmschen Charakter haben, also insbesondere für Flächengleichrichter oder Flächentransistoren.The method according to the invention is different in its application for semiconductor devices Kind suitable in which by an alloying process of the semiconductor body with electrode bodies Adjacent zones with transitions arise that are either electrically blocking or ohmic Have character, especially for surface rectifiers or surface transistors.
Die Anwendung des Verfahrens nach der Erfindung ist vorzugsweise in Verbindung mit solchen
Halbleitern gedacht, deren Kristallstruktur dem 50
Diamantgitter entspricht, also z. B. Germanium oder
Silizium, bei denen die (lll)-Ebene die energetisch
stabilste Ebene ist. Das Verfahren ist aber auch dann
anwendbar, wenn der betreffende Halbleiterkörper In Betracht gezogene Druckschriften:The use of the method according to the invention is preferably in connection with such
Semiconductors whose crystal structure dates back to the 50th
Diamond lattice corresponds, so z. B. germanium or
Silicon, where the (lll) level is the energetic
most stable level is. But the procedure is also then
applicable if the semiconductor body concerned.
eine andere Kristallgitterstruktur als das Diamant- 55 Französische Patentschrift Nr. 1109 535; gitter hat und die stabilste Ebene keine (lll)-Ebene »Transistor Technology« Vol. III, New York 1958,a different crystal lattice structure than diamond 55 French Patent No. 1109 535; grid and the most stable level has no (III) level "Transistor Technology" Vol. III, New York 1958,
ist. Es kommt lediglich darauf an, daß bei diesem S. 182/183;is. All that matters is that in this case, p. 182/183;
Verfahren die Oberfläche, auf welche der Elek- L. P. Hunt er, »Handbook of SemiconductorProcess the surface onto which the elec- L. P. Hunt er, “Handbook of Semiconductor
trodenmaterialkörper aufgebracht wird und von Electronics«, 1956, Kap. 7, S. 19.electrode material body is applied and by Electronics «, 1956, chap. 7, p. 19.
können, wenn ihre Oberflächen nicht exakt parallel zu der energetisch stabilsten Ebene der Kristallgitterstruktur liegen.can if their surfaces are not exactly parallel to the energetically most stable plane of the crystal lattice structure lie.
Claims (4)
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL250885D NL250885A (en) | 1959-05-29 | ||
| DES63187A DE1148661B (en) | 1959-05-29 | 1959-05-29 | Process for the production of semiconductor arrangements with an alloyed pn junction |
| FR822209A FR1251866A (en) | 1959-05-29 | 1960-03-23 | Semiconductor device manufacturing process |
| CH535060A CH389781A (en) | 1959-05-29 | 1960-05-10 | Process for the production of semiconductor devices |
| GB18321/60A GB937497A (en) | 1959-05-29 | 1960-05-24 | Improvements in or relating to processes for the production of semi-conductor arrangements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DES63187A DE1148661B (en) | 1959-05-29 | 1959-05-29 | Process for the production of semiconductor arrangements with an alloyed pn junction |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1148661B true DE1148661B (en) | 1963-05-16 |
Family
ID=7496195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DES63187A Pending DE1148661B (en) | 1959-05-29 | 1959-05-29 | Process for the production of semiconductor arrangements with an alloyed pn junction |
Country Status (4)
| Country | Link |
|---|---|
| CH (1) | CH389781A (en) |
| DE (1) | DE1148661B (en) |
| GB (1) | GB937497A (en) |
| NL (1) | NL250885A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1266404B (en) * | 1964-12-01 | 1968-04-18 | Siemens Ag | Method for manufacturing a semiconductor component |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1109535A (en) * | 1954-07-30 | 1956-01-30 | Csf | Improvements to nu-p junctions manufacturing processes |
-
0
- NL NL250885D patent/NL250885A/xx unknown
-
1959
- 1959-05-29 DE DES63187A patent/DE1148661B/en active Pending
-
1960
- 1960-05-10 CH CH535060A patent/CH389781A/en unknown
- 1960-05-24 GB GB18321/60A patent/GB937497A/en not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1109535A (en) * | 1954-07-30 | 1956-01-30 | Csf | Improvements to nu-p junctions manufacturing processes |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1266404B (en) * | 1964-12-01 | 1968-04-18 | Siemens Ag | Method for manufacturing a semiconductor component |
| DE1266404C2 (en) * | 1964-12-01 | 1968-11-07 | Siemens Ag | Method for manufacturing a semiconductor component |
Also Published As
| Publication number | Publication date |
|---|---|
| CH389781A (en) | 1965-03-31 |
| NL250885A (en) | |
| GB937497A (en) | 1963-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1127000C2 (en) | METHOD FOR MECHANICALLY FIRMLY CONNECTING A DEFORMABLE THIN ELECTRODE WIRE TO A CRYSTALLINE SEMICONDUCTOR BODY | |
| DE1614283C3 (en) | Method for manufacturing a semiconductor device | |
| DE1187326B (en) | Method for manufacturing a silicon switching diode | |
| DE69225881T2 (en) | Process for producing a SOI type substrate with a uniform thin silicon layer | |
| DE976348C (en) | Process for the production of semiconductor components with pn junctions and components produced according to this process | |
| DE2704413A1 (en) | A PROCESS FOR PRODUCING SEMICONDUCTOR ARRANGEMENTS IN WHICH A DOPING CONTAMINATION FROM A POLYCRYSTALLINE SEMICONDUCTOR LAYER IS DIFFUSED INTO AN UNDERLYING SINGLE CRYSTALLINE SEMICONDUCTOR MATERIAL | |
| DE1152764B (en) | Unipolar transistor with a controlling pn junction | |
| DE2039381A1 (en) | Method of manufacturing an electroluminescent device and device of this type | |
| DE2422120A1 (en) | METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENT | |
| DE2340142A1 (en) | METHOD FOR MANUFACTURING SEMICONDUCTOR ARRANGEMENTS | |
| DE2147265A1 (en) | Process for growing a crystalline body by epitaxial deposition | |
| DE1148661B (en) | Process for the production of semiconductor arrangements with an alloyed pn junction | |
| DE69222074T2 (en) | Process for the production of a neutron conversion doped Czochralski silicon single crystal | |
| DE1019013B (en) | Process for the formation of an inversion layer in surface semiconductors by the melt-back process | |
| DE1029936B (en) | Alloy process for making p-n layers | |
| DE1227562B (en) | Process for the production of tunnel diodes according to Esaki for high frequencies with a small PN transition area and tunnel diodes produced according to this process | |
| DE2209534A1 (en) | Micro-alloy epitaxial varactor and method for its manufacture | |
| DE1564373C3 (en) | Alloy diffusion process for the manufacture of a silicon diode | |
| DE1239669B (en) | Process for the production of extremely flat semiconductor surfaces | |
| DE2505276A1 (en) | IMPATT DIODE AND METHOD OF MANUFACTURING IT | |
| AT219712B (en) | Conductor with strongly curved current-voltage characteristic | |
| DE1131811B (en) | Method for non-blocking contacting of the collector of germanium transistors | |
| DE1107343B (en) | Method for manufacturing electrical semiconductor devices | |
| DE1719501C3 (en) | Process for producing a zone of alloyed material on the surface of a monocrystalline, semiconducting or metallic plate | |
| AT231512B (en) | Process for manufacturing semiconductor devices |