[go: up one dir, main page]

DE10393445T5 - Testgerät und Testverfahren - Google Patents

Testgerät und Testverfahren Download PDF

Info

Publication number
DE10393445T5
DE10393445T5 DE10393445T DE10393445T DE10393445T5 DE 10393445 T5 DE10393445 T5 DE 10393445T5 DE 10393445 T DE10393445 T DE 10393445T DE 10393445 T DE10393445 T DE 10393445T DE 10393445 T5 DE10393445 T5 DE 10393445T5
Authority
DE
Germany
Prior art keywords
signal
dut
data
value
offset value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10393445T
Other languages
English (en)
Inventor
Kouichi Tanaka
Masaru Doi
Shinya Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of DE10393445T5 publication Critical patent/DE10393445T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31928Formatter
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922Timing generation or clock distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

Testgerät zum Durchführen eines Setuptests oder eines Haltetests an einer zu testenden Vorrichtung ("DUT"), die ein gegebenes Datensignal entsprechend einem gegebenen Taktsignal speichert, umfassend:
eine Zeitgebereinheit zum aufeinander folgenden Erzeugen einer Mehrzahl von Zeitimpulssignalen mit unterschiedlichen Zeitverläufen während des Setuptestens oder des Haltetestens auf der Grundlage eines ersten Offsetwertes, der vor dem Start des Setuptests oder des Haltetests gegeben wird;
eine Mustererzeugungseinheit zum Erzeugen eines Taktsignals und eines Datensignals;
eine Musterformatiereinheit zum Verschieben der Phasen des Datensignals in Bezug auf das Taktsignal in aufeinander folgender Weise entsprechend den aufeinander folgend erzeugten Zeitimpulssignalen und zum Versorgen der DUT aufeinander folgend mit dem Taktsignal und dem phasenverschobenen Datensignal; und
ein Bestimmungsmodul zum Beschaffen einer Setupzeit oder einer Haltezeit der DUT auf der Grundlage von Speicherdaten, die die Datensignale sind, die von der DUT gespeichert sind.

Description

  • Die vorliegende Anmeldung ist eine Fortführungsanmeldung der PCT/JP2003/012462, die am 30. September 2003 angemeldet wurde und die die Priorität der Japanischen Patentanmeldung Nr. 2002-289284, die am 1. Oktober 2002 eingereicht wurde, beansprucht, wobei die Inhalte hier durch Bezugnahme eingeschlossen sind.
  • HINTERGRUNG DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Testgerät zum Durchführen eines Setuptests oder eines Haltetests an einer zu testenden Vorrichtung. Insbesondere bezieht sich die Erfindung auf ein Testgerät, das in der Lage ist, einen Setuptest oder einen Haltetest wirkungsvoll durchzuführen. Zusätzlich bezieht sich die vorliegende Erfindung auf die folgende Japanische Pa tentanmeldung. Die vorliegende Erfindung beansprucht die Vorteile und die Priorität der Japanischen Patentanmeldung Nr. 2002-289284, eingereicht am 1. Oktober 2002, wobei ihr gesamter Inhalt hier durch Bezugnahme für alle Zwecke eingeschlossen ist.
  • Beschreibung des betroffenen Standes der Technik
  • In letzter Zeit wird die Notwendigkeit einer großen Operationsgeschwindigkeit und niedrigen Kosten einer elektronischen Vorrichtung in zunehmendem Maße aktuell. Bei der hohen Operationsgeschwindigkeit wird es schwierig, eine Setupzeit und eine Haltezeit des Datentransfers zwischen elektronischen Vorrichtungen sicherzustellen.
  • Im Falle des Schreibens von Daten von außen in eine elektronische Vorrichtung unter Verwendung eines Taktsignals als Referenz, sollten die von außen kommenden Daten mehr als eine vorbestimmte Zeit vor einer Flanke des Taktsignals stabilisiert werden, um sicher die Daten von außen in die elektronische Vorrichtung zu schreiben. Die vorbestimmte Zeit wird als Setupzeit bezeichnet. Weiterhin sollten die Daten von außen in einem stabilen Zustand sein bis mehr als eine vorbestimmte Zeit seit einer Flanke des Taktsignals vergangen ist. Die vorbestimmte Zeit wird als Haltezeit bezeichnet. Im Fall, dass die Bedingungen der Setupzeit und der Haltezeit nicht befriedigt sind, kann manchmal die elektronische Vorrichtung nicht das Halten der Daten korrekt durchführen.
  • Es ist somit ein Test notwendig, ob die elektronische Vorrichtung die Setupzeit und die Haltezeit sicherstellt oder nicht. Das Testen wird unter Verwendung eines Testgeräts durchgeführt. In letzter Zeit ist das Verhältnis der Testkosten für die elektronische Vorrichtung zu den Herstellungskosten der elektronischen Vorrichtung größer geworden. Um somit die Testkosten zu reduzieren, werden die Verringerung der Zeit zum Testen und eine Verbesserung der Genauigkeit beim Testen verlangt.
  • Ein übliches Testgerät misst eine Setupzeit, die notwendig für das Schreiben von Daten von außen auf eine elektronische Vorrichtung ist, durch stufenweises Verschieben der Phase der Daten von außen in Bezug auf einen Takt und Bewerten, ob es möglich ist, die Daten von außen korrekt in die elektronische Vorrichtung zu schreiben oder nicht. Darüber hinaus wird die Haltezeit in gleicher Weise gemessen. Die Daten von außen werden der elektronischen Vorrichtung entsprechend einem Zeitverlaufsignal zugeführt, das durch das Testgerät erzeugt wird. Es wird somit verlangt, eine Mehrzahl von Zeitverlaufsignalen zu erzeugen, deren Phase stufenweise verschoben wird, um die Setupzeit und die Haltezeit zu messen.
  • Das Testgerät speichert Zeitverlaufseinstelldaten, die einen Zeitverlauf zeigen, bei dem das Zeitverlaufsignal oder Zeitimpulssignal erzeugt werden soll, um den einzuschreibenden Daten von außen zu entsprechen, und erzeugt das Zeitverlaufsignal entsprechend den Zeitverlaufseinstelldaten. Mit anderen gesagt, um die Setupzeit und die Haltezeit zu messen, ist es notwendig, die Zeitverlaufseinstelldaten entsprechend jedem der Mehrzahl von Zeitverlaufsignalen zu speichern.
  • Allerdings ist es schwierig, alle die Zeiteinstelldaten entsprechend der zu erzeugenden Mehrzahl der Zeitverlaufsignale zu speichern. Um alle die Zeitein stelldaten zu speichern, wird ein Speicher großen Volumens verlangt. Das konventionelle Testgerät umfasst ein Register, das in der Lage ist, verschiedene Zeitverlaufseinstelldaten zu speichern. Im Falle der Erzeugung von Zeitverlaufsignalen, deren Phase sich graduell verschiebt, ist es notwendig sequentiell die in dem Register gespeicherten Zeitverlaufeinstelldaten zu überschreiben.
  • Da es jedoch notwendig ist, ein von dem Testgerät der elektronischen Vorrichtung zugeführtes Testmuster zu stoppen, um neue Zeitverlaufseinstelldaten in das Register zu schreiben, wird eine Totzeit beim Testen der elektronischen Vorrichtung erzeugt. Somit wird die Zeit für das Testen erhöht. Darüber hinaus steigen die Herstellungskosten der elektronischen Vorrichtung.
  • Es ist daher die Aufgabe der vorliegenden Erfindung, ein Testgerät und ein Testverfahren vorzusehen, die in der Lage sind, die obigen, den Stand der Technik begleitenden Nachteile zu vermeiden. Die obige Aufgabe kann durch in den unabhängigen Ansprüchen beschriebenen Kombinationen gelöst werden. Die abhängigen Ansprüche definieren weitere vorteilhafte und beispielhafte Kombinationen der vorliegenden Erfindung.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Um die obigen Probleme zu lösen, wird entsprechend einem ersten Aspekt der vorliegenden Erfindung ein Testgerät zum Durchführen eines Setuptests oder eines Haltetests an einer zu testenden Vorrichtung ("DUT"), die ein gegebenes Datensignal entsprechend einem gegebenen Taktsignal speichert, vorgeschlagen, wobei das Testgerät umfasst: eine Zeitgebereinheit zum aufeinander folgenden Erzeugen einer Mehrzahl von Zeitimpulssignalen mit unterschiedlichen Zeitverläufen während des Setuptestens oder des Haltetestens auf der Grundlage eines ersten Offsetwertes, der vor dem Start des Setuptestens oder des Haltetestens gegeben wird; eine Mustererzeugungseinheit zum Erzeugen eines Taktsignals und eines Datensignals; eine Musterformatiereinheit zum aufeinander folgenden Verschieben der Phasen der Datensignals in Bezug auf das Taktsignal entsprechend den aufeinander folgend erzeugten Zeitimpulssignalen und zum Versorgen der DUT aufeinander folgend mit dem Taktsignal und phasenverschobenen Datensignal; und ein Bestimmungsmodul zum Erwerben einer Setupzeit oder einer Haltezeit der DUT auf der Grundlage von Speicherdaten, die die von der DUT gespeicherten Datensignale sind.
  • Die Zeitgebereinheit kann die unterschiedlichen Zeitverläufe zeigenden Impulssignale zu jeder Zeit, bei der die Musterformatiereinheit die DUT mit dem Datensignal versorgt, erzeugen. Die Zeitgebereinheit kann die Mehrzahl von Zeitimpulssignalen aufeinander folgend auf der Grundlage des ersten Offsetwertes erzeugen und eine Größe oder einen Wert einer Phasenverschiebung jedes der Mehrzahl von Zeitimpulssignalen wird durch den ersten Offsetwert erhöht.
  • Die Zeitgebereinheit kann einen Offsetspeicher zum Speichern des ersten Offsetwertes enthalten; ein Berechnungsmodul zum Berechnen von addierten Werten, die aufeinander folgend durch den ersten Offsetwert auf der Grundlage des in dem Offsetspeicher gespeicherten ersten Offsetwertes erhöht wird; und ein Signalerzeugungsmodul zum aufeinander folgenden Erzeugen der Zeitimpulssignale, die entsprechend den addierten Werten phasenverschoben sind.
  • Das Bestimmungsmodul kann einen Analysespeicher zum Auslesen der von der DUT gespeicherten Speicherdaten zu jedem Zeitpunkt, an dem die Musterformatiereinheit die DUT mit dem Taktsignal und dem Datensignal versorgt, und zum Speichern jede der ausgelesenen Speicherdaten und die Größe bzw. den Wert der Phasenverschiebung, derart, dass sie einander korrespondieren, umfassen.
  • Der Analysespeicher kann eine Reihenfolge speichern, in der die korrespondierenden Speicherdaten als die Größe bzw. den Wert der Phasenverschiebung, an die DUT während des Setuptestens oder des Haltetestens geliefert werden.
  • Das Bestimmungsmodul kann jede der Speicherdaten mit einem Erwartungssignal vergleichen, das aus der DUT wiedergewonnen werden soll, speichern und eine Setup- oder Haltezeit erwerben, die für das Speichern des Datensignals durch die DUT auf der Grundlage des Vergleichsergebnisses der Speicherdaten und des Erwartungswertsignals und der korrespondierenden Größe der Phasenverschiebung notwendig ist.
  • Das Berechnungsmodul kann einen Zeitspeicher zum Speichern eines Ausgangswertes des addierten Wertes; eine Verschiebungswertbeschaffungseinheit zum Beschaffung von Verschiebungswerten, die sequentiell durch den ersten Offsetwert erhöht werden; und eine Addiereinheit zum Addieren des Ausgangswertes zu dem Verschiebungswert und zum aufeinander folgenden Beschaffen der addierten Werte umfassen.
  • Die Verschiebungswertbeschaffungseinheit kann umfas sen: eine erste Ausgabeeinheit zum Empfangen des ersten Offsetwertes und Ausgeben des ersten empfangenen Offsetwertes entsprechend einem gegebenen Referenztaktsignal als ein erstes Ausgangssignal; eine erste Beschaffungseinheit zum Beschaffen eines zweiten Offsetwertes, der einen doppelt so großen Wert wie der erste Offsetwert aufweist; eine zweite Ausgabeeinheit zum Empfangen des zweiten Offsetwertes und Ausgeben des empfangenen Offsetwertes entsprechend einem gegebenen Referenztaktsignal als ein zweites Ausgangssignal; eine zweite Beschaffungseinheit zum Addieren des in dem Offsetspeicher gespeicherten ersten Offsetwertes zu dem zweiten Ausgangssignal und Liefern des Ergebnisses als einen neuen ersten Offsetwert an die erste Ausgabeeinheit; und eine dritte Beschaffungseinheit zum Addieren des zweiten, von der ersten Beschaffungseinheit beschafften Offsetwertes zu dem zweiten Ausgangssignal und Liefern des Ergebnisses als einen neuen zweiten Offsetwert an die zweite Ausgabeeinheit, wobei sequentiell das erste Ausgangssignal und das zweite Ausgangssignal als die addierten Werte ausgegeben werden.
  • Der Analysespeicher kann einen Wert speichern, der zeigt, wie oft der erste Offsetwert addiert wird, um den korrespondierenden addierten Wert als die Größe bzw. den Wert der Phasenverschiebung zu beschaffen.
  • Entsprechend einem zweiten Aspekt der vorliegenden Erfindung, wird ein Testverfahren zum Durchführen eines Setuptests oder eines Haltetests an einer zu testenden Vorrichtung ("DUT"), die ein gegebenes Datensignal entsprechend einem gegebenen Taktsignal speichert, vorgeschlagen, wobei das Testverfahren umfasst: einen Zeitimpulserzeugungsschritt zum aufeinander folgenden Erzeugen einer Mehrzahl von Zeitim pulssignalen mit unterschiedlichen Zeitverläufen während des Setuptestens oder des Haltetestens auf der Grundlage eines ersten, vor dem Starten des Setuptests oder des Haltetests gegebenen Offsetwertes; einen Mustererzeugungsschritt zum Erzeugen des Taktsignals und des Datensignals; einen Musterformatierungsschritt zum Verschieben der Phase des Datensignals in Bezug auf das Taktsignal aufeinander folgend entsprechend den aufeinander folgend erzeugten Zeitimpulssignalen und aufeinander folgendes Versorgen der DUT mit dem Taktsignal und dem phasenverschobenen Datensignal; und einen Bestimmungsschritt zum Beschaffen einer Setupzeit oder einer Haltezeit der DUT auf der Grundlage von Speicherdaten, die die in der DUT gespeicherten Datensignale sind.
  • Die Zusammenfassung der Erfindung beschreibt nicht notwendigerweise alle für die Erfindung notwendigen Merkmale. Die vorliegende Erfindung kann auch eine Unterkombination der oben beschriebenen Merkmale sein.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt ein Beispiel des Aufbaus eines Testgerätes 100 entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung.
  • 2 beschreibt ein Beispiel eines Setuptests.
  • 3 zeigt ein Beispiel des Aufbaus eines Bestimmungsmoduls 30.
  • 4 ist ein Flussdiagramm, das ein Beispiel der Funktionsweise des Testgerätes 100 beschreibt.
  • 5 zeigt ein Beispiel des Aufbaus einer Zeitgebereinheit 40.
  • 6 zeigt ein Beispiel des Aufbaus eines Berechnungsmoduls 44.
  • 7 zeigt ein Beispiel des Aufbaus einer Verschiebungswertbeschaffungseinheit 70.
  • 8 ist ein Zeitverlaufsdiagramm, das ein Beispiel der Funktionsweise der Verschiebungswertbeschaffungseinheit 70 zeigt, die in 7 beschrieben ist.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Die Erfindung wird nun auf der Grundlage von bevorzugten Ausführungsbeispielen, die nicht den Schutzbereich der vorliegenden Erfindung beschränken sollen, sondern die Erfindung beispielhaft darstellen sollen. Alle die Merkmale und Kombinationen davon, die in dem Ausführungsbeispiel beschrieben sind, sind nicht unbedingt wesentlich für die Erfindung.
  • 1 zeigt ein Beispiel des Aufbaus eines Testgerätes 100 entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung. Das Testgerät 100 führt einen Setuptest oder einen Haltetest an einer zu testenden Vorrichtung ("DUT") 200, die ein gegebenes Datensignal entsprechend einem gegebenen Taktsignal speichert. Weiterhin umfasst das Testgerät 100 eine Zeitverlaufserzeugungseinheit bzw. Zeitgebereinheit 40, eine Mustererzeugungseinheit 10, eine Musterformatierungseinheit 20 und ein Bestimmungsmodul 30.
  • Die Zeitgebereinheit 40 erzeugt aufeinander folgend eine Mehrzahl von Zeitimpulssignalen (Zeitverlaufssignalen), die unterschiedliche Zeitverläufe aufweisen, während des Setuptestens oder des Haltetestens auf der Grundlage eines ersten Offsetwertes, der vorgegeben ist, bevor der Setuptest oder der Haltetest startet. Beispielsweise erzeugt die Zeitgebereinheit aufeinander folgend die Mehrzahl von Zeitimpulssignalen durch Berechnung auf der Grundlage des ersten Offsetwertes. Entsprechend dem vorliegenden Beispiel erzeugt die Zeitgebereinheit 40 eine Mehrzahl von Zeitimpulssignalen auf der Grundlage des ersten Offsetwertes, wobei eine Größe bzw. ein Wert der Phasenverschiebung jedes Zeitimpulssignals um den ersten Offsetwert steigt.
  • Hier die Bezeichnung "bevor der Setuptest oder der Haltetest startet" heißt bevor begonnen wird, die DUT 200 mit einem Taktsignal und einem Datensignal zu beliefern, um eine Setupzeit oder eine Haltezeit zu messen. Außerdem bedeutet die Bezeichnung "während des Setuptestens oder des Haltetestens", dass vom Start zum Ende die DUT 200 mit allen Taktsignalen und Datensignalen versorgt wird, die für das Messen der Setupzeit oder der Haltezeit notwendig sind.
  • Die Mustererzeugungseinheit 10 erzeugt das Taktsignal und das Datensignal, die an die DUT 200 zu liefern sind. Die Musterformatiereinheit 20 verschiebt aufeinander folgend die Phase der Datensignale in Bezug auf die Taktsignale entsprechend den Zeitimpulssignalen, die sequentiell von der Zeitgebereinheit 40 erzeugt werden und versorgt die DUT 200 mit den Taktsignalen und den phasenverschobenen Datensignalen in aufeinander folgender Weise.
  • Die DUT 200 speichert die gegebenen Datensignale entsprechend den gegebenen Taktsignalen in aufeinander folgender Weise. Das Bestimmungsmodul 30 beschafft bzw. gewinnt die Setupzeit oder die Haltezeit, die für das Schreiben der Datensignale in die DUT notwendig ist, auf der Grundlage der Speicherdaten, die die aufeinander folgend in der DUT 200 gespeicherten Datensignale sind. Mit anderen Worten gesagt, bestimmt das Bestimmungsmodul 30 ob die Datensignale für jedes der Taktsignale und der phasenverschobenen Datensignale korrekt in der DUT gespeichert sind oder nicht und gewinnt die Setupzeit und die Haltezeit auf der Grundlage des Bestimmungsergebnisses.
  • Entsprechend dem Testgerät 100 der vorliegenden Erfindung ist es nicht notwendig, eine Vielzahl von zu erzeugenden Zeitimpulssignalen zu speichern, da die Vielzahl von Zeitimpulssignalen auf der Grundlage des ersten Offsetwertes erzeugt werden. Folglich ist es möglich, das Speichervolumen im Vergleich dem Testgerät nach dem Stand der Technik zu reduzieren. Da es darüber hinaus nicht notwendig ist, die Zeitverlaufseinstelldaten während des Testens zu überschreiben, kann der Setuptest und der Haltetest wirkungsvoll durchgeführt werden.
  • 2 beschreibt ein Beispiel des Setuptestens. Für das Setuptesten liefert das Testgerät 100 das Testsignal und das Datensignal, dessen Phase graduell in Bezug auf das Taktsignal verschoben wird, an die DUT 200. Die DUT 200 speichert einen Wert des Datensignals entsprechend einer Flanke des Taktsignals. Wie in 2 gezeigt wird, liest das Testgerät 100 die in der DUT 200 gespeicherten Speicherdaten entsprechend jedem der Taktsignale und der phasenverschobenen Datensignale aus und misst die Setupzeit, die für die DUT notwendig ist, um das Datensignal zu speichern, auf der Grundlage der ausgelesenen bzw. gewonnenen Speicherdaten.
  • Das Testgerät 100 bestimmt, ob die ausgelesenen Speicherdaten die gleichen Werte wie die des gelieferten Datensignals haben oder nicht und schiebt die Phase des Datensignals bis die Speicherdaten und das Datensignal unterschiedliche Werte haben. Beispielsweise verschiebt das Testgerät 100 die Phase des Datensignals, so dass ein Zeitraum von der Ausgabe des Datensignals zu einem Ansteigen des Taktsignals kürzer wird. Im Falle, dass die Speicherdaten und das Datensignal unterschiedliche Werte haben, ist es somit möglich, die Setupzeit aus einer Größe der Phasenverschiebung des Datensignals, das gerade zugeführt wurde, bevor die Speicherdaten und das Datensignal unterschiedliche Werte haben, zu messen.
  • 3 zeigt ein Beispiel des Aufbaus des Bestimmungsmoduls 30. Das Bestimmungsmodul 30 umfasst eine Pegelvergleichseinheit 32, eine Logikvergleichseinheit 34, einen Analysespeicher 36, einen Ausfallspeicher 28 und einen Zähler 38.
  • Die Pegelvergleichseinheit 32 empfängt die Speicherdaten der DUT in sequentieller Weise und erkennt die Werte der Speicherdaten. Beispielsweise wird die Pegelvergleichseinheit 32 mit einem Abtastsignal beliefert und es wird detektiert, ob der Wert der Speicherdaten einen H-Pegel oder einen L-Pegel zum Zeitpunkt des Abtastsignals aufweist.
  • Die logische Vergleichseinheit 34 vergleicht den von der Pegelvergleichseinheit 32 detektierten Wert der Speicherdaten mit einem Erwartungswertsignal, um zu entscheiden, ob der Wert der Speicherdaten und das Erwartungswertsignal gleich sind. Das Erwartungswertsignal kann das der DUT 200 zugeführte Datensignal sein.
  • Der Ausfallspeicher 28 speichert das Vergleichsergebnis der logischen Vergleichseinheit 34. Außerdem liest das Bestimmungsmodul 30 die in der DUT 200 gespeicherten Speicherdaten zu jedem Zeitpunkt aus, zu dem die Musterformatiereinheit 20 die DUT 200 mit dem Taktsignal und dem Datensignal beliefert. Der Analysespeicher 36 speichert jede der ausgelesenen Speicherdaten und die Größe der Phasenverschiebung des gelieferten Datensignals, so dass sie einander entsprechen. Weiterhin kann im Falle, dass das Vergleichsergebnis sich von dem Zustand, dass die Speicherdaten dieselben sind wie das Erwartungswertsignal zu dem Zustand, dass die Speicherdaten nicht die gleichen sind wie das Erwartungswertsignal, der Analysespeicher 36 die Größe der Phasenverschiebung des korrespondierenden Datensignals speichern.
  • Der Zähler 38 wird zu jedem Zeitpunkt, zu dem die Phase des Datensignals verschoben wird, mit einem Signal beliefert und zählt, wie oft die Phase des Datensignals verschoben wird. Der Analysespeicher 36 speichert die gezählte Anzahl der Signale als eine Größe der Phasenverschiebung. Es ist möglich, die Größe der Phasenverschiebung des Datensignals durch Multiplizieren der Anzahl von Malen, bei der die Phase verschoben wird, mit dem ersten Offsetwert zu beschaffen.
  • Weiterhin kann der Zähler 38 eine Reihenfolge, in der das korrespondierende Datensignal für das Setuptesten oder das Haltetesten zu der DUT 200 geliefert wird, zählen. In diesem Fall speichert der Analysespeicher 36 die Reihenfolgen, in der das korrespondierende Datensignal für das Setuptesten oder das Haltetesten an die DUT geliefert wird, als Größe der Phasenverschiebung. Das Bestimmungsmodul 30 kann weiterhin Mittel zur Beschaffung der Setupzeit oder der Haltezeit auf der Grundlage der Größe der Phasenverschiebung, die in dem Analysespeicher 36 gespeichert ist, umfassen.
  • 4 ist ein Flussdiagramm, das ein Beispiel der Funktionsweise des Testgerätes 100 beschreibt. Zuerst wird der erste Offsetwert in Schritt S300 erhalten. Dann wird der Setuptest oder der Haltetest in Schritt S302 gestartet.
  • Dann beschafft in Schritt S304 die Zeitgebereinheit 14 die Größe der Phasenverschiebung des Datensignals, das an die DUT 200 geliefert werden soll. Dann verschiebt in Schritt S306 die Musterformatiereinheit 20 die Phase des Datensignals auf der Grundlage der Größe der Phasenverschiebung, die in Schritt S304 gewonnen wurde. Dann wird die DUT 200 mit dem Taktsignal und dem phasenverschobenen Datensignal beliefert.
  • Dann werden im Schritt S308 die in der DUT 200 gespeicherten Speicherdaten ausgelesen und dem Bestimmungsmodul 30 zugeführt. Dann bestimmt im Schritt S310 das Bestimmungsmodul 30 ob die ausgelesenen Speicherdaten verändert sind oder nicht. Mit anderen Worten gesagt, bestimmt das Bestimmungsmodul 30 ob die ausgelesenen Speicherdaten zu einem Zustand geändert sind, bei dem die ausgelesenen Speicherdaten die gleichen sind wie ein Erwartungswert, um festzustellen, wenn die ausgelesenen Speicherdaten nicht die gleichen sind wie ein Erwartungswert. Dann beschafft im Falle, dass die ausgelesenen Speicherdaten verän dert sind, so dass sie nicht die gleichen sind wie der Erwartungswert, das Bestimmungsmodul 30 die Setupzeit oder die Haltezeit auf der Grundlage der Größe der Phasenverschiebung des korrespondierenden Datensignals in Schritt S312.
  • Im Falle, dass die ausgelesenen Speicherdaten die gleichen sind, wie der Erwartungswert, wird eine Größe der Phasenverschiebung eines Datensignals, das als nächstes an die DUT 200 geliefert werden soll, beschafft und die oben erwähnten Prozeduren werden wiederholt, bis die Speicherdaten sich ändern.
  • 5 zeigt ein Beispiel des Aufbaus der Zeitgebereinheit 40. Die Zeitgebereinheit 40 umfasst einen Offsetspeicher 42, ein Berechnungsmodul 44, ein Signalerzeugungsmodul 46 und ein Set/Reset(Setzen/Rücksetzen)-Latch 56.
  • Der Offsetspeicher 46 speichert den ersten Offsetwert. Das Berechnungsmodul 44 beschafft addierte Werte, die sequentiell um den ersten Offsetwert steigen, auf der Grundlage des Wertes des ersten Offsetwertes, der in dem Offsetspeicher 42 gespeichert ist. Das Signalerzeugungsmodul 46 und das Setz/Rücksetzlatch 56 erzeugen in aufeinander folgender Weise die Zeitimpulssignale, die entsprechend den addierten Werten phasenverschoben sind, die wiederum in aufeinander folgender Weise durch das Berechnungsmodul 44 gewonnen sind. Entsprechend dem vorliegenden Beispiel verzögern das Signalerzeugungsmodul 46 und das Setz/Rücksetzlatch 56 einen Referenztakt entsprechend dem addierten Wert und erzeugen das Zeitimpulssignal.
  • Das Signalerzeugungsmodul 46 erzeugt ein Setzsignal und ein Rücksetzsignal zum Erzeugen einer ansteigen den Flanke des Zeitimpulssignals. Das Setz/Rücksetzlatch 56 erzeugt das Zeitimpulssignal auf der Grundlage des Setzsignals und des Rücksetzsignals.
  • Weiterhin erzeugt das Berechnungsmodul 44 einen addierten Wert für das Setzsignal und einen addierten Wert für das Rücksetzsignal, um das Signalerzeugungsmodul 46 zu veranlassen, das Setzsignal und das Rücksetzsignal zu erzeugen. Das Signalerzeugungsmodul 46 umfasst einen Zähler 48-1, einen Linearisierungsspeicher 54-1, einen UND-Kreis 50-1 und einen variablen Verzögerungskreis 52-1 zum Erzeugen des Setzsignals.
  • Das Berechnungsmodul 44 gibt einen addierten Wert aus, der als digitale Daten mit einer Mehrzahl von Bits ausgebildet ist. Der Zähler 48-1 empfängt das höchstwertige Bit des addierten Wertes und das Referenztaktsignal, zählt die ansteigende Flanke oder die fallende Flanke und im Falle, dass die Flanke des Referenztaktsignals in dem höchstwertigen Bit des addierten Wertes erscheint, gibt er eine Eins (1) and den UND-Kreis 50-1 aus. Der UND-Kreis 50-1 liefert ein vorbestimmtes Signal an den variablen Verzögerungskreis 52-1 zu jedem Zeitpunkt, an dem der UND-Kreis 50-1 eine Eins (1) von dem Zähler 48-1 empfängt. Nach dem vorliegenden Beispiel liefert der UND-Kreis 50-1 ein Referenztaktsignal an den variablen Verzögerungskreis 52-1. Daher erzeugen der Zähler 48-1 und der UND-Kreis 50-1 eine Verzögerung, die eine ganze Zahl mal der Größe des Zeitraums des Referenztaktsignals ist.
  • Der Linearspeicher 54-1 empfängt das niedrigstwertige Bit (LSB) des addierten Wertes und steuert eine Größe der Verzögerung des variablen Verzögerungskreises 52-1 auf der Grundlage des niedrigstwertigen Bits des addierten Wertes. Somit erzeugen der Linearspeicher 54-1 und der variable Verzögerungskreis 54-1 eine kleine Verzögerung, kleiner als die Periode des Referenztaktsignals aus den Größen der Verzögerung, die in den addierten Werten gezeigt sind. Der variable Verzögerungskreis 52-1 liefert an den Setzanschluss des Setz/Rücksetzlatch 56 mit dem verzögerten Signal.
  • Außerdem umfasst das Signalerzeugungsmodul 46 einen Zähler 42-2, einen Linearspeicher 54-2, einen UND-Kreis 50-2 und einen variablen Verzögerungskreis 52-2 zum Erzeugen des Rücksetzsignals. Somit wird in gleicher Weise wie das Setzsignal das Rücksetzsignal erzeugt und wird an den Rücksetzanschluss des Setz/Rücksetzlatches 56 geliefert.
  • Entsprechend der Zeitgebereinheit 40 nach dem vorliegenden Beispiel gewinnt das Berechnungsmodul 44 die graduell steigenden addierten Werte auf der Grundlage des ersten, in dem Offsetspeicher 42 gespeicherten Offsetwertes, und das Signalerzeugungsmodul 46 und das Setz/Rücksetzlatch 56 erzeugen das Zeitimpulssignal auf der Grundlage des addierten Wertes. Somit ist es möglich, leicht das Zeitimpulssignal zu erzeugen, dessen Phase graduell sich verschiebt. Da außerdem das Zeitimpulssignal erzeugt wird und es ausreichend ist, nur den ersten Offsetwert zu speichern, ist es möglich, das Speichervolumen im Vergleich mit dem Fall zu reduzieren, bei dem alle Zeitverläufe des Zeitimpulssignals gespeichert werden. Da außerdem es nicht notwendig ist, den ersten, in dem Offsetspeicher 42 gespeicherten Wert zu überschreiben, ist es möglich, die Zeitimpulssignale in aufeinander folgender Weise zu erzeugen. Daher ist es möglich, den Haltetest oder den Resettest ohne Anhalten durchzufüh ren.
  • 6 zeigt ein Beispiel des Aufbaus des Berechnungsmoduls 44. Das Berechnungsmodul 44 umfasst ein Berechnungsmodul für ein Setzsignal 58-1 zum Berechnen des addierten Wertes für das Setzsignal und ein Berechnungsmodul für ein Rücksetzsignal 58-2 zum Berechnen des addierten Wertes für das Rücksetzmodul.
  • Das Berechnungsmodul für das Setzsignal 58-1 umfasst einen Zeitverlaufspeicher 60, eine Verschiebungswertbeschaffungseinheit 70, ein Flipflop 62, eine Addiereinheit 66, ein Flipflop 68 und eine Addiereinheit 64. Der Zeitverlaufspeicher 60 speichert einen Ausgangswert des addierten Wertes für ein Setzsignal, das erzeugt werden soll. Weiterhin beschafft die Verschiebungswertbeschaffungseinheit 70 einen graduell steigenden Verschiebungswert auf der Grundlage des Wertes des ersten Offsetwertes, der von dem Offsetspeicher 42 gespeichert ist.
  • Die Addiereinheit 66 addiert einen Wert eines gegebenen Ratendatensignals zu dem Verschiebungswert, der von der Verschiebungswertbeschaffungseinheit 70 gewonnen wird und liefert das Ergebnis an das Flipflop 68. Außerdem liefert der Zeitverlaufsspeicher 60 dem Flipflop 62 den gespeicherten Ausgangswert. Beispielsweise speichert, im Fall dass der addierte Wert für ein Setzsignal als digitales Signal von 18 Bit ausgegeben wird, der Zeitverlaufsspeicher 60 einen Ausgangswert von 18 Bit und die Verschiebungswertbeschaffungseinheit 70 gibt einen Verschiebungswert aus, der ein digitales Signal von neun (9) Bit ist.
  • Das Flipflop 62 und das Flipflop 68 liefern an die Addiereinheit 64 synchron die empfangenen Daten. Die Addiereinheit 64 addiert den Verschiebungswert zu dem niedrigstwertigen Bit des Ausgangswertes und gibt den Ausgangswert aus. Beispielsweise addiert die Addiereinheit 64 den Verschiebungswert zu den niedrigwertigen 9 Bits des Ausgangswertes und gibt den Ausgangswert als den addierten Wert für ein Setzsignal aus.
  • Weiterhin weist das Berechnungsmodul für ein Rücksetzsignal 58-2 den gleichen Aufbau wie den des Berechnungsmodul für ein Setzsignal 58-1 auf. Entsprechend dem vorliegenden Beispiel werden die Zeitablaufspeicher 60 des Berechnungsmoduls für ein Setzsignal 58-1 und des Berechnungsmoduls für Ein Rücksetzsignal 58-2 mit den gleichen Ausgangswerten beliefert und jede der Verschiebungswertbeschaffungseinheiten 70 gewinnt im Wesentlichen den gleichen Verschiebungswert wie der jeweils andere. Weiterhin wird die Addiereinheit 66 des Berechnungsmoduls für ein Rücksetzsignal 58-2 mit einem Ratendatensignal beliefert, das um eine Pulsbreite des zu erzeugenden Zeitimpulssignals größer ist, als das Ratendatensignal, das der Addiereinheit 66 des Berechnungsmoduls für ein Setzsignal 58-1 zugeführt wird. Somit ist es möglich, dass das Setz/Rücksetzlatch 56 ein Zeitimpulssignal erzeugt, das eine gewünschte Pulsbreite aufweist. In diesem Fall weisen das Berechnungsmodul für ein Setzsignal 58-1 und das Berechnungsmodul für ein Rücksetzsignal 58-2 einen gemeinsamen Zeitverlaufsspeicher und eine gemeinsame Verschiebungswertbeschaffungseinheit 70 auf.
  • Weiterhin kann entsprechend einem anderen Ausführungsbeispiel das Berechnungsmodul 44 kein Berechnungsmodul für ein Rücksetzsignal 58-2 aufweisen. In diesem Fall wird das höchstwertige Bit des addierten Wertes, der von dem Berechnungsmodul für ein Setzsig nal 58-1 gewonnen wird, an die Zähler 48-1 und 48-2 geliefert und das niedrigstwertige Bit wird an die Linearisierungsspeicher 54-1 und 54-2 geliefert. Beispielsweise ist es im Falle, dass die Linearisierungsspeicher 54-1 und 54-2 mit den gleichen Werten beliefert werden, möglich, ein Zeitimpulssignal mit einer Pulsbreite einer vorbestimmten Zeit durch Initialisierung oder Einstellung jedes Linearisierungsspeichers 54 im Vorhinein zu erzeugen, so dass der variable Verzögerungskreis 52-2 eine um eine vorbestimmte Zeit größere Verzögerung erzeugt als der variable Verzögerungskreis 52-1. Entsprechend dem Berechnungsmodul 44, das in Bezug auf 6 beschrieben ist, ist es möglich, wirksam die graduell steigenden addierten Werte zu beschaffen. Es ist beispielsweise möglich, Speichervolumen im Vergleich mit dem Fall des vorhergehenden Speicherns aller zu beschaffenden addierten Werte in dem Zeitverlaufsspeicher 60 zu reduzieren. Obwohl außerdem das Berechnungsmodul 44 entsprechend dem vorliegenden Beispiel ein Berechnungsmodul für ein Setzsignal 58-1 zum Erzeugen des Setzsignals und ein Berechnungsmodul für ein Rücksetzsignal 58-2 zum Erzeugen des Rücksetzsignals aufweist, kann das Berechnungsmodul 44 entsprechend einem anderen Ausführungsbeispiel zwei Berechnungseinheiten für ein Setzsignal 58-1 und zwei Berechnungseinheit für ein Rücksetzsignal 58-2 aufweisen. In diesem Falle kann das Berechnungsmodul 44 mit einer höheren Geschwindigkeit arbeiten, indem die zwei Berechnungseinheit für ein Setzsignal 58-1 Gegenstand einer verschachtelten Operation und die zwei Berechnungseinheiten für ein Rücksetzsignal 58-2 Gegenstand einer verschachtelten Operation gemacht werden.
  • 7 zeigt ein Beispiel eines Aufbaus der Verschie bungswertbeschaffungseinheit 70. Die Verschiebungswertbeschaffungseinheit 70 umfasst eine Mehrzahl von UND-Kreisen 72, 74, 76, 80, 88 und 90, eine Mehrzahl von Addiereinheiten 78, 86 und 92 und eine Mehrzahl von Flipflops 82, 84, 94 und 96.
  • Der UND-Kreis 72 empfängt den ersten Offsetwert von dem Offsetspeicher 42 und gibt ihn an den UND-Kreis 76 und die Addiereinheit 78 aus. Weiterhin wird der UND-Kreis 72 mit einem Befehlssignal 1-1 versehen, um zu steuern, ob das empfangende erste Offsetsignal ausgegeben wird oder nicht. Im Fall des Nichtausgebens des empfangenen ersten Offsetsignals wird der UND-Kreis 72 mit null (0) als Befehlssignal 1-1 beliefert.
  • Der UND-Kreis 74 empfängt den ersten Offsetwert von dem Offsetspeicher 42 und gibt ihn an die Addiereinheit 78 aus. Außerdem wird ein Befehlssignal 1-2 an den UND-Kreis 74 geliefert, um zu steuern, ob der empfangene erste Offsetwert auszugeben ist oder nicht.
  • Die Addiereinheit 78, die ein Beispiel einer ersten Addiereinheit entsprechend der vorliegenden Erfindung ist, addiert das von dem UND-Kreis 74 ausgegebene Signal zu dem Signal hinzu, das von dem UND-Kreis 72 ausgegeben wird und liefert das Ergebnis an den UND-Kreis 80. Daher gibt die Addiereinheit 78 im Falle, dass die Befehlssignale 1-1 und 1-2 eins (1) sind, einen zweiten Offsetwert aus, der zweimal so groß ist wie der erste Offsetwert.
  • Der UND-Kreis 76 gibt das empfangene Signal an das Flipflop 82 aus. Außerdem wird der UND-Kreis 76 mit einem Befehlssignal 2-1 beliefert, um zu steuern, ob das empfangene Signal an das Flipflop 82 auszugeben ist oder nicht. Weiterhin liefert der UND-Kreis 80 das empfangene Signal an das Flipflop 84. Der UND-Kreis 80 empfängt ein Befehlssignal 2-2, um zu steuern, ob das empfangene Signal an das Flipflop 84 auszugeben ist oder nicht. Entsprechend dem vorliegenden Beispiel sind die Befehlssignale 2-1 und 2-2 eine Null (0).
  • Die Flipflops 82 und 84 halten und synchronisieren die empfangenen Signale und geben sie aus. Entsprechend dem vorliegenden Beispiel hält das Flipflop 82 den ersten Offsetwert und das Flipflop 84 den zweiten Offsetwert.
  • Das Flipflop 94, das ein Beispiel einer ersten Ausgabeeinheit entsprechend der vorliegenden Erfindung ist, empfängt den ersten Offsetwert und gibt den ersten Offsetwert als erstes Ausgangssignal entsprechend dem Referenztaktsignal aus. Das Flipflop 96, das ein Beispiel einer zweiten Ausgabeeinheit entsprechend der vorliegenden Erfindung ist, empfängt den zweiten Offsetwert und gibt den zweiten Offsetwert als zweites Ausgangssignal entsprechend dem Referenztaktsignal aus.
  • Der UND-Kreis 88 empfängt das zweite Ausgangssignal und gibt es and die Addiereinheit 86 aus. Weiterhin wird der UND-Kreis 88 mit einem Befehlssignal 3-1 beliefert, um zu steuern, ob das empfangene zweite Ausgangssignal auszugeben ist oder nicht. Zusätzlich empfängt der UND-Kreis 90 das zweite Ausgangssignal und gibt es an die Addiereinheit 92 aus. Der UND-Kreis 90 wird mit dem Befehlssignal 3-1 und einem Befehlssignal 3-2 beliefert, um zu steuern, ob das empfangene zweite Ausgangssignal auszugeben ist oder nicht.
  • Die Addiereinheit 86, die ein Beispiel einer zweiten Addiereinheit nach der vorliegenden Erfindung ist, addiert den ersten, von dem Flipflop 82 gehaltenen Wert zu dem zweiten Ausgangssignal und gibt das Ergebnis an das Flipflop 94 als neuen ersten Offsetwert aus. Weiterhin addiert die Addiereinheit 92 den zweiten, von dem Flipflop 84 gehaltenen Offsetwert zu dem zweiten Ausgangssignal und gibt das Ergebnis an das Flipflop 96 als neuen zweiten Offsetwert aus.
  • Die Flipflops 94 und 96 geben in aufeinander folgender Weise den empfangenen ersten Offsetwert und den empfangenen zweiten Offsetwert als erstes Ausgangssignal und als zweites Ausgangssignal in jeweiliger Weise aus. Die Verschiebungswertbeschaffungseinheit 70 gibt jedes der ersten und zweiten Ausgangssignale, die jeweils von dem Flipflop 94 und dem Flipflop 96 ausgegeben werden als einen addierten Wert jeweils aus. Weiterhin wird jedes der Flipflops der Verschiebewertbeschaffungseinheit mit einem Steuersignal zum Steuern, ob der gehaltene Wert zurückzusetzen ist oder nicht, versorgt.
  • Entsprechend der Verschiebungswertbeschaffungseinheit des vorliegenden Beispiels ist es möglich, in einfacher Weise die graduell steigenden addierten Werte zu erzeugen. Außerdem ist es durch Steuern jedes der Steuersignale möglich, verschiedene addierte Werte zu erzeugen. Weiterhin ist es möglich, zu entscheiden, wie oft jeder der addierten Werte durch Addieren des ersten Offsetwertes durch die Kombination jedes der Befehlssignale erzeugt wird. Somit ist es möglich, die Größe der Phasenverschiebung des erzeugten Zeitimpulssignals durch Zählen zu gewinnen, wie oft null (0) oder eins (1) als jedes der Impulssignale eingegeben wird. Daher kann der unter Bezugnahme auf 3 beschriebene Zähler zählen, wie oft eins (1) als jedes Befehlssignal eingegeben wird.
  • Obwohl die Verschiebungswertbeschaffungseinheit 70 des vorliegenden Beispiels die addierten Wert graduell steigend erzeugt, kann die Verschiebungswertbeschaffungseinheit 70 entsprechend einem anderen Ausführungsbeispiel addierte Werte erzeugen, die graduell fallen. Es ist möglich, die graduell fallenden addierten Werten mit dem gleichen Aufbau, wie dem der Verschiebungswertbeschaffungseinheit 70 des vorliegenden Beispiels zu erzeugen.
  • 8 ist eine Zeitablaufdarstellung, die ein Beispiel der Funktionsweise der in 7 beschriebenen Verschiebungswertbeschaffungseinheit 70 zeigt. Nach dem vorliegenden Beispiel ist als erster Offsetwert 125 ps in dem Offsetspeicher 42 gespeichert. Wie in 8 gezeigt wird, variiert das Testgerät 100 den von dem Flipflop 82 gehaltenen ersten Offsetwert und dem von dem Flipflop 84 gehaltenen zweiten Offsetwert durch Kombination der Befehlssignale 1-1, 1-2, 2-1 und 2-2.
  • Die Flipflops 94 und 96 geben das erste Ausgangssignal und das zweite Ausgangssignal auf der Grundlage des in dem Flipflop 82 gehaltenen ersten Offsetwerts, des zweiten von dem Flipflop 84 gehaltenen Offsetwerts und der Befehlssignale 3-1 und 3-2 aus.
  • Wie oben beschrieben wurde, ist es entsprechend der Verschiebungswertbeschaffungseinheit der vorliegenden Erfindung möglich, in einfacher Weise die addierten Werte in graduell steigender Weise zu erzeugen.
  • Wie es aus der obigen Beschreibung offensichtlich ist, ist es entsprechende dem Testgerät der vorliegenden Erfindung möglich, das Setuptesten oder das Haltetesten wirkungsvoll durchzuführen.
  • Obwohl die vorliegende Erfindung mit Hilfe von beispielhaften Ausführungsbeispielen beschrieben wurde, sei verstanden, dass die Fachleute viele Änderungen und Ersetzungen machen können, ohne den Geist und den Schutzumfang der vorliegenden Erfindung zu verlassen, der nur durch die beigefügten Ansprüche definiert ist.
  • ZUSAMMENFASSUNG DER OFFENBARUNG
  • Es wird ein Testgerät zum Durchführen eines Setuptests oder eines Haltetests an einer zu testenden Vorrichtung ("DUT"), die ein gegebenes Datensignal entsprechend einem gegebenen Taktsignal speichert, vorgeschlagen, wobei das Testgerät umfasst: eine Zeitgebereinheit zum Erzeugen einer Mehrzahl von Zeitimpulssignalen mit unterschiedlichen Zeitverläufen in sequentieller Weise während des Setuptestens oder des Haltetestens auf der Grundlage eines ersten Offsetwertes, der vor dem Start des Setuptests oder des Haltetests gegeben wird; eine Mustererzeugungseinheit zum Erzeugen eines Taktsignals und eines Datensignals; eine Musterformatiereinheit zum Verschieben der Phase des Datensignals in Bezug auf das Taktsignal in aufeinander folgender Weise entsprechend den aufeinander folgend erzeugten Zeitimpulssignalen und zum Versorgen der DUT aufeinander folgend mit Taktsignal und dem verschobenen Datensignal; und ein Bestimmungsmodul zum Erwerben einer Setupzeit oder einer Haltezeit der DUT auf der Grundlage von Speicherdaten, die die von der DUT gespeicherten Datensignale sind.
    (6)

Claims (11)

  1. Testgerät zum Durchführen eines Setuptests oder eines Haltetests an einer zu testenden Vorrichtung ("DUT"), die ein gegebenes Datensignal entsprechend einem gegebenen Taktsignal speichert, umfassend: eine Zeitgebereinheit zum aufeinander folgenden Erzeugen einer Mehrzahl von Zeitimpulssignalen mit unterschiedlichen Zeitverläufen während des Setuptestens oder des Haltetestens auf der Grundlage eines ersten Offsetwertes, der vor dem Start des Setuptests oder des Haltetests gegeben wird; eine Mustererzeugungseinheit zum Erzeugen eines Taktsignals und eines Datensignals; eine Musterformatiereinheit zum Verschieben der Phasen des Datensignals in Bezug auf das Taktsignal in aufeinander folgender Weise entsprechend den aufeinander folgend erzeugten Zeitimpulssignalen und zum Versorgen der DUT aufeinander folgend mit dem Taktsignal und dem phasenverschobenen Datensignal; und ein Bestimmungsmodul zum Beschaffen einer Setupzeit oder einer Haltezeit der DUT auf der Grundlage von Speicherdaten, die die Datensignale sind, die von der DUT gespeichert sind.
  2. Testgerät nach Anspruch 1, bei dem die Zeitgebereinheit die unterschiedliche Zeitverläufe zeigenden Zeitimpulssignal zu jeder Zeit, bei der die Musterformatiereinheit die DUT mit dem Datensignal versorgt, erzeugt.
  3. Testgerät nach Anspruch 2, bei der die Zeitgebereinheit die Mehrzahl von Zeitimpulssignalen aufeinander folgend auf der Grundlage des ersten Offsetwertes erzeugt und eine Größe einer Phasenverschiebung jedes der Mehrzahl von Zeitimpulssignalen um den ersten Offsetwert erhöht wird.
  4. Testgerät nach Anspruch 3, bei dem die Zeitgebereinheit umfasst einen Offsetspeicher zum Speichern des ersten Offsetwertes; ein Berechnungsmodul zum Berechnen von addierten Werten, die aufeinander folgend um den ersten Offsetwert auf der Grundlage des in dem Offsetspeicher gespeicherten ersten Offsetwertes erhöht wird; und ein Signalerzeugungsmodul zum aufeinander folgenden Erzeugen von Zeitimpulssignalen, die entsprechend den addierten Werten phasenverschoben sind.
  5. Testgerät nach Anspruch 4, bei dem das Bestimmungsmodul einen Analysespeicher zum Auslesen der von der DUT gespeicherten Speicherdaten zu jedem Zeitpunkt, an dem die Musterformatiereinheit die DUT mit dem Taktsignal und dem Datensignal versorgt und zum Speichern jede der ausgelesenen Speicherdaten und der Größe der Phasenverschiebung derart, dass sie einander korrespondieren, umfasst.
  6. Testgerät nach Anspruch 5, bei dem der Analysespeicher eine Reihenfolge speichert, in der die korrespondierenden Speicherdaten als die Größe der Phasenverschiebung an die DUT während des Setuptestens oder des Haltetestens geliefert werden.
  7. Testgerät nach Anspruch 6, bei dem das Bestimmungsmodul jede der Speicherdaten mit einem Erwartungswertsignal vergleicht, das aus der DUT wiedergewonnen werden sollte und eine Setupzeit oder eine Haltezeit erwirbt, die für das Speichern des Datensignals durch die DUT notwendig ist, auf der Grundlage des Vergleichsergebnisses der Speicherdaten und des Erwartungswertsignals und der korrespondierenden Größe der Phasenverschiebung.
  8. Testgerät nach Anspruch 5, bei dem das Berechnungsmodul umfasst einen Zeitverlaufsspeicher zum Speichern eines Ausgangswertes des addierten Wertes; eine Verschiebungswerterfassungseinheit zum Beschaffen von Verschiebungswerten, die in aufeinander folgender Weise durch den ersten Offsetwert erhöht werden; und eine Addiereinheit zum Addieren des Ausgangswertes zu dem Verschiebungswert und zum Beschaffen der addierten Werte in sequentieller Weise.
  9. Testgerät nach Anspruch 8, bei dem die Verschiebungswertbeschaffungseinheit umfasst eine erste Ausgabeeinheit zum Empfangen des ersten Offsetwertes und zum Ausgeben des ersten empfangenen Offsetwertes entsprechend einem gegebenen Referenztaktsignal als ein erstes Ausgangssignal; eine erste Beschaffungseinheit zum Beschaffen eines zweiten Offsetwertes, der einen doppelt so großen Wert wie der erste Offsetwert aufweist; eine zweite Ausgabeeinheit zum Empfangen des zweiten Offsetwertes und Ausgeben des zweiten empfangenen Offsetwertes entsprechend einem gegebenen Referenztaktsignal als ein zweites Ausgangssignal; eine zweite Beschaffungseinheit zum Addieren des in dem Offsetspeicher gespeicherten ersten Offsetwertes zu dem zweiten Ausgangssignal und Liefern des Ergebnisses als einen neuen ersten Offsetwert an die erste Ausgabeeinheit; und eine dritte Beschaffungseinheit zum Addieren des zweiten, von der ersten Beschaffungseinheit beschafften Offsetwertes zu dem zweiten Ausgangssignal und Liefern des Ergebnisses als einen neuen zweiten Offsetwert an die zweite Ausgabeeinheit, und wobei das erste Ausgangssignal und das zweite Ausgangssignal als die addierten Werte in sequentieller Weise ausgegeben werden.
  10. Testgerät nach Anspruch 9, bei dem der Analysespeicher einen Wert speichert, der zeigt, wie oft der erste Offsetwert addiert wird, um den korrespondierenden addierten Wert als die Größe der Phasenverschiebung zu beschaffen.
  11. Testverfahren zum Durchführen eines Setuptests oder eines Haltetests an einer zu testenden Vorrichtung ("DUT"), die ein gegebenes Datensignal entsprechend einem gegebenen Taktsignal speichert, umfassend: einen Zeitimpulserzeugungsschritt zum aufeinander folgenden Erzeugen einer Mehrzahl von Zeitimpulssignalen mit unterschiedlichen Zeitverläufen während des Setuptestens oder des Haltetestens auf der Grundlage einer ersten, vor dem Starten des Setuptests oder des Haltetests gegebenen Offsetwertes; einen Mustererzeugungsschritt zum Erzeugen des Taktsignals und des Datensignals; einen Musterformatierungsschritt zum Verschieben der Phase des Datensignals in Bezug auf das Taktsignal in aufeinander folgender Weise entsprechend den aufeinander folgend erzeugten Zeitimpulssignalen und aufeinander folgendes Versorgen der DUT mit dem Taktsignal und dem phasenverschobenen Datensignal; und einen Bestimmungsschritt zum Beschaffen einer Setupzeit oder einer Haltezeit der DUT auf der Grundlage von Speicherdaten, die die Datensignale sind, die in der DUT gespeichert sind.
DE10393445T 2002-10-01 2003-09-30 Testgerät und Testverfahren Withdrawn DE10393445T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002-289284 2002-10-01
JP2002289284A JP4425537B2 (ja) 2002-10-01 2002-10-01 試験装置、及び試験方法
PCT/JP2003/012462 WO2004031789A1 (ja) 2002-10-01 2003-09-30 試験装置、及び試験方法

Publications (1)

Publication Number Publication Date
DE10393445T5 true DE10393445T5 (de) 2005-08-11

Family

ID=32063742

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10393445T Withdrawn DE10393445T5 (de) 2002-10-01 2003-09-30 Testgerät und Testverfahren

Country Status (5)

Country Link
US (1) US7216271B2 (de)
JP (1) JP4425537B2 (de)
KR (1) KR101052458B1 (de)
DE (1) DE10393445T5 (de)
WO (1) WO2004031789A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7805641B2 (en) 2005-12-28 2010-09-28 Advantest Corporation Test apparatus for regulating a test signal supplied to a device under test and method thereof

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4820560B2 (ja) * 2005-03-07 2011-11-24 株式会社アドバンテスト 試験装置、試験方法、電子デバイスの生産方法、試験シミュレータ、及び試験シミュレーション方法
US7272756B2 (en) * 2005-05-03 2007-09-18 Agere Systems Inc. Exploitive test pattern apparatus and method
US7447965B2 (en) * 2005-05-03 2008-11-04 Agere Systems Inc. Offset test pattern apparatus and method
JP4951534B2 (ja) * 2006-01-25 2012-06-13 株式会社アドバンテスト 試験装置および試験方法
US7420400B2 (en) * 2006-05-01 2008-09-02 International Business Machines Corporation Method and apparatus for on-chip duty cycle measurement
US7624323B2 (en) * 2006-10-31 2009-11-24 Hewlett-Packard Development Company, L.P. Method and apparatus for testing an IC device based on relative timing of test signals
KR101221080B1 (ko) 2008-11-19 2013-01-11 가부시키가이샤 어드밴티스트 시험 장치, 시험 방법, 및 프로그램
US8181135B2 (en) * 2009-08-27 2012-05-15 International Business Machines Corporation Hold transition fault model and test generation method
US8230283B2 (en) * 2009-12-18 2012-07-24 International Business Machines Corporation Method to test hold path faults using functional clocking
TW201225529A (en) * 2010-12-03 2012-06-16 Fortune Semiconductor Corp Test mode controller and electronic apparatus with self-testing thereof
WO2013100956A1 (en) * 2011-12-28 2013-07-04 Intel Corporation Memory timing optimization using pattern based signaling modulation
KR101990974B1 (ko) 2012-12-13 2019-06-19 삼성전자 주식회사 시스템-온 칩의 동작 방법 및 이를 포함하는 장치들

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60125573A (ja) * 1983-12-12 1985-07-04 Hitachi Ltd タイミングパルス発生器
US4928278A (en) * 1987-08-10 1990-05-22 Nippon Telegraph And Telephone Corporation IC test system
JPS6484167A (en) * 1987-09-28 1989-03-29 Yokogawa Electric Corp Timing adjusting method
JP2609284B2 (ja) * 1988-05-10 1997-05-14 株式会社日立製作所 分散形タイミング信号発生装置
JP2952131B2 (ja) * 1993-05-11 1999-09-20 シャープ株式会社 半導体集積回路の試験装置
JPH07110359A (ja) * 1993-10-12 1995-04-25 Hitachi Ltd Lsi試験装置
JP2976276B2 (ja) * 1996-05-31 1999-11-10 安藤電気株式会社 タイミング発生器
JPH10289165A (ja) * 1997-04-14 1998-10-27 Ando Electric Co Ltd Icテスタの不良解析装置及びicテスタのメモリデバイス測定装置
JP3291001B2 (ja) * 1998-02-09 2002-06-10 株式会社アドバンテスト 半導体デバイス試験装置
JP2000275309A (ja) * 1999-03-23 2000-10-06 Advantest Corp 半導体デバイス試験装置、タイミング発生器、半導体デバイス試験方法及びタイミング発生方法
JP4251707B2 (ja) * 1999-04-02 2009-04-08 株式会社アドバンテスト 半導体デバイス試験装置及び試験方法
JP4394788B2 (ja) * 1999-05-10 2010-01-06 株式会社アドバンテスト 遅延時間判定装置
US6377065B1 (en) * 2000-04-13 2002-04-23 Advantest Corp. Glitch detection for semiconductor test system
JP2003156543A (ja) * 2001-11-20 2003-05-30 Advantest Corp 半導体試験装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7805641B2 (en) 2005-12-28 2010-09-28 Advantest Corporation Test apparatus for regulating a test signal supplied to a device under test and method thereof
TWI402522B (zh) * 2005-12-28 2013-07-21 Advantest Corp 測試裝置、測試方法以及記錄媒體

Also Published As

Publication number Publication date
JP2004125574A (ja) 2004-04-22
US7216271B2 (en) 2007-05-08
KR20050074473A (ko) 2005-07-18
KR101052458B1 (ko) 2011-07-28
WO2004031789A1 (ja) 2004-04-15
US20050249001A1 (en) 2005-11-10
JP4425537B2 (ja) 2010-03-03

Similar Documents

Publication Publication Date Title
DE10045568B4 (de) Ereignisgestütztes Halbleiterprüfsystem
DE3818546C2 (de)
DE10393445T5 (de) Testgerät und Testverfahren
DE10393446T5 (de) Jittermessgerät und Testgerät
DE10101899A1 (de) Verfahren und Vorrichtung zum Testen von Halbleiterbauelementen
DE10209804A1 (de) Eine abtastbasierte Mehrfachringoszillatorstruktur für eine Chip-interne Geschwindigkeitsmessung
DE10297437T5 (de) Prüfvorrichtung
DE1920727C3 (de) Digitales Frequenzmeßgerät mit selbsttätiger Meßdauerbestimmung
DE112005001517B4 (de) Synchronisation zwischen Niedrigfrequenz- und Hochfrequenzdigitalsignalen
DE2932050C2 (de) Drehzahl-Meßgerät für Brennkraftmaschinen bzw. Geschwindigkeits-Meßgerät für Fahrzeuge
DE10006919A1 (de) Ereignisgestützes Prüfsystem
DE3347300C2 (de)
DE10297436T5 (de) Zeitgenerator und Prüfvorrichtung
DE10132241B4 (de) Verfahren und Vorrichtung zum Testen von Halbleiterbauelementen
DE10297488T5 (de) Halbleiterprüfer
DE602005002931T2 (de) Prüfung eines Testobjekts mit Abtastung vom Taktsignal und vom Datensignal
DE3587620T2 (de) Logikanalysator.
DE10144437B4 (de) Zeitmessvorrichtung und deren Verwendung in einem Prüfgerät
DE3234575A1 (de) Verfahren und anordnung zum messen von frequenzen
DE2121330A1 (de) Verfahren und Schaltungsanordnung zum Prüfen elektronischer digital arbeitender Geräte und ihre Bauteile
DE10297457T5 (de) Zeiterzeugungsvorrichtung und Prüfvorrichtung
DE3801993C2 (de) Zeitgebersystem
DE69017421T2 (de) Verfahren und elektronischer Schaltkreis zur automatischen Messung der Horizontal-Abtastfrequenz eines zusammengesetzten Synchronsignals.
DE10196304B4 (de) Variable Verzögerungsschaltung
DE10111030A1 (de) Vorrichtung und Verfahren zur Einfügung einer Verzögerungszeit bei einem ereignisgestützten Prüfsystem

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G01R 31/319 AFI20051017BHDE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120403