DE10341062A1

DE10341062A1 - Gate-Strukturen bei nicht-flüchtigen Speichervorrichtungen mit gekrümmten Seitenwänden, die unter Verwendung von Sauerstoffkanälen ausgebildet sind, und Verfahren zum Ausbilden derselben

Info

Publication number: DE10341062A1
Application number: DE10341062A
Authority: DE
Inventors: Jin-Hyun Suwon Shin; Jae-Sun Yongin Yun
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2002-09-10
Filing date: 2003-09-05
Publication date: 2004-03-18
Also published as: JP2004104119A; US20040046206A1; KR20040022875A; KR100481860B1; US6969650B2

Abstract

Gate-Strukturen einer nicht-flüchtigen integrierten Schaltungsspeichervorrichtung können eine thermische Oxidationsschicht auf einem Substrat unterhalb der Gate-Struktur enthalten, die eine Seitenwand der Gate-Struktur definiert. Eine Sauerstoff-Diffusionsbarrierenschicht befindet sich auf der Seitenwand der Gate-Struktur und ein Floating-Gate befindet sich auf der thermischen Oxidationsschicht und weist einen gekrümmten Seitenwandabschnitt auf. Des weiteren werden darauf bezogene Verfahren erläutert.

Description

PRIORITÄTSANSPRUCH
Die Anmeldung nimmt die Priorität der koreanischen Patentanmeldung Nr. 10-2002-0054460, angemeldet am 10. September 2002, in Anspruch, deren Inhalt durch Bezugnahme hierin voll mit offenbart wird.
GEBIET DER ERFINDUNG
Die Erfindung betrifft integrierte Schaltungsvorrichtungen und Verfahren zum Ausbilden von integrierten Schaltungsvorrichtungen im allgemeinen und insbesondere nicht-flüchtige integrierte Schaltungsspeichervorrichtungen und Verfahren zum Ausbilden von nicht-flüchtigen integrierten Schaltungsspeichervorrichtungen.
HINTERGRUND DER ERFINDUNG
Eine typische Flash-Speichervorrichtung kann eine Stapel- bzw. Schichtstruktur einschließlich eines Floating-Gates enthalten. Ein Verfahren zum Herstellen einer herkömmlichen Gate-Struktur einer nicht-flüchtigen Speichervorrichtung wird nachfolgend unter Bezugnahme auf 1 beschrieben. Gemäß 1 wird ein Gate-Muster 90 einer nicht-flüchtigen Speichervorrichtung auf einem integrierten Schaltungssubstrat 10 (d.h. einem Substrat für eine integrierte Schaltung) ausgebildet. Das Gate-Muster 90 enthält eine Gate-Oxidschicht 12, ein Inter-Gate-Dielektrikum 21, ein Steuer-Gate 22 und ein Abdeckmuster 24, die aufeinanderfolgend ausgebildet werden. Die Gate-Oxidschicht kann eine Siliziumoxidschicht sein, die durch ein thermisches Oxidieren des Sub strats 10 ausgebildet wird. Das Inter-Gate-Dielektrikum 21 kann auf einer unteren Siliziumoxidschicht 16, einer Siliziumnitridschicht 18 und einer oberen Siliziumoxidschicht 20 hergestellt sein, welche aufeinanderfolgend ausgebildet sein können. Das Floating-Gate 14 kann aus Polysilizium hergestellt sein, das Steuer-Gate 29 kann aus Polysilizium hergestellt sein und ein Silizid kann im Anschluß ausgebildet werden.
Das Gate-Muster 90 kann unter Verwendung eines Plasmas durch Trockenätzen ausgebildet werden. Das Plasma-Trockenätzen kann das Gate-Muster 90 beschädigen, was einen nachteiligen Effekt auf die Eigenschaften der nicht-flüchtigen Speichervorrichtung haben kann. Die Beschädigung durch das Plasma-Trockenätzen kann mittels eines thermisches Oxidierens des Gate-Musters 90 zum Ausbilden einer Siliziumoxidschicht auf den Seitenwänden des Floating-Gates 14 und des Steuer-Gates 22 geheilt werden.
Das thermische Oxidationsverfahren kann in einer Sauerstoffatmosphäre bei hoher Temperatur ausgeführt werden. Das thermische Oxidationsverfahren kann bewirken, daß sich die Ränder des Inter-Gate-Dielektrikums 21 und der Gate-Oxidschicht 12 verdicken, was das Kopplungsverhältnis zwischen dem Steuer-Gate 22 und dem Floating-Gate 14 verringert. Das Kopplungsverhältnis kann die Effizienz bei der Übertragung einer Spannung, die an das Steuer-Gate 22 angelegt ist, zu dem Floating-Gate 14 verringern. Daher kann ein verringertes Kopplungsverhältnis die Erhöhung der Spannungen, die für den Betrieb der nicht-flüchtigen Speicherzelle verwendet werden, erfordern.
Es ist bekannt, ein Gate einer nicht-flüchtigen Speichervorrichtung unter Verwendung einer Diffusionsbarrierenschicht auszubilden, wie in dem koreanischen Patent Nr. 2001-0004263 offenbart, dessen Inhalt hiermit durch Bezugnahme mit offenbart wird. 2 und 3 sind Querschnittsansichten, die herkömmliche Verfahren zum Ausbilden einer nicht-flüchtigen Speichervorrichtung unter Verwendung einer Diffusionsbarrierenschicht, wie in dem koreanischen Patent Nr. 2001-0004263 erläutert, darstellen.
Gemäß 2 können die Schritte, die vor oder nach einem thermischen Oxidationsverfahren, d.h. einem Schritt zum Ausbilden eines Gate-Musters 90, durchgeführt worden sind, die gleichen sein, wie die im Zusammenhang mit 1 erläuterten. Nachfolgend auf die Ausbildung des Gate-Musters 90 kann eine untere Isolationsschicht 28 und eine obere Isolationsschicht 30 ausgebildet werden, die die gesamte Oberfläche des Gate-Musters 90 bedeckt. Die untere und obere Isolationsschicht 28 bzw. 30 kann aus Siliziumoxid bzw. Siliziumnitrid hergestellt sein.
Das Substrat einer integrierten Schaltung einschließlich die obere Isolationsschicht 30 wird thermisch oxidiert. Die obere Isolationsschicht 30 kann eine Diffusionsbarrierenschicht vorsehen, die die gesamte Oberfläche des Substrats einschließlich des Gate-Musters 90 bedeckt, was die Menge an Sauerstoffatomen, die das Gate-Muster 90 während des thermischen Oxidationsverfahrens erreichen, verringern oder verhindern kann.
Obgleich das thermische Oxidationsverfahren, das im Zusammenhang mit 2 erläutert worden ist, beschädigte Abschnitte der Struktur reparieren kann, kann dieses Verfahren nicht die Form des Floating-Gates 14 verbessern. Die Form des Floating-Gates 14 kann, wie in 3 gezeigt, verbessert werden. Gemäß 3 kann die obere und untere Isolationsschicht 30 bzw. 28 sukzessive entfernt werden, um das Gate-Muster 90 freizulegen. Eine Spacer-Schicht wird zum Bedecken der gesamten Oberfläche des Substrats einschließlich des freigelegten Gate-Musters 90 ausgebildet. Im allgemeinen kann die Spacer-Schicht eine Siliziumoxidschicht sein, die durch ein chemisches Dampfphasenabscheidungsverfahren (CVD-Verfahren) ausgebildet wird. Die Spacer-Schicht kann anisotrop bis zu einer oberen Oberfläche des Gate-Musters 90 zurückgeätzt werden, um einen Gate-Spacer 32 auf einer Seitenwand des Gate-Musters 90 auszubilden.
Da der Gate-Spacer 33 eine Siliziumoxidschicht ist, die mittels eines CVD-Verfahrens ausgebildet worden ist, können die elektrischen Eigenschaften des Gate-Spacers 32 schlechter als die der Gate-Oxidschicht 12 sein, die durch das thermi sche Oxidationsverfahren ausgebildet worden ist. Da das Floating-Gate 14 vor Oxidation durch den Spacer 32 während des Verfahrens geschützt ist, kann ein unterer Rand 60 des Floating-Gates 14 eine eckige Form beibehalten und daher können sich in dem Floating-Gate 14 gespeicherte Ladungen nahe dem Gate-Spacer 32 sein. Die schlechten elektrischen Eigenschaften des Gate-Spacers 32 können bewirken, daß die elektrischen Ladungen, die sich ansonsten auf dem Floating-Gate 14 ansammeln, leichter abfließen (Leckstrom). Darüber hinaus kann sich ein elektrisches Feld an dem unteren Rand 60 des Floating-Gates 14 aufgrund seiner eckigen Form konzentrieren, wodurch danach ein Abfließen in die nicht-flüchtige Speichervorrichtung möglicherweise verstärkt wird.
KURZFASSUNG DER ERFINDUNG
Ausführungsformen gemäß der Erfindung können Gate-Strukturen in nicht-flüchtigen integrierten Schaltungsspeichervorrichtungen mit gekrümmten Seitenwänden vorsehen, die unter Verwendung von Sauerstoffkanälen ausgebildet worden sind. Gemäß diesen Ausführungsformen können Gate-Strukturen von nicht-flüchtigen integrierten Schaltungsspeichervorrichtungen eine thermische Oxidationsschicht auf einem Substrat unterhalb einer Gate-Struktur beinhalten, die eine Seitenwand der Gate-Struktur definieren. Eine Sauerstoff-Diffusionsbarrierenschicht befindet sich auf der Seitenwand der Gate-Struktur und ein Floating-Gate befindet sich auf der thermischen Oxidationsschicht und weist einen gekrümmten Seitenwandabschnitt auf. Des weiteren werden damit verbundene Verfahren erläutert.
Bei einigen Ausführungsformen gemäß dieser Erfindung ist zumindest ein unterer Abschnitt des gekrümmten Seitenwandabschnitts ausgehend von der Seitenwand der Gate-Struktur in Richtung einer Oberfläche des Floating-Gates, die dem Substrat gegenüberliegt, gekrümmt. Bei einigen Ausführungsformen gemäß dieser Erfindung kann die Oberfläche eine erste Oberfläche enthalten, wobei die gekrümmte Seitenwand des Floating-Gates ferner einen oberen gekrümmten Seitenwandabschnitt des Floating- Gates enthält, der ausgehend von der Seitenwand der Gate-Struktur in Richtung einer zweiten Oberfläche des Floating-Gates gekrümmt ist, die von dem Substrat wegweist.
Bei einigen Ausführungsformen gemäß dieser Erfindung ist ein linearer Abschnitt der Seitenwand des Floating-Gates direkt mit dem gekrümmten Abschnitt der Seitenwand an einem ersten Punkt gekoppelt. Dieser erste Punkt ist von einer Schnittstelle zwischen der thermischen Oxidationsschicht und dem Substrat durch einen ersten Abstand beabstandet. Ein linearer Abschnitt der Oberfläche, die dem Substrat gegenüberliegt, ist von der Schnittstelle durch einen zweiten Abstand beabstandet, der geringer als der erste Abstand ist.
Bei einigen Ausführungsformen gemäß dieser Erfindung enthält die Oberfläche eine erste Oberfläche, wobei die gekrümmte Seitenwand des Floating-Gates ferner einen oberen gekrümmten Seitenwandabschnitt des Floating-Gates enthält, der ausgehend von der Seitenwand der Gate-Struktur in Richtung einer zweiten Oberfläche des Floating-Gates gekrümmt ist, die von dem Substrat weg zeigt. Die Gate-Struktur kann ferner ein Steuer-Gate auf dem Floating-Gate und eine Inter-Gate-Dielektrikumsschicht, d.h. eine Dielektrikumsschicht zwischen dem Steuer-Gate und dem Floating-Gate, beinhalten. Die Inter-Gate-Dielektrikumsschicht kann eine Siliziumnitridschicht beinhalten, wobei die zweite Oberfläche von der Siliziumnitridschicht durch einen dritten Abstand beabstandet ist. Der lineare Abschnitt der Seitenwand des Floating-Gates ist direkt mit dem oberen gekrümmten Seitenwandabschnitt des Floating-Gates an einen zweiten Punkt gekoppelt, der von der Siliziumnitridschicht durch einen vierten Abstand beabstandet ist, der größer als der dritte Abstand ist.
Bei einigen Verfahrensausführungen gemäß dieser Erfindung kann eine nicht-flüchtige integrierte Schaltungsspeichervorrichtung durch Ausbilden einer Gate-Struktur, die ein Floating-Gate auf einer Oxidschicht auf einem Substrat beinhaltet, und durch ein Ausbilden einer Sauerstoff-Diffusionsbarrierenschicht auf einer Seitenwand der Gate-Struktur über der Oxidschicht ausgebildet werden. Eine thermische Oxidationsschicht wird aus der Oxidschicht unterhalb des Floating-Gates und auf dem Floating-Gate zwischen der Sauerstoff-Diffusionsbarrierenschicht und dem Floating-Gate ausgebildet, um einen gekrümmten Seitenwandabschnitt des Floating-Gates zu definieren.
Bei einigen Ausführungsformen gemäß dieser Erfindung wird die thermische Oxidationsschicht durch Ausbilden einer Isolationsschicht auf dem Floating-Gate und auf dem Substrat neben der Gate-Struktur ausgebildet. Die Isolationsschicht und die Oxidschicht werden erwärmt, um eine thermische Oxidationsschicht auf dem Substrat unterhalb der Sauerstoff-Diffusionsbarrierenschicht auszubilden, um einen Kanal in der thermischen Oxidationsschicht durch die Sauerstoffdiffusionsbarrierenschicht vorzusehen.
KURZE BESCHREIBUNG DER ZEICHNUNG
1 ist eine Querschnittsansicht, die ein herkömmliches Verfahren zum Ausbilden einer Gate-Struktur auf einer nicht-flüchtigen Speichervorrichtung darstellt.
2 und 3 sind Querschnittsansichten, die ein anderes herkömmliches Verfahren zum Ausbilden einer Gate-Struktur einer nicht-flüchtigen Speichervorrichtung darstellen.
4 bis 7 sind Querschnittsansichten, die Ausführungsformen für Verfahren zum Ausbilden von Gate-Strukturen einer nicht-flüchtigen Speichervorrichtung gemäß dieser Erfindung darstellen.
8 ist eine perspektivische Ansicht, die eine Ausführungsform der Gate-Strukturen der nicht-flüchtigen Speichervorrichtungen gemäß dieser Erfindung darstellt.
9 ist eine vergrößerte Ansicht eines Abschnitts "A", der in 8 gezeigt ist.
BESCHREIBUNG VON AUSFÜHRUNGSFORMEN GEMÄß DER ERFINDUNG
Die Erfindung wird im folgenden eingehend unter Bezugnahme auf die begleitende Zeichnung beschrieben, in welcher Ausführungsformen gemäß dieser Erfindung gezeigt sind. Diese Erfindung kann jedoch in zahlreichen verschiedenen Formen ausgebildet sein und sollte nicht als auf die hier dargestellten Ausführungsformen beschränkt betrachtet werden. Vielmehr sind diese Ausführungsformen dazu vorgesehen, daß die Offenbarung sorgfältig und vollständig ist und vermittelt dem Fachmann den Umfang der Erfindung vollständig. Durch die Figuren hindurch bezeichnen gleiche Bezugszeichen gleiche Elemente.
Bei der Zeichnung sind die Dicke der Schichten und Bereiche aus Übersichtlichkeitsgründen vergrößert dargestellt. Ferner ist zu beachten, daß wenn ein Element, wie etwa eine Schicht, ein Bereich oder ein Substrat, als "auf" einem anderen Element bezeichnet wird, dieses direkt auf dem anderen Element sein kann oder ebenso dazwischenliegende Elemente vorhanden sein können. Ebenso ist zu beachten, daß wenn ein Element, wie etwa eine Schicht, ein Bereich oder ein Substrat, als "unter" einem anderen Element bezeichnet wird, dieses direkt unter einem anderen Element sein kann oder noch weitere dazwischen liegende Elemente vorhanden sein können. Des weiteren ist zu beachten, daß wenn ein Teil eines Elements als "außen" bezeichnet wird, dieses näher an der Außenseite der integrierten Schaltung liegt als andere Teile des Elements.
Es ist zu beachten, daß obgleich die Begriffe erste und zweite hierin verwendet werden, um zahlreiche Elemente zu beschreiben, diese Elemente durch diese Begriffe nicht beschränkt werden. Diese Begriffe werden zum Unterscheiden eines Elements von einem anderen verwendet. Demzufolge kann im weiteren Verlauf ein erstes Element als ein zweites Element bezeichnet werden, und in ähnlicher Weise ein zweites Element als ein erstes Element, ohne daß dies an der Lehre der Erfindung etwas ändert.
Es ist ebenso ersichtlich, daß wenn ein Element, wie etwa eine Schaltung, als "verbunden" oder "elektrisch verbunden" bezeichnet wird, dieses direkt mit einem anderen Element verbunden sein kann oder aber ebenso dazwischenliegende Elemente vorhanden sein können. Die hierin verwendete Terminologie dient lediglich dem genauen Beschreiben von Ausführungsformen und ist nicht zur Beschränkung der Erfindung gedacht. Wenn nicht anders definiert, werden alle hierin verwendeten Begriffe in ihrer allgemeinen Bedeutung oder im Fall von technischen und wissenschaftlichen Begriffen in ihrer Bedeutung, wie sie der Fachmann auf dem Gebiet dieser Erfindung versteht verwendet.
Verfahren zum Ausbilden von Gate-Strukturen von nicht-flüchtigen Speichervorrichtungen gemäß der Erfindung werden nachstehend im Zusammenhang mit 4 bis 7 erläutert. Gemäß 4 wird eine nicht näher dargestellte Vorrichtungsisolationsschicht an einem vorbestimmten Bereich eines Substrats einer integrierten Schaltung (z.B. Halbleitersubstrat) zum Bestimmen eines aktiven Bereichs ausgebildet. Eine Gate-Oxidschicht 110 wird auf dem aktiven Bereich ausgebildet. Bei einigen Ausführungsformen gemäß dieser Erfindung ist die Gate-Oxidschicht 110 eine Siliziumoxidschicht, die durch ein thermisches Oxidieren des aktiven Bereichs ausgebildet wird.
Eine untere leitende Schicht bzw. Leitungsschicht wird auf der gesamten Oberfläche des Substrats der integrierten Schaltung einschließlich der Gate-Oxidschicht 110 ausgebildet. Die untere Leitungsschicht wird zum Ausbilden eines unteren Leitungsmuster auf dem aktiven Bereich gemustert. Das untere Leitungsmuster wird derart ausgebildet, daß sie die Gate-Oxidschicht 110 bedeckt. Ein Inter-Gate-Dielektrikum, eine obere Leitungsschicht und eine Abdeckschicht werden auf dem Substrat einschließlich des unteren Leitungsmusters sequentiell ausgebildet. Die Abdeckschicht, die obere Leitungsschicht, das Inter-Gate-Dielektrikum und das untere Leitungsmuster werden anisotrop geätzt, um ein Gate-Muster 200 auf der Gate-Oxidschicht auszubilden, das ein Abdeckmuster 150, ein Steuer-Gate 140, ein Inter-Gate-Dielektrikumsmuster 130 und ein Floating-Gate 120 enthält. Das Gate-Muster 200 wird quer zu dem aktiven Bereich ausgebildet. Das heißt, das untere Leitungsmuster und das Gate-Muster 200 werden rechtwinklig zueinander ausgebildet. Demgemäß wird das Floating-Gate 120 in Form einer aus einer Draufsicht als rechtwinklig erscheinenden Insel ausgebildet.
Bei einigen Ausführungsformen gemäß dieser Verbindung sind die untere Leitungsschicht und das Floating-Gate 120 Polysilizium, das durch ein chemisches Dampfphasenabscheidungsverfahren (CVD-Verfahren) ausgebildet worden ist. Bei einigen Ausführungsformen gemäß der vorliegenden Erfindung wird das Inter-Gate-Dielektrikumsmuster 130 aus einer unteren Siliziumoxidschicht 132, einer Siliziumnitridschicht 134 und einer oberen Siliziumoxidschicht 136, welche in dieser Reihenfolge aufeinander geschichtet sind, ausgebildet. Bei einigen Ausführungsformen gemäß dieser Erfindung weisen die obere Leitungsschicht und das Steuer-Gate 140 eine mehrlagige Struktur auf, einschließlich einem unteren Steuer-Gate 142 und einem oberen Steuer-Gate 144, welche aufeinanderfolgend beschichtet sind. Bei einigen Ausführungsformen gemäß der Erfindung sind die unteren und oberen Steuer-Gates 142 und 144 aus Polysilizium bzw. Silizid ausgebildet. Bei einigen Ausführungsformen gemäß dieser Erfindung ist das Material des Abdeckmusters 150 ein Material, das aus der Gruppe bestehend aus Siliziumnitrid, Siliziumoxid und Siliziumoxinitrid ausgewählt worden ist.
Gemäß 5 wird eine Spacer-Isolationsschicht 160 auf der Oberfläche des Substrats und auf dem Gate-Muster 200 ausgebildet. Die Spacer-Isolationsschicht 160 enthält eine Puffer-Isolationsschicht 162 und eine Diffusionsbarrierenschicht 164, welche aufeinanderfolgend geschichtet sind. Die Puffer-Isolationsschicht 162 auf dem Gate-Muster definiert eine Seitenwand einer Gate-Struktur, die ein Gate-Muster 200 enthält. Mit anderen Worten, die Puffer-Isolationsschicht 162 ist die Seitenwand der Gate-Struktur. Bei einigen Ausführungsformen gemäß dieser Erfindung bedeckt die Puffer-Isolationsschicht 162 und die Diffusionsbarrierenschicht 164 das Gate-Muster 200 konform. Somit wird bevorzugt, daß die Puffer-Isolationsschicht 162 und die Diffusionsbarrierenschicht 164 unter Verwendung von CVD ausgebildet werden. Gemäß einigen Ausführungsformen dieser Erfindung ist die Puffer-Isolationsschicht 162 aus einem Siliziumoxid hergestellt und die Diffusionsbarrierenschicht ist aus einem Siliziumnitrid mit einer höheren Dichte als das Siliziumoxid hergestellt. Bei einigen Ausführungsformen gemäß dieser Erfindung weist die Puffer-Isolationsschicht 162 eine Dicke von ungefähr 150Å oder weniger auf, und die Diffusionsbarrierenschicht 164 eine Dicke von ungefähr 300Å oder weniger auf.
Gemäß 6 wird die Diffusionsbarrierenschicht 164 zum Freilegen der Puffer-Isolationsschicht 162 auf dem Substrat neben dem Gate-Muster und der Puffer-Isolationsschicht 162 auf einer oberen Oberfläche des Gate-Musters 200 anisotrop geätzt. Bei einigen Ausführungsformen gemäß dieser Erfindung verwendet das Ätzverfahren ein Ätzmittel, das selektiv bezüglich der Puffer-Isolationsschicht 162 ist. Das Ätzen bildet einen Diffusionsbarrieren-Spacer 164a auf einer Seitenwand des Gate-Musters 200 aus. Wie in 6 gezeigt, verbleibt die Puffer-Isolationsschicht 162 nach dem Ätzen auf dem Substrat unterhalb des Diffusionsbarrieren-Spacers 164a, um einen Kanal B durch den Diffusionsbarrieren-Spacer 164a zu dem Floating-Gate 120 und dem Inter-Gate-Dielektrikum 130 vorzusehen. Mit anderen Worten, der Kanal B für die Sauerstoffatome wird durch den freigelegten Abschnitt der Pufferisolationsschicht 162 auf dem Gate-Muster unterhalb des Diffusionsbarrieren-Spacers 164a vorgesehen.
Der Kanal B ermöglicht es Sauerstoffatome, die in der Sauerstoffatmosphäre enthalten sind, die bei einem thermischen Verfahren verwendet wird, das Inter-Gate-Dielektrikumsmuster 130 und die Puffer-Isolationsschicht 162 mit Ausnahme des Diffusionsbarrieren-Spacers 164a zu erreichen. Bei einigen Ausführungsformen gemäß dieser Erfindung besteht der Diffusionsbarrieren-Spacer 164a aus hochdichtem Siliziumnitrid, welches die Sauerstoffatome verringert oder blockiert, die zum erreichen des Gate-Musters 200 hindurchpassieren. Wie in 7 gezeigt, müssen Sauerstoffatome, die das Inter-Gate-Dielektrikum 130 erreichen einen größeren Weg zurücklegen, verglichen mit dem Stand der Technik. Demgemäß erreicht statistisch gesehen eine geringere Menge an Sauerstoffatomen das Inter-Gate-Dielektrikumsmuster 130, da der Abstand, den die Sauerstoffatome überwinden müssen, größer ist, was eine Verschlechterung des Kopplungsverhältnis zwischen dem Steuer-Gate 140 und dem Floating-Gate 120 verringert oder verhindert.
Gemäß 7 wird das Substrat einschließlich des Diffusionsbarrieren-Spacers 164a in einer Sauerstoffumgebung bei hoher Temperatur oxidiert. Wie vorangehend erläutert, können zumindest einige Sauerstoffatome das Gate-Muster 200 über den Kanal B erreichen, was bewirkt, daß sich die Gate-Oxidschicht 110 und das Inter-Gate-Dielektrikumsmuster 130 aufgrund der Ausbildung einer Siliziumoxidschicht verbreitern, die durch eine Reaktion der Sauerstoffgase mit Siliziumatomen in dem Floating-Gate 120 und dem Steuer-Gate 140 erzeugt wird. Aufgrund des thermischen Oxidationsverfahrens wird eine thermische Oxidationsschicht 170, die mit der Gate-Oxidschicht 110 unterhalb des Floating-Gates 120 gekoppelt ist, auf dem Substrat 100 aus dem Abschnitt der Puffer-Isolationsschicht 162, der freigelegt ist (d.h. nicht durch den Diffusionsbarrieren-Spacer 164a bedeckt ist) ausgebildet. Wie zuvor unter Bezugnahme auf 6 beschrieben kann die Zunahme der Dicke des Inter-Gate-Dielektrikumsmusters 130 durch den Diffusionsbarrieren-Spacer 164a verringert werden, der den direkten Transfer der Sauerstoffatome (z.B. durch den Diffusionsbarrieren-Spacer 164a) blockiert.
Wie in 7 gezeigt ist die Gate-Oxidschicht 110/die thermische Oxidationsschicht 170 unterhalb des Diffusionsbarrieren-Spacers 164 auf der Seitenwand der Gate-Struktur angeordnet. Somit ist der Weg, der es dem Sauerstoffatomen ermöglicht, die Gate-Oxidschicht 110 und das Floating-Gate 120 zu erreichen, kürzer als der Weg für die Sauerstoffatome, um das Inter-Gate-Dielektrikumsmuster 130 zu erreichen. Folglich kann sich eine thermische Oxidschicht auf einer Seitenwand und einer Ecke des Floating-Gates 120 und einem unteren Rand des Floating-Gates 120 ausbilden, wodurch das Floating-Gate 120 eine gekrümmte Seitenwand aufweist, die ausgehend von der Seitenwand der Gate-Struktur in Richtung der unteren Oberfläche des Floating-Gates gekrümmt ist, die dem Substrat 100 gegenüber liegt. Wie in 7 gezeigt, weist der Rand des Inter-Gate-Dielektrikumsmuster 130 eine wesentlich geringere Dickenzunahmerate auf, als der Rand der Gate-Oxidschicht 110.
Nach dem Entfernen des Diffusionsbarrieren-Spacers 164a und der Puffer-Isolationsschicht 162 wird ein anderer Gate-Spacer auf der Seitenwand des Gate-Musters 200 ausgebildet. Alternativ kann der Diffusionsbarrieren-Spacer 164a verbleiben und als ein Gate-Spacer verwendet werden.
Vor der Ausbildung des Spacers kann ein Dotierverfahren unter Verwendung des Gate-Musters 200 als ein Maske zu Ausbilden eines leicht dotierten Bereichs, der selbstjustiert mit der Gate-Struktur ist, durchgeführt werden. Nach Ausbilden des Diffusionsbarrieren-Spacers 164a kann zusätzlich ein anderes Dotierverfahren unter Verwendung des Diffusionsbarrieren-Spacers 164a als eine Maske zum Ausbilden eines stark dotierten Bereichs in dem Substrat durchgeführt werden. Alternativ kann vor dem Ausbilden des stark dotierten Bereichs bzw. des dazugehörigen Dotierverfahrens, ein anderer Gate-Spacer auf den Diffusionsbarrieren-Spacer 164a ausgebildet werden.
Gemäß 7 ist ein oberer Abschnitt der Seitenwand des Floating-Gates 120 ebenso gekrümmt, jedoch in einem geringeren Ausmaß als der untere Abschnitt der zuvor erwähnten gekrümmten Seitenwand, da weniger Sauerstoff die Abschnitte der Gate-Struktur erreicht, die von dem Kanal B bzw. dem Einlaßbereich des Kanals B weiter entfernt sind. Insbesondere ist eine Seitenwand der Inter-Gate-Dielektrikumsschicht 130 ebenso gekrümmt, jedoch in einem geringeren Ausmaß, als die untere Seitenwand des Floating-Gates 120. In ähnlicher Weise ist die Seitenwand des Steuer-Gates 142 gekrümmt, jedoch in einem geringeren Ausmaß als die gekrümmte untere Seitenwand des Floating-Gates 120 und die gekrümmte Seitenwand der Siliziumnitridschicht. Da weniger Sauerstoff die Abschnitte der Gate-Struktur erreicht, die von dem Einlaßbereich des Kanals B weiter entfernt sind, sind überdies die Oxidschichten, die durch das thermische Oxidationsverfahren ausgebildet werden, mit zunehmenden Abstand von dem Einlaßbereich des Kanals B zunehmend dünner. Beispielsweise ist die Dicke des Oxids, das sich auf dem Steuer-Gate 142 bildet geringer als die Dicke der Oxidschicht, die sich auf dem Floating-Gate 120 bildet. Wie zuvor erläutert, kann ein Verringern der Dicke der Oxidschicht bei der Inter-Gate-Dielektrikumsschicht 130 eine Verschlechterung bei dem Kopplungsverhältnis zwischen Steuer-Gate 142 und Floating-Gate 120 verringern.
8 ist eine perspektivische Ansicht, die eine Ausführungsform von Gate-Strukturen in nicht-flüchtigen Speichervorrichtungen gemäß dieser Erfindung darstellt. 9 ist eine vergrößerte Ansicht eines Abschnitts "A", der in 8 gezeigt ist. Gemäß 8 wird eine Vorrichtungsisolation 105 in einem vorbestimmten Bereich des Substrats der integrierten Schaltung zum Definieren eines aktiven Bereichs angeordnet. Ein Gate-Muster 200 wird auf dem Substrat einschließlich der Vorrichtungsisolationsschicht 105 angeordnet, so daß es den aktiven Bereich und die Vorrichtungsisolationsschicht 105 kreuzt.
Das Gate-Muster 200 enthält eine Gate-Oxidschicht 210, ein Floating-Gate 120 mit einer gekrümmten Seitenwand, ein Inter-Gate-Dielektrikumsmuster 130, ein Steuer-Gate 140 und ein Abdeckmuster 150, welche aufeinanderfolgend geschichtet sind. Die Gate-Oxidschicht 110 ist eine Siliziumoxidschicht, die mittels eines thermischen Oxidationsverfahrens ausgebildet wird. Eine Vertiefung in dem Floating-Gate 120 legt die Vorrichtungsisolationsschicht 105 frei. Vorzugsweise ist das Floating-Gate 120 aus Störstellen enthaltenden Polysilizium. Ein unterer Abschnitt der gekrümmten Seitenwand des Floating-Gates 120 ist in Richtung des Substrats gekrümmt, was die Konzentration eines elektrischen Felds an dem unteren Rand verringern kann.
Das Inter-Gate-Dielektrikumsmuster 130 bedeckt konform eine obere Oberfläche und eine Seitenwand des Floating-Gates 120 und die freigelegte Oberfläche der Vorrichtungsisolationsschicht 105. Vorzugsweise ist das Inter-Gate-Dielektrikumsmuster 130 aus einer unteren Siliziumoxidschicht 132, einer Siliziumnitridschicht 134 und einer oberen Siliziumoxidschicht 136 hergestellt, welche aufeinanderfolgend geschichtet sind.
Vorzugsweise enthält das Steuer-Gate 140 ein unteres Steuer-Gate 142 und ein oberes Steuer-Gate 144, welche aufeinanderfolgend geschichtet sind. Das untere Steuer-Gate 142 bedeckt das Inter-Gate-Dielektrikumsmuster 130 und ist vorzugsweise aus Polysilizium hergestellt. Das obere Steuer-Gate 144 ist vorzugsweise aus Wolframsilizid hergestellt, kann jedoch ebenso aus verschiedenen Metallmaterialien und deren Silizidmaterialien ausgewählt werden. Das Abdeckmuster 140 kann aus einem Material hergestellt werden, das aus der Gruppe bestehend aus Siliziumnitrid und Siliziumoxid und Siliziumoxinitrid ausgewählt worden ist.
Eine obere Oberfläche und die Seitenwand des Gate-Musters 200 werden mit einer Puffer-Isolationsschicht 162 bedeckt, welche aus Siliziumoxid hergestellt ist. Vorzugsweise besitzt die Puffer-Isolationsschicht 160 eine Dicke von ungefähr 150Å oder weniger. Ein Diffusionsbarrieren-Spacer 164 wird auf der bedeckten Seitenwand des Gate-Musters 200 ausgebildet. Der Diffusionsbarrieren-Spacer 164 wird aus Siliziumnitrid hergestellt und kann Sauerstoffatome verringern oder blockieren, so daß sie das Gate-Muster 200 nur über den Kanal B erreichen. Die Gate-Oxidschicht 110 ist, gemessen beispielsweise an den jeweiligen Mitten, dicker als das Inter-Gate-Dielektrikumsmuster 130.
In 9 bezeichnet "L1" eine Mittendicke der Gate-Oxidschicht 110 unterhalb des Floating-Gates 120, "L2" eine Randdicke der Gate-Oxidschicht 110, "L3" eine Mittendicke der unteren Siliziumoxidschicht 132, die in dem Inter-Gate-Dielektrikum enthalten ist, und "L4" eine Randdicke der unteren Siliziumoxidschicht 132. Ein Unterschied zwischen L2 und L1 (d.h. L2-L1) ist größer als der Unterschied zwischen L4 und L3 (d.h. L4-L3). Mit anderen Worten (L2-L1) > (L4-L3). Diese Dickendifferenz rührt von dem Vorhandensein des Diffusionsbarrieren-Spacers 164a und des Kanals B her.
Gemäß 9 enthält die gekrümmte Seitenwand des Floating-Gates 120 einen unteren gekrümmten Abschnitt, einen oberen gekrümmten Abschnitt und einen linearen Abschnitt, der den unteren gekrümmten Abschnitt mit dem oberen gekrümmten Abschnitt direkt verbindet. Der untere gekrümmte Abschnitt ist mit dem linearen Abschnitt an einem ersten Punkt 905 an der gekrümmten Seitenwand verbunden. Der obere gekrümmte Abschnitt ist mit dem linearen Abschnitt an einem zweiten Punkt 910 auf der gekrümmten Seitenwand verbunden.
Der untere gekrümmte Abschnitt ist ausgehend von der Seitenwand der Gate-Struktur in Richtung einer unteren Oberfläche des Floating-Gates 120, die dem Substrat gegenüberliegt, gekrümmt. Der obere gekrümmte Abschnitt ist ausgehend von der Seitenwand der Gate-Struktur in Richtung einer oberen Oberfläche des Floating-Gates 120, die von dem Substrat weg zeigt, gekrümmt. Die Länge des unteren gekrümmten Abschnitts ist größer als die Länge des oberen gekrümmten Abschnitts.
Wie in 9 gezeigt, ist die untere Oberfläche des Floating-Gates von der Schnittstelle zwischen dem Substrat und der Oxidschicht um einen Abstand L1 beabstandet. Der erste Punkt 905 (bei dem der lineare Abschnitt den unteren gekrümmten Abschnitt verbindet) ist von der Schnittstelle zwischen dem Substrat und der Oxidschicht durch den Abstand L2, welcher größer als L1 ist, beabstandet. Die obere Oberfläche ist von der Siliziumnitridschicht durch einen dritten Abstand L3 beabstandet. Der zweite Punkt 910 (bei dem der lineare Abschnitt mit dem oberen gekrümmten Abschnitt verbindet) ist von der Siliziumnitridschicht durch einen Abstand L4, welcher größer als L3 ist, beabstandet. Wie in 9 gezeigt, kann die Schnittstelle zwischen dem Substrat und der Oxidschicht an unterschiedlichen Stellen sein, abhängig davon, auf welchen Teilen der Gate-Struktur Bezug genommen wird. Beispielsweise kann die Position der Schnittstelle, die mit der Seitenwand des Floating-Gates 120 ausgerichtet ist, unterhalb der Position der Schnittstelle unter einem Mittenbereich der ersten Oberfläche sein.
Bei Ausführungsformen gemäß dieser Erfindung wird nach dem Ausbilden eines Diffusionsbarrieren-Spacers, der eine Seitenwand eines Gate-Musters abdeckt, ein thermisches Oxidationsverfahren zum Ausheilen von Beschädigungen durchgeführt, die durch ein Ätzen verursacht worden sind, das zum Ausbilden des Gate-Musters durchgeführt worden ist. Aufgrund des Diffusionsbarrieren-Spacers wird ein Kanal B, der es Sauerstoffatomen ermöglicht, ein Inter-Gate-Dielektrikumsmuster zu erreichen, vergli chen mit dem Stand der Technik länger. Somit kann das Phänomen, das das Inter-Gate-Dielektrikumsmuster dicker wird, verringert werden, was zu einer Verbesserung bei der Kopplungseffizienz einer an das Steuer-Gate angelegten Spannung mit dem Floating-Gate führt. Ferner ermöglicht der Kanal B durch den Diffusionsbarrieren-Spacer, daß Sauerstoffatome das Floating-Gate erreichen, und so letztlich eine Konzentration eines elektrischen Feldes an einer unteren Kante des Floating-Gates zu verringern.
Obgleich spezifische Begriffe in der Zeichnung und der Beschreibung im Zusammenhang mit typischen bevorzugten Ausführungsformen der Erfindung offenbart worden sind, wurden diese Begriffe in einem generischen und beschreibenden Sinn verwendet und nicht zum Zwecke der Beschränkung des Umfangs der Erfindung, wie er in den folgenden Ansprüchen festgelegt ist.

Claims

Gate-Struktur einer nicht-flüchtigen integrierten Schaltungsspeichervorrichtung, aufweisend: eine thermische Oxidationsschicht auf einem Substrat unterhalb der Gate-Struktur, die eine Seitenwand der Gate-Struktur definiert; eine Sauerstoff-Diffusionsbarrierenschicht auf der Seitenwand der Gate-Struktur; und ein Floating-Gate auf der thermischen Oxidationsschicht mit einem gekrümmten Seitenwandabschnitt.
Gate-Struktur gemäß Anspruch 1, wobei zumindest ein unterer Abschnitt des gekrümmten Seitenwandabschnitts von der Seitenwand der Gate-Struktur aus in Richtung der Oberfläche des Floating-Gates, die dem Substrat gegenüberliegt, gekrümmt verläuft.
Gate-Struktur gemäß Anspruch 2, wobei die Oberfläche eine erste Oberfläche aufweist und wobei die gekrümmte Seitenwand des Floating-Gates ferner aufweist: einen oberen gekrümmten Seitenwandabschnitt des Floating-Gates, der von der Seitenwand der Gate-Struktur aus in Richtung einer zweiten Oberfläche des Floating-Gates, die von dem Substrat weg zeigt, gekrümmt verläuft.
Gate-Struktur gemäß Anspruch 2, ferner aufweisend: einen linearen Abschnitt der Seitenwand des Floating-Gates, der direkt mit dem gekrümmten Abschnitt der Seitenwand an einen ersten Punkt gekoppelt ist, wobei der erste Punkt von einer Schnittstelle zwischen der thermischen Oxidationsschicht und dem Substrat durch einen ersten Abstand beabstandet ist; und wobei ein linearer Abschnitt der Oberfläche, der dem Substrat gegenüberliegt, von der Schnittstelle durch einen zweiten Abstand beabstandet ist, der geringer als der erste Abstand ist.
Gate-Struktur gemäß Anspruch 4, wobei die Oberfläche eine erste Oberfläche aufweist, und wobei die gekrümmte Seitenwand des Floating-Gates ferner einen oberen gekrümmten Seitenwandabschnitt des Floating-Gates aufweist, der von der Seitenwand der Gate-Struktur aus in Richtung der zweiten Oberfläche des Floating-Gates, das von dem Substrat weg zeigt, gekrümmt verläuft, wobei die Gate-Struktur ferner aufweist: ein Steuer-Gate auf dem Floating-Gate; eine Inter-Gate-Dielektrikumsschicht zwischen dem Steuer-Gate und dem Floating-Gate einschließlich einer Siliziumnitridschicht, wobei ein linearer Abschnitt der zweiten Oberfläche von der Siliziumnitridschicht durch einen dritten Abstand beabstandet ist; und wobei der lineare Abschnitt der Seitenwand des Floating-Gates direkt mit dem oberen gekrümmten Seitenwandabschnitt des Floating-Gates an einem zweiten Punkt gekoppelt ist, der von der Siliziumnitridschicht durch einen vierten Abstand beabstandet ist, der größer als der dritte Abstand ist.
Gate-Struktur gemäß Anspruch 5, wobei die Differenz zwischen den ersten und zweiten Abständen größer ist als die Differenz zwischen den dritten und vierten Abständen.
Gate-Struktur gemäß Anspruch 3, wobei die Länge der unteren gekrümmten Seitenwand größer ist als die Länge der oberen gekrümmten Seitenwand.
Gate-Struktur gemäß Anspruch 1, die ferner aufweist: ein Steuer-Gate auf dem Floating-Gate, das eine gekrümmten Seitenwand aufweist.
Gate-Struktur gemäß Anspruch 8, wobei die Länge der gekrümmten Seitenwand des Steuer-Gates kleiner als die Länge der oberen gekrümmten Seitenwand ist.
Gate-Struktur gemäß Anspruch 1, die ferner aufweist: ein Steuer-Gate auf dem Floating-Gate; und eine Inter-Gate-Dielektrikumsschicht zwischen dem Steuer-Gate und dem Floating-Gate einschließlich einer Siliziumnitridschicht, die eine gekrümmte Seitenwand aufweist.
Gate-Struktur gemäß Anspruch 10, wobei die gekrümmte Seitenwand der Siliziumnitridschicht von der Seitenwand der Gate-Struktur aus in Richtung des Floating-Gates gekrümmt verläuft.
Verfahren zum Ausbilden einer Gate-Struktur einer nicht-flüchtigen integrierten Schaltungsspeichervorrichtung, aufweisend: Ausbilden einer Gate-Struktur einschließlich eines Floating-Gates auf einer Oxidschicht, die auf einem Substrat ausgebildet ist; Ausbilden einer Sauerstoff-Diffusionsbarrierenschicht auf einer Seitenwand der Gate-Struktur über der Oxidschicht; und Ausbilden einer thermischen Oxidationsschicht auf der Oxidschicht unterhalb des Floating-Gates und auf dem Floating-Gate zwischen der Sauerstoff-Diffusionsbarrierenschicht und dem Floating-Gate, um einen gekrümmten Seitenwandabschnitt des Floating-Gates zu definieren.
Verfahren gemäß Anspruch 12, wobei der Ausbildungsschritt der thermischen Oxidationsschicht aufweist: Ausbilden einer Isolationsschicht auf dem Floating-Gate und dem Substrat neben der Gate-Struktur; und Erwärmen der Isolationsschicht und der Oxidschicht, um die thermische Oxidationsschicht auf dem Substrat unterhalb der Sauerstoff-Diffusionsbarrierenschicht auszubilden und um so einen Kanal in der thermischen Oxidationsschicht durch die Sauerstoff-Diffusionsbarrierenschicht hindurch vorzusehen.
Verfahren gemäß Anspruch 13, wobei der Ausbildungsschritt einer Gate-Struktur ferner aufweist: Ausbilden einer Inter-Gate-Oxidschicht auf dem Floating-Gate; und Ausbilden einer Siliziumnitridschicht auf der Inter-Gate-Oxidschicht, um eine Inter-Gate-Dielektrikumsschicht auf dem Floating-Gate auszubilden.
Verfahren gemäß Anspruch 14, bei der der Ausbildungsschritt eines thermischen Oxidationsverfahrens ferner ein Ausbilden der thermischen Oxidationsschicht in einer Atmosphäre mit Sauerstoffatomen aufweist, die die Siliziumatome, die in dem Floating-Gate enthalten sind, über den Kanal in einer ersten Menge erreichen.
Verfahren gemäß Anspruch 15, wobei der Ausbildungsschritt einer thermischen Oxidationsschicht ferner ein Ausbilden der thermischen Oxidationsschicht in der Atmosphäre mit Sauerstoffatomen aufweist, die die Siliziumatome, die in der Inter-Gate-Dielektrikumsschicht enthalten sind, über einen Kanal in einer zweiten Menge erreichen, die geringer als die erste Menge ist.
Verfahren gemäß Anspruch 16, ferner aufweisend: Ausbilden eines Steuer-Gates auf der Inter-Gate-Dielektrikumsschicht, wobei der Ausbildungsschritt einer thermischen Oxidationsschicht ferner ein Ausbilden einer thermischen Oxidationsschicht in einer Atmosphäre mit Sauerstoffatomen aufweist, die die Siliziumatome, die in dem Steuer-Gate enthalten sind, über den Kanal in einer dritten Menge erreichen, die geringer als die zweite Menge ist.
Verfahren gemäß Anspruch 12, wobei zumindest ein unterer Abschnitt des gekrümmten Seitenwandabschnitts von der Seitenwand der Gate-Struktur aus in Richtung einer Oberfläche des Floating-Gates gekrümmt verläuft, die dem Substrat gegenüberliegt.
Verfahren gemäß Anspruch 18, wobei die Oberfläche eine erste Oberfläche aufweist und wobei die gekrümmte Seitenwand des Floating-Gates ferner aufweist: einen oberen gekrümmten Seitenwandabschnitt des Floating-Gates, der von der Seitenwand der Gate-Struktur aus in Richtung einer zweiten Oberfläche des Floating-Gates gekrümmt verläuft, die von dem Substrat weg zeigt.
Verfahren gemäß Anspruch 18, das ferner aufweist: einen linearen Abschnitt der Seitenwand des Floating-Gates, der mit dem gekrümmten Abschnitt der Seitenwand an einem ersten Punkt direkt gekoppelt ist, wobei der erste Punkt von einer Schnittstelle zwischen der thermischen Oxidationsschicht und dem Substrat durch einen ersten Abstand beabstandet ist; und wobei ein linearer Abschnitt der Oberfläche, die dem Substrat gegenüberliegt, von der Schnittstelle durch einen zweiten Abstand beabstandet ist, der geringer als der erste Abstand ist.
Verfahren gemäß Anspruch 19, wobei die Länge der unteren gekrümmten Seitenwand größer ist als die Länge der oberen gekrümmten Seitenwand.
Verfahren gemäß Anspruch 12, ferner aufweisend: Ausbilden eines Steuer-Gates auf dem Floating-Gate, das eine gekrümmte Seitenwand aufweist.
Verfahren gemäß Anspruch 22, wobei die Länge der gekrümmten Seitenwand des Steuer-Gates geringer als die Länge der oberen gekrümmten Seitenwand ist.
Verfahren gemäß Anspruch 12, ferner aufweisend: Ausbilden eines Steuer-Gates auf dem Floating-Gate; und Ausbilden einer Inter-Gate-Dielektrikumsschicht zwischen dem Steuer-Gate und dem Floating-Gate einschließlich einer Siliziumnitridschicht, die eine gekrümmte Seitenwand aufweist.
Verfahren zum Herstellen eines Transistors einer nicht-flüchtigen Speichervorrichtung, aufweisend: Ausbilden eines Gate-Musters auf einem Substrat einer integrierten Schaltung, wobei das Gate-Muster eine Gate-Oxidschicht, ein Floating-Gate, ein Inter-Gate-Dielektrikumsmuster und ein Steuer-Gate umfaßt, welche in dieser Reihenfolge aufeinander geschichtet sind; Ausbilden einer Diffusionssbarrierenschicht auf der gesamten Oberfläche eines Substrats der integrierten Schaltung einschließlich dem Gate-Muster; Anisotropes Ätzen der Diffusionsbarrierenschicht zum Ausbilden eines Diffusionsbarrieren-Spacers über einer lateralen Seite des Gate-Musters; und thermisches Oxidieren des Substrats einer integrierten Schaltung einschließlich des Diffusionsbarrieren-Spacers.
Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß das Inter-Gate-Dielektrikumsmuster aus Siliziumoxid, Siliziumnitrid und Siliziumoxid hergestellt ist, welche in dieser Reihenfolge aufeinander geschichtet sind.
Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß die Ausbildung des Gate-Musters aufweist: Ausbilden einer Vorrichtungsisolationsschicht in einem vorbestimmten Bereich des Substrats der integrierten Schaltung, um einen aktiven Bereich zu definieren; Ausbilden einer Gate-Oxidschicht auf dem aktiven Bereich; Ausbilden eines unteren Leitungsmusters auf der Gate-Oxidschicht, wobei das untere Leitungsmuster parallel zu dem aktiven Bereich angeordnet ist; Ausbilden eines Inter-Gate-Dielektrikums und einer oberen Leitungsschicht auf der gesamten Oberfläche des Substrats einer integrierten Schaltung, einschließlich dem unteren Leitungsmuster; und Sukzessives Mustern der oberen Leitungsschicht, des Inter-Gate-Dielektrikums und dem unteren Leitungsmuster, wobei das Mustern vertikal zu dem aktiven Bereich erfolgt.
Verfahren nach Anspruch 27, dadurch gekennzeichnet, daß die Gate-Oxidschicht eine Siliziumoxidschicht ist, welche durch thermisches Oxidieren des aktiven Bereichs ausgebildet wird.
Verfahren nach Anspruch 27, dadurch gekennzeichnet, daß das untere Leitungsmuster aus Polysilizium hergestellt ist.
Verfahren nach Anspruch 27, dadurch gekennzeichnet, daß die obere Leitungsschicht aus Polysilizium hergestellt ist und aus Silizid, welche in dieser Reihenfolge aufeinander geschichtet werden.
Verfahren nach Anspruch 27, das vor dem Mustern der oberen Leitungsschicht ferner ein Ausbilden einer Abdeckschicht auf der oberen Leitungsschicht aufweist.
Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß die Diffusionsbarrierenschicht eine Siliziumnitridschicht ist, welche mittels einer chemischen Dampfphasenabscheidung (CVD) ausgebildet wird.
Verfahren nach Anspruch 25, das ferner vor einem Ausbilden der Diffusionsbarrierenschicht ein Ausbilden einer Puffer-Isolationsschicht aufweist, die die gesamte Oberfläche des Substrats einer integrierten Schaltung einschließlich des Gate-Musters bedeckt.
Verfahren nach Anspruch 33, dadurch gekennzeichnet, daß die Puffer-Isolationsschicht eine Siliziumnitridschicht ist, welche mittels CVD ausgebildet wird.
Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß die thermische Oxidation für einen unteren Rand des Floating-Gates durchgeführt wird.