DE10338077A1

DE10338077A1 - Tuning of drive impedance of integrated circuit chip by incrementally changing the impedance in a comparison process

Info

Publication number: DE10338077A1
Application number: DE2003138077
Authority: DE
Inventors: Aaron Nygren
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2003-08-19
Filing date: 2003-08-19
Publication date: 2005-03-17

Abstract

Die Erfindung betrifft ein Verfahren zum schrittweisen Abgleich der Treiberimpedanz eines ein Signal aus einem integrierten Halbleiterschaltungschip (1) nach außen treibenden Treiberverstärkers (2), bei dem die Treiberimpedanz in einem Spannungsteilerstromkreis in Reihe zu einem bekannten Widerstand (4) von einer Versorgungsspannungsquelle (Vdd) gespeist und die an ihr abfallende Spannung einem ersten Eingang (11) einer Vergleicherschaltung (10) angelegt wird, deren zweitem Eingang (12) eine Sollspannung (Vsoll + Vofref) zugeführt wird, und die Treiberimpedanz solange schrittweise verändert wird, bis der Ausgang (13) der Vergleicherschaltung (10) eine Übereinstimmung der ihren beiden Eingängen anliegenden Spannungswerte angibt, wobei der schrittweise Abgleich der Treiberimpedanz durch ein digitales Halbierungssuchverfahren, ausgehend von einem zwischen einem höchsten und niedrigsten Impedanzwert der Treiberimpedanz liegenden Anfangsimpedanzwert, durchgeführt wird.The invention relates to a method for the stepwise adjustment of the driver impedance of a driver amplifier (2) which drives a signal from a semiconductor integrated circuit chip (1) in which the driver impedance in a voltage divider circuit is connected in series with a known resistor (4) from a supply voltage source (Vdd). and the voltage dropping across it is applied to a first input (11) of a comparator circuit (10) whose second input (12) is supplied with a setpoint voltage (Vset + Vofref) and the driver impedance is changed stepwise until the output (13 ) of the comparator circuit (10) indicates a match of the voltage values applied to its two inputs, wherein the stepwise equalization of the driver impedance is performed by a digital halving search method starting from an initial impedance value between a highest and lowest impedance value of the driver impedance.

Description

Die Erfindung betrifft ein Verfahren zum schrittweisen Abgleich der Treiberimpedanz eines ein Signal aus einem integrierten Halbleiterschaltungschip nach außen treibenden Treiberverstärkers, bei dem die Treiberimpedanz in einem Spannungsteilerstromkreis in Reihe zu einem bekannten Widerstand von einer Versorgungsspannungsquelle gespeist und die an ihr abfallende Spannung einem Eingang einer Vergleicherschaltung angelegt wird, deren anderem Eingang eine Sollspannung zugeführt wird, und die Treiberimpedanz solange schrittweise verändert wird, bis der Ausgang der Vergleicherschaltung eine Übereinstimmung der ihren beiden Eingängen anliegenden Spannungswerte angibt sowie eine zur Durchführung dieses Abgleichverfahrens eingerichtete Schaltungsanordnung.The The invention relates to a method for the stepwise adjustment of Driver impedance of a signal from a semiconductor integrated circuit chip outward driving driver amplifier, at the driver impedance in a voltage divider circuit in series to a known resistance from a supply voltage source energized and the voltage dropping to an input of a Comparator is applied, the other input a nominal voltage is fed and the driver impedance is changed step by step until the output the comparator circuit a match the two entrances indicates voltage levels and one to carry out this Adjustment method set up circuitry.

Auf einem integrierten Halbleiterschaltungschip angeordnete Treiberverstärker, die Signale aus dem Chip treiben, müssen mit einer bestimmbaren und stabilen Treiberimpedanz arbeiten. Dafür muss die Stärke bzw. Impedanz dieser Treiberverstärker abgeglichen werden. Häufig verwendet man für diesen Abgleich einen digitalen Abgleichalgorithmus, der die Treiberimpedanz bzw. die Stärke der Treiberverstärker in digitalen Schritten auf einen gewünschten Sollwert abgleicht.On a semiconductor integrated circuit chip arranged driver amplifier, the To drive signals out of the chip work with a determinable and stable driver impedance. For that the must Strength or impedance of these driver amplifiers. Often used one for one this match a digital matching algorithm that matches the driver impedance or the strength the driver amplifier in digital steps to a desired setpoint.

Bislang wurde beim schrittweisen Abgleich die Treiberimpedanz durch eine lineare Veränderung aller möglicher oder mit den Treiberverstärkern auf dem Chip realisierbarer Impedanzwerte zum Beispiel vom geringsten zum höchsten Impedanzwert oder umgekehrt solange geändert, bis sich eine gute Übereinstimmung zwischen einem gewünschten Wert und der eingestellten Treiberimpedanz ergab. Je genauer der Abgleich stattfand, desto mehr Messschritte mussten durchgeführt werden. Dabei besteht eine lineare Beziehung zwischen der Genauigkeit und der Zeitdauer des Messvorgangs.So far During stepwise adjustment, the driver impedance was replaced by a linear change of all potential or with the driver amplifiers on the chip realizable impedance values, for example, of the least to the highest Impedance value or vice versa as long as changed until a good match between a desired value and the adjusted driver impedance. The more accurate the adjustment took place, the more measuring steps had to be carried out. There is a linear relationship between the accuracy and the duration of the measurement process.

In einer den Abgleichvorgang durchführenden Schaltungsanordnung wird der abzugleichende Treiberverstärker zusammen mit einem in Reihe dazu geschalteten Messwiderstand unter Bildung eines Spannungsteilers an eine bestimmte Versorgungsspannung gelegt, an dem Verbindungspunkt zwischen dem Treiberverstärker und dem Messwiderstand ein Spannungswert abgegriffen und einem Eingang einer Vergleicherschaltung zugeführt, die andererseits den gewünschten Sollwert empfängt. Die Treiberimpedanz wird dann solange verändert, bis der am Messwiderstand abgegriffene Spannungswert in guter Näherung gleich der Sollspannung ist.In a performing the adjustment process Circuit arrangement is the driver amplifier to be matched together with a series connected measuring resistor under formation a voltage divider is connected to a certain supply voltage, at the connection point between the driver amplifier and the measuring resistor tapped a voltage value and an input fed to a comparator circuit, the other hand, the desired Setpoint receives. The Driver impedance is then changed until the on the measuring resistor tapped voltage value in a good approximation equal to the nominal voltage is.

Dieses Verfahren lässt sich für den Pull-Up-Teil und den Pull-Down-Teil des Treiberverstärkers sowohl unabhängig voneinander als auch in einer gewissen Abhängigkeit voneinander durchführen. Zum Beispiel kann der Pull-Up-Teil mit einem bekannten mit Erde verbundenen Widerstand abgeglichen werden. Danach kann der Pull-Down-Teil gegenüber dem abgeglichenen Pull-Up-Teil oder gegenüber einem weiteren mit einer Referenzspannung verbundenen Bezugswiderstand abgeglichen werden, wobei bei jedem Abgleichschritt entweder dieselbe Vergleicherschaltung oder auch nicht verwendet werden kann. Dabei ist es für die Übereinstimmung der Pull-Up-Impedanz mit der Pull-Down-Impedanz wichtig, ob dieselbe Vergleicherschaltung oder eine andere Vergleicherschaltung verwendet wird. Wenn getrennte Vergleicher verwendet werden, kann sich aufgrund von Offsetfehlern der beiden Vergleicher ein unerwünschter Offsetfehler der abgeglichenen Impedanzen einstellen.This Procedure leaves for the pull-up part and the pull-down part of the driver amplifier both independently from each other as well as in a certain dependence on each other. To the For example, the pull-up part may be connected to a known grounded one Resistance to be balanced. After that, the pull-down part can be opposite to the matched pull-up part or over another with a Reference voltage connected reference resistance can be adjusted wherein at each adjustment step either the same comparator circuit or can not be used. It is for the match the pull-up impedance with the pull-down impedance important, whether the same comparator circuit or another comparator circuit is used. If separated Comparators can be used due to offset errors the two comparators an undesirable Set offset error of the adjusted impedances.

Ein weiterer Gesichtspunkt des bekannten schrittweisen Abgleichs der Treiberimpedanz ist, dass sich mit einer feiner werdenden Stufung der Abgleichschritte auch die Zeitdauer verlängert, während der eine den Abgleich durchführende Mess- bzw. Steuereinheit angeschlossen sein muss.One Another aspect of the known stepwise adjustment of Driver impedance is that with a finer gradation the adjustment steps also lengthens the time period, while the one the adjustment by leading Measuring or control unit must be connected.

Es ist deshalb Aufgabe der Erfindung, ein gattungsgemäßes Impedanzabgleichverfahren und eine dafür eingerichtete Schaltungsanordnung so zu ermöglichen, dass sich die Anzahl der notwendigen Abgleichschritte verringert. Gemäß einer bevorzugten Weiterbildung soll das erfindungsgemäße Abgleichverfahren und die dafür eingerichtete Schaltungsanordnung auch die Auswirkung der in der Vergleicherschaltung vorhandenen parasitären analogen Effekte auf die Mess- bzw. Abgleichgenauigkeit verringern.It is therefore an object of the invention, a generic impedance matching method and one for that set up circuitry to allow the number reduced the necessary adjustment steps. According to a preferred embodiment should the adjustment method of the invention and the one for that furnished circuit arrangement also the effect of in the Comparator circuit existing parasitic analog effects on the Reduce measurement or calibration accuracy.

Diese Aufgabe wird erfindungsgemäß gelöst.These Task is solved according to the invention.

Somit ist ein die obige Aufgabe lösendes gattungsgemäßes Verfahren gemäß einem wesentlichen Aspekt der Erfindung dadurch gekennzeichnet, dass der schrittweise Abqleich der Treiberimpedanz durch ein digitales Halbierungssuchverfahren ausgehend von einem zwischen einem höchsten und niedrigsten Impedanzwert der Treiberimpedanz liegenden Anfangsimpedanzwert durchgeführt wird.Consequently is a solving the above problem generic method according to one essential aspect of the invention, characterized in that the Gradual equalization of the driver impedance through a digital halving search procedure starting from one between a highest and lowest impedance value the driver impedance lying initial impedance value is performed.

Bei diesem digitalen Halbierungssuchverfahren, das auch als bisektionelles Suchen bezeichnet wird, ist beispielsweise der Mittelwert zwischen der höchsten und niedrigsten Impedanz der Startpunkt. Auf der Basis des Ausgangssignals der Vergleicherschaltung liegt die nächste Impedanz entweder in der Mitte der oberen oder unteren Hälfte um den Istwert. Dieses Verfahren wird mit einer bestimmten Anzahl von Schritten weitergeführt und zwar abhängig von der Gesamtanzahl der zur Verfügung stehenden Schritte, bis eine Übereinstimmung gefunden worden ist. Mit diesem Algorithmus beträgt die maximale Anzahl der Vergleichsschritte x, vorausgesetzt, dass die Anzahl der möglichen Änderungsschritte der Treiberimpedanz 2^x ist. Dagegen würde die lineare Suche 2^x-1 Vergleichsschritte brau chen. Bei einem Beispiel, bei dem die Treiberimpedanz in 32 Schritten veränderbar ist, benötigt das erfindungsgemäße Verfahren fünf Vergleichsschritte, während die lineare Suche 31 Schritte benötigen würde. Die Anzahl der Vergleichsschritte ist sehr wichtig, da sie unmittelbar in die zur Ausführung des gesamten Abgleichs notwendige Zeitdauer eingeht (linearer Zusammenhang). Außerdem ist die Genauigkeit jedes Vergleichsschritts um so größer, je länger die Ausgleichszeit der analogen Schaltung ist. Somit ermöglicht eine geringere Anzahl Vergleichsschritte in einer gegebenen Zeitdauer längere Ausgleichszeiten zwischen den Schritten und dadurch genauere Mess- bzw. Abgleichergebnisse. Bevorzugt ist der zeitliche Abstand zwischen aufeinander folgenden Abgleichschritten konstant.For example, in this digital halving search technique, also referred to as bisection search, the average between the highest and lowest impedance is the starting point. On the basis of the output signal of the comparator circuit, the next impedance is either in the Middle of the upper or lower half around the actual value. This process continues with a certain number of steps, depending on the total number of available steps, until a match has been found. With this algorithm, the maximum number of comparison steps is x, provided that the number of possible change steps of the driver impedance is 2 ^x . By contrast, the linear search would require 2 ^{× 1} comparison steps. In an example where the driver impedance is variable in 32 steps, the method of the invention requires five comparison steps while the linear search would require 31 steps. The number of comparison steps is very important because it goes directly into the time required to perform the entire adjustment (linear relationship). In addition, the longer the compensation time of the analog circuit, the greater the accuracy of each comparison step. Thus, a smaller number of comparison steps in a given period of time allows longer compensation times between the steps and thus more accurate measurement or comparison results. Preferably, the time interval between successive adjustment steps is constant.

Bei üblichen integrierten Halbleiterchips, zum Beispiel Speicherchips haben die Treiberverstärker einen Pull-Up- und einen Pull-Down-Teil. Dann kann das erfindungsgemäße Abgleichverfahren so vor sich gehen, dass zuerst die Pull-Up-Impedanz und anschließend die Pull-Down-Impedanz des Treiberverstärkers abgeglichen wird. Dabei kann für den Pull-Up-Impedanzabgleich für den bekannten Widerstand ein an ein Pad oder Pin des Halbleiterschaltungschips angeschlossenes Messwiderstandselement eingesetzt werden, während für den Abgleich der Pull-Down-Impedanz des Treiberverstärkers die zuvor abgeglichene Pull-Up-Impedanz desselben verwendet wird. Selbstverständlich kann auch umgekehrt vorgegangen werden, indem zunächst die Pull-Down-Impedanz abgeglichen wird und dann unter Verwendung der abgeglichenen Pull-Down-Impedanz als Bezugswiderstand der Abgleich der Impedanz des Pull-Up-Teils durchgeführt wird. In jedem Fall werden die Impedanzen durch zwei gleichartige bisektionelle Suchverfahren so abgeglichen, dass sie ein bestimmtes Verhältnis zu einem bekannten Widerstand haben. Vorteilhaft ist, dass in der zweiten Abgleichphase, da hier der bereits abgeglichene Impedanzwert als Vergleichswiderstand herangezogen wird, der teure externe Messwiderstand entfällt. Wesentlich ist dabei, dass die Abgleichgenauigkeit bei der zweiten Abgleichphase zum Beispiel beim Abgleich der Pull-Down-Impedanz direkt von der Genauigkeit des Abgleichs in der ersten Abgleichphase abhängt.At usual integrated semiconductor chips, for example memory chips have the driver amplifier a pull-up and a pull-down part. Then the matching method according to the invention so go ahead that first the pull-up impedance and then the Pull-down impedance of the driver amplifier is adjusted. there can for the Pull-up impedance matching for the known resistance to a pad or pin of the semiconductor circuit chip connected measuring resistance element while for the adjustment the pull-down impedance of the driver amplifier the previously adjusted Pull-up impedance of the same is used. Of course you can also be done the other way round by first the pull-down impedance and then using the adjusted pull-down impedance as a reference resistance, the adjustment of the impedance of the pull-up part is performed. In any case, the impedances become two similar bisectional Search method adjusted so that they have a certain relationship with have a known resistance. It is advantageous that in the second adjustment phase, because here the already adjusted impedance value as comparison resistance is used, the expensive external measuring resistor is eliminated. Essential is here that the adjustment accuracy in the second adjustment phase for example, when adjusting the pull-down impedance directly from the Accuracy of the adjustment in the first adjustment phase depends.

Bei dem erfindungsgemäßen Abgleichverfahren ist Sorge getroffen, dass die von der ersten Abgleichphase stammenden Ungenauigkeiten eliminiert oder verringert werden können. Andererseits muss eine Übereinstimmung zwischen der abgeglichenen Pull-Up-Impedanz und der abgeglichenen Pull-Down-Impedanz erreicht werden. Dies bedeutet, dass bei der zweiten Abgleichphase, zum Beispiel der Abgleich der Pull-Down-Impedanz in gewisser Weise von der ersten Abgleichphase bzw. dem dabei erzielten Abgleichwert abhängt. Anders gesagt sollte die Pull-Down-Impedanz, falls die Pull-Up-Impedanz ungenau abgeglichen wird, ebenfalls mit derselben Ungenauigkeit abgeglichen werden.at the adjustment method according to the invention care has been taken that those originating from the first reconciliation phase Inaccuracies can be eliminated or reduced. On the other hand must a match between the balanced pull-up impedance and the adjusted pull-down impedance be achieved. This means that at the second adjustment phase, for example, the adjustment of the pull-down impedance in some way from the first adjustment phase or the adjustment value achieved thereby depends. In other words, the pull-down impedance should be inaccurate if the pull-up impedance is inaccurate adjusted, also compared with the same inaccuracy become.

Zwei Arten von Ungenauigkeiten spielen bei dem vorliegenden Abgleichverfahren eine Rolle. Der erste Fehler ist der Quantisierfehler bei der digitalen Einstellung (den Schritten) der Treiberimpedanz. Die zweite Ungenauigkeit ist der Offsetfehler der Vergleicherschaltung. Im Hinblick auf diesen Offsetfehler wäre es, wenn zwei Vergleicherschaltungen jeweils für den Abgleich der Pull-Up-Impedanz und den der Pull-Down-Impedanz eingesetzt würden, aufgrund des systematischen Fehlers jedes Vergleichers, die unabhängig voneinander sind, unmöglich, die Pull-Down-Impedanz auf die Pull-Up-Impedanz abzustimmen. Aus diesem Grund verwendet das erfindungsgemäße Verfahren eine einzige Vergleicherschaltung und führt einen systematischen Offset zur Kompensation eines erwarteten maximalen Offsetfehlers des Vergleichers ein. Dieser systematische Offset wird zur Sollspannung addiert, so dass dem zweiten Eingang des Vergleichers eine in dieser Weise durch die Addition eines systematischen Sollspannungsoffsetwerts korrigierte Sollspannung zugeführt wird. Wichtig für die Einfüh rung dieses Offsets ist, dass er für die ersten und zweiten Abgleichschritte gleich ist. Der Vorteil dieser Tatsache wird später erläutert.Two Types of inaccuracies play in the present matching method a role. The first error is the quantization error in the digital setting (the steps) of the driver impedance. The second inaccuracy is the offset error of the comparator circuit. With regard to this Offset error would be it, if two comparator circuits each for the adjustment of the pull-up impedance and the pull-down impedance would be used due to the systematic error of each comparator, which is independent of each other are, impossible tune the pull-down impedance to the pull-up impedance. Out For this reason, the method according to the invention uses a single comparator circuit and leads a systematic offset to compensate for an expected maximum Offset error of the comparator. This systematic offset is added to the setpoint voltage, so that the second input of the comparator one in this way by the addition of a systematic Sollspannungsoffsetwerts corrected nominal voltage is supplied. Important for the introduction this offsets is that he is for the first and second adjustment steps are the same. The advantage this fact will be later explained.

Hinsichtlich des Quantisierfehlers besteht die Möglichkeit, dass der zweite Schritt den doppelten Fehler erzeugt, wenn beim ersten Impedanzabgleichschritt ein Quantisierfehler entsteht. Deshalb wird bei dem erfindungsgemäßen Verfahren dieser Fehler durch eine im ersten und zweiten Schritt entgegengesetzte Abgleichrichtung eliminiert. Im ersten Schritt wird die Quantisierung in eine Richtung versetzt und im zweiten Schritt in der entgegengesetzten Richtung. Auf diese Weise kompensieren sich die Quantisierfehler gegenseitig und es ist sichergestellt, dass der maximale Fehler zwischen der Pull-Up-Impedanz und der Pull-Down-Impedanz bezogen auf den Sollwert ein einziger Quantisierschritt ist.Regarding of the quantization error, there is the possibility that the second Step generates the double error when at the first impedance matching step a quantization error arises. Therefore, in the method according to the invention this error by one in the first and second step opposite Matching direction eliminated. The first step is quantization offset in one direction and in the second step in the opposite direction. In this way, the quantization errors compensate each other and it is ensured that the maximum error between the Pull-up impedance and the pull-down impedance related to the setpoint is a single quantization step.

Die obigen und weitere vorteilhafte Merkmale eines erfindungsgemäßen Abgleichverfahrens und einer dafür eingerichteten Schaltungsanordnung werden in der nachstehenden Beschreibung noch deutlicher, die ein Ausführungsbeispiel bezogen auf die beiliegenden Zeichnungsfiguren erläutert. Die Zeichnungsfiguren zeigen im Einzelnen:The above and further advantageous features of a balancing method according to the invention and a circuit arrangement set up for it will become apparent in the description below more clearly, which explains an embodiment with reference to the accompanying drawing figures. The drawing figures show in detail:

1 schematisch und teilweise als Blockschaltbild ein Ausführungsbeispiel einer zur Durchführung des erfindungsgemäßen Abgleichverfahrens eingerichtete Schaltungsanordnung und 1 schematically and partially as a block diagram of an embodiment of a set up for carrying out the balancing method according to the invention and circuit arrangement

2 grafisch beispielhafte Schrittfolgen während der Durchführung des erfindungsgemäßen Abgleichverfahrens. 2 graphically exemplary step sequences during the implementation of the adjustment method according to the invention.

Ein in 1 allgemein mit 1 bezeichnetes Halbleiterschaltungschip weist Signalausgangstreiber 2, 2' auf, die jeweils einen Pull-Up-Teil PF, PF' und einen Pull-Down-Teil NF auf weisen (der Pull-Down-Teil des Treiberverstärkers 2' ist weggelassen, da er keine Rolle für das erfindungsgemäße Abgleichverfahren spielt. Beispielsweise kann jeder Pull-Up-Teil PF, PF' und Pull-Down-Teil NF zweiunddreißig einzelne Impedanzstufen aufweisen, die nach erfolgtem Abgleich zusammengeschaltet einen einzigen Treiberverstärker ergeben.An in 1 The semiconductor circuit chip, generally designated 1, has signal output drivers 2 . 2 ' each having a pull-up portion PF, PF 'and a pull-down portion NF (the pull-down portion of the driver amplifier 2 ' is omitted since it plays no role in the inventive matching process. For example, each pull-up portion PF, PF 'and pull-down portion NF may have thirty-two individual impedance stages which, when matched, provide a single driver amplifier.

Es sei hier erwähnt, dass der für die erste Phase des Impedanzabgleichs dienende Pull-Up-Teil PF' des Treiberverstärkers 2' entweder ein echter für den Treiberbetrieb verwendeter Treiberverstärker oder ein Ersatz- bzw. Schein-Pull-Up-Treiberteil sein kann. Dieser Pull-Up-Teil PF' wird in Form eines ohmschen Spannungsteilers mit einem an einem Pin oder Pad 3 des integrierten Halbleiterschaltungschips 1 angeschlossenen Messwiderstand 4 mit dem Wert Rmess hintereinander geschaltet. Der Spannungsteilerknoten, an dem die Pull-Up-Spannung abgegriffen wird, liegt einen ersten Eingang 21 eines Multiplexers 20 an. Dem zweiten Eingang 22 des Multiplexers 20 liegt die Pull-Up-Spannung des Treiberverstärkers 2 an. Dieser 2 : 1-Multiplexer 20 schaltet zwischen den beiden Eingängen 21 und 22 um und führt sein Ausgangssignal 23 einem ersten Eingang 11 einer Vergleicherschaltung 10 zu. Dem zweiten Eingang 12 der Vergleicherschaltung 10 wird eine um eine Offsetspannung Vofref korrigierte Sollspannung Vsoll + Vofref zugeführt, die durch einen Sollspannungserzeuger 5 unter Verwendung von zwei an eine Versorgungsspannung Vdd gelegten hochohmigen Spannungsteilerwiderständen R1 und R2 erzeugt wird. Der Ausgangsanschluss 13 der Vergleicherschaltung 10 wird einem Eingang DEC einer Steuereinheit 6 zugeleitet. Die Steuereinheit 6 steuert insgesamt den schrittweisen digitalen Abgleich mit der in 1 gezeigten Schaltungsanordnung durch Überwachung des Ausgangssignals der Vergleicherschaltung 10 an ihrem Ausgangsanschluss 13, Umschaltung des Multiplexers 20 mittels des Schaltsignals MUX und Ausführung der digitalen Abgleichschritte mittels des Ausgangssignals CAL, das den Treiberverstärkern 2, 2' zugeführt wird.It should be mentioned here that the pull-up section PF 'of the driver amplifier serving for the first phase of the impedance matching 2 ' either a true driver amplifier used for driver operation or a dummy pull-up driver part. This pull-up part PF 'is in the form of a resistive voltage divider with one on a pin or pad 3 of the semiconductor integrated circuit chip 1 connected measuring resistor 4 with the value Rmess connected in series. The voltage divider node, where the pull-up voltage is tapped, is a first input 21 a multiplexer 20 at. The second entrance 22 of the multiplexer 20 is the pull-up voltage of the driver amplifier 2 at. This 2: 1 multiplexer 20 switches between the two inputs 21 and 22 and carries its output signal 23 a first entrance 11 a comparator circuit 10 to. The second entrance 12 the comparator circuit 10 a reference voltage Vset + Vofref corrected by an offset voltage Vofref is applied, which is supplied by a reference voltage generator 5 is generated by using two high-impedance voltage dividing resistors R1 and R2 connected to a supply voltage Vdd. The output terminal 13 the comparator circuit 10 is an input DEC of a control unit 6 fed. The control unit 6 controls the gradual digital comparison with the in 1 shown circuit arrangement by monitoring the output signal of the comparator circuit 10 at its output terminal 13 , Switching the multiplexer 20 by means of the switching signal MUX and execution of the digital adjustment steps by means of the output signal CAL, which is the driver amplifiers 2 . 2 ' is supplied.

Wenn man bei dem in 1 gezeigten Ausführungsbeispiel voraussetzt, dass jeder Treiberverstärker 2, 2' die Einstellung von zweiunddreißig unterschiedlichen Impedanzwerten jeweils für die Pull-Up-Impedanz und die Pull-Down-Impedanz ermöglicht, braucht das erfindungsgemäße Verfahren zum Abgleich der Pull-Up-Impedanz fünf Schritte und zum Abgleich der Pull-Down-Impedanz ebenfalls fünf Schritte, das heißt insgesamt zehn Schritte, statt 2 × 31 Schritte, wie das oben geschilderte bekannte digitale Abgleichverfahren. In der ersten Abgleichphase wird zuerst der Eingang 21 des Multiplexers 20 auf seinen Ausgang 23 und damit auf den ersten Eingang 11 der Vergleicherschaltung 10 geschaltet. Die Pull-Up-Treiberimpedanz des Pull-Up-Teils PF' wird in dieser ersten Abgleichphase mittels des an den Pin bzw. das Pad 3 angeschlossenen Messwiderstandes 4 abgeglichen. Dieser Messwiderstand kann alternativ auch chipintern angeordnet sein. Bei dem erfindungsgemäß durchgeführten Halbierungssuchverfahren oder bisektionellen Suchen erhält der Pull-Up-Teil PF' als Startimpedanzwert anfangs einen Zwischenwert zwischen dem höchsten und niedrigen Impedanzwert. Beispielsweise wird dieser Zwischenwert durch den Mittelwert gebildet, der bei 32 möglichen Pull-Up-Impedanzstufen durch die sechzehnte Stufe repräsentiert ist. Die sich bei diesen Pull-Up-Impedanzstufen ergebende Pull-Up-Spannung, die über dem Multiplexer 20 den ersten Eingang 11 der Vergleicherschaltung 10 anliegt, wird mit dem um die Offsetspannung Vofref korrigierte Sollspannung Vsoll + Vofref am zweiten Eingang 12 der Vergleicherschaltung 10 verglichen und das Signal am Ausgangsanschluss 13 der Vergleicherschaltung 10 von der Steuereinheit 6 ausgewertet. Basierend auf diesem Ausgangssignal der Vergleicherschaltung 10 wird dann die nächste Pull-Up-Impedanzstufe des Treiberverstärkers 2' in die Mitte der oberen oder unteren Hälfte um den Istwert eingestellt und dann wieder das Ausgangssignal am Ausgangsanschluss 13 der Vergleicherschaltung 10 abgefragt. Dieser Algorithmus wird unter der Voraussetzung der zweiunddreißig Treiberverstärkerstufen insgesamt fünfmal ausgeführt.If you look at the in 1 shown embodiment requires that each driver amplifier 2 . 2 ' allows the setting of thirty-two different impedance values respectively for the pull-up impedance and the pull-down impedance, the method according to the invention for adjusting the pull-up impedance needs five steps and for adjusting the pull-down impedance also five steps, that is, a total of ten steps instead of 2 x 31 steps, such as the known digital matching method described above. In the first adjustment phase, the input is first 21 of the multiplexer 20 on his exit 23 and thus on the first entrance 11 the comparator circuit 10 connected. The pull-up driver impedance of the pull-up portion PF 'is in this first adjustment phase by means of the pin or the pad 3 connected measuring resistor 4 adjusted. This measuring resistor can alternatively also be arranged on-chip. In the halving search method according to the invention or bisectional searches, the pull-up section PF 'initially receives an intermediate value between the highest and the low impedance value as the starting impedance value. For example, this intermediate value is formed by the mean value, which is represented by the sixteenth stage at 32 possible pull-up impedance stages. The pull-up voltage resulting from these pull-up impedance stages, that across the multiplexer 20 the first entrance 11 the comparator circuit 10 is applied, with the corrected by the offset voltage Vofref target voltage Vsoll + Vofref at the second input 12 the comparator circuit 10 compared and the signal at the output terminal 13 the comparator circuit 10 from the control unit 6 evaluated. Based on this output signal of the comparator circuit 10 then becomes the next pull-up impedance stage of the drive amplifier 2 ' in the middle of the upper or lower half adjusted by the actual value and then again the output signal at the output terminal 13 the comparator circuit 10 queried. This algorithm is executed a total of five times assuming the thirty-two driver amplifier stages.

Am Ende des Halbierungssuchverfahrens wird, bedingt durch die positive Offsetspannung Voffset der Impedanzwert des Pull-Up-Teils PF' einen höheren Widerstand haben.At the End of the halving search process is due to the positive Offset voltage Voffset the impedance value of the pull-up portion PF 'a higher resistance to have.

In der zweiten Phase wird dann der Pull-Down-Impedanzwert des Pull-Down-Teils NF unter Verwendung einer Kopie von PF' ohne den äußeren Messwiderstand 4 in prinzipiell derselben Weise abgeglichen, wobei die Kopie PF der abgeglichenen Pull-Up-Impedanz PF' den äußeren Messwiderstand 4 ersetzt. Die vom Treiberverstärker 2 bei jedem Abgleichschritt erzeugte Pull-Down-Spannung liegt dann an dem zweiten Eingang 22 des Multiplexers 20 an, der durch das Schaltsignal MUX auf den ersten Eingang 11 der Vergleicherschaltung 10 geschaltet wird. Die am ersten Eingang 11 der Vergleicherschaltung 10 anliegende Pull-Down-Spannung wird mit der um dieselbe Offsetspannung Voffset korrigierten Sollspannung Vsoll + Voffset verglichen.In the second phase, the pull-down impedance value of the pull-down portion NF is then reduced using a copy of PF 'without the external sense resistor 4 in principle the same way, wherein the copy PF of the adjusted pull-up impedance PF 'the outer measuring resistor 4 replaced. The driver amplifier 2 Pull-down voltage generated at each adjustment step is then at the second input 22 of the multiplexer 20 on, by the switching signal MUX on the first entrance 11 the comparator circuit 10 is switched. The first entrance 11 the comparator circuit 10 The applied pull-down voltage is compared with the setpoint voltage Vset + Voffset corrected by the same offset voltage Voffset.

Die um die positive Offsetspannung Vofref erhöhte Sollspannung hat die Tendenz, die Impedanz des Pull-Down-Teils NF zu erhöhen. Dadurch ist jedoch der Versatz zu der stärkeren Pull-Up-Impedanz vorhanden, mit der die Pull-Down-Impedanz in dieser zweiten Phase verglichen wird. Am Ende dieser zweiten Phase des Halbierungssuchverfahrens bzw. des bisektionellen Suchalgorithmus sollte sich eine Pull-Down-Konfiguration mit geringerer Impedanz ergeben.The around the positive offset voltage Vofref increased target voltage tends to to increase the impedance of the pull-down part NF. This, however, is the Offset to the stronger one Pull-up impedance present, with which the pull-down impedance in this second Phase is compared. At the end of this second phase of the halving search procedure or the bisectional search algorithm should have a pull-down configuration result in lower impedance.

2 zeigt graphisch beispielhaft die zwei Phasen eines derartigen Halbierungssuchverfahrens gemäß der Erfindung. Der anfängliche Impedanzwert wird von der mittleren Anzahl von 16 möglichen Treiberstufen erzeugt. Der Abgleich der Pull-Up-Impedanz erfordert fünf Schritte und der Abgleich der Pull-Down-Impedanz ebenfalls fünf Schritte. 2 shows graphically, by way of example, the two phases of such a halving search method according to the invention. The initial impedance value is generated from the average number of 16 possible driver stages. The adjustment of the pull-up impedance requires five steps and the adjustment of the pull-down impedance also five steps.

Allgemein lassen sich die durch den erfindungsgemäßen Abgleich schließlich eingestellten Impedanzen durch folgende Gleichungen angeben:

NFres = Rmess(1 + Pstep)(1 + Nstep), worin angegeben:
Pstep der Schrittfehler in % des Pull-Up
Nstep der Schrittfehler in % des Pull-Down
PFres die Ergebnisimpedanz des Pull-Up-Teils
NFres die Ergebnisimpedanz des Pull-Down-Teils
Rmess den Wert des Messwiderstands (intern oder extern)
Vdd die Versorgungsspannung
Voferr die Offsetspannung des Vergleichers
Vofref die Offsetspannung von Vdd/2 (der Vergleichsspannung)In general, the impedances finally set by the adjustment according to the invention can be specified by the following equations:

N Fres = R mess (1 + P sTEP ) (1 + N step ) wherein:
Pstep the step error in% of the pull-up
Nstep the step error in% of the pull-down
PFres the result impedance of the pull-up part
NFres is the result impedance of the pull-down part
Rmess the value of the measuring resistor (internal or external)
Vdd the supply voltage
Voferr the offset voltage of the comparator
Vofref the offset voltage of Vdd / 2 (the comparison voltage)

Selbstverständlich können bei dem erfindungsgemäßen Verfahren alle Werte umgekehrt werden. Das heißt, dass die Offsetspannung negativ und das Halbierungssuchverfahren dann für den Pull-Up-Teil den Wert mit dem kleineren Widerstand und für den Pull-Down-Teil den Wert mit dem größeren Widerstand wählen sollte. Alternativ kann zunächst der Pull-Down-Teil und dann der Pull-Up-Teil abgeglichen werden.Of course, at the method according to the invention all values are reversed. That is, the offset voltage negative and the halving search then the value for the pull-up part with the smaller resistance and for the pull-down part the value with the greater resistance choose should. Alternatively, first the pull-down part and then the pull-up part are matched.

11: integrierte Halbleiterschaltungintegrated Semiconductor circuit
2, 2'2, 2 ': Treiberverstärkerdriver amplifier
33: Pad oder Pinpad or pin
44: Messwiderstand Rmessmeasuring resistor Rmeas
55: SollspannungserzeugerTarget voltage generator
66: Steuereinheitcontrol unit
1010: Vergleichercomparator
1111: erster Eingang des Vergleichersfirst Input of the comparator
1212: zweiter Eingangsecond entrance
1313: Ausgang des Vergleichersoutput of the comparator
2020: Multiplexermultiplexer
2121: erster Eingang des Multiplexersfirst Input of the multiplexer
2222: zweiter Eingangsecond entrance
2323: Ausgang des Multiplexersoutput of the multiplexer
R1, R2R1, R2: Spannungsteilervoltage divider
VddVdd: Versorgungsspannungsupply voltage
Vsollvsoll: Sollspannungtarget voltage
VofrefVofref: Offsetspannungoffset voltage
GndGnd: Erdeearth
PF, PF'PF, PF ': Pull-Up-TeilPull-up part
NFNF: Pull-Down-TeilPull-down part
DECDEC: Entscheidungseingangdecision input
MUXMUX: MultiplexerschaltausgangMultiplexerschaltausgang
CALCAL: Impedanzänderungsausgang der Steuereinheit 6 Impedance change output of the control unit 6

Claims

Method for the stepwise adjustment of the driver impedance of a signal from a semiconductor integrated circuit chip ( 1 ) to the outside driving driver amplifier ( 2 ), in which the driver impedance in a voltage divider circuit in series with a known resistor ( 4 ) fed by a supply voltage source (Vdd) and the voltage dropping to a first input ( 11 ) a comparator circuit ( 10 ) whose second input ( 12 ) a nominal voltage (Vsoll + Vofref) is supplied, and the driver impedance is changed step by step until the output ( 13 ) of the comparator circuit ( 10 ) indicates a match of the voltage values applied to its two inputs, characterized in that the stepwise adjustment of the driver impedance is performed by a digital halving search method starting from an initial impedance value lying between a highest and lowest impedance value of the driver impedance.

Calibration method according to claim 1, characterized in that the initial impedance value is the mean between the highest and the lowest lowest impedance value of the driver impedance.

Calibration method according to claim 1 or 2, characterized characterized in that the time interval between each of directly consecutive adjustment steps is constant.

Matching method according to one of claims 1 to 3, characterized in that the driver amplifier has a pull-up (PF) and a pull-down section (NF) and the adjustment first a pull-up impedance and then a pull-down Impedance of the driver amplifier ( 2 ), wherein when adjusting the pull-up impedance for the known resistor ( 4 ) to a pin or pad ( 3 ) of the semiconductor circuit chip ( 1 ) connected measuring resistor element ( 4 ) and for the adjustment of the pull-down impedance the previously adjusted pull-up impedance of the driver amplifier ( 2 ) and one and the same comparator circuit ( 10 ) is used.

Calibration method according to claim 4, characterized in that that the target voltage, a systematic constant target voltage offset value is added.

Calibration method according to claim 5, characterized in that the same nominal voltage offset value is added in the adjustment of the pull-down impedance as before when adjusting the pull-up impedance of the driver amplifier ( 2 ).

Calibration method according to one of claims 4 to 6, characterized in that during the adjustment of the pull-up impedance and the pull-down impedance of the Impedance value in a first step in a direction and in the following second step in the opposite direction is offset.

Circuit arrangement for carrying out the adjustment method according to one of the preceding claims, characterized in that the circuit arrangement comprises: - a 2: 1 multiplexer ( 20 ) with a first and second input terminal ( 21 . 22 ) and an output terminal ( 23 ), of which the first input terminal ( 21 ) with an output terminal of a first pull-up section ( 2 ' ) and the second input terminal ( 22 ) with a common output terminal of a pull-up and pull-down section (PF, NF) of a second driver amplifier ( 2 ) and the output terminal ( 23 ) of the multiplexer ( 20 ) with a first input terminal ( 11 ) of the comparator circuit ( 10 ) whose second input terminal is connected to a nominal voltage generator ( 5 ) and its output terminal ( 13 ) with a step-by-step control unit ( 6 ), and that - the first input terminal of the multiplexer ( 21 ) also with the pin or pad ( 3 ) of the semiconductor integrated circuit chip ( 1 ) for connecting the measuring resistor ( 4 ) connected is.

Circuit arrangement according to Claim 8, characterized in that the nominal voltage generator ( 5 ) comprises a voltage divider (R1, R2) of a first high-impedance and second high-resistance, the voltage divider being connected to a supply voltage source (Vdd).

Circuit arrangement according to Claim 8 or 9, characterized in that at least the multiplexer ( 20 ), the comparator circuit ( 10 ) and the nominal voltage generator ( 5 ) on the semiconductor integrated circuit chip ( 1 ) are arranged and integrated.