DE10336480B3

DE10336480B3 - Rücksetzgeneratorschaltung zur Erzeugung eines Rücksetzsignals

Info

Publication number: DE10336480B3
Application number: DE10336480A
Authority: DE
Inventors: Timo Gossmann
Original assignee: Infineon Technologies AG
Current assignee: Intel Deutschland GmbH
Priority date: 2003-08-08
Filing date: 2003-08-08
Publication date: 2005-04-14
Anticipated expiration: 2023-08-09
Also published as: US20050057287A1; US7187218B2

Abstract

Es wird eine Rücksetzgeneratorschaltung vorgeschlagen, die eine Oszillatorschaltung (2) und eine Verzögerungsschaltung (3) mit einem Taktsignaleingang (31) umfaßt, der mit einem Ausgang (22) der Oszillatorschaltung (2) verbunden ist. Die Verzögerungsschaltung (3) ist durch ein Steuersignal (POR+, POR-) an einem Steuereingang (33) aktivierbar und zur Abgabe eines ersten Signals (Q) nach einer ersten Zeitspanne und zur Abgabe eines zweiten Signals (Q) nach einer Zeitspanne nach Abgabe des ersten Signals ausgebildet. Die Rücksetzgeneratorschaltung umfaßt eine Generatorschaltung (4), die zur Abgabe eines Rücksetzsignals (POR) bei Detektion des ersten Signals (Q) bis zur Detektion des zweiten Signals (Q) ausgebildet ist. Weiterhin enthält die Rücksetzgeneratorschaltung eine Vergleichseinrichtung (5), die für einen Vergleich eines Versorgungspotentials mit einem Potentialschwellwert und zur Abgabe des Steuersignals (POR+, POR-) bei Überschreiten des Potentialschwellenwertes ausgebildet ist. Durch die Vergleichseinrichtung (5) ist die Verzögerungsschaltung (3) und die Generatorschaltung (4) steuerbar.

Description

Die Erfindung betrifft eine Rücksetzgeneratorschaltung zur Erzeugung eines Rücksetzsignals.
Abgeschaltete digitale Teilschaltungen die nach Anlegen einer Versorgungsspannung gestartet werden, befinden sich nach dem Anlegen meist in einem undefinierten beziehungsweise unbekannten Betriebszustand. Eine fehlerfrei Funktion ist demnach nicht gewährleistet. Aus diesem Grund werden sequentielle digitale Schaltungen meist zusammen mit Resetschaltungen oder Rücksetzgeneratoren ausgebildet, die bei Anlegen der Versorgungsspannung an die Schaltung diese in einen definierten Startzustand ersetzen.
Dabei muß berücksichtigt werden, daß in der Regel äußere Parameter, beispielsweise Temperaturbereiche beziehungsweise Prozeßschwankungen, aber auch ein Anstieg der Versorgungsspannung bis zum notwendigen Wert vorher nicht bekannt sind, so daß die Funktion des Rücksetzgenerators beziehungsweise der Rücksetzschaltung über einen weiten Parameterbereich sichergestellt sein muß. Daneben sollte der Rücksetzgenerator das Rücksetzsignal möglichst so lange erzeugen, um eine Verschlechterung des Rücksetzsignals auf dem Weg zu den einzelnen Schaltungsteilen zu kompensieren. Eine solche Verschlechterung oder Degradierung kann dadurch eintreten, daß die Versorgungsspannung noch nicht für alle Schaltungsteile ausreichend hoch anliegt. Nach dem Rücksetzen der digitalen Schaltungsteile sollte der Rücksetzgenerator möglichst wenig bis gar keinen Strom verbrauchen. Außerdem ist es wünschenswert, wenn der Rücksetzgenerator nach einem Einbruch der Versorgungsspannung sofort wieder aktiv wird und einen neuen Rücksetzimpuls erzeugt.
Rücksetzschaltungen arbeiten zumeist mit einer Tiefpaßfilterung, mit deren Hilfe sie aus einer ansteigenden Versorgungsspannung ein Hilfssignal erzeugen. Der Anstieg des Hilfssignals ist dabei langsamer als das der Versorgungsspannung selbst. Nach einiger Zeit erreicht die Versorgungsspannung einen Wert, bei der die Rücksetzschaltung selbst definiert arbeiten kann. Das Hilfssignal bleibt jedoch wegen seines langsameren Anstiegs weiterhin unterhalb der Versorgungsspannung. Die Rücksetzschaltung vergleicht den Pegel des Hilfssignals mit einer definierten Spannungsschwelle und gibt solange ein Rücksetzsignal aus, bis die Spannungsschwelle erreicht ist. Bei Überschreiten der Schwelle nimmt die Rücksetzschaltung das Rücksetzsignal zurück. In praktischen Ausführungsfällen folgt dabei das Rücksetzsignal meist der ansteigenden Versorgungsspannung so lange, bis es durch die Rücksetzschaltung gelöscht wird.
Ein grundsätzliches Problem tritt auf, wenn die Versorgungsspannung sehr langsam ansteigt. Dadurch verliert der Tiefpaß die Wirkung und das Hilfssignal und die Versorgungsspannung haben eine ähnliche Anstiegsrate und ein Überschreiten der Schwellenspannung läßt sich nur schwer detektieren. In einem solchen Fall würde die Rücksetzschaltung das Rücksetzsignal abschalten, wenn die Versorgungsspannung hoch genug ist, damit die Rücksetzschaltung selbst definiert arbeiten kann. Für andere Schaltungen kann aber die Versorgungsspannung noch zu niedrig sein, so daß sie das Rücksetzsignal nicht korrekt auswerten können und somit in einem undefinierten Zustand fallen. Außerdem kann es vorkommen, daß die Rücksetzschaltung bei einem zu langsamen Anstieg überhaupt kein Rücksetzsignal erzeugt. Um sicherzustellen, daß das Hilfssignal auch bei einem langsamen Anstieg der Versorgungsspannung signifikant langsamer als die Versorgungsspannung selbst ansteigt, ist es notwendig, das Tiefpaßfilter mit einer sehr großen Zeitkonstante zu dimensionieren. Jedoch lassen sich solche Tiefpaßfilter nur aufwendig und schwierig in integrierten Schaltungen realisieren und führen zu hohen Kosten.
Ein weiteres Problem tritt bei einer integrierten Schaltung auf, die über mehrere Versorgungsspannungsdomänen verfügt und durch externe Beschaltung aus mehreren verschiedenen Versorgungsspannungsquellen versorgt wird. Es läßt sich zwar sicherstellen, daß die unterschiedlichen Quellen nahezu gleichzeitig eingeschaltet werden. Jedoch kann der Anstieg der Versorgungsspannungen aufgrund verschiedener angeschlossener Lastimpedanzen unterschiedlich schnell verlaufen. Daher sollte an jeder Versorgungsspannungsdomäne eine eigene Rücksetzschaltung vorgesehen sein, die den Spannungsanstieg detektiert und entsprechend einen Rücksetzpuls an die angeschlossene Teilschaltung abgibt. Der Platzaufwand für eine solche Lösung ist jedoch unverhältnismäßig hoch und es wurde vorgeschlagen, nur eine Rücksetzschaltung vorzusehen, die einen Rücksetzpuls solange aussendet, bis sichergestellt ist, daß alle Versorgungsspannungsdomänen mit der zum Betrieb notwendigen Spannung versorgt werden. Da jedoch manche Schaltungen bei anliegendem Rücksetzsignal einen hohen Querstrom aufweisen, führt eine solche Lösung mit einem lange und kontinuierlich anliegenden Rücksignal während dieser Zeitdauer zu einem hohen Leistungsverbrauch und einem hohen Dauerstrom, der unter Umständen für diese Zeit nicht von der Versorgungsquelle bereitgestellt werden kann.

Dokument DE 19534785 C1 zeigt eine Schaltung zur Erzeugung eines Freigabesignals. Dabei ist eine Verzögerungseinrichtung vorgesehen, die das Resetsignal zeitlich verzögert, solange bis angeschlossene Elemente einen stabilen Zustand erreicht haben.

Eine Aufgabe der Erfindung ist es, eine Schaltungsanordnung zur Erzeugung eines Rücksetzsignals vorzusehen, die zuverlässig arbeitet und bei der der Stromverbrauch reduziert ist.

Diese Aufgabe wird mit dem Gegenstand des Patentanspruchs 1 gelöst.

Es ist eine Rücksetzgeneratorschaltung vorgesehen, die eine Oszillatorschaltung mit einem Steuereingang und einen Ausgang ausweist, wobei die Oszillatorschaltung zur Abgabe eines Taktsignals ausgebildet ist. Die Rücksetzgeneratorschaltung umfaßt eine Verzögerungsschaltung mit einem Taktsignaleingang, welcher mit dem Ausgang der Oszillatorschaltung verbunden ist und weist ferner einen Signalausgang und einen Steuereingang auf. Die Verzögerungsschaltung ist durch ein Steuersignal am Steuereingang aktivierbar. Die Verzögerungsschaltung ist zur Abgabe eines ersten Signals nach einer ersten vorbestimmten Zeitspanne und dann zur Abgabe eines zweiten Signals nach einer zweiten vorbestimmten Zeitspanne nach der Abgabe des ersten Signals ausgebildet. Weiterhin umfaßt die Rücksetzgeneratorschaltung eine Generatorschaltung mit einem Signaleingang und einem Rücksetzsignalausgang. Auch die Generatorschaltung ist durch ein Steuersignal an einem Steuereingang aktivierbar. Die Generatorschaltung, deren Signaleingang an den Signalausgang der Verzögerungsschaltung angeschlossen ist, ist zur Abgabe eines Rücksetzsignals bei einer Detektion des ersten Signals am Signaleingang bis zur Detektion des zweiten Signals am Signaleingang ausgebildet. Letztlich enthält die Rücksetzgeneratorschaltung eine Vergleichseinrichtung, die für einen Vergleich eines Versorgungspotentials mit einem Potentialschwellwert und zur Abgabe des Steuersignals an einen Signalausgang beim Überschreiten des Potentialschwellwertes ausgebildet ist. Der Signalausgang der Vergleichseinrichtung ist mit dem Steuereingang der Verzögerungsschaltung sowie dem Steuereingang der Generatorschaltung verbunden.

Durch die Abgabe eines Steuersignals nach Überschreiten eines Potentialschwellwertes durch die Vergleichseinrichtung ist ein fehlerfreier Betrieb der erfindungsgemäßen Rücksetzgeneratorschaltung gewährleistet. Die Generatorschaltung erzeugt dabei das Rücksetzsignal für weitere digitale Teilschaltungen. Mittels der Verzögerungsschaltung der erfindungsgemäßen Rücksetzgeneratorschaltung wird das Senden eines Rücksetzsignals durch die Generatorschaltung solange verzögert, bis sichergestellt ist, daß die Versorgungsspannungen aller an die Generatorschaltung angeschlossenen Teilschaltungen ausreichend sind. Bei Aussenden des Rücksetzsignals werten die an geschlossenen Teilschaltungen dieses korrekt aus und fallen in einen definierten Anfangszustand.

Es ist wichtig, daß alle angegebenen Einheiten an die gleiche Versorgungsspannungsleitung und die gleiche Masse- oder Bezugspotentialleitung angeschlossen sind. Die erfindungsgemäße Rücksetzgeneratorschaltung hat den Vorteil, daß angeschlossene Schaltungen mit ausreichendem zeitlichen Abstand zum Versorgungsspannungsanstieg in den definierten Anfangszustand gesetzt werden.

Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

So ist es vorteilhaft, wenn die Generatorschaltung und die Verzögerungsschaltung einen definierten Anfangszustand für einen Betrieb aufweist, in den sie durch ein Signal am Steuereingang gesetzt werden. Tritt somit während des Betriebs der erfindungsgemäßen Rücksetzgeneratorschaltung ein Fehler z.B. durch Einbruch der Versorgungsspannung auf, so lassen sich die Generatorschaltung und die Verzögerungsschaltung durch das Steuersignal in den Anfangszustand zurücksetzen und ein fehlerhafter Betrieb der Rücksetzgeneratorschaltung wird verhindert.

Eine Ausgestaltung der Erfindung ist die Ausbildung der Generatorschaltung zur Abgabe eines Abschaltsignals an einen zweiten Ausgang nach einer Detektion des zweiten Signals am Signaleingang. Der zweite Ausgang der Generatorschaltung ist an den Steuereingang der Oszillatorschaltung angeschlossen. Die Oszillatorschaltung ist durch ein Signal am Steuereingang abschaltbar ausgebildet. Dadurch sendet die Generatorschaltung nicht nur ein Rücksetzsignal aus, sondern auch ein Abschaltsignal an die Oszillatorschaltung, wenn diese nicht mehr benötigt wird. Der Stromverbrauch des gesamten Rücksetzgenerators ist dadurch deutlich geringer.

In einer anderen Ausgestaltung ist die Generatorschaltung zur Abgabe des Rücksetzsignals nach einer Detektion einer ersten steigenden Flanke eines Signals am Signaleingang bis zu einer Detektion einer zweiten steigenden Flanke des Signals ausgebildet. Das Rücksetzsignal wird daher solange ausgesandt, bis eine zweite steigende Flanke detektiert wurde. Dies ist insbesondere dann sinnvoll, wenn die Verzögerungsschaltung als Frequenzteilerschaltung ausgebildet ist. Dadurch wird das Rücksetzsignal der Rücksetzgeneratorschaltung für eine Taktperiode des Frequenzteilerausgangs ausgebildet.

Wieder in einer anderen Ausgestaltung der Schaltungsanordnung umfaßt die Oszillatorschaltung einen Ringoszillator.

In einer vorteilhaften Weiterbildung der Erfindung umfaßt die Vergleichseinrichtung eine erste und eine zweite Detektionsschaltung. Die erste Detektionsschaltung ist zur Abgabe eines Schaltsignals an die zweite Detektionsschaltung ausgebildet, sobald das Versorgungspotential einen Schwellwert überschreitet. Die zweite Detektionsschaltung ist durch das Schaltsignal der ersten Detektionsschaltung aktivierbar und zur Abgabe des Steuersignals ausgebildet, sobald das Versorgungspotential den Potentialschwellwert überschreitet. Dadurch aktiviert die erste Detektionseinrichtung die zweite Detektionsschaltung immer erst dann, wenn das Versorgungspotential für einen fehlerfreien Betrieb der zweiten Detektionsschaltung ausreichend ist.

In einer zweckmäßigen Weiterbildung weist die erste Detektionseinrichtung der Vergleichseinrichtung eine erste steuerbare Strecke auf, deren erster Anschluß mit einem Bezugspotentialanschluß und deren Steueranschluß mit einem zweiten Anschluß und einem ersten Anschluß einer zweiten steuerbaren Strecke verbunden ist. Ein zweiter Anschluß der zweiten steuerbaren Strecke ist über einen Ladungsspeicher an einen Versorgungspotentialanschluß angeschlossen. Ein Steueranschluß der zweiten steuerbaren Strecke ist zur Zuführung des Versor gungspotentials ausgebildet. Ferner ist ein Knoten zwischen Ladungsspeicher und zweiten Anschluß der zweiten steuerbaren Strecke vorgesehen, an dem das Schaltsignal zur Aktivierung der zweiten Detektionsschaltung abgreifbar ist. Es ist in diesem Zusammenhang sinnvoll, wenn die erste und die zweite steuerbare Strecke jeweils durch einen Feldeffekttransistor von einem ersten Leistungstyp gebildet sind.

In einer anderen Weiterbildung der Erfindung umfaßt die zweite Detektionsschaltung der Vergleichseinrichtung einen Inverter, dessen Verhältnis zwischen seinem Umschaltpunkt und der Differenz zwischen Versorgungspotential und dem Bezugspotential sehr gering ist. Der Inverter besitzt dadurch eine hohe Asymmetrie, die zudem die Potentialschwelle darstellt, bei deren Überschreiten das Steuersignal von der Vergleichseinrichtung abgegeben wird.

In einer anderen Ausgestaltung der Erfindung ist die Vergleichseinrichtung zur Abgabe eines Differenzsignals ausgebildet. Das Differenzsignal ist dabei durch einen ersten und einen zweiten logischen Pegel definiert. Dies ist besonders vorteilhaft, da äußere Störeinflüsse auf das Rücksetzsignal deutlich reduziert werden.

In einer anderen Weiterbildung der erfindungsgemäßen Schaltungsanordnung umfaßt die Verzögerungsschaltung eine Zähleinrichtung. Diese ist zur Abgabe eines ersten Signals nach einer ersten Anzahl Taktperioden eines Taktsignals und zur Abgabe eines zweiten Signals nach einer zweiten Anzahl Taktperioden des Taktsignals ausgebildet. Damit läßt sich in vorteilhafter Weise eine Verzögerung bis zum Aussenden des Rücksetzsignals durch die Generatorschaltung sowie die Dauer des Aussendens des Rücksetzsignals durch die Generatorschaltung einstellen. Weiterhin sind die Verzögerung sowie die Dauer nur abhängig von der Oszillatorfrequenz. Es ist schaltungstechnisch besonders einfach, die erste Anzahl Taktperioden und die zweite Anzahl Taktperioden, also die Verzögerung so wie die Dauer, gleichgroß zu wählen. Alternativ ist die erste Anzahl Taktperioden und die zweite Anzahl Taktperioden unterschiedlich groß.

In einer weiteren zweckmäßigen Ausgestaltung der Erfindung sind in der Zähleinrichtung der Verzögerungsschaltung zumindest zwei in Reihe geschaltete bistabile Kippschaltungen vorgesehen, die einen asynchronen Dualzähler bilden. In einer anderen Weiterbildung ist die Verzögerungsschaltung als Eingangsimpulszähler mit zwei alternierenden Zählschwellen ausgebildet.

Im Folgenden wird die Erfindung anhand eines Ausführungsbeispiels unter Berücksichtigung auf die Zeichnungen im Detail erläutert. Es zeigen:
1: ein Blockschaltbild der Rücksetzgeneratorschaltung
2: ein Ausführungsbeispiel der Vergleichseinrichtung
3: ein Blockschaltbild eines Ringoszillators
4: einen Ausschnitt des Ringoszillators
5: ein Blockschaltbild der Verzögerungsschaltung
6: ein Ausführungsbeispiel der Generatorschaltung
7: ein Schaltbild einer Flip-Flop-Schaltung in der Generatorschaltung gemäß 6 und der Verzögerungsschaltung gemäß 5
1 zeigt eine Rücksetzgeneratorschaltung zur Erzeugung eines Rücksetzsignals. Im Folgenden wird sie Rücksetzgenerator oder Resetgenerator genannt. Der Resetgenerator weist einen Eingang 11 zur Zuführung eines Versorgungspotentials VDD und einen Ausgang 13 für das Massepotential auf. Weiterhin enthält er einen Signalausgang 12, an dem das Rücksetzsignal des Resetgenerators 1 abgreifbar ist.
Der Resetgenerator 1 umfaßt einen Ringoszillator 2, der einen Versorgungsanschluß 23 für das Versorgungspotential VDD und einen Masseanschluß 24 für das Massepotential, sowie einen Schalteingang 21 und einen Taktsignalausgang 22 besitzt. Der Ringoszillator 2 erzeugt ein Taktsignal und gibt dieses am Ausgang 22 aus. Durch ein Steuersignal am Schalteingang 21 ist er abschaltbar. Der Ausgang 22 des Ringoszillators 2 ist mit einem Taktsignaleingang 31 einer Verzögerungsschaltung 3 verbunden.
Auch die Verzögerungsschaltung 3 ist über ihren Versorgungseingang 34 mit dem Versorgungspotential VDD und über ihren Masseanschluß 35 mit dem Massepotential verbunden. Sie weist ferner einen Steuereingang 33 mit zwei Anschlüssen und einen Signalausgang 32 auf. Die Verzögerungsschaltung ist so ausgebildet, daß sie ein Taktsignal am Eingang 31 verzögert und erst nach einer bestimmten ersten Zeitspanne am Ausgang 32 abgibt. Ein zweites Signal am Signalausgang 32 wird wiederum erst nach einer zweiten Zeitspanne abgegeben. Somit arbeitet die Verzögerungsschaltung 3 in einer einfachen Ausführung als Frequenzteiler, der die Periode des Taktsignals des Ringoszillators 2 an ihrem Eingang 31 in einem bestimmten Verhältnis teilt und ein Taktsignal mit größerer Periode abgibt. Durch ein Steuersignal an den beiden Anschlüssen des Steuereingangs 33 läßt sich die Schaltung in einen definierten Anfangszustand setzen.
Der Resetgenerator 1 enthält ferner eine Generatorschaltung 4, deren Signaleingang 41 mit dem Signalausgang 32 der Verzögerungsschaltung 3 verbunden ist. Die Generatorschaltung ist über die Anschlüsse 45 und 46 an das Versorgungspotential VDD und das Massepotential angeschlossen und enthält ferner einen Steuereingang 43 mit ebenfalls zwei Anschlüssen. Am ersten Ausgang 42 der Generatorschaltung ist das Rücksetzsignal ab greifbar. Ein zweiter Ausgang 44 ist mit dem Schalteingang 21 des Ringoszillators verbunden. Die Generatorschaltung erzeugt bei Anliegen eines ersten Signals an dem Signaleingang 41 das Rücksetzsignal am Ausgang 42 und schaltet dies bei Anliegen eines zweiten Signals am Eingang 41 ab. Dazu ermittelt sie jeweils die steigenden Flanken der Ausgangssignale der Verzögerungsschaltung 3 am Anschluß 32.
Letztlich weist der Resetgenerator 1 eine Vergleichseinrichtung 5 auf, die einen fehlerfreien Betrieb der Verzögerungsschaltung 3 und der Generatorschaltung 4 sicherstellt. Dazu ist es ebenfalls am Versorgungspotentialeingang 11 mit ihrem Versorgungseingang 52 angeschlossen. Der Anschluß 53 der Vergleichseinrichtung 5 führt das Massepotential. Die Sensorschaltung 5 besitzt einen Steuerausgang 51 mit zwei Abgriffen für ein Differenzsteuersignal und ist mit ihrem Signalausgang 51 an den jeweiligen Steuereingang der Generatorschaltung 4 und der Verzögerungsschaltung 3 angeschlossen.
Ein Versorgungspotential VDD welches am Eingang des Resetgenerators 1 anliegt, wird von der Vergleichseinrichtung 5 über ihren Eingang 52 detektiert. Die Vergleichseinrichtung erzeugt ein Differenzsteuersignal POR+ und POR-, wobei das Signal POR+ ein Steuersignal mit positiver Logik und das Signal POR- ein Signal mit negativer Logik ist. Diese Signale halten bei Aktivierung die Verzögerungsschaltung 3 sowie die Generatorschaltung 4 in einem Resetzustand und stellen interne Rücksetzsignale für den Resetgenerator 1 dar. Während das Versorgungspotential VDD weiter ansteigt, beginnt der Ringoszillator 2 zu arbeiten und erzeugt ein Taktsignal an seinem Taktausgang. Bei einem weiteren Anstieg des Versorgungspotentials VDD, erhalten irgendwann die Verzögerungsschaltung 3 sowie die Generatorschaltung 4 eine ausreichende Versorgungsspannung und könnten arbeiten. Durch das angelegte Steuersignal an den Eingängen 33 und 43 verbleiben beide Schaltungen jedoch in einem definierten Ausgangszustand, und es wird am Rücksetzausgang 12 des Resetgenerators 1 noch kein Rücksetzsignal ausgesandt.
Bei einem weiteren Anstieg des Versorgungspotentials überschreitet dieses eine Versorgungspotentialschwelle in der Vergleichseinrichtung 5. Diese Potentialschwelle ist so hoch eingestellt, daß bei ihrem Überschreiten das Versorgungspotential für den fehlerfreien Betrieb der Generatorschaltung 4 und der Verzögerungsschaltung 3 ausreichend ist. Die Vergleichseinrichtung 5 schaltet daraufhin die internen Rückset- oder Steuersignale POR- und POR+ auf den jeweils anderen logischen Pegel und die Generatorschaltung 4 sowie die Verzögerungsschaltung 3 beginnen zu arbeiten.
Nach einer bestimmten Zeit nach Umschaltung der Rücksetzsignale POR+ und POR- gibt die Verzögerungsschaltung 3 an ihrem Ausgang 32 ein erstes Taktsignal aus, und die Generatorschaltung 4 erzeugt daraufhin an ihrem Ausgang das Rücksetzsignal POR. Das Rücksetzsignal wird solange aufrecht erhalten, bis die Generatorschaltung an ihrem Eingang 41 erneut ein weiteres Taktsignal detektiert.
Durch die Signalverzögerung nach Abschalten der internen Rücksetzsignale POR+ und POR- in der Verzögerungsschaltung 3 ist sichergestellt, daß auch Versorgungspotentiale anderer Versorgungspotentialdomänen ausreichend Zeit für einen Anstieg haben, so daß bei Aussenden des Rücksetzsignals alle Schaltungen dieses korrekt auswerten können. Gleichzeitig wird durch die lange Aussendedauer des Rücksetzsignals eine fehlerhafte Detektion aufgrund von Dämpfungen des Rücksetzsignals verhindert.
Zum Testen während des Herstellungsprozesses weist der Resetgenerator 1 ferner einen Testeingang 14 auf, der an eine Testschaltung 99 angeschlossen ist. Dadurch läßt sich das Rücksetzsignal POR auf seine Gültigkeit testen.
Eine Ausführung der Vergleichseinrichtung 5 zeigt 2. Diese enthält vier Teilschaltungsblöcke 54, 55, 56 und 57. Dabei bildet die Schaltung 55 eine Detektions- und Schalteinrichtung für die Inverterkette 57, dessen Ausgänge 571 und 572 die Abgriffe des Ausgangs 51 der Vergleichseinrichtung 5 bilden und die internen Steuersignale POR- und POR+ führen.
Die Detektionsanordnung 55 weist einen Kondensator 552 auf, dessen einer Anschluß an einen Eingang 551 der Detektionsanordnung 55 angeschlossen ist, welcher das Potential VDD führt. Ein zweiter Anschluß des Kondensators 552 führt zu einem Knoten 558 und weiterhin zu einem Drainanschluß eines nMOS-Transistors 553, dessen Steueranschluß ebenfalls mit dem Versorgungspotential VDD verbunden ist. Der Source-Anschluß des nMOS-Transistors 553 ist an einen Drain-Anschluß eines zweiten nMOS-Transistors 554 sowie an den Steueranschluß des nMOS-Transistors 554 angeschlossen. Der Source-Anschluß des zweiten nMOS-Transistors 554 führt zu einem Masseanschluß.
Weiterhin enthält die Detektionseinrichtung 55 einen ersten und einen zweiten pMOS-Transistor 555 und 556, die in Reihe geschaltet sind und wobei der Source-Anschluß des pMOS-Transistors 556 das Versorgungspotential VDD führt. Der Drain-Anschluß des pMOS-Transistors 555 ist mit einem Anschluß eines Kondensators 557 verbunden, dessen anderer Anschluß an das Massepotential VSS angeschlossen ist. Der Steueranschluß des pMOS-Transistors 556 ist ebenfalls mit dem Massepotential verbunden, der Steueranschluß des pMOS-Transistors 555 führt zu dem Knoten 558.
Der Knoten 558 weist weiterhin eine Verbindung zu einem Schaltungsblock 54 auf, der aus zwei MOS-Transistoren gegensätzlichen Ladungstyps gebildet ist. Die jeweils anderen Anschlüsse führen zu dem Versorgungspotential VDD. Der Steueranschluß des nMOS-Transistors des Schaltungsblocks 54 ist mit dem Knoten 55 verbunden. Der Steueranschluß des pMOS-Transistors ist an das Versorgungspotential angeschlossen.
Zwischen dem Drain-Anschluß des pMOS-Transistors 555 und dem Anschluß des Kondensators 557 ist ein Abgriff vorgesehen, der mit einem Schaltungsblock 56 verbunden ist. Dieser ist ähnlich wie der Schaltungsblock 54 aufgebaut. Der Knoten 559 ist dabei in gleicher Weise mit zwei Transistoren entgegengesetzten Ladungstyps verbunden. Zusätzlich enthält der Schaltungsblock einen weiteren nMOS-Transistor, dessen einer Anschluß mit dem Versorgungspotential VDD gekoppelt ist. Der andere Anschluß ist zusammen mit seinem Steueranschluß zwischen den pMOS-Transistor 556 und 555 geschaltet.
Ferner führt der Knoten 559 zu dem Eingang 573 der Inverterkette 57. Die Inverterkette 57 besteht aus drei Invertern mit jeweils eines zwischen Versorgungspotential VDD und Massepotential VSS geschalteten pMOS- und nMOS-Transistors. Ein Anschluß eines pMOS-Transistors ist jeweils an das Versorgungspotential VDD angeschlossen und mit seinem jeweils zweiten Anschluß mit einem nMOS-Transistor verbunden. Der andere Anschluß des jeweiligen nMOS-Transistors führt zu dem Massepotential VSS. Der Anschluß 573 der Inverterkette 57 ist dabei mit dem Steueranschluß des ersten pMOS- und des ersten nMOS-Transistors verbunden, die den ersten Inverter 573 bilden.
Die Steueranschlüsse der MOS-Transistoren des zweiten Inverters sind zwischen die Verbindung des pMOS- und nMOS-Transistor des ersten Transistorpaares geschaltet. Die Steueranschlüsse des dritten Transistorpaares sind zwischen die Transistoren des zweiten Inverters geschaltet und gleichzeitig mit dem Ausgang 571 der Inverterkette verbunden. Ein Abgriff zwischen den beiden Transistoren des dritten Inverters bildet den Ausgang 572 der Inverterkette. Die beiden Transistoren des ersten Inverters sind so dimensioniert, daß der Umschaltpunkt des ersten Inverters erst bei einem sehr hohen Versorgungspotential VDD stattfindet. Die beiden folgenden Inverter dienen dazu die Polarität des Signals wieder umzudrehen, die Signalqualität zu verbessern und ein Signal mit entgegengesetzter Polarität bereitzustellen.
Die Funktionsweise der Sensorschaltung oder Vergleichseinrichtung 5 ist folgende. Bei Anstieg des Versorgungspotentials VDD und damit der Versorgungsspannung wird der Knoten 558 kapazitiv mit nach oben gezogen. Gleichzeitig steigt das Potential am Steueranschluß des nMOS-Transistors 553. Erreicht der Knoten 558 einen Wert der Threshold-Spannung V_thNMOS, wird der Transistor 553 leitfähig und bei dem doppelten der Threshold-Spannung V_thNMOS auch der nMOS-Transistors 554. Der Transistor 554 arbeitet wie eine Diode. Dadurch beginnt eine Entladung des Kondensators 552 über den von den Transistoren 553 und 554 gebildeten Entladepfad. Der Knoten 558 und damit der Kondensator 552 wird soweit entladen, bis die Spannung über den Transistor 554 auf die Threshold-Spannung geklemmt wird.
Gleichzeitig dazu steigt am Source-Anschluß des Transistors 555 die Versorgungsspannung ebenfalls an, sobald die Spannung zwischen VDD und Masse die Schwellenspannung V_thPMOS eines pMOS-Transistors überschritten hat und dadurch der Transistor 556 einschaltet. Der Transistor 556 wirkt nur als Widerstand, der den Ladestrom in dem Kondensator klein hält. Der Transistor 555 beginnt daher frühestens zu leiten, wenn der Knoten 558 ein Potential erreicht hat, das dem Wert des doppelten der Threshold-Spannung V_thNMOS der Transistoren 553 und 554 entspricht. Mit Einsetzen der Leitfähigkeit des Transistors 555 fließt ein Ladestrom auf den Kondensator 557. Das Potential am Knoten 559, das vor Einsetzen der Leitfähigkeit gleich dem Massepotential war steigt nun langsam an.
Durch die beiden Transistoren 553 und 554 sowie den Kondensator 552 ist daher eine Detektioneinrichtung realisiert, die bei Überschreiten eines ersten Schwellwertes – der doppelten Threshold-Spannung – den Transistor 555 in einen leitfähigen Zustand schaltet. Dieser bildet zusammen mit dem Kondensator 557 und dem Transistor 556 ein RC-Glied, und gibt direkt die Zeitkonstante des Ladevorgangs des Kondensators 557 vor. Mit dieser Schaltung ist gewährleistet, daß der Transistor 555 erst ab einem gewissen Versorgungspotential in einen leitfähigen Zustand schaltet und zudem der daraus resultierende Anstieg des internen Signals IPOR immer kleiner als der Anstieg des Versorgungspotentials VDD ist. Vorteilhaft ist, daß die Schaltung keinen ohmschen Strompfad zwischen der Versorgungsspannung VDD und Masse aufweist, so daß kein statischer Ruhestrom verbraucht wird.
An den Steuereingängen des ersten Inverters 573 der Inverterkette 57 steigt das Signal IPOR an. Da die Inverterkette 57 und insbesondere der erste Inverter 573 besonders asymmetrisch aufgebaut sind, ist das Signal POR- am Ausgang 571 lange das Massepotential. Das Signal POR+ am Ausgang 572 folgt dem Versorgungspotential VDD. Ein solcher Signalverlauf entspricht einem internen Rücksetzsignal des Resetgenerators 1. Erst wenn das interne Signal IPOR den Umschaltpunkt des ersten Inverterpaares überschritten hat, wechseln die Pegel der beiden Ausgangssignale POR- und POR+. Das Signal POR- am Ausgang 571 hat nun das Versorgungspotential VDD, das Signal POR+ das Massepotential. Durch die Vertauschung der Polarität wird das interne Rücksetzsignal abgeschaltet.
Die Schaltungsblöcke 54 und 56 stellen im Prinzip in Sperrichtung geschaltete Dioden dar, die während eines normalen Versorgungspotentialsanstiegs in einem sperrenden Zustand verbleiben. Sie werden verwendet, um schnelle Einbrüche im Versorgungspotential VDD zu detektieren, die von der Schaltung 55 nicht erkannt werden. Bei einem Einbruch des Versorgungspotentials VDD schalten die pMOS- und nMOS-Transistoren der Schaltungsblöcke 54 und 56 in einen leitenden Zustand und entladen den Knoten 558 und 559. Dadurch sinkt das interne Signal IPOR auf einen niedrigen Pegel, was zu einem Umschalten der Pegel bei den Signalausgängen 571 und 572 führt. Das POR- Signal besitzt wieder einen niedrigen Pegel, das POR+ Signal einen hohen. An die Generatorschaltung 4 und die Verzögerungsschaltung 3 wird erneut ein Resetsignal gesendet.
Ein Ausführungsbeispiel eines Ringoszillators 2 des Resetgenerators 1 zeigt 3. Dieser ist aus fünf in Reihe geschaltete invertierende Oszillatorelemente 22 aufgebaut die untereinander durch zusätzliche, nicht invertierende passive Verzögerungselemente 23 verbunden sind. Am Ausgang 222 des letzten Oszillatorelements 22 ist ein weiteres Verzögerungselement 23 und ein Verstärker 24 angeschlossen. Am Ausgang des Verstärkers 24 ist das Taktsignal CLK des Ringoszillators 2 abgreifbar. Zwischen Ausgang des letzten Verzögerungselements 23 und Eingang des Verstärkers 24 ist ein Abgriff vorgesehen, der das Taktsignal CLK auf den Eingang 221 des ersten Oszillatorelements 22' zurückführt.
Weiterhin weist jedes Oszillatorelement 22 einen Steuereingang 223 auf, durch das das Element bei Detektion eines Abschaltsignals DP abgeschaltet wird. Die einzelnen Oszillatorelemente 22 haben invertierende Funktion und sind so dimensioniert, daß sie auch bei kleinen Versorgungsspannungen arbeiten können. Zusammen mit den Verzögerungselementen 23 wird somit erreicht, daß der Ringsoszillator Rechtecksimpulse mit relativ niedriger Frequenz erzeugt.
Die Ausgestaltung eines solchen Oszillatorelements 22 ist in 4 zu sehen. Das Oszillatorelement 22 enthält einen ersten pMOS-Stromspiegel 224 und einen in Reihe dazu geschalteten nMOS-Stromspiegel 225. Weiterhin weist das Element einen Inverter auf, der in einen Signalpfad zwischen den beiden Stromspiegel geschaltet ist. Die beiden Stromspiegel 224 und 225 dienen zur Begrenzung des Schaltstroms des Inverters. Der Inverter besteht aus einem pMOS-Transistor 2221 und einem dazu in Reihe geschalteten nMOS-Transistor 2222, deren Steueranschlüsse mit dem Eingang 221 des Oszillatorelements 22 verbunden sind. Je nach Pegel am Eingang des Inverters sperrt einer der beiden Transistoren. Dadurch liegt am Ausgang 222 der zum Pegel des Eingangssignals invertierte Pegel an.
Zusätzlich sind die Anschlüsse der pMOS-Transistoren des Stromspiegels 224 über zwei weitere pMOS-Transistoren 226 und 227 an das Versorgungspotential VDD angeschlossen. Die Steueranschlüsse der Transistoren 226 und 227 sind mit dem Steuereingang verbunden. Durch das Abschaltsignal DP auf einem logisch hohen Pegel lassen sich beide Stromspiegel 224 und 225 und damit auch der Inverter vollständig abschalten. Gleichzeitig wird der Ausgang des Oszillatorelements 22 durch einen mit dem Ausgang 222 verbundenen nMOS-Transistor 228 auf das Massepotential VSS gezogen.
Das Taktsignal CLK, das vom Ringoszillator 2 erzeugt und an seinem Ausgang 22 abgegeben wird, wird der Verzögerungsschaltung 3 zugeführt, deren beispielhafte Ausführungsform in 5 gezeigt ist. Die Verzögerungsschaltung 3 ist als asynchrone Zählerschaltung aus insgesamt vier speziellen Toggle-Flip-Flops aufgebaut. Der asynchrone Zähler ist mit seinen Toggle-Flip-Flops so verschaltet, daß nach 16 Taktperioden des Taktsignals CLK am Eingang 31 am Ausgang 32 ein Flankenwechsel des Ausgangssignals erzeugt wird. Somit arbeitet der asynchrone Zähler als Frequenzteiler, der die Frequenz des Taktsignals CLK durch den Faktor 16 teilt und daraus ein neues Taktsignal generiert.
Die vier Toggle-Flip-Flops der Verzögerungsschaltung 3 sind in Reihe hintereinander geschaltet, so daß ihr jeweiliger Ausgang 361, der das invertierte Datensignal Qn führt mit dem Eingang 362 des folgenden Toggle-Flip-Flops verbunden ist. Das invertierte Datensignal Qn eines Flip-Flops bildet daher das Taktsignal CLK für den folgenden Toggle-Flip-Flop. Der Eingang 362 des ersten Flip-Flops 36 ist an den Taktsignaleingang 31 der Verzögerungsschaltung 3 angeschlossen. Der Datenausgang 375 des letzten Toggle-Flip-Flops 37 bildet gleichzeitig den Signalausgang 32 und führt das Steuersignal Q. Weiterhin enthält jedes Toggle-Flip-Flop zwei Reseteingänge 363 und 364 für die internen Rücksetzsignale POR+ bezie hungsweise POR-. Die Rücksetzsignale schalten jedes Toggle-Flip-Flop in einen inaktiven Zustand.
Besitzt das POR- Signal einen niedrigen Pegel und das POR+ Signal einen hohen Pegel, so werden die Toggle-Flip-Flops in einem Resetzustand gehalten. Am Ausgang 32 wird kein Signal Q abgegeben. Ist die Versorgungsspannung ausreichend, invertiert die Sensorschaltung 5 die Pegel der beiden Signale POR+ und POR- und die Toggle-Flip-Flops des asynchronen Zählers beginnen zu arbeiten. Mit jeder steigenden Flanke eines Taktsignals CLK wird der Signalpegel am Ausgang 361 eines jeden Toggle-Flip-Flops invertiert, solange bis ein Überlauf am letzten Toggle-Flip-Flop 37 an dessen Ausgang 375 ein Signal mit einem hohen Pegel erzeugt. Dies erfolgt erstmalig nach einer bestimmten Anzahl Taktperioden des Takteingangsignals CLK. Für die gleiche Anzahl weiterer Taktperioden bleibt das Signal Q am Ausgang 32 auf einem logisch hohen Pegel und wird erst nach einem erneuten Überlauf zurückgesetzt.
Das Ausgangssignal Q wird der Generatorschaltung 4 zugeführt. Ein Ausführungsbeispiel einer solchen Generatorschaltung zeigt 7.
Die Generatorschaltung 4 enthält zwei D-Flip-Flop Schaltungen 401 und 402 auf, mit je zwei Reseteingängen für die internen Steuersignale POR+ und POR-. Die Taktsignaleingänge 4011 der beiden D-Flip-Flops 401 und 402 sind an den Eingang 41 der Generatorschaltung 4 angeschlossen. Der Dateneingang 4013 des D-Flip-Flops 402 ist mit einem Versorgungspotentialanschluß für das Versorgungspotential VDD verbunden, der Datenausgang 4022 des D-Flip-Flops 402 ist mit dem Dateneingang 4013 des Flip-Flops 401 verbunden. Weiterhin führt er zu einem ersten Eingang eines logischen NAND-Gatters 405. Der Datenausgang 4012 des D-Flip-Flops 401 ist an den anderen Eingang des NAND-Gatters 405 angeschlossen. Über einen Inverter 406 ist dieses mit dem Ausgang 44 für das Abschaltsignal DP verbunden.
Außerdem ist der Ausgang 4022 des D-Flip-Flops 402 mit einem ersten Eingang eines zweiten NAND-Gatters 404 verbunden. Auch der Ausgang 4021 des D-Flip-Flops 401 ist über einen Inverter 403 an den zweiten Eingang des NAND-Gatters 404 angeschlossen. Der Ausgang dieses Gatters ist über einen zweiten Inverter 406 und einen Verstärker 407 mit dem Ausgang 42 der Generatorschaltung 4 verbunden. An diesem Ausgang 42 ist das Rücksetzsignal POR für alle digitalen Teilschaltungen abgreifbar.
Liegt an den Reseteingängen der Flip-Flops 401 und 402 das interne Rücksetzsignal an, so verharren die D-Flip-Flops 401 und 402 in einem inaktiven Zustand. An ihren jeweiligen Ausgängen ist ein Signal mit logisch niedrigem Pegel abgreifbar, wodurch die Ausgangssignale POR und DP ebenfalls einen logisch niedrigen Pegel aufweisen.
Sobald das Resetsignal durch Invertierung der Pegel der Signale POR- und POR+, arbeiten die D-Flip-Flops. Zu diesem Zeitpunkt ist das Versorgungspotential VDD am Dateneingang 4023 des ersten D-Flip-Flops bereits auf einem hohen Pegel. Bei der Detektion einer steigenden Flanke des Signals Q erzeugt der D-Flip-Flop 402 an seinem Ausgang 4022 ein Signal mit einem logisch hohen Pegel gemäß dem Pegel des Versorgungspotentials VDD an seinem Dateneingang 4023.
Gleichzeitig generiert der D-Flip-Flop 401 an seinem Datenausgang 4012 ein Signal mit einem logisch niedrigen Pegel. Durch das logische Gatter 405 und den Inverter 406 ergibt sich für das Abschaltsignal DP am Ausgang 44 ein logisch niedriger Pegel, für das Rücksetzsignal POR an dem Rücksetzausgang 42 ein logisch hoher Pegel.
Bei der folgenden steigenden Flanke des Taktsignals Q verharrt der Pegel des Signals an dem Ausgang 4022 des ersten D-Flip-Flops 402 auf einem logisch hohen Pegel. Gleichzeitig schaltet der D-Flip-Flop 401 das Signal an seinem Ausgang 4012 ebenfalls auf einen logisch hohen Pegel. Der Ausgang des NAND-Gatters 405 wird dadurch niedrig, und an dem Rücksetzausgang 44 wird das Abschaltsignal DP für den Ringoszillator mit einem logisch hohen Pegel abgegeben.
Das Signal am Ausgang 4012 wird durch den Inverter 403 invertiert und dem zweiten Eingang des NAND-Gatters 404 zugeführt. Das Rücksetzsignal POR am Ausgang 42 fällt auf einen logisch niedrigen Pegel zurück und wird somit abgeschaltet.
Die Generatorschaltung erzeugt daher abhängig von einer Detektion steigender Flanken auf einem Taktsignal Q ein Rücksetzsignal POR an ihrem Ausgang 42. Die Länge dieses Rücksetzsignals ist dabei abhängig von der Dauer zwischen zwei auftretenden steigenden Flanken des Eingangssignals Q. Wird nach Auftreten einer ersten steigenden Flanke am Taktsignal Q ein internes Rücksetzsignal POR+ und POR- an den Reseteingängen der D-Flip-Flops 401 und 402 registriert, setzen sich die D-Flip-Flops 401 und 402 zurück und die Rücksetzsignale DP und POR der Generatorschaltung werden abgeschaltet. Dadurch beginnt ein Resetvorgang des Resetgenerators von vorne. Die beiden D-Flip-Flops 401 und 402 sind so aufgebaut, daß sie bereits bei sehr geringen Versorgungsspannungen korrekt arbeiten können und somit die internen anliegenden Resetsignale der Vergleichseinrichtung 5 korrekt auswerten.
Eine Ausgestaltung der beiden D-Flip-Flops 401 und 402 zeigt 7.
Die Leitung, die dabei das interne Rücksetzsignal POR- führt ist an den Steueranschluß zweier pMOS-Transistoren 4025 angeschlossen. Das interne Rücksetzsignal POR+ ist an den Steueranschluß zweier nMOS-Transistoren 4026 geführt. Durch die Transistoren 4026 wird das Massepotential VSS einem Eingang eines ersten Inverters 4033 zugeführt, dessen Ausgang mit einem Knoten 4024 und einem Eingang eines Ausgangsinverters 4022 verbunden ist. Das Versorgungspotential VDD wird durch einen der Transistoren 4025 auf den Eingang des Ausgangsinverters 4022 geschaltet. Die jeweils zweiten Transistoren schalten das Versorgungspotential bzw. Massepotential in den Datenpfad des Flip-Flops. Wird daher an den Resetsignaleingängen ein Rücksetzsignal POR+ und POR- angelegt, so erzeugt der D-Flip-Flop unabhängig von einem Taktsignal beziehungsweise einem Signal am Dateneingang 4023 immer ein Signal am Ausgang des Inverters 4022 mit einem logisch niedrigen Pegel.
Die Flip-Flop Schaltung selbst enthält zwei über einen Inverter 4032 miteinander verbundenen in Reihe geschaltenen MOS-Transistorpaare 4028 und 4029. Jedes MOS-Transistorpaar besteht aus einem P- und einen nMOS-Transistor die zueinander parallel geschaltet sind. Der nMOS-Transistor des ersten Paares 4028 und der pMOS-Transistor des zweiten Paares 4029 sind mit ihren Steueranschlüssen über einen Inverter 4030 mit dem Taktsignaleingang 4011 für das Taktsignal Q verbunden. Die Steueranschlüsse der jeweils anderen MOS-Transistoren sind direkt an den Eingang 4011 angeschlossen.
Jeweils ein Paar von Anschlüssen des ersten MOS-Transistorpaares 4029 sind an den Ausgang eines NAND-Gatters 4031 angeschlossen, dessen erster Eingang den Eingang 4023 für das Datensignal bildet, und dessen anderer Eingang mit der Leitung für das Rücksetzsignal POR- verbunden ist. Die anderen beiden Anschlüsse des ersten Transistorpaares 4029 sind über einen Inverter 4032 an zwei Anschlüsse des zweiten Paares 4028 angeschlossen. Die beiden anderen Anschlüsse des zweiten MOS-Transistorpaares 4028 führt über den ersten und zweiten Inverter 4033 und 4022 zu dem Ausgang des D-Flip-Flops.
Im Betrieb gibt das D-Flip-Flop bei steigender Flanke des Taktsignals den Pegel am Eingang 4023 am Ausgang 4034 wieder aus. Das in 7 dargestellte D-Flip-Flop läßt sich in einfacher Weise in die für die Verzögerungsschaltung 3 der 5 benötigen Toggle-Flip-Flops ausbilden, in dem der Knoten 4024 auf den Eingang 4023 zurückgeführt wird. In bei den Fällen ist gewährleistet, daß die Flip-Flops durch ein Rücksetzsignal auf den POR+ und POR- Signalen sicher angehalten werden und gleichzeitig auch bei geringen Versorgungsspannungen fehlerfrei arbeiten.
Der erfindungsgemäße Resetgenerator erzeugt daher über die Verzögerungseinrichtung und die Generatorschaltung ein Rücksetzsignal, wobei der Beginn des Rücksetzsignals sowie die Dauer durch die Verzögerungseinrichtung einstellbar ist. Dadurch lassen sich mit dem Resetgenerator auch Teilschaltungen, die zu anderen Versorgungsspannungsdomänen gehören fehlerfrei zurücksetzen. Die Vergleichseinrichtung des Resetgenerators sorgt dafür, daß der Resetgenerator selbst ebenso fehlerfrei arbeitet. Durch die erste Detektionsschaltung in der Vergleichseinrichtung ist sichergestellt, daß das Überschreiten der Potentialschwelle eindeutig registriert wird. Dabei ist es unerheblich, wie der Spannungsanstieg bis dahin verlaufen ist.

1: Resetgenerator
2: Ringoszillator
3: Verzögerungsschaltung
4: Generatorschaltung
5: Vergleichseinrichtung
11: Versorgungspotentialanschluß
12: Rücksetzsignalausgang
13: Massepotentialanschluß
14: Testsignaleingang
21: Schalteingang
33, 43: Steuereingang
22: Taktsignalausgang
23, 34, 45: Versorgungspotentialeingang
24, 35, 46: Massepotentialeingang
31: Taktsignaleingang
32: Signalausgang
41: Signaleingang
42: Rücksetzsignalausgang
44: Steuersignalausgang
POR: Rücksetzsignal
POR+, POR-: Interne Rücksetzsignale
54, 56: Schaltungsblöcke
55: Detektionsschaltung
57: Inverterkette
552, 557: Kondensatoren
553, 554: MOS-Transistoren vom nMOS-Typ
556, 555: MOS-Transistoren vom pMOS-Typ
558, 559: Knoten
573: Eingang
571, 572: Rücksetzsignalausgänge
IPOR: Internes Rücksetzsignal
DP: Abschaltsignal
CLK: Taktsignal
23: Verzögerungselement
22: Oszillatorelement
221: Oszillatoreingang
222: Oszillatorausgang
223: Oszillatorelementsteuereingang
224, 225: Stromspiegel
226, 227: Abschalttransistoren
2221, 222: Inverterelemente
36, 37: Toggle-Flip-Flops
Q, Qn: Datensignale
362: Signaleingang
363, 364: Rücksetzeingang
365, 375: Datenausgang
401, 402: D-Flip-Flops
4013, 4023: Datensignaleingänge
4011: Taktsignaleingänge
4022, 4012: Datenausgänge
403, 406: Inverter
404, 405: NAND-Gatter
407: Verstärker
4024: Knoten
4025, 4026: Abschalttransistoren
4028, 4029:: Transistorpaare

Claims

Rücksetzgeneratorschaltung (1) zur Erzeugung eines Rücksetzsignals, umfassend: – eine Oszillatorschaltung (2), die zur Abgabe eines Taktsignals an einen Ausgang (22) ausgebildet ist; – eine Verzögerungsschaltung (3) mit einem Taktsignaleingang (31), der mit dem Ausgang (22) der Oszillatorschaltung (2) verbunden ist, mit einem Signalausgang (32) und einem Steuereingang (33), wobei die Verzögerungsschaltung (3) durch ein Steuersignal (POR+, POR-) am Steuereingang (33) aktivierbar und zur Abgabe eines ersten Signals (Q) nach einer ersten vorbestimmten Zeitspanne und zur Abgabe eines zweiten Signals (Q) nach einer zweiten vorbestimmten Zeitspanne nach Abgabe des ersten Signals ausgebildet ist; – eine Generatorschaltung (4) mit einem Signaleingang (41) und einem Rücksetzsignalausgang (42), die durch das Steuersignal (POR+, POR-) an einem Steuereingang (43) aktivierbar und zur Abgabe eines Rücksetzsignals bei einer Detektion des ersten Signals (Q) am Signaleingang (41) bis zu einer Detektion des zweiten Signals (Q) am Signaleingang (41) der Generatorschaltung (4) ausgebildet ist, bei der der Signaleingang (41) an den Signalausgang (32) der Verzögerungsschaltung (3) angeschlossen ist; – eine Vergleichseinrichtung (5), die für einen Vergleich eines Versorgungspotentials mit einem Potentialschwellwert und zur Abgabe des Steuersignals (POR+, POR-) an einen Signalausgang (51) bei Überschreiten des Potentialschwellwertes ausgebildet ist, bei der der Signalausgang (51) mit dem Steuereingang (33) der Verzögerungsschaltung (3) und dem Steuereingang (43) der Generatorschaltung (4) verbunden ist. dadurch gekennzeichnet, daß die Generatorschaltung (4) zur Abgabe eines Abschaltsignals (DP) an einen zweiten Ausgang (44) nach der Detektion des zweiten Signals am Signaleingang (41) ausgebildet und der zweite Ausgang (44) mit einem Steuereingang (21) der Oszillatorschaltung (2) verbunden ist, wobei die Oszillatorschaltung (2) durch das Abschaltsignal am Steuereingang (21) abschaltbar ist.
Rücksetzgeneratorschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Generatorschaltung (4) und/oder die Verzögerungsschaltung (3) einen bestimmten Anfangszustand für einen Betrieb aufweisen und durch das Steuersignal (POR+, POR-) am Steuereingang (43, 33) in den Anfangszustand schaltbar sind.
Rücksetzgeneratorschaltung nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, daß die Generatorschaltung (4) zur Abgabe des Rücksetzsignals bei einer Detektion einer ersten steigenden Flanke des Signals (Q) bis zu einer Detektion einer zweiten steigenden Flanke des Signals (Q) ausgebildet ist.
Rücksetzgeneratorschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Vergleichseinrichtung (5) eine erste Detektionsschaltung umfasst, die zur Abgabe eines Schaltsignals an eine durch das Schaltsignal aktivierbare zweite Detektionsschaltung der Vergleichseinrichtung (5) ausgebildet ist, sobald das Versorgungspotential einen ersten Schwellwert überschreitet und die zweite Detektionseinrichtung zur Abgabe des Steuersignals (POR+, POR-) ausgebildet ist.
Rücksetzgeneratorschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die erste Detektionsschaltung der Vergleichseinrichtung (5) eine erste steuerbare Strecke (554) aufweist, deren erster Anschluß mit einem Bezugspotentialanschluß (VSS) und deren Steueranschluß mit dem zweiten Anschluß und einem ersten Anschluß einer zweiten steuerbaren Strecke (553) verbunden ist, deren zweiter Anschluß über einen Ladungsspeicher (552) mit einem Anschluß für ein Versorgungspotential (VDD) und deren Steueranschluß mit dem Anschluß für das Versorgungspotential (VDD) gekoppelt ist.
Rücksetzgeneratorschaltung nach Anspruch 5, dadurch gekennzeichnet, daß zwischen dem Ladungsspeicher (552) und zweitem Anschluß der zweiten steuerbaren Strecke (553) ein Abgriff für das Schaltsignal vorgesehen ist.
Rücksetzgeneratorschaltung nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die zweite Detektionsschaltung der Vergleichseinrichtung (4) eine Inverterschaltung (57) mit zumindest einem asymmetrischen Inverter (573) umfasst, dessen Verhältnis zwischen einem Umschaltpunkt des Inverters (573) und der Differenz zwischen Versorgungspotential (VDD) und Bezugspotential (VSS) sehr gering ist.
Rücksetzgeneratorschaltung nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß die Detektionsschaltungen der Vergleichseinrichtung (4) Feldeffekt- oder Bipolartransistoren umfassen.
Rücksetzgeneratorschaltung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß Vergleichseinrichtung (4) zur Abgabe des Steuersignals (POR+, POR-) als Differenzsteuersignal ausgebildet ist, wobei das Differenzsignal durch einen ersten und einen zweiten logischen Pegel gebildet ist.
Rücksetzgeneratorschaltung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Verzögerungsschaltung (3) eine Zähleinrichtung umfasst, die zur Abgabe eines ersten Signals (Q) nach einer ersten Anzahl Taktperioden eines Taktsignals und zur Abgabe eines zweiten Signals (Q) nach einer zweiten Anzahl Taktperioden des Taktsignals ausgebildet ist.
Rücksetzgeneratorschaltung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Verzögerungsschaltung (3) zumindest zwei in Reihe geschaltete bistabile Kippschaltungen (36, 37) umfaßt, die einen asynchronen Dualzähler bilden.
Rücksetzgeneratorschaltung nach einem der Ansprüche 1 bis 11, die Verzögerungsschaltung als Frequenzteiler ausgebildet ist.
Rücksetzgeneratorschaltung nach einem der Ansprüche 1 bis 12, die Oszillatorschaltung als Ringoszillator zur Abgabe eines rechtecksförmigen Taktsignals ausgebildet ist.
Rücksetzgeneratorschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Vergleichseinrichtung (4) zumindest eine dritte Detektionsschaltung (54, 56) zur Detektion einer Versorgungspotentialschwankung umfasst, und die Vergleichseinrichtung (4) zur Abgabe des Steuersignals (POR+, POR-) nach der Detektion einer Versorgungspotentialschwankung ausgebildet ist.