[go: up one dir, main page]

DE10334633A1 - Manufacturing arrangement with two semiconducting chips, involves joining extended contact area on first chip to contact area on second chip by conducting thermal flow process - Google Patents

Manufacturing arrangement with two semiconducting chips, involves joining extended contact area on first chip to contact area on second chip by conducting thermal flow process Download PDF

Info

Publication number
DE10334633A1
DE10334633A1 DE2003134633 DE10334633A DE10334633A1 DE 10334633 A1 DE10334633 A1 DE 10334633A1 DE 2003134633 DE2003134633 DE 2003134633 DE 10334633 A DE10334633 A DE 10334633A DE 10334633 A1 DE10334633 A1 DE 10334633A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
semiconductor
contact
chip
carrier substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2003134633
Other languages
German (de)
Inventor
Reidar Dr. Lindstedt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2003134633 priority Critical patent/DE10334633A1/en
Publication of DE10334633A1 publication Critical patent/DE10334633A1/en
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/8121Applying energy for connecting using a reflow oven
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06551Conductive connections on the side of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01058Cerium [Ce]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

The method involves making a first chip (11) from a substrate material wafer with a first electrical contact with an exposed lateral contact surface, electrolytically separating a first conductive material from the exposed contact surface to extend the contact area until it protrudes from the lateral surface, placing the chip on a second (12) so the extended contact contacts an electrical contact on the second chip and conducting a thermal flow process to join the contacts. An independent claim is also included for the following: (a) an arrangement with two semiconducting chips.

Description

Die Erfindung betrifft eine Anordnung mit zwei Halbleiterchips sowie ein Verfahren zur Herstellung einer Anordnung mit zwei Halbleiterchips.The invention relates to an arrangement with two semiconductor chips and a method for producing one Arrangement with two semiconductor chips.

Halbleiterchips werden, nachdem ihre integrierten Schaltkreise auf einem Wafer hergestellt sind und der Wafer in Chips vereinzelt ist, üblicherweise in ein Gehäuse eingefaßt, mit welchem sie über eine Vielzahl elektrischer Kontakte verbunden werden. Der gehäuste Chip wird dann mittels gehäuseseitiger Kontakte an eine größere Einheit, beispielsweise ein Motherboard oder an ein Speichermodul angeschlossen. Der Halbleiterchip selbst weist auf seiner Oberseite, auf der die integrierte Halbleiterschaltung gefertigt ist, Kontaktflächen (pads) auf, die durch die chipseitigen Gehäusekontakte kontaktiert werden, etwa durch Bonden, Löten oder andere Verbindungstechniken.Semiconductor chips are, after their integrated circuits are manufactured on a wafer and the Wafers are separated into chips, usually in a housing bordered, with which they over a large number of electrical contacts are connected. The packaged chip is then by means of the housing Contacts to a larger unit, for example, a motherboard or connected to a memory module. The semiconductor chip itself has on its top, on which the integrated semiconductor circuit is manufactured, contact surfaces (pads) which are contacted by the chip-side housing contacts, for example by bonding, soldering or other joining techniques.

Zuweilen werden Halbleiterchips auch ungehäust, d.h. ohne Zwischenschaltung eines Gehäuses mit anderen Hardwarekomponenten elektrisch verbunden.Sometimes semiconductor chips too without housing, i.e. without interposing a housing with other hardware components electrically connected.

In allen Fällen wird der Halbleiterchip ausschließlich von seiner Oberseite aus, d.h. von derjenigen Seite aus, auf der sich die integrierte Halbleiterschaltung befindet, kontaktiert. Diese Art der Kontaktierung ergibt sich fast zwangsläufig aus dem Umstand, daß eine Vielzahl mikroskopisch kleiner Kontakte mit Abmessungen von wenigen 100 nm oder darunter lagejustiert zueinander und zum Gehäuse zuverlässig angeschlossen werden müssen. Da die integrierte Halbleiterschaltung eines Halbleiterchips selbst eine Vielzahl lagejustierter und abmessungsoptimierter Schaltelemente und sonstiger Strukturen aufweist, werden auch die Kontaktpads oder Kon taktflächen zur Kontaktierung durch das Gehäuse in die integrierte Halbleiterschaltung integriert. Die Kontaktflächen werden als Bestandteil der oberen Leiterbahnebenen lithographisch strukturiert und während der Leiterbahnherstellung hergestellt. Eine über die Fläche der integrierten Halbleiterschaltung verteilte Vielzahl solcher Kontaktflächen kann etwa mit Hilfe von Bonddrähten oder anderen elektrischen Verbindungsmitteln kontaktiert werden.In all cases, the semiconductor chip exclusively from its top, i.e. from the side on which the integrated semiconductor circuit is contacted. This type of contacting is almost inevitable the fact that a Large number of microscopic contacts with dimensions of a few 100 nm or less position-adjusted to each other and reliably connected to the housing Need to become. Because the semiconductor integrated circuit of a semiconductor chip itself a variety of position-adjusted and dimensionally optimized switching elements and other structures, the contact pads or Contact areas for contacting through the housing integrated into the semiconductor integrated circuit. The contact areas will be lithographically structured as part of the upper interconnect levels and during the Manufactured conductor track. One over the area of the semiconductor integrated circuit Distributed variety of such contact areas can be with the help of bonding wires or other electrical connection means can be contacted.

Die noch nicht offengelegte deutsche Patentanmeldung 103 08 926.8 beschreibt eine Anordnung von zwei Halbleiterchips, welche in ihren Seitenflächen elektrische Kontakte aufweisen, die lateral miteinander zu verbinden sind.The undisclosed German Patent application 103 08 926.8 describes an arrangement of two Semiconductor chips which have electrical contacts in their side surfaces, which are laterally connected to each other.

In der Praxis stellt sich die Frage, wie solche Kontakte fertigungstechnisch zu einer sicheren, dauerhaften und lagejustierten Verbindung sämtlicher elektrischer Leitungen zwischen den Chips verbunden werden können. Das Aussägen der Chips und das Aneinanderdrücken von deren Seitenflächen kann alleine nicht zu einer solchen Verbindung führen, schon weil die in den Seitenflächen enthaltenen elektrischen Kontakte mit den Seitenflächen fluchten; die elektrischen Kontakte müssen jedoch außerhalb der Seitenflächen miteinander verbunden werden.In practice, the question arises how such contacts technically to a safe, permanent and position-adjusted connection of all electrical Lines can be connected between the chips. Sawing out the Chips and pressing together from their side faces can alone do not lead to such a connection, if only because the faces contained electrical contacts are aligned with the side surfaces; the electrical contacts however outside the faces be connected to each other.

Herkömmliche Techniken, die in der Halbleitertechnik im Einsatz sind, sind entweder Löttechniken oder Bondtechniken, bei denen zusätzliche Masse auf elektrische Kontakte aufgebracht und gleichzeitig erhitzt, beim Bonden zusätzlich gepreßt und mit Ultraschall bestrahlt wird.Conventional techniques used in the Semiconductor technology in use are either soldering techniques or bonding techniques where additional mass is based on electrical Contacts applied and heated at the same time, additionally pressed during bonding and with ultrasound is irradiated.

Würde man zum elektrischen Kontaktieren lateraler, in Chipseitenflächen gefertigter Kontakte ebenfalls Bond- oder Löttechniken einsetzen, würde ein Anpressen des Halbleiterchips in seitlicher Richtung, um die lateralen Kontakte zu kontaktieren, gleichzeitig zu einer Bewegung des aufgesetzten Halbleiterchips auf seinem Träger führen und somit die Halblei terschaltung, zumindest die Kontaktflächen seiner Metallisierungsebene beschädigen, zerstören oder zumindest Fehlkontaktierungen zur Folge haben. Herkömmliche Bond- oder Löttechniken sind daher bei lateralen und vertikalen Kontakten zugleich nicht ohne weiteres einsetzbar.Would one for the electrical contacting of lateral ones made in chip side surfaces Contacts also bonding or soldering techniques would use one Press the semiconductor chip in the lateral direction to the lateral To contact contacts, at the same time as a movement of the attached semiconductor chip on its carrier to lead and thus the semiconductor circuit, at least the contact surfaces of it Damage the metallization level, to destroy or at least result in incorrect contacts. conventional Bonding or soldering techniques are therefore with lateral and vertical contacts not without further usable.

Es ist kein offengelegtes Verfahren bekannt, mit dem eine solche Anordnung von über ihre Seitenflächen miteinander verbundenen Halbleiterchips auf einfache Weise hergestellt werden kann und mit dem die elektrischen Kontakte an den Seitenflächen miteinander verbunden werden können, damit eine solche Anordnung bei verhältnismäßigem technologischen Aufwand zuverlässig, d.h. mit ausreichend kleiner Ausschußrate herstellbar ist.It is not a disclosed procedure known with which such an arrangement of their side faces with each other connected semiconductor chips can be produced in a simple manner can and with which the electrical contacts on the side surfaces with each other can be connected thus such an arrangement with a relatively high level of technological effort reliable, i.e. can be produced with a sufficiently small reject rate.

Es ist die Aufgabe der vorliegenden Erfindung, ein dafür geeignetes Verfahren sowie eine in geeigneter Weise beschaffene Anordnung anzugeben.It is the task of the present Invention, one for it suitable process and a suitably procured Specify order.

Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 gelöst, das die folgende Reihenfolge von Schritten aufweist:

  • a) Fertigen eines ersten Halbleiterchips aus einem Wafer aus Halbleitermaterial, wobei der erste Halbleiterchip einen elektrischen Kontakt aufweist, der in einer Seitenfläche des ersten Halbleiterchips eine offenliegende Kontaktfläche besitzt,
  • b) elektrolytisches Abscheiden eines elektrisch leitfähigen Materials auf die offenliegende Kontaktfläche selektiv zum Substratmaterial, wodurch der elektrische Kontakt vergrössert wird, bis er aus der Seitenfläche herausragt,
  • c) Ansetzen des ersten Halbleiterchips an einen zweiten Halbleiterchip in der Weise, daß der vergrößerte elektrische Kontakt einen elektrischen Kontakt des zweiten Halbleiterchips berührt, und
  • d) Durchführen eines thermischen Verfließprozesses, bei dem der elektrische Kontakt des ersten Halbleiterchips mit dem elektrischen Kontakt des zweiten Halbleiterchips zu einer Kontaktverbindung zwischen dem ersten und dem zweiten Halbleiterchip verschmilzt.
This object is achieved by a method according to claim 1, which has the following sequence of steps:
  • a) fabricating a first semiconductor chip from a wafer made of semiconductor material, the first semiconductor chip having an electrical contact which has an exposed contact area in a side face of the first semiconductor chip,
  • b) electrolytic deposition of an electrically conductive material onto the exposed contact surface selectively to the substrate material, whereby the electrical contact is increased until it protrudes from the side surface,
  • c) attaching the first semiconductor chip to a second semiconductor chip in such a way that the enlarged electrical contact touches an electrical contact of the second semiconductor chip, and
  • d) performing a thermal flow process in which the electrical contact of the first semiconductor chip merges with the electrical contact of the second semiconductor chip to form a contact connection between the first and the second semiconductor chip.

Erfindungsgemäß wird ein Verfahren zur Herstellung einer Anordnung mit mindestens zwei Halbleiterchips bereitgestellt, das neben der Fertigung der Halbleiterchips (Schritt a)) und deren Aneinandersetzen (Schritt c)) eine Kombination aus einem selektiven elektrolytischen Aufwachsprozeß zur Überhöhung der seitlichen Kontakte und einem thermischen Verfließprozeß zur gegenseitigen elektrischen dauerhaften Verbindung zweier elektrischer Kontakte enthält.According to the invention, a method for producing an arrangement with at least two semiconductor chips is provided, which in addition to the ferti supply of the semiconductor chips (step a)) and putting them together (step c)) contains a combination of a selective electrolytic growth process for increasing the lateral contacts and a thermal flow process for the mutual electrical permanent connection of two electrical contacts.

Das erfindungsgemäße Verfahren löst das Problem, laterale Kontakte in Chipseitenflächen und herkömmliche Kontakte innerhalb der Hauptfläche eines Chips gleichzeitig zu kontaktieren, dadurch, daß durch das elektrolytische Wachstum in Schritt b) die lateralen Kontakte nur geringfügig über die Seitenflächen des Halbleiterchips hinaus erhöht werden. Die überstehende Breite der in den Chipseitenflächen angeordneten Kontakte ist ausreichend groß, um laterale Kontakte zweier Chipseitenflächen ohne Berührung beider Halbleiterwafer miteinander verbinden zu können, sie ist jedoch wesentlich kleiner als im Falle herkömmlicher Löt- oder Bondtechniken, bei der eine vergleichsweise große Menge zusätzlichen Leitermaterials auf die elektrischen Chipkontakte aufgebracht wird. Aufgrund der nur geringfügigen Erhöhung der seitlichen Kontakte verändern sich die Sollpositionen der herkömmlichen Chipkontakte auf seiner Hauptfläche praktisch nicht.The method according to the invention solves the problem lateral contacts in chip side surfaces and conventional ones Contacts within the main area to contact a chip at the same time, in that the electrolytic growth in step b) the lateral contacts only slightly above that faces of the semiconductor chip increased become. The protruding one Width of those arranged in the chip side surfaces Contacts are big enough about lateral contacts of two chip side surfaces without touching both Being able to connect semiconductor wafers to each other is, however, essential smaller than in the case of conventional ones Solder or Bonding techniques, in which a comparatively large amount of additional conductor material is applied to the electrical chip contacts. Due to the only marginal increase change the side contacts the target positions of the conventional Chip contacts on its main surface practically not.

Durch das selektive elektrolytische Aufwachsen wird eine Kontaktierung von lateralen Kontakten benachbarter Halbleiterchips geometrisch ermöglich.Through the selective electrolytic Contacting of lateral contacts from neighboring areas grows up Semiconductor chips geometrically possible.

Das weitere Problem, eine dauerhaft feste und leitfähige Verbindung zwischen diesen Kontakten herzustellen, wird durch den thermischen Verfließprozeß gemäß Schritt d) gelöst, bei dem die seitlich vergrösserten Kontakte mit seitlichen, er höhten oder nicht erhöhten Kontakten eines weiteren Halbleiterchips bei höheren Temperaturen miteinander verschmolzen werden. Auf diese Weise hergestellte Verbindungen mehrerer Chips miteinander ermöglichen rauscharme Signalübertragungen selbst bei hohen Frequenzen und bei kleinen Signalamplituden, bei denen herkömmliche Bond- oder Lötkontakte schon aufgrund der Länge der zusätzlichen Leiterbahnen ungeeignet sind.The further problem, a permanent one solid and conductive The connection between these contacts is made by the thermal flow process according to step d) solved, where the laterally enlarged Contacts with side, he raised or not raised Contacts of another semiconductor chip fused together at higher temperatures become. Connections of several chips made in this way enable each other low-noise signal transmissions even at high frequencies and with small signal amplitudes, at those conventional Bond or solder contacts do due to the length the additional Conductor tracks are unsuitable.

Vorzugsweise ist vorgesehen, daß zur Durchführung des Schrittes c) ein zweiter Halbleiterchip bereitgestellt wird, dessen elektrischer Kontakt in einer Seitenfläche des zweiten Halbleiterchips angeordnet ist. Hierbei werden zwei Chips mit lateralen Kontakten miteinander verbunden; die Positionen ihrer lateralen Kontakte innerhalb der jeweiligen Chipseitenfläche entsprechen einander.It is preferably provided that for carrying out the Step c) a second semiconductor chip is provided, the electrical contact in a side surface of the second semiconductor chip is arranged. This involves two chips with lateral contacts connected with each other; the positions of their lateral contacts within the respective chip side area correspond to each other.

Vorzugsweise ist vorgesehen, daß zwischen den Schritten b) und c) ein Trägersubstrat bereitgestellt wird, daß in einer Hauptfläche elektrische Kontakte aufweist, und das in Schritt c) der erste und der zweite Halbleiterchip zusätzlich auf das Trägersubstrat in der Weise aufgesetzt werden, daß dessen elektrische Kontakte diejenigen des ersten und des zweiten Halbleiterchips berühren. Hierbei wird außer der lateralen Kontaktierung zweier Halbleiterchips miteinander (des ersten und des zweiten) zusätzlich eine Verbindung zu einem dritten Chip, einem Trägersubstrat, hergestellt, auf dessen Hauptfläche beide Chips aufgesetzt werden. Die Kontaktierung dieses Trägersubstrats kann mit Hilfe herkömmlicher Löt- oder Bondkontakte erfolgen, die innerhalb der Hauptfläche des Trägersubstrats angeordnet sind. Dadurch wird ein Aneinanderbauen von Halbleiterchips in vertikaler wie auch horizontaler Richtung gleichzeitig ermöglicht.It is preferably provided that between the Steps b) and c) a carrier substrate is provided that in a main area has electrical contacts, and in step c) the first and the second semiconductor chip additionally on the carrier substrate be placed in such a way that its electrical contacts touch those of the first and second semiconductor chips. in this connection will except the lateral contacting of two semiconductor chips with one another (the first and second) additionally one Connection to a third chip, a carrier substrate, established its main area both chips are put on. The contacting of this carrier substrate can with the help of conventional soldering or Bond contacts take place, which are arranged within the main surface of the carrier substrate. Thereby will assemble semiconductor chips in vertical as well horizontal direction at the same time.

Vorzugsweise ist vorgesehen, daß in Schritt c) der erste und der zweite Halbleiterchip durch zusätzliche Hilfsmittel vorübergehend auf dem Trägersubstrat fixiert werden. Beispielsweise können Klebepunkte oder andere zumindest provisorische Haftmittel eingesetzt werden, um den ersten und den zweiten Halbleiterchip lagejustiert zueinander und zum Trägersubstrat auf diesem zu halten, bis der thermische Verfließprozeß in Gang gesetzt ist und die dauerhafte elektrische Verbindung bewirkt.It is preferably provided that in step c) the first and the second semiconductor chip by additional Aid temporarily on the carrier substrate be fixed. For example Glue dots or other at least provisional adhesives used are positionally adjusted around the first and second semiconductor chips to each other and to the carrier substrate keep on this until the thermal flow process is started and the permanent electrical connection.

Bei einer alternativen Ausführungsform des erfindungsgemäßen Verfahrens wird in Schritt a) ein erster Halbleiterchip gefertigt, dessen elektrischer Kontakt in einer Hauptfläche des ersten Halbleiterchips einen an die Seitenfläche angrenzenden Kontaktbereich aufweist. In Schritt b) wird dann dieser Kontaktbereich gegenüber der Hauptfläche erhöht und in Schritt c) wird der erste Halbleiterchip mit einer Hauptfläche auf einer Hauptfläche des zweiten Halbleiterchips, in welcher der elektrische Kontakt dieses zweiten Halbleiterchips angeordnet ist, aufgesetzt. Bei dieser Ausführungsform befinden sich die erfindungsgemäßen Kontakte nicht ausschließlich innerhalb der Chipseitenflächen, sondern erstrecken sich auch teilweise bis auf eine oder beide Hauptflächen, wo sie gleichzeitig oder alternativ zur vertikalen Schichtung mehrerer Halbleiterchips übereinander genutzt werden können. Ein solcher von einer oder beiden Hauptflächen auf eine Chipseitenfläche übergreifender Kontakt wird bei der elektrolytischen Abscheidung gegenüber allen betroffenen Chipflächen erhöht und kann, beispielsweise auf der Ober- oder Unterseite des Chips, auf ein Kontaktpad zweiten Halbleiterchips aufgesetzt werden, welches in diesem Fall als Trägersubstrat dient.In an alternative embodiment of the method according to the invention a first semiconductor chip is manufactured in step a), the electrical contact thereof in a main area of the first semiconductor chip has a contact area adjoining the side face having. In step b) this contact area is then compared to the main area increased and in step c) the first semiconductor chip with a main surface a main area of the second semiconductor chip in which the electrical contact this second semiconductor chip is arranged, placed. At this embodiment are the contacts of the invention not exclusively inside the chip side surfaces, but also extend partially to one or both main areas, where them simultaneously or alternatively to the vertical stratification of several Semiconductor chips used one above the other can be. One that extends from one or both main surfaces onto a chip side surface Contact becomes common to everyone during electrolytic deposition affected chip areas increased and can for example on the top or bottom of the chip, on a Contact pad second semiconductor chips are placed, which in in this case as a carrier substrate serves.

Vorzugsweise ist vorgesehen, daß der elektrische Kontakt des ersten Halbleiterchips hergestellt wird, indem beim Vereinzeln des Wafers eine leitfähige Struktur im Innern des Wafers bereichsweise freigelegt wird.It is preferably provided that the electrical Contact of the first semiconductor chip is made by at Dicing the wafer a conductive Structure in the interior of the wafer is exposed in certain areas.

Insbesondere ist vorgesehen, daß durch Sägen des Wafers eine Leiterbahn oder eine mit der Leiterbahn verbundene leitfähige Füllung durchgesägt wird. Das Durchsägen einer Leiterbahn oder eines verbreiterten Kontakts hat zur Folge, daß eine Kontaktfläche freigelegt wird, die Bestandteil der durch Sägen hergestellten Chipseitenfläche ist und die durch die erfindungsgemäße elektrolytische Galvanisierung erhöht werden kann, so daß sie hervorsteht.In particular, it is provided that Sawing the Wafers is sawn through a conductor track or a conductive filling connected to the conductor track. The sawing through a trace or widened contact results in that a contact area is exposed which is part of the chip side surface produced by sawing and the electrolytic by the invention Electroplating increased can be so that they protrudes.

Eine Weiterbildung dieser Technik sieht vor, daß zwischen den Schritten c) und d) eine weitere Schicht elektrolytisch auf den vergrößerten Kontakt des ersten Halbleiterchips abgeschieden wird. Eine solche weitere Schicht kann entweder eine Schicht zur Verringerung von Kontaktwiderständen sein, die beispielsweise aus einem zinnhaltigen Lötmaterial auf elektrolytisch aufgewachsenes Aluminium aufwächst, oder eine haftverstärkende Schicht sein, die das Haften aneinandergesetzter Halbleiterchips bis zur dauerhaften Verschmelzung der beiderseitigen Kontakte erleichtert. Die Leiterbahnen oder die leitfähige Füllung, die anfangs die elektrischen Kontakte bilden, können aus Aluminium, einem aluminiumhaltigen Material oder aus Kupfer- oder Titan-Verbindungen bestehen, beispielsweise Legierungen von Kupfer oder Titan mit anderen Metallen. Der Vorteil des erfindungsgemäßen Aufwachsens eines leitfähigen Materials, gegebenenfalls auch einer weiteren Schicht, besteht darin, daß andere Materialien als das erst bei Temperaturen oberhalb von 400°C schmelzende Aluminium zur Herstellung der Verbindung zwischen mehreren Halbleiterchips eingesetzt werden können, insbesondere sind Temperaturen beispielsweise zwischen 100 und 300°C nutzbar. Schon die Verwendung einer Legierung, die nur zu einem bestimmten Anteil Aluminium enthält, kann die Schmelztemperatur deutlich senken.A further development of this technique provides that between the steps c) and d) a further layer is deposited electrolytically on the enlarged contact of the first semiconductor chip. Such a further layer can either be a layer for reducing contact resistances, which, for example, grows from a tin-containing solder material on electrolytically grown aluminum, or it can be an adhesion-enhancing layer, which facilitates the adhesion of semiconductor chips that have been placed together until the contacts on both sides fuse permanently. The conductor tracks or the conductive filling, which initially form the electrical contacts, can consist of aluminum, an aluminum-containing material or of copper or titanium compounds, for example alloys of copper or titanium with other metals. The advantage of growing a conductive material, optionally also a further layer, according to the invention is that materials other than aluminum, which only melts at temperatures above 400 ° C., can be used to produce the connection between several semiconductor chips, in particular temperatures, for example, between 100 and 300 ° C usable. Even the use of an alloy that only contains a certain amount of aluminum can significantly lower the melting temperature.

Der thermische Verfließprozeß in Schritt d) wird vorzugsweise gleichzeitig mit dem Löten von Lötkontakten des ersten Halbleiterchips, die an seiner Hauptfläche angeordnet sind, durchgeführt. Alternativ können Bondverbindungen zu Bondkontakten in der Hauptfläche des Halbleiterchips durch den erfindungsgemäßen thermischen Verfließprozeß hergestellt werden. Demzufolge ist abgesehen von der elektrolytischen Be handlung, die bei geeigneter Konzentration der elektrolytischen Flüssigkeit innerhalb weniger Minuten vollendet sein kann, kein weiterer Verfahrensschritt erforderlich, um die Anordnung der zwei oder mehr Halbleiterchips herzustellen.The thermal flow process in step d) is preferably carried out simultaneously with the soldering of solder contacts of the first semiconductor chip, the on its main surface are arranged, carried out. Alternatively, you can Bond connections to bond contacts in the main surface of the semiconductor chip the thermal according to the invention Flow process become. As a result, apart from the electrolytic treatment, at a suitable concentration of the electrolytic liquid can be completed within a few minutes, no further process step required to arrange the two or more semiconductor chips manufacture.

Die der Erfindung zugrundeliegende Aufgabe wird ferner durch eine Anordnung mit zwei Halbleiterchips gelöst, von denen ein erster Halbleiterchip in einer Seitenfläche einen elektrischen Kontakt aufweist, der aus der Seitenfläche des ersten Halbleiterchips herausragt und mit einem elektrischen Kontakt des anderen, zweiten Halbleiterchips zu einer Kontaktverbindung zwischen dem ersten und dem zweiten Halbleiterchip verschmolzen ist. Die erfindungsgemäße Anordnung besitzt folglich eine Kontaktverbindung zwischen beiden Halbleiterchips, die durch einen Schmelzprozeß entstanden ist und somit eine durchgehende, aus einer Seitenfläche des ersten Chips in eine Seitenfläche des zweiten Chips führende leitfähige Struktur aufweist. Insbesondere hat diese durchgehende leitende Struktur zwischen beiden Seitenflächen, die nur wenig voneinander beabstandet sind, einen in etwa gleichbleibenden Querschnitt, d.h. ist nur bereichsweise angeschmolzen und weist im Gegensatz zu herkömmlichen Löt- oder Bondverbindungen mit Hilfe wesentlich längerer Drähte keine längeren Leiterbahnen auf. Von außen betrachtet sieht die durchgehende, erfindungsgemäße Verbindung so aus, als sei der Spalt zwischen beiden Seitenflächen der Chips nachträglich in einen anfangs einheitlichen Chip geätzt worden und dadurch eine freigelegt worden.The basis of the invention The object is further achieved by an arrangement with two semiconductor chips solved, of which a first semiconductor chip in one side surface has electrical contact, which from the side surface of the protrudes first semiconductor chips and with an electrical contact of the other, second semiconductor chips for a contact connection between the first and the second semiconductor chip is fused. The arrangement according to the invention consequently has a contact connection between the two semiconductor chips, created by a melting process is and thus a continuous, from a side surface of the first chips in a side surface of the second chip leading conductive Has structure. In particular, this has continuous senior Structure between two side surfaces that are little apart are spaced, an approximately constant cross-section, i.e. is only partially melted and shows in contrast to conventional Solder or Bond connections with the help of much longer wires do not have longer conductor tracks. Of Outside considered, the continuous connection according to the invention looks as if the gap between the two side surfaces of the chips subsequently in an initially uniform chip was etched, thereby exposing one Service.

Eine bevorzugte Ausführungsform sieht vor, daß der elektrische Kontakt des zweiten Halbleiterchips in einer Seitenfläche des zweiten Halbleiterchips angeordnet ist und daß der erste und daß der zweite Halbleiterchip durch die Kontaktverbindung über ihre Seitenflächen elektrisch miteinander verbunden sind.A preferred embodiment stipulates that the electrical contact of the second semiconductor chip in a side surface of the second semiconductor chips is arranged and that the first and that the second Semiconductor chip electrically through the contact connection on its side surfaces are interconnected.

Zusätzlich kann die Anordnung ferner ein Trägersubstrat umfassen, auf dem der erste und der zweite Halbleiterchip ge meinsam angeordnet sind, wobei in einer Hauptfläche des Trägersubstrats angeordnete elektrische Kontakte des Trägersubstrats mit den obigen elektrischen Kontakten des ersten und des zweiten Halbleiterchips oder mit weiteren elektrischen Kontakten des ersten und des zweiten Halbleiterchips verschmolzen sind.In addition, the arrangement can further a carrier substrate comprise, on which the first and the second semiconductor chip together are arranged, wherein arranged in a main surface of the carrier substrate electrical Contacts of the carrier substrate with the above electrical contacts of the first and second semiconductor chips or with further electrical contacts of the first and second semiconductor chips are fused.

Gemäß einer alternativen Ausführungsform ist vorgesehen, daß der zweite Halbleiterchip ein Trägersubstrat ist, auf den der erste Halbleiterchip aufgesetzt ist, wobei der elektrische Kontakt des ersten Halbleiterchips in einer Hauptfläche des ersten Halbleiterchips einen an die Seitenfläche des ersten Halbleiterchips angrenzenden Kontaktbereich aufweist, der aus der Hauptfläche herausragt, und daß der elektrische Kontakt des Trägersubstrats in einer Hauptfläche des Trägersubstrats angeordnet und mit dem Kontaktbereich in der Hauptfläche des ersten Halbleiterchips zu einer gemeinsamen Kontaktverbindung verschmolzen ist.According to an alternative embodiment provided that the second semiconductor chip is a carrier substrate is on which the first semiconductor chip is placed, the electrical contact of the first semiconductor chip in a main area of the first semiconductor chips on the side surface of the first semiconductor chip adjacent contact area that protrudes from the main surface, and that the electric Contact of the carrier substrate in a main area of the carrier substrate arranged and with the contact area in the main surface of the fused the first semiconductor chips into a common contact connection is.

Hierbei dient das zweite Substrat als Trägersubstrat und wird mittels eines Kontaktbereichs, der gegenüber einer Hauptfläche des ersten Halbleiterchips an der Kante zur Chipseitenfläche erhöht ist, kontaktiert.The second substrate is used here as a carrier substrate and is by means of a contact area that is opposite a main area of the first semiconductor chip is raised at the edge to the chip side surface.

Vorzugsweise ist vorgesehen, daß der erste und der zweite Halbleiterchip jeweils eine integrierte Halbleiterschaltung aufweisen, wobei die Halbleiterschaltung des ersten Halbleiterchips chipintern mit dem elektrischen Kontakt des ersten Halbleiterchips und die Halbleiterschaltung des zweiten Halbleiterchips chipintern mit dem elektrischen Kontakt des zweiten Halbleiterchips elektrisch verbunden ist.It is preferably provided that the first and the second semiconductor chip in each case an integrated semiconductor circuit have, wherein the semiconductor circuit of the first semiconductor chip intra-chip with the electrical contact of the first semiconductor chip and the semiconductor circuit of the second semiconductor chip within the chip the electrical contact of the second semiconductor chip electrically connected is.

Selbstverständlich wird in der Praxis jeder Chip eine Vielzahl lateraler Kontakte aufweisen, wodurch ein kompletter Datenaustausch zwischen den zwei lateral oder vertikal mit Hilfe der erfindungsgemäßen Kontakte verbundenen Chips erzielt wird.In practice, of course, every chip have a large number of lateral contacts, making a complete Data exchange between the two laterally or vertically with the help of the contacts according to the invention connected chips is achieved.

Vorzugsweise ist vorgesehen, daß die integrierte Halbleiterschaltung des ersten und/oder des zweiten Halbleiterchips eine Speicherschaltung, vorzugsweise eine Speicherschaltung eines dynamischen Schreib-Lese-Speichers ist.It is preferably provided that the integrated Semiconductor circuit of the first and / or the second semiconductor chip a memory circuit, preferably a memory circuit of a dynamic random access memory.

Bei der Ausführungsform, bei der der zweite Halbleiterchip ein Trägersubstrat ist, kann dementsprechend ebenfalls vorgesehen sein, daß das Trägersubstrat eine integrierte Halbleiterschaltung aufweist, die innerhalb des Trägersubstrats mit den Kontakten dieses Trägersubstrats elektrisch verbunden ist. Die integrierte Schaltung des Trägersubstrats wird somit über Kontakte in seiner Hauptfläche durch den ersten Halbleiterchip kontaktiert.In the embodiment in which the second Accordingly, the semiconductor chip is a carrier substrate, it can also be provided that the carrier substrate has an integrated semiconductor circuit which is electrically connected within the carrier substrate to the contacts of this carrier substrate. The integrated circuit of the carrier substrate is thus contacted via contacts in its main area by the first semiconductor chip.

Vorzugsweise ist vorgesehen, daß die elektrischen Kontakte des ersten und des zweiten Halbleiterchips außerhalb der Seitenflächen der Halbleiterchips Abmessungen zwischen 20 und 150 μm besitzen. Diese Abmessungen beziehen sich auf die seitlichen Abmessungen dieser Kontakte, betrachtet aus der Flächennormale zur betreffenden Seitenfläche des Chips. In Richtung der Flächennormalen zur Seitenfläche können wesentlich geringere Höhenabmessungen ausreichen, beispielsweise von wenigen um oder sogar Bruchteilen davon.It is preferably provided that the electrical Contacts of the first and second semiconductor chips outside of the side surfaces the semiconductor chips have dimensions between 20 and 150 μm. These dimensions refer to the lateral dimensions of these Contacts, viewed from the surface normal to the relevant side surface of the chip. In the direction of the surface normal to the side surface can significantly smaller height dimensions sufficient, for example of a few um or even fractions from that.

Die Erfindung wird nachstehend anhand der 1 bis 14 beschrieben. Es zeigen:The invention is based on the 1 to 14 described. Show it:

die 1 bis 4 erste Schritte des erfindungsgemäßen Verfahrens,the 1 to 4 first steps of the method according to the invention,

die 5 bis 8 einen Halbleiterchip mit unterschiedlich ausgebildeten elektrischen Kontakten je nach Prozeßschritt,the 5 to 8th a semiconductor chip with differently designed electrical contacts depending on the process step,

die 9 bis 11 weitere Verfahrensschritte des erfindungsgemäßen Verfahrens,the 9 to 11 further process steps of the process according to the invention,

die 12 und 13 einzelne Schritte eines alternativen erfindungsgemäßen Verfahrens, undthe 12 and 13 individual steps of an alternative method according to the invention, and

14 eine erfindungsgemäße Anordnung mit zwei Halbleiterchips auf einem Trägersubstrat. 14 an arrangement according to the invention with two semiconductor chips on a carrier substrate.

Gemäß 1 wird ein Halbleiterwafer 1 bearbeitet, so daß auf ihm eine integrierte Halbleiterschaltung 5 entsteht. Diese ist in 2 vergrößert dargestellt. Doppellinien zwischen einander benachbarten integrierten Halbleiterschaltungen 5 kennzeichnen Sägerahmen, die entlang der dargestellten Pfeile gesägt werden, wobei der jeweils innerhalb einer Doppellinie gelegene Bereich des ursprünglichen Wafers entfernt wird. Durch diesen Sägevorgang, werden leitfähige Strukturen 4, 6, die sich von jeweils einer Halbleiterschaltung 5 aus in den Sägerahmen hinein erstrecken, aufgebrochen bzw. zertrennt und in einem Teilbereich freigelegt.According to 1 becomes a semiconductor wafer 1 edited so that on it an integrated semiconductor circuit 5 arises. This is in 2 shown enlarged. Double lines between adjacent semiconductor integrated circuits 5 identify saw frames that are sawn along the arrows shown, the area of the original wafer located within a double line being removed. Through this sawing process, conductive structures become 4 . 6 , each of which is a semiconductor circuit 5 extend into the saw frame, broken open or separated and exposed in a partial area.

2 zeigt auf der linken Seite zwei integrierte Schaltungen 5, deren leitende Strukturen Leiterbahnen 4 sind, die sich in den Sägerahmen hinein erstrecken und dort enden. Der dritte dargestellte Halbleiterchip oben rechts in 2 besitzt im Bereich der Sägekante leitfähige Füllungen 6, die einen breiteren Querschnitt bzw. Durchmesser besitzen als die Leiterbahnen 4 und daher leichter in einem späteren Verfahrensstadium zu kontaktieren sind. 2 shows two integrated circuits on the left 5 whose conductive structures are conductor tracks 4 that extend into the saw frame and end there. The third semiconductor chip shown at the top right in FIG 2 has conductive fillings in the area of the saw edge 6 which have a wider cross section or diameter than the conductor tracks 4 and are therefore easier to contact at a later stage in the process.

3 zeigt das Austrittsprofil beider leitfähigen Strukturen, der Leiterbahnen 4 und der leitfähigen Füllungen 6, auf den Seitenkanten der vereinzelten Halbleiterchips 5. 3 shows the exit profile of both conductive structures, the conductor tracks 4 and the conductive fillings 6 , on the side edges of the isolated semiconductor chips 5 ,

Gemäß 4 wird der erste, für die Erfindung wesentliche Verfahrensschritt durchgeführt, der Galvanisierungsprozeß, bei dem ein leitfähiges Material 2, welches in einer Elektrolyseflüssigkeit enthalten ist, selektiv auf die freigelegten Oberflächen der elektrischen Kontakte des ersten Halbleiterchips abgeschieden wird. Der Halbleiterchip 11; 21 wird mit einer der Elektroden verbunden. Bei geeigneter Wahl eines Elektrolyseprozesses wächst das leitfähige Material 2 ausschließlich auf die in 3 dargestellten Kontaktflächen der leitfähigen Strukturen 4 und 6 auf, ohne daß sich das leitfähige Material 2 auf dem Wafermaterial oder auf sonstigen Strukturen der integrierten Halbleiterschaltung ablagert. Jedoch kann vorgesehen sein, daß zugleich auch auf elektrischen Kontakten auf einer Hauptfläche des ersten (oder des zweiten sowie weiterer) Halbleiterchips aufgewachsen wird, insbesondere wenn diese aus dem gleichen Material bestehen wie die leitfähigen Strukturen 4 bzw. 6.According to 4 the first process step essential to the invention is carried out, the galvanizing process, in which a conductive material 2 , which is contained in an electrolysis liquid, is selectively deposited on the exposed surfaces of the electrical contacts of the first semiconductor chip. The semiconductor chip 11 ; 21 is connected to one of the electrodes. With a suitable choice of an electrolysis process, the conductive material grows 2 exclusively on the in 3 shown contact surfaces of the conductive structures 4 and 6 on without the conductive material 2 deposited on the wafer material or on other structures of the integrated semiconductor circuit. However, it can be provided that electrical contacts are also grown on a main surface of the first (or the second and further) semiconductor chips, in particular if they are made of the same material as the conductive structures 4 respectively. 6 ,

5 zeigt vergrößert einen Halbleiterchip 11 gemäß 3, in dessen Seitenfläche 14 die durch Sägen freigelegte Oberfläche 17a zweier elektrischer Kontakte sichtbar ist. Die Kontakte können bis zum Chiprand geführte Leiterbahnen sein oder ihnen gegenüber verbreiterte Füllungen, die größere laterale Abmessungen besitzen. 5 shows an enlarged semiconductor chip 11 according to 3 , in its side surface 14 the surface exposed by sawing 17a two electrical contacts is visible. The contacts can be conductor tracks that run up to the edge of the chip or fillings that are widened compared to them and that have larger lateral dimensions.

Das Aufwachsen des leitfähigen Materials 2 durch den elektrolytischen Prozeß gemäß 4 führt zu den in 6 dargestellten Kontakten, die gegenüber der Seitenfläche 14 erhöht sind aufgrund des zusätzlichen Materials 2, welches auf den Kontaktflächen 17a der 5 abgeschieden wurde. Durch den elektrolytischen Prozeß kann die überstehende Höhe dieser elektrischen Kontakte 17b sehr genau gesteuert werden, indem beispielsweise die Konzentration des Elektrolyts, die Elektrolysespannung oder die Elektrolysedauer eingestellt werden.The growth of the conductive material 2 according to the electrolytic process 4 leads to the in 6 contacts shown opposite the side surface 14 are increased due to the additional material 2 which on the contact surfaces 17a the 5 was deposited. Due to the electrolytic process, the protruding height of these electrical contacts 17b can be controlled very precisely, for example by adjusting the concentration of the electrolyte, the electrolysis voltage or the electrolysis duration.

Die 7 und 8 zeigen eine Ausführungsform eines ersten Halbleiterchips 11, bei dem die Kontakte in der Seitenfläche 14 außer einem Oberflächenbereich 17a in dieser Seitenfläche 14 auch noch eine Kontaktfläche 17c innerhalb einer Hauptfläche 10, beispielsweise der Oberseite der integrierten Halbleiterschaltung, aufweisen, so daß die lateralen Kontakte die Kante zwischen der Hauptfläche 10 und der Seitenfläche 14 umgreifen. Beim elektrolytischen Wachstum gemäß 4 bildet sich der in 18 dargestellte über sowohl die Hauptfläche als auch die Seitenfläche erhöhte Kontakt 17, der zur gleichzeitigen vertikalen wie horizontalen elektrischen Verbindung des ersten Halbleiterchips mit weiteren Halbleiterchips verwendet werden kann; insbesondere erstreckt sich der Kontaktbereich 17d auch oberhalb der Hauptfläche 10, so daß der erste Halbleiterchip 11, auf ein Trägersubstrat ganzflächig mit der Hauptfläche aufgesetzt, auf dem Kontaktbereich 17d ruht.The 7 and 8th show an embodiment of a first semiconductor chip 11 where the contacts in the side surface 14 except a surface area 17a in this side surface 14 also a contact area 17c within a main area 10 , for example the top of the semiconductor integrated circuit, so that the lateral contacts the edge between the main surface 10 and the side surface 14 embrace. According to electrolytic growth 4 forms in 18 shown increased contact over both the main surface and the side surface 17 , which can be used for the simultaneous vertical and horizontal electrical connection of the first semiconductor chip to further semiconductor chips; in particular, the contact area extends 17d also above the main area 10 , so that the first semiconductor chip 11 , placed on a support substrate over the entire area with the main surface, on the contact area 17d rests.

Fakultativ kann im Anschluß an den ersten Elektrolyseprozeß gemäß 4 ein weiterer Elektrolyseprozeß durchgeführt werden, bei dem wie in 9 dargestellt eine weitere Schicht 27 auf die bereits erhöhten Kontakte 17 aufgebracht wird. Diese Auftragung erfolgt ebenfalls selektiv zumindest zum Substratmaterial und ermöglicht das Hinzufügen von Haftvermittlungsschichten oder von Schichten zur Verhinderung von Kontaktwiderständen beim Ansetzen des Halbleiterchips an einen weiteren.Optionally, following the first electrolysis process 4 a further electrolysis process can be carried out, in which as in 9 represented another layer 27 on the already increased contacts 17 is applied. This Application is also carried out selectively at least to the substrate material and enables the addition of adhesion-promoting layers or layers to prevent contact resistances when attaching the semiconductor chip to another.

10 zeigt eine erfindungsgemäße Anordnung eines ersten Halbleiterchips 11, eines zweiten Halbleiterchips 12 und vorzugsweise auch eines Trägersubstrats 13, wobei diese Komponenten noch einzeln dargestellt sind und noch nicht elektrisch und mechanisch miteinander verbunden sind. Die Halbleiterchips 11 und 12 werden in Pfeilrichtung aneinandergedrückt und vorzugsweise außerdem in Richtung der Doppelpfeile auf das Trägersubstrat 13 aufgesetzt. Dabei kontaktieren die elektrischen Kontakte 17 des ersten Halbleiterchips 11 die elektrischen Kontakte 18 des zweiten Halbleiterchips 12. Beide Halbleiterchips 11, 12 besitzen zur Kontaktierung des Trägersubstrats 13 weitere elektrische Kontakte 7, 8, die in herkömmlicher Weise im Bereich der Hauptflächen 10 angeordnet und Bestandteil der integrierten Halbleiterschaltungen 11a, 12a sind. Gestrichelte Linien zwischen diesen Halbleiterschaltungen und den Kontakten 17 und 18 deuten die chipinter ne Verbindung zwischen diesen Kontakten und den integrierten Halbleiterschaltungen an; diese Verbindungen sind beispielsweise Leiterbahnen. In 10 befinden sich diese zusätzlichen elektrischen Kontakte 7, 8 vorzugsweise auf den unteren Hauptflächen der Chips 11 und 12, die dem Trägersubstrat 13 zugewandt sind. 10 shows an arrangement of a first semiconductor chip according to the invention 11 , a second semiconductor chip 12 and preferably also a carrier substrate 13 , These components are shown individually and are not yet electrically and mechanically connected. The semiconductor chips 11 and 12 are pressed together in the direction of the arrow and preferably also in the direction of the double arrows on the carrier substrate 13 placed. The electrical contacts make contact 17 of the first semiconductor chip 11 the electrical contacts 18 of the second semiconductor chip 12 , Both semiconductor chips 11 . 12 have for contacting the carrier substrate 13 further electrical contacts 7 . 8th that in a conventional manner in the area of the main surfaces 10 arranged and part of the integrated semiconductor circuits 11a . 12a are. Dashed lines between these semiconductor circuits and the contacts 17 and 18 indicate the on-chip connection between these contacts and the semiconductor integrated circuits; these connections are, for example, conductor tracks. In 10 there are these additional electrical contacts 7 . 8th preferably on the lower major surfaces of the chips 11 and 12 that the carrier substrate 13 are facing.

Zur provisorischen mechanischen Befestigung beider Halbleiterchips 11, 12 auf dem Trägersubstrat 13 können Klebepunkte 3 oder andere Haftmittel 3 vorgesehen sein, welche die Halbleiterchips 11 und 12 solange mechanisch zueinander und zum Trägersubstrat 13 fixieren, bis durch den nächsten erfindungswesentlichen Schritt, dem thermischen Verfließprozeß, die dauerhafte elektrische wie mechanische Verbindung hergestellt ist. Bei diesen werden auch die weiteren Kontakte 7, 8 der Halbleiterchips 11, 12 mit entsprechenden Kontakten 9 der Hauptfläche des Trägersubstrats 13 verbunden. Diese Kontakte 9 sind ebenfalls Bestandteil einer entsprechenden integrierten Halbleiterschaltung 13a oder mit ihr zumindest, wie im Falle der beiden linken Kontakte 9, durch gestrichelt angedeutete Leiterbahnen verbunden.For the provisional mechanical fastening of both semiconductor chips 11 . 12 on the carrier substrate 13 can glue dots 3 or other adhesive 3 be provided, which the semiconductor chips 11 and 12 as long as mechanically to each other and to the carrier substrate 13 fix until the permanent electrical and mechanical connection is established by the next step essential to the invention, the thermal flow process. These are also the other contacts 7 . 8th the semiconductor chips 11 . 12 with appropriate contacts 9 the main surface of the carrier substrate 13 connected. These contacts 9 are also part of a corresponding integrated semiconductor circuit 13a or at least with her, as in the case of the two left contacts 9 , connected by dashed lines.

Gemäß 11 wird, nachdem die Komponenten 11, 12 und 13 aneinandergesetzt und gegebenenfalls durch zusätzliche Hilfsmittel 3 aneinanderfixiert sind, der thermische Verfließprozeß durchgeführt, der bei Temperaturen von beispielsweise zwischen 100 und 300°C durchgeführt werden kann. Bei diesem Verfließprozeß werden die Kontakte 17 und 18 zu dauerhaften Kontaktverbindungen 19 verbunden. In gleicher Weise werden die Kontakte 7 und 8 mit Kontakten 9 des Trägersubstrats 13 dauerhaft verbunden.According to 11 will after the components 11 . 12 and 13 put together and, if necessary, by additional aids 3 are fixed to each other, the thermal flow process is carried out, which can be carried out at temperatures of, for example, between 100 and 300 ° C. During this flow process, the contacts 17 and 18 to permanent contact connections 19 connected. In the same way, the contacts 7 and 8th with contacts 9 of the carrier substrate 13 permanently connected.

Während bei den Verfahrensschritten der 10 und 11 die Kontakte 17 und 18 ausschließlich laterale Kontakte sind, zeigen die 12 und 13 eine Variante dieser Verfahrensschritte, bei dem Kontakte 17, die sich auch über eine Hauptfläche 10 eines ersten Halbleiterchips 21 erstrecken, auf den zweiten Halbleiterchip 22 aufgesetzt und mit ihm verbunden werden, so daß der zweite Halbleiterchip, mit dem die Kontakte 17 verbunden sind, in diesem Falle selbst als Trägersubstrat dient. Beim Annähern der Hauptflächen 10, 20 beider Halbleiterchips 21, 22 aneinander liegen die erfindungsgemäßen Kontakte 17 auf in herkömmlicher Weise ausgebildeten Gegenkontakten 18 des zweiten Halbleiterchips 22 auf und ermöglichen eine Verbindung über Eck im Bereich der Seitenkante 14 des ersten Halbleiterchips 21. Durch den in 13 angedeuteten thermischen Verfließprozeß entstehen die Kontaktverbindungen 19, zusätzlich können weitere herkömmliche Kontakte 7, 8 beider Halbleiterchips 21, 22 bei diesem Verfließprozeß miteinander verbunden werden.While in the procedural steps of 10 and 11 The contacts 17 and 18 are only lateral contacts, they show 12 and 13 a variant of these process steps in which contacts 17 that is also over a main area 10 of a first semiconductor chip 21 extend to the second semiconductor chip 22 put on and connected to it, so that the second semiconductor chip with which the contacts 17 are connected, in this case itself serves as a carrier substrate. When approaching the main surfaces 10 . 20 both semiconductor chips 21 . 22 the contacts according to the invention lie against one another 17 on counter contacts designed in a conventional manner 18 of the second semiconductor chip 22 open and enable a corner connection in the area of the side edge 14 of the first semiconductor chip 21 , By the in 13 indicated thermal flow process, the contact connections arise 19 , in addition, other conventional contacts 7 . 8th both semiconductor chips 21 . 22 be connected to each other in this flow process.

Eine weitere alternative Ausführungsform, die dem Verfahrensschritt der 11 entspricht, ist in 14 dargestellt. 14 zeigt eine Anordnung aus zwei Halbleiterchips 11 und 12 sowie eines Trägersubstrats 13, bei dem abgesehen von den erfindungsgemäß hergestellten Kontaktverbindungen 19 herkömmliche Lötverbindungen oder Bondverbindungen 25 zwischen den Halbleiterchips 11 und 12 einerseits und dem Trägersubstrat 13 andererseits hergestellt werden. Dabei werden Kontakte, beispielsweise Kontaktpins der Halbleitersubstrate 11 und 12, mit entsprechenden Gegenkontakten des Trägersubstrats 13, die punktförmig dargestellt sind, verbunden. Nach dem mechanischen Aufsetzen werden beide durch den thermischen Verfließprozeß bei geeigneten Temperaturen miteinander verschmolzen. 14 zeigt, wie mit Hilfe eines in üblicherweise durchgeführten Löt- oder Bondprozesses, bei dem eine Temperung bzw. ein Zerfließprozeß eingesetzt wird, gleichzeitig auch laterale Kontaktverbindungen 19 herstellbar sind, über welche mehrere Halbleiterchips 11, 12 ungehäust über ihre Seitenflächen miteinander elektrisch kontaktiert werden können. Die kurzen Kontaktverbindungen 19 eignen sich für Hochfrequenzsignale oder für besonders schwache Signale besser als voluminösere und daher weniger rauscharme Bond- oder Lötverbindungen.Another alternative embodiment, the step of 11 is in 14 shown. 14 shows an arrangement of two semiconductor chips 11 and 12 and a carrier substrate 13 , in which apart from the contact connections produced according to the invention 19 conventional solder connections or bond connections 25 between the semiconductor chips 11 and 12 on the one hand and the carrier substrate 13 on the other hand. In this case, contacts, for example contact pins, of the semiconductor substrates 11 and 12 , with corresponding mating contacts of the carrier substrate 13 , which are shown in punctiform form. After mechanical placement, the two are fused together by the thermal flow process at suitable temperatures. 14 shows how, with the aid of a soldering or bonding process which is usually carried out and in which a tempering or a delamination process is used, at the same time also lateral contact connections 19 can be produced via which several semiconductor chips 11 . 12 can be electrically contacted with each other via their side surfaces. The short contact connections 19 are better suited for high-frequency signals or for particularly weak signals than more voluminous and therefore less low-noise bond or solder connections.

Aufgrund der gleichzeitigen Verschmelzung dieser lateralen Kontakte sowie der herkömmlichen Bond- oder Lötverbindungen 25 ist kein zusätzlicher thermischer Prozeßschritt erforderlich.Due to the simultaneous fusion of these lateral contacts as well as the conventional bond or solder connections 25 no additional thermal process step is required.

Die in den Figuren dargestellten Anordnungen von maximal 3 Halbleiterchips ist lediglich beispielhaft; es können grundsätzlich beliebig viele Halbleiterchips aufeinander und nebeneinander angeordnet und miteinander horizontal und vertikal verbunden werden. Die in den Figuren übertrieben groß dargestellten lateralen Kontaktverbindungen 19 bzw. erhöhten Kontakte 17 sind in der Praxis sehr klein und ermöglichen ein Aneinanderlegen von Halbleiterchips 11, 12 praktisch ohne nennenswerten Zwischenraum und somit ohne nennenswerten Verlust bei der Signalübertragung. Auch wird hierdurch eine leichte Justierung zu den Kontakten 9 des Trägersubstrats 13 ermöglicht.The arrangements of a maximum of 3 semiconductor chips shown in the figures are only examples; In principle, any number of semiconductor chips can be arranged on top of and next to one another and connected to one another horizontally and vertically. The lateral contact connections shown exaggerated in the figures 19 or increased contacts 17 are very small in practice and enable semiconductors to be put together crisps 11 . 12 practically without any significant gap and thus without any significant loss in signal transmission. This also makes easy adjustment of the contacts 9 of the carrier substrate 13 allows.

Hinsichtlich der Durchführung des Verfließprozesses und der Steuerung des Ausmaßes der Verschmelzung der erhöhten lateralen Kontakte kann auf Steuerungsmechanismen herkömmlicher Zerfließprozesse zurückgegriffen werden. Dadurch können insbesondere aluminiumhaltige Leiterbahnen mit Hilfe von leichter schmelzbaren Fremdmaterialien wie Zinn, Blei, Kupferverbindungen oder Titanverbindungen kontaktiert werden.Regarding the implementation of the Verfließprozesses and controlling the extent the merger of the heightened lateral contacts can be more conventional on control mechanisms Zerfließprozesse resorted become. This allows in particular aluminum-containing conductor tracks with the help of lighter meltable foreign materials such as tin, lead, copper compounds or titanium compounds are contacted.

11
Waferwafer
22
leitfähiges Materialconductive material
33
Klebepunktgluepoint
44
Leiterbahnconductor path
55
HalbleiterchipSemiconductor chip
66
leitfähige Füllungconductive filling
7, 87, 8th
elektrischer Kontaktelectrical Contact
99
Kontakt des TrägersubstratsContact of the carrier substrate
1010
Hauptfläche der ersten HalbleiterchipsMain area of the first semiconductor chips
11, 2111 21
erster Halbleiterchipfirst Semiconductor chip
11a, 12a, 13a11a, 12a, 13a
intergrierte Halbleiterschaltungintergrated Semiconductor circuit
12, 2212 22
zweiter Halbleiterchipsecond Semiconductor chip
1313
Trägersubstrat eines Halbleiterchipscarrier substrate of a semiconductor chip
14, 1514 15
Seitenflächenfaces
1717
elektrischer Kontaktelectrical Contact
17a, 17c17a, 17c
Kontaktflächecontact area
17b17b
erhöhter Kontaktincreased contact
17d17d
Kontaktbereichcontact area
1919
KontaktverbindungContact connection
2020
Hauptfläche des TrägersubstratsMain surface of the carrier substrate
TT
Temperaturtemperature

Claims (17)

Verfahren zur Herstellung einer Anordnung mit zwei Halbleiterchips, das die folgende Reihenfolge von Schritten aufweist: a) Fertigen eines ersten Halbleiterchips (11; 21) aus einem Wafer (1) aus Substratmaterial, wobei der erste Halbleiterchip einen elektrischen Kontakt (17) aufweist, der in einer Seitenfläche (14) des ersten Halbleiterchips eine offenliegende Kontaktfläche (17a) besitzt, b) elektrolytisches Abscheiden eines elektrisch leitfähigen Materials (2) auf die offenliegende Kontaktfläche (17a) selektiv zu dem Substratmaterial, wodurch der elektrische Kontakt (17) vergrößert wird, bis er aus der Seitenfläche (14) herausragt, c) Ansetzen des ersten Halbleiterchips (11; 21) an einen zweiten Halbleiterchip (12; 22) in der Weise, daß der vergrößerte elektrische Kontakt (17) einen elektrischen Kontakt (18) des zweiten Halbleiterchips berührt, und d) Durchführen eines thermischen Verfließprozesses, bei dem der elektrische Kontakt (17) des ersten Halbleiterchips mit dem elektrischen Kontakt (18) des zweiten Halbleiterchips zu einer Kontaktverbindung (19) zwischen dem ersten und dem zweiten Halbleiterchip verschmilzt.Method for producing an arrangement with two semiconductor chips, which has the following sequence of steps: a) production of a first semiconductor chip ( 11 ; 21 ) from a wafer ( 1 ) made of substrate material, the first semiconductor chip having an electrical contact ( 17 ) which in a side surface ( 14 ) of the first semiconductor chip an exposed contact area ( 17a ), b) electrolytic deposition of an electrically conductive material ( 2 ) on the exposed contact surface ( 17a ) selective to the substrate material, whereby the electrical contact ( 17 ) is enlarged until it comes out of the side surface ( 14 ) protrudes, c) attaching the first semiconductor chip ( 11 ; 21 ) to a second semiconductor chip ( 12 ; 22 ) in such a way that the increased electrical contact ( 17 ) an electrical contact ( 18 ) touches the second semiconductor chip, and d) performing a thermal flow process in which the electrical contact ( 17 ) of the first semiconductor chip with the electrical contact ( 18 ) of the second semiconductor chip to form a contact connection ( 19 ) fuses between the first and the second semiconductor chip. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Durchführung des Schrittes c) ein zweiter Halbleiterchip (12) bereitgestellt wird, dessen elektrischer Kontakt (18) in einer Seitenfläche (15) des zweiten Halbleiterchips angeordnet ist.A method according to claim 1, characterized in that a second semiconductor chip ( 12 ) is provided, the electrical contact ( 18 ) in one side surface ( 15 ) of the second semiconductor chip is arranged. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zwischen den Schritten b) und c) ein Trägersubstrat (13) bereitgestellt wird, das in einer Hauptfläche (20) elektrische Kontakte (9) aufweist, und daß in Schritt c) der erste und der zweite Halbleiterchip zusätzlich auf das Trägersubstrat (13) in der Weise aufgesetzt werden, daß die elektrischen Kontakte (9) des Trägersubstrats (13) elektrische Kontakte (17, 18; 7, 8) des ersten und des zweiten Halbleiterchips berühren.Method according to claim 1 or 2, characterized in that between the steps b) and c) a carrier substrate ( 13 ) is provided, which is located in a main area ( 20 ) electrical contacts ( 9 ), and that in step c) the first and the second semiconductor chip additionally onto the carrier substrate ( 13 ) are placed in such a way that the electrical contacts ( 9 ) of the carrier substrate ( 13 ) electrical contacts ( 17 . 18 ; 7 . 8th ) touch the first and second semiconductor chips. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß in Schritt c) der erste und der zweite Halbleiterchip durch zusätzliche Hilfsmittel (3) vorübergehend auf dem Trägersubstrat (13) fixiert werden.A method according to claim 3, characterized in that in step c) the first and the second semiconductor chip by additional aids ( 3 ) temporarily on the carrier substrate ( 13 ) can be fixed. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in Schritt a) ein erster Halbleiterchip (21) gefertigt wird, dessen elektrischer Kontakt (17) in einer Hauptfläche (10) des ersten Halbleiterchips (21) einen an die Seitenfläche (14) angrenzenden Kontaktbereich (17c) aufweist, daß in Schritt b) dieser Kontaktbereich (17c) gegenüber der Hauptfläche (10) erhöht wird und daß in Schritt c) der erste Halbleiterchip (21) mit seiner Hauptfläche (10) auf eine Hauptfläche (20) des zweiten Halbleiterchips (22), in welcher der elektrische Kontakt (18) des zweiten Halbleiterchips angeordnet ist, aufgesetzt wird.Method according to claim 1, characterized in that in step a) a first semiconductor chip ( 21 ) whose electrical contact ( 17 ) in one main area ( 10 ) of the first semiconductor chip ( 21 ) one on the side surface ( 14 ) adjacent contact area ( 17c ) has that in step b) this contact area ( 17c ) opposite the main surface ( 10 ) is increased and that in step c) the first semiconductor chip ( 21 ) with its main surface ( 10 ) on a main surface ( 20 ) of the second semiconductor chip ( 22 ) in which the electrical contact ( 18 ) of the second semiconductor chip is arranged, is placed. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der elektrische Kontakt (17) des ersten Halbleiterchips hergestellt wird, indem beim Vereinzeln des Wafers (1) eine leitfähige Struktur (4) im Innern des Wafers bereichsweise freigelegt wird.Method according to one of claims 1 to 5, characterized in that the electrical contact ( 17 ) of the first semiconductor chip is produced by separating the wafer ( 1 ) a conductive structure ( 4 ) is exposed in certain areas inside the wafer. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß durch Sägen des Wafers (1) eine Leiterbahn (4) oder eine mit der Leiterbahn verbundene leitfähige Füllung (6) durchgesägt wird.Method according to claim 6, characterized in that by sawing the wafer ( 1 ) a conductor track ( 4 ) or a conductive filling connected to the conductor track ( 6 ) is sawn through. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß zwischen den Schritten c) und d) eine weitere Schicht (27) elektrolytisch auf den vergrößerten Kontakt (17) des ersten Halbleiterchips (11; 21) abgeschieden wird.Method according to one of claims 1 to 7, characterized in that between the steps c) and d) a further layer ( 27 ) electrolytic on the enlarged contact ( 17 ) of the first semiconductor chip ( 11 ; 21 ) is deposited. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß bei dem thermischen Verfließprozeß in Schritt d) gleichzeitig Lötkontakte (25) an einer Hauptfläche (10) des ersten Halbleiterchips (11; 21) gelötet werden.Method according to one of Claims 1 to 8, characterized in that, in the thermal flow process in step d), solder contacts ( 25 ) on a main surface ( 10 ) of the first semiconductor chip ( 11 ; 21 ) are soldered. Anordnung mit zwei Halbleiterchips (11, 12; 21, 22), von denen ein erster Halbleiterchip (11; 21) in einer Seitenfläche (14) einen elektrischen Kontakt (17) aufweist, der auf der Seitenfläche (14) des ersten Halbleiterchips herausragt und mit einem elektrischen Kontakt (18) eines anderen, zweiten Halbleiterchips (12; 22) zu einer Kontaktverbindung (19) zwischen dem ersten und dem zweiten Halbleiterchip verschmolzen ist.Arrangement with two semiconductor chips ( 11 . 12 ; 21 . 22 ), of which a first semiconductor chip ( 11 ; 21 ) in one side surface ( 14 ) an electrical contact ( 17 ) on the side surface ( 14 ) of the first semiconductor chip protrudes and with an electrical contact ( 18 ) of another, second semiconductor chip ( 12 ; 22 ) to a contact connection ( 19 ) is fused between the first and the second semiconductor chip. Anordnung nach Anspruch 10, dadurch gekennzeichnet, daß der elektrische Kontakt (18) des zweiten Halbleiterchips (12) in einer Seitenfläche (15) des zweiten Halbleiterchips angeordnet ist und daß der erste und der zweite Halbleiterchip durch die Kontaktverbindung (19) über ihre Seitenflächen (14, 15) elektrisch miteinander verbunden sind.Arrangement according to claim 10, characterized in that the electrical contact ( 18 ) of the second semiconductor chip ( 12 ) in one side surface ( 15 ) of the second semiconductor chip and that the first and the second semiconductor chip through the contact connection ( 19 ) over their side surfaces ( 14 . 15 ) are electrically connected to each other. Anordnung nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß die Anordnung ferner ein Trägersubstrat (13) umfaßt, auf dem der erste (11) und der zweite Halbleiterchip (12) gemeinsam angeordnet sind, wobei in einer Hauptfläche (20) des Trägersubstrats (13) angeordnete elektrische Kontakte (9) des Trägersubstrats mit den elektrischen Kontakten (17, 18) des er sten und des zweiten Halbleiterchips oder mit weiteren elektrischen Kontakten (7, 8) des ersten und des zweiten Halbleiterchips verschmolzen sind.Arrangement according to claim 10 or 11, characterized in that the arrangement further comprises a carrier substrate ( 13 ) on which the first ( 11 ) and the second semiconductor chip ( 12 ) are arranged together, with one main surface ( 20 ) of the carrier substrate ( 13 ) arranged electrical contacts ( 9 ) of the carrier substrate with the electrical contacts ( 17 . 18 ) the first and the second semiconductor chip or with further electrical contacts ( 7 . 8th ) of the first and second semiconductor chips are fused. Anordnung nach Anspruch 10, dadurch gekennzeichnet, daß der zweite Halbleiterchip (22) ein Trägersubstrat ist, auf den der erste Halbleiterchip (21) aufgesetzt ist, wobei der elektrische Kontakt des ersten Halbleiterchips in einer Hauptfläche (10) des ersten Halbleiterchips (21) einen an die Seitenfläche (14) des ersten Halbleiterchips angrenzenden Kontaktbereich (17d) aufweist, der aus der Hauptfläche (10) herausragt, und daß der elektrische Kontakt (18) des Trägersubstrats (22) in einer Hauptfläche (20) des Trägersubstrats angeordnet und mit dem Kontaktbereich (17d) in der Hauptfläche (10) des ersten Halbleiterchips (21) zu der gemeinsamen Kontaktverbindung (19) verschmolzen ist.Arrangement according to claim 10, characterized in that the second semiconductor chip ( 22 ) is a carrier substrate on which the first semiconductor chip ( 21 ) is placed, the electrical contact of the first semiconductor chip in a main surface ( 10 ) of the first semiconductor chip ( 21 ) one on the side surface ( 14 ) of the first semiconductor chip adjacent contact area ( 17d ), which consists of the main surface ( 10 ) protrudes and that the electrical contact ( 18 ) of the carrier substrate ( 22 ) in one main area ( 20 ) of the carrier substrate and arranged with the contact area ( 17d ) in the main area ( 10 ) of the first semiconductor chip ( 21 ) to the common contact connection ( 19 ) is fused. Anordnung nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, daß der erste (11; 21) und der zweite Halbleiterchip (12; 22) jeweils eine integrierte Halbleiterschaltung (11a, 12a) aufweisen, wobei die Halbleiterschaltung (11a) des ersten Halbleiterchips (11; 21) chipintern mit dem elektrischen Kontakt (17) des ersten Halbleiterchips und die Halbleiterschaltung (12a) des zweiten Halbleiterchips (12; 22) chipintern mit dem elektrischen Kontakt (18) des zweiten Halbleiterchips elektrisch verbunden ist.Arrangement according to one of claims 10 to 13, characterized in that the first ( 11 ; 21 ) and the second semiconductor chip ( 12 ; 22 ) each have an integrated semiconductor circuit ( 11a . 12a ), the semiconductor circuit ( 11a ) of the first semiconductor chip ( 11 ; 21 ) inside the chip with the electrical contact ( 17 ) of the first semiconductor chip and the semiconductor circuit ( 12a ) of the second semiconductor chip ( 12 ; 22 ) inside the chip with the electrical contact ( 18 ) of the second semiconductor chip is electrically connected. Anordnung nach Anspruch 14, dadurch gekennzeichnet, daß die integrierte Halbleiterschaltung (11a, 12a) des ersten und/oder des zweiten Halbleiterchips eine Speicherschaltung, vorzugsweise eine Speicherschaltung eines dynamischen Schreib-Lese-Speichers ist.Arrangement according to claim 14, characterized in that the integrated semiconductor circuit ( 11a . 12a ) of the first and / or of the second semiconductor chip is a memory circuit, preferably a memory circuit of a dynamic random access memory. Anordnung nach Anspruch 13, dadurch gekennzeichnet, daß das Trägersubstrat (13) eine integrierte Halbleiterschaltung (13a) aufweist, die innerhalb des Trägersubstrats (13) mit den Kontakten (9) des Trägersubstrats (13) elektrisch verbunden ist.Arrangement according to claim 13, characterized in that the carrier substrate ( 13 ) a semiconductor integrated circuit ( 13a ) which is located within the carrier substrate ( 13 ) with the contacts ( 9 ) of the carrier substrate ( 13 ) is electrically connected. Anordnung nach einem der Ansprüche 10 bis 16, dadurch gekennzeichnet, daß die elektrischen Kontakte (17, 18) des ersten und des zweiten Halbleiterchips (11, 12; 21, 22) außerhalb der Seitenflächen (14, 15) der Halbleiterchips Abmessungen zwischen 20 und 150 μm besitzen.Arrangement according to one of claims 10 to 16, characterized in that the electrical contacts ( 17 . 18 ) of the first and second semiconductor chips ( 11 . 12 ; 21 . 22 ) outside the side surfaces ( 14 . 15 ) the semiconductor chips have dimensions between 20 and 150 μm.
DE2003134633 2003-07-29 2003-07-29 Manufacturing arrangement with two semiconducting chips, involves joining extended contact area on first chip to contact area on second chip by conducting thermal flow process Ceased DE10334633A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2003134633 DE10334633A1 (en) 2003-07-29 2003-07-29 Manufacturing arrangement with two semiconducting chips, involves joining extended contact area on first chip to contact area on second chip by conducting thermal flow process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003134633 DE10334633A1 (en) 2003-07-29 2003-07-29 Manufacturing arrangement with two semiconducting chips, involves joining extended contact area on first chip to contact area on second chip by conducting thermal flow process

Publications (1)

Publication Number Publication Date
DE10334633A1 true DE10334633A1 (en) 2004-10-07

Family

ID=32946486

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003134633 Ceased DE10334633A1 (en) 2003-07-29 2003-07-29 Manufacturing arrangement with two semiconducting chips, involves joining extended contact area on first chip to contact area on second chip by conducting thermal flow process

Country Status (1)

Country Link
DE (1) DE10334633A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4023260A (en) * 1976-03-05 1977-05-17 Bell Telephone Laboratories, Incorporated Method of manufacturing semiconductor diodes for use in millimeter-wave circuits
US5126286A (en) * 1990-10-05 1992-06-30 Micron Technology, Inc. Method of manufacturing edge connected semiconductor die
US20020109133A1 (en) * 1999-02-23 2002-08-15 Junichi Hikita Semiconductor chip and semiconductor device using the same, and method of fabricating semiconductor chip
US20030067001A1 (en) * 2001-10-08 2003-04-10 Micron Technology, Inc. Apparatus and method for packaging circuits
DE4023776C2 (en) * 1989-08-17 2003-07-03 Vaisala Oy Helsinki Multilayer semiconductor structure, in particular transducers and methods for forming contact areas on semiconductor regions of such multilayer semiconductor structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4023260A (en) * 1976-03-05 1977-05-17 Bell Telephone Laboratories, Incorporated Method of manufacturing semiconductor diodes for use in millimeter-wave circuits
DE4023776C2 (en) * 1989-08-17 2003-07-03 Vaisala Oy Helsinki Multilayer semiconductor structure, in particular transducers and methods for forming contact areas on semiconductor regions of such multilayer semiconductor structures
US5126286A (en) * 1990-10-05 1992-06-30 Micron Technology, Inc. Method of manufacturing edge connected semiconductor die
US20020109133A1 (en) * 1999-02-23 2002-08-15 Junichi Hikita Semiconductor chip and semiconductor device using the same, and method of fabricating semiconductor chip
US20030067001A1 (en) * 2001-10-08 2003-04-10 Micron Technology, Inc. Apparatus and method for packaging circuits

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 61-0 77 352 A, Pat. Abstr. of JP *

Similar Documents

Publication Publication Date Title
DE10208635B4 (en) Diffusion soldering station, composite of two parts connected via a diffusion soldering station and method for producing the diffusion soldering station
EP1171912B1 (en) Method for the vertical integration of electric components by reverse side contacting
DE102012100429B4 (en) Method for mounting a semiconductor chip on a carrier
DE69233232T2 (en) Electrical connector body and manufacturing method therefor
DE4318727A1 (en) Semiconductor device with LOC structure and associated manufacturing method and associated lead wire frame
DE112004000258T5 (en) Alternative Design for a Flip Chip in Leaded Molded Package and Method of Fabrication
DE102017209770A1 (en) Power module with double-sided cooling
DE69500388T2 (en) Film circuit metal system for use in IC components with bumps
DE102009014582A1 (en) Method for producing a semiconductor device
DE102005049687B4 (en) Power semiconductor component in flat conductor technology with vertical current path and method for the production
DE10203353A1 (en) Semiconductor module and electronic component
DE102016212506A1 (en) Semiconductor device and method of manufacturing a semiconductor device
DE102004021054A1 (en) Semiconductor component for a flip-chip structure has contact layers between a semiconductor chip and a chip carrier
DE102014105000B4 (en) Method for manufacturing and equipping a circuit carrier
DE19507547C2 (en) Method of assembling chips
DE4226167C2 (en) Method for electrically conductive connection using flip-chip technology
DE10124141B4 (en) Connecting device for an electronic circuit arrangement and circuit arrangement
DE3635375C2 (en)
EP3208845A1 (en) Method for manufacturing a circuit carrier, circuit carrier, method of manufacturing a semiconductor module and semiconductor module
DE102004036905A1 (en) Vertical power semiconductor device with a semiconductor chip and method for producing the same
DE102014206606A1 (en) Method for mounting an electrical component on a substrate
DE102014115202B4 (en) PROCESS FOR REMOVING AT LEAST ONE SUBSTRATE WITH A CARRIER PLATE
DE112020003541T5 (en) power semiconductor module
DE102006060899A1 (en) Lead wire, method of making such and assembly
DE10334633A1 (en) Manufacturing arrangement with two semiconducting chips, involves joining extended contact area on first chip to contact area on second chip by conducting thermal flow process

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection