DE10315176A1

DE10315176A1 - Überspannungsschutzschaltung

Info

Publication number: DE10315176A1
Application number: DE10315176A
Authority: DE
Inventors: Mutsuo Nishikawa; Katsumichi Ueyanagi; Katsuyuki Uematsu; Akio Kitamura
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2002-04-09
Filing date: 2003-04-03
Publication date: 2003-10-23
Anticipated expiration: 2023-04-04
Also published as: DE10315176B4; JP3899984B2; JP2003303890A; US20030214769A1; US7274543B2; KR20030081041A; KR100956717B1

Abstract

Eine Überspannungsschutzschaltung zum Schutz einer integrierten CMOS-Schaltung vor einer möglichen Überspannung umfaßt: einen externen Speisespannungsanschluß, einen externen Masseanschluß, einen internen Speisespannungsanschluß, eine Reihenschaltung aus einer Zenerdiode und einem ersten Widerstandselement zwischen dem externen Speisespannungsanschluß und dem Masseanschluß, eine Inverterschaltung mit einer Reihenschaltung aus einem zweiten Widerstandselement und einem ersten MOS-Transistor hoher Durchbruchsspannung zwischen dem externen Speisespannungsanschluß und dem Masseanschluß, wobei der Gateanschluß des ersten MOS-Transistors Verbindungspunkt zwischen Zenerdiode und erstem Widerstandselement ist, und einen zweiten MOS-Transistor mit hoher Durchbruchsspannung, dessen Sourceanschluß mit dem externen Speisespannungsanschluß verbunden ist, dessen Drainanschluß mit dem internen Speisespannungsanschluß verbunden ist und dessen Gateanschluß mit dem Drainanschluß des ersten MOS-Transistors verbunden ist, und der abhängig von der Spannung an seinem Gateanschluß einen Ein/Aus-Schaltvorgang ausführt. Die genannten Schaltelemente sind alle auf demselben Halbleitersubstrat wie die zu schützende integrierte Schaltung ausgebildet.

Description

Die Erfindung betrifft eine Überspannungsschutzschaltung zum Schutz einer integrierten CMOS- Schaltung in einem elektrischen oder elektronischen Gerät zur Anwendung bei Automobilen, im medizinischen Bereich oder im industriellen Bereich oder dergleichen vor einer möglichen Überspannung oder einem Spannungsstoß, der von der Speisespannungsquelle kommt, und insbesondere auf eine Überspannungsschutzschaltung, die zusammen mit der integrierten CMOS-Schaltung auf demselben Halbleitersubstrat ausgebildet werden kann.
Es gibt seit langem verschiedene Überspannungsschutzschaltungen in Steuersystemen in Fahrzeugen im Automobilbereich und in elektrischen und elektronischen Teilen, wie integrierten Schaltungen, die in den Steuersystemen enthalten sind. Dies beruht darauf, das elektrische und elektronische Teile für die Anwendung im Automobilbereich in Umgebungen eingesetzt werden, wo vergleichsweise hohe Speisespannungsschwankungen zu erwarten sind, so daß Vorsorge vor Fehlverhalten oder Beschädigungen aufgrund der Schwankungen der Speisespannung getroffen werden müssen.

Eine bekannte Überspannungsschutzschaltung besteht allgemein aus Zenerdioden, Widerständen und dergleichen, die extern an ein IC-Chip als das zu schützende Objekt angeschlossen sind. Diese extern vorgesehenen Zenerdioden und Widerstände erhöhen jedoch die Anzahl von Teilen und den Montageaufwand, was wiederum zu höheren Kosten führt. Daher ist kürzlich vorgeschlagen worden, eine Überspannungsschutzschaltung unter Verwendung von Bipolartransistoren in einen IC-Chip einzubauen (siehe beispielsweise JP 6-245 366 A).

Diese bekannte Überspannungsschutzschaltung erfordert aber einen BiCMOS-Herstellungsprozeß für die Herstellung, was seinerseits zum Problem erhöhter Herstellungskosten führt. Außerdem gibt es eine Anzahl von Teilen, aus denen die Schutzschaltung besteht, und es gibt eine Anzahl von Punkten, an denen Durchbruchsspannungen der Elemente zur Vorbereitung höherer Speisespannungen erhöht werden müssen. Daraus ergibt sich das Problem einer vergrößerten Schaltungsfläche für die Schutzschaltung und somit einer Verkomplizierung des Herstellungsprozesses und damit wiederum erhöhter Kosten.

Aufgabe der vorliegenden Erfindung ist es, eine Überspannungsschutzschaltung zu schaffen, die zusammen mit einer integrierten Schaltung als zu schützendem Objekt auf demselben Halbleitersubstrat ausgebildet werden kann und mit einer verhältnismäßig geringen Anzahl von Teilen auskommt.

Diese Aufgabe wird erfindungsgemäß durch eine Überspannungsschutzschaltung gemäß Patentanspruch 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Gemäß der Erfindung werden zusammen mit der integrierten Schaltung als zu schützendem Objekt auf demselben Halbleitersubstrat eine Spannungsteilereinheit zum Teilen der von außen angelegten Spannung, eine Signalgeneratoreinheit, die als Eingangssignal die Spannung am Spannungsteilerpunkt der Spannungsteilereinheit empfängt, und eine Schalteinheit ausgebildet, welche verhindert, daß eine Überspannung an die integrierte Schaltung angelegt wird.

Durch Einsatz von MOS-Transistoren hoher Durchbruchsspannung in der Signalgeneratoreinheit und der Schalteinheit kann die Überspannungsschutzschaltung leicht mit einer hohen Durchbruchsspannung versehen werden. Wenn die Höhe der von außen angelegten Speisespannung gleich der Durchbruchsspannung der Zenerdiode wird oder diese übersteigt, bricht die Zenerdiode durch und klemmt die Spannung am Spannungsteilerpunkt auf die Durchbruchsspannung Vr der Zenerdiode. Wenn die Durchbruchsspannung des MOS-Transistors hoher Durchbruchsspannung, der die Signalgeneratoreinheit bildet, Vth ist, dann ergibt sich damit die Speisespannung, bei der der P- MOS-Transistor hoher Durchbruchsspannung, der die Schalteinheit bildet, von dem Durchlaßzustand in den Sperrzustand (oder umgekehrt) wechselt zu Vth + Vr.

Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend im einzelnen unter Bezugnahme auf die beiliegenden Zeichnungen erläutert. Es zeigen:
Fig. 1 ein Schaftbild des Aufbaus einer Überspannungsschutzschaltung gemäß einem Ausführungsbeispiel der Erfindung,
Fig. 2 eine Querschnittsansicht eines Beispiels eines P-MOS-Transistors mit hoher Durchbruchsspannung als Bestandteil der Überspannungsschutzschaltung gemäß der Erfindung,
Fig. 3 eine graphische Darstellung der Ergebnisse von Berechnungen und tatsächlichen Messungen der Werte von Abschaltspannungen der Überspannungsschutzschaltung gemäß der Erfindung,
Fig. 4 ein Schaltbild einer Anordnung einer Überspannungsschutzschaltung, die internen Stand der Anmelderin darstellt, und
Fig. 5 eine graphische Darstellung der Ergebnisse von Berechnungen und der Ergebnisse tatsächlicher Messungen der Werte von Abschaltspannungen in der Überspannungsschutzschaltung, die in Fig. 4 gezeigt ist.
Die in Fig. 1 gezeigte Überspannungsschutzschaltung 1 umfaßt eine Spannungsteilereinheit 2, eine Signalgeneratoreinheit 3 und eine Schalteinheit 4, die zusammen mit einer integrierten CMOS- Schaltung 5 als zu schützendem Objekt auf demselben Halbleitersubstrat ausgebildet sind.
Die Bezugszahl 11 in Fig. 1 bezeichnet einen Speisespannungsanschluß zum Anlegen einer externen Speisespannung. Die Bezugszahl 12 bezeichnet einen Masseanschluß zur Verbindung mit dem externen Massepotential. Die Bezugszahl 13 bezeichnet einen internen Speisespannungsanschluß, der die an den Anschluß 11 angelegte externe Speisespannung an die integrierte CMOS- Schaltung 5 weitergibt. Die Bezugszahl 14 bezeichnet einen internen Masseanschluß, der das Massepotential an die CMOS-Schaltung 5 anlegt.
Die Spannungsteilereinheit 2 enthält beispielsweise ein erstes Widerstandselement 21 und eine Zenerdiode 23. Ein Ende des Widerstandselements 21 ist mit dem Anschluß 11 verbunden, während das andere Ende mit der Kathode der Zenerdiode 23 verbunden ist. Die Anode der Zenerdiode 23 ist mit den Masseanschlüssen 12 und 14 verbunden.
Die Signalgeneratoreinheit 3 umfaßt beispielsweise einen ersten P-MOS-Transistor 31 hoher Durchbruchsspannung (nachfolgend als PDMOS bezeichnet), und ein zweites Widerstandselement 32. Der Sourceanschluß des PDMOS 31 ist mit dem Anschluß 11 verbunden, während sein Gateanschluß mit der Kathode der Zenerdiode 23 verbunden ist, das heißt mit dem Spannungsteilerpunkt der Spannungsteilereinheit 2. Die Drain des PDMOS 31 ist mit einem Ende des zweiten Widerstandselements 32 verbunden. Das andere Ende des Widerstandselements 32 ist mit den Masseanschlüssen 12 und 14 verbunden.
Die Schalteinheit 4 ist beispielsweise mit einem zweiten PDMOS 41 (P-MOS-Transistor mit hoher Durchbruchsspannung) versehen. Der Sourceanschluß des zweiten PDMOS 41 ist mit dem Anschluß 11 verbunden, während sein Gateanschluß mit dem Drainanschluß des ersten PDMOS 31 verbunden ist. Der Drainanschluß des PDMOS 41 ist mit dem internen Speisespannungsanschluß 13 verbunden.
Es soll nun der Aufbau des ersten PDMOS 31 und des zweiten PDMOS 41 erläutert werden. Fig. 2 zeigt eine Querschnittsansicht eines Beispiels solch eines PDMOS, als Bestandteil der Überspannungsschutzschaltung gemäß diesem Ausführungsbeispiel der Erfindung. In einem Abschnitt auf der linken Seite von Fig. 2 ist eine Vertikalschnittansicht gezeigt, die ein Beispiel des Aufbaus des PDMOS 31 oder 41 darstellt. In einem Abschnitt auf der rechten Seite von Fig. 2 ist ein vertikaler Querschnitt gezeigt, der einen n-Kanal-MOSFET 76 und einen p-Kanal-MOSFET 75 der integrierten CMOS-Schaltung 5 darstellt, die zusammen mit der PDMOS 31 und 41 auf demselben Halbleitersubstrat integriert sind.
An der einen Hauptseite eines p Substrats 61 ist einen n Wannenzone 62 ausgebildet. An der Oberflächenschicht der Wannenzone 62 sind eine p Offsetzone 67 und eine p Sourcezone 65 ein wenig voneinander beabstandet ausgebildet. In einem Teil an der Oberfläche der Offsetzone 67 ist selektiv ein dicker Oxidfilm 66 (LOCOS) ausgebildet. In einem Oberflächenbereich der Offsetzone 67 ist eine p Drainzone 68 auf der der Sourcezone 65 entgegengesetzten Seite des Oxidfilms 66 ausgebildet.
An der Außenseite der Sourcezone 65 ist in der Wannenzone 62 eine n Basiszone 63 mit einer höheren Dotierstoffkonzentration als in der Wannenzone 62 ausgebildet. Die Bezugszahl 69 in Fig. 2 bezeichnet einen Gateoxidfilm, die Bezugszahl 70 eine Gateelektrode, die Bezugszahl 71 eine Sourceelektrode und die Bezugszahl 72 eine Drainelektrode.
Die Wannenzone 62 für den PDMOS 31 oder 41 wird gleichzeitig mit einer Wannenzone 73 des p- Kanal-MOSFETs 75 ausgebildet. Außerdem können die p Offsetzone 67 und n Basiszone 63 des PDMOS 31 oder 41 gleichzeitig mit dem ersten und dem zweiten Widerstandselement 21 und 32 und Widerstandselementen in der CMOS-Schaltung 5 ausgebildet werden.
Daher sind keine exklusive Maske, kein gesonderter Schritt zur Ionenimplantation und dergleichen zur Ausbildung jeweils der Wannenzone 62, der Offsetzone 67 und der Basiszone 63 der PDMOS 31 und 41 erforderlich. Dies ermöglicht die Herstellung der PDMOS 31 und 41 praktisch ohne jegliche exklusive Maske und zusätzlichen Schritt. Das heißt, die Überspannungsschutzschaltung wird gleichzeitig mit der Herstellung der CMOS-Schaltung 5 ausgebildet.
Um die Eigenschaften der Überspannungsschutzschaltung 1 dieses Ausführungsbeispiels zu verdeutlichen, soll eine andere Überspannungsschutzschaltung erläutert werden, die Gegenstand der japanischen Patentanmeldung Nr. 2001-116064 (entsprechend DE 102 16 015 A) ist. Fig. 4 zeigt ein Schaltbild dieser Überspannungsschutzschaltung. Wie in Fig. 4 dargestellt, unterscheidet sich diese Überspannungsschutzschaltung 101 von der Überspannungsschutzschaltung 1 in Fig. 1 darin, daß anstelle der Spannungsteilereinheit 2 eine Spannungsteilereinheit 102 vorgesehen ist, in welcher ein weiteres Widerstandselement 22 anstelle der Zenerdiode 23 angeschlossen ist. Im übrigen stimmt der Aufbau von Fig. 4 mit demjenigen von Fig. 1 überein. Daher sind die jeweiligen Elemente in beiden Figuren mit denselben Bezugszahlen versehen und werden nicht noch mal beschrieben.
Die Funktionsweise der Überspannungsschutzschaltung 101 von Fig. 4 ist wie folgt. Die von außen an die Anschlüsse 11 und 12 angelegte Speisespannung (nachfolgend als Spannung Vcc bezeichnet) wird von der Spannungsteilereinheit 102 geteilt. Die Teilspannung (nachfolgend als Spannung Vdiv bezeichnet) liegt am Gateanschluß des ersten PDMOS 31 an. Wenn der Absolutwert der Differenz zwischen der Spannung Vcc und der Spannung Vdiv gering ist, das heißt wenn die Spannung Vcc klein ist, wird das Ausgangspotential am Drainanschluß des PDMOS 31 nahezu gleich dem Massepotential am Masseanschluß 12. Dies hält den PDMOS 41 im Leitzustand, so daß die Spannung Vcc am internen Speisespannungsanschluß 13 anliegt.
Wenn der Absolutwert der Differenz zwischen der Spannung Vcc und der Spannung Vdiv groß ist, das heißt wenn die Spannung Vcc groß ist, wird die Ausgangsspannung am Drainanschluß des ersten PDMOS 31 nahezu gleich der Spannung Vcc. Dies versetzt den PDMOS 41 in den Sperrzustand und trennt die Verbindung zwischen den Anschlüssen 13 und 11. Somit liegt die Spannung Vcc nicht weiter am Anschluß 13 an. Anders ausgedrückt, die Spannung Vcc wird abgeschaltet. Durch diesen Vorgang der Lieferung beziehungsweise des Abschaltens der Spannung Vcc zu bzw. von der CMOS-Schaltung 5, wird die Versorgung gesteuert.
Bei der Überspannungsschutzschaltung 101 mit dem in Fig. 4 gezeigten Aufbau ist es zum Schutz der CMOS-Schaltung 5 vor einer Überspannung am Speisespannungsanschluß 11 lediglich erforderlich, daß der Arbeitspunkts (die Spannung Vcc) zum Schalten der Schalteinheit zwischen dem Leitzustand und dem Sperrzustand bzw. umgekehrt gleich oder unterhalb der maximalen Nennspannung der CMOS-Schaltung 5 liegt. Dies kann verhindern, daß eine die maximale Nennspannung übersteigende Spannung an die CMOS-Schaltung 5 angelegt wird.
Die Spannung Vcc, bei der der PDMOS 41 vom Leitzustand in den Sperrzustand oder umgekehrt schaltet, d. h. die Überspannungsschwellenspannung (nachfolgend als Abschaltspannung Vovp bezeichnet) ist durch folgende Gleichung (1) ausgedrückt, in der die Schwellenspannung des PDMOS 31 mit Vth bezeichnet ist und die Widerstandswerte der Widerstandselemente 21 und 22 in der Spannungsteilereinheit 102 mit R1 bzw. R2 bezeichnet sind:

Vovp = Vth x (R1 + R2)/R1 (1)
Die obige Gleichung (1) ist eine Näherungsausdruck, abgeleitet von der Bedingung, daß der Absolutwert der Differenz zwischen der Spannung Vcc und der Spannung Vdiv nahezu gleich dem Wert der Schwellenspannung des ersten PDMOS 31 wird. Die Differenz zwischen der Spannung Vcc und der Spannung Vdiv ist diejenige, bei der die Drainausgangsspannung des PDMOS 31 von Null (Massepotential) zu Vcc bzw. von Vcc zu Null übergeht.
Aus Gleichung (1) geht hervor, daß bei der Überspannungsschutzschaltung 101 die Abschaltspannung Vovp einen Wert annimmt, der das [(R1 + R2)/R1]-fache der Schwellenspannung Vth des PDMOS 31 ist. Das bedeutet, daß Schwankungen aufgrund von Herstellungstoleranzen und Temperaturabhängigkeiten der Schwellenspannung Vth des PDMOS 31 um den Faktor (R1 + R2)/R1 verstärkt werden und zu einer Beeinflussung der Abschaltspannung Vovp führen.
Bei der Überspannungsschutzschaltung 101 besteht daher die Möglichkeit, daß Herstellungstoleranzen und die Temperaturabhängigkeit der Abschaltspannung Vovp zunehmen. Als Maßnahme dagegen muß ein PDMOS mit geringer Herstellungstoleranz und geringer Temperaturabhängigkeit der Schwellenspannung, das heißt ein PDMOS hoher Genauigkeit eingesetzt werden. Die Herstellung eines PDMOS hoher Genauigkeit führt jedoch zu höheren Herstellungskosten.
Als nächstes soll die Arbeitsweise der Überspannungsschutzschaltung 1 von Fig. 1 beschrieben werden. Wenn bei ihr die zwischen den Anschlüssen 11 und 12 anliegende Spannung Vcc niedriger als die Durchbruchspannung Vr der Zenerdiode 23 ist, wird die Spannung Vdiv am Verbindungspunkt zwischen dem Widerstandselement 21 und der Zenerdiode 23 etwa gleich der Spannung Vcc. Daher ist der Absolutwert der Differenz zwischen der Spannung Vcc und der Spannung Vdiv gering. Dies führt dazu, daß die Drainausgangsspannung des PDMOS 31 im wesentlichen null wird, das heißt daß das Potential am Drainanschluß des PDMOS 31 dem Massepotential entspricht, wodurch der PDMOS 41 in den Leitzustand versetzt bzw. in dem Leitzustand gehalten wird und die Spannung Vcc über den PDMOS 41 am Anschluß 13 anliegt.
Wenn die Spannung Vcc gleich der Durchbruchsspannung Vr wird oder diese übersteigt, tritt ein Durchbruch der Zenerdiode 23 auf, wodurch die Spannung Vdiv auf diese Durchbruchspannung Vr geklemmt wird. Dies vergrößert den Absolutwert der Differenz zwischen der Spannung Vcc und der Spannung Vdiv ( = Vr) und führt dazu, daß die Drainausgangsspannung des PDMOS 31 annähernd gleich der Spannung Vcc wird. Dies wiederum versetzt den PDMOS 41 in den Sperrzustand und führt über den PDMOS 41 dazu, daß die Verbindung zwischen den Anschlüssen 11 und 13 unterbrochen wird und die Spannung Vcc nicht mehr am Anschluß 13 anliegt.
Bei der Überspannungsschutzschaltung 1 von Fig. 1 ergibt sich die Abschaltspannung Vovp als Summe der Schwellenspannung Vth des PDMOS 31 und der Durchbruchsspannung Vr der Zenerdiode 23. Damit gilt Gleichung (2):

Vovp = Vth + Vr (2)
Bei diesem Ausführungsbeispiel der Erfindung beeinflussen daher Schwankungen der Schwellenspannung Vth des PDMOS 31 infolge von Herstellungsbedingungen und Temperaturänderungen die Abschaltspannung Vovp ohne Verstärkung. Somit wird der Einfluß von Herstellungstoleranzen und Temperaturabhängigkeit der Abschaltspannung Vovp kleiner als bei der Überspannungsschutzschaltung 101 gemäß Fig. 4.
Um die Wirksamkeit der Erfindung zu bestätigen, wurden Werte der Abschaltspannung Vovp bei verschiedenen Temperaturen anhand von Berechnungen für die Überspannungsschutzschaltung 1 von Fig. 1 und die Überspannungsschutzschaltung 101 von Fig. 4 ermittelt. Außerdem wurden die Schaltungen versuchsweise hergestellt, damit tatsächliche Meßwerte der Abschaltspannung Vovp bei verschiedenen Temperaturen ermittelt werden konnten. Fig. 3 zeigt Ergebnisse der Berechnung und Ergebnisse der tatsächlichen Messungen für die Überspannungsschutzschaltung 1 gemäß Fig. 1. In ähnlicher Weise zeigt Fig. 5 Ergebnisse der Berechnung und Ergebnisse der tatsächlichen Messungen für die Überspannungsschutzschaltung 101 von Fig. 4.
Ein Vergleich der in den Fig. 3 und 5 gezeigten Rechenergebnisse beweist, daß der Einfluß von Herstellungstoleranzen der Abschaltspannung Vovp bei der Überspannungsschutzschaltung 1 die Hälfte oder weniger desjenigen der Überspannungsschutzschaltung 101 beträgt. Dies bedeutet, daß erfindungsgemäß eine deutliche Verringerung der Abhängigkeit der Abschaltspannung Vovp von Herstellungstoleranzen erreicht werden kann.
Außerdem zeigt sich aus dem Vergleich der Rechenergebnisse in den Fig. 3 und 5, daß die Temperaturabhängigkeit der Abschaltspannung Vovp bei der Schaltung von Fig. 1 deutlich geringer als die bei der Schaltung von Fig. 4 ist. Dies ergibt sich auch aus den tatsächlichen Messungen, wonach die Abschaltspannung Vovp gemäß Fig. 3 mit 8 bis 8,3 V im wesentlichen konstant und von der Temperatur unabhängig ist, während gemäß Fig. 5 im dargestellten Temperaturbereich eine Änderung von 8 bis 6,3 V auftritt.
Bei der versuchsweisen Herstellung wurden die Überspannungsschutzschaltung 1 gemäß Fig. 1 und die Überspannungsschutzschaltung 101 gemäß Fig. 4 gleichzeitig auf demselben Wafer mittels desselben Herstellungsprozesses hergestellt. Man kann daher davon ausgehen, daß keine herstellungsbedingten Unterschiede bei den Zuständen der Elemente, der Herstellungsmarge und des Wafers in den tatsächlichen Meßergebnissen einen Niederschlag gefunden haben. Auch für die in den Fig. 3 und 5 gezeigten Rechenergebnisse wurden dieselben Konstanten für Charakteristiken der Elemente eingesetzt. Die Berechnungen wurden mit Änderungen unter den Elementen als Folge verschiedener Herstellungsmargen und Wafer ausgeführt, um für die Rechenwerte Minimalwerte und Maximalwerte zu erhalten.
Wie für das Ausführungsbeispiel der Erfindung beschrieben, kann zusammen mit der integrierten CMOS-Schaltung 5 als zu schützendem Objekt die Überspannungsschutzschaltung 1 auf demselben Halbleitersubstrat ausgebildet werden, kommt dabei mit einer geringen Anzahl von Teile aus und ist deshalb auch preiswert. Erfindungsgemäß kann eine Zunahme des Einflusses von Schwankungen der Schwellenspannung Vth des ersten PDMOS 31 auf die Spannung vermieden werden, bei der der zweiten PDMOS 41 vom Leitzustand in den Sperrzustand übergeht oder von dem Sperrzustand in den Leitzustand übergeht. Daher besteht keine Notwendigkeit, einen PDMOS hoher Genauigkeit einzusetzen, bei dem sowohl die Toleranz der Schwellenspannung und die Temperaturabhängigkeit gering sind, was zu einer Kostenreduktion führt.
Es sei angemerkt, daß die in den Fig. 3 und 5 gezeigten numerischen Werte und die dazu erfolgten erläuternden Ausführungen lediglich Beispiele darstellen. Die Erfindung ist nicht auf diese Werte beschränkt.
Erfindungsgemäß werden auf einem gemeinsamen Halbleitersubstrat zusammen mit einer integrierten Schaltung als zu schützendem Objekt eine Spannungsteilereinheit, die die von außen angelegte Spannung teilt, eine Signalgeneratoreinheit, die die Spannung am Spannungsteilerpunkt der Spannungsteilereinheit als Eingangssignal empfängt, und eine Schalteinheit hergestellt, welche eine Überspannung abschaltet, um zu verhindern, daß sie an die integrierte Schaltung angelegt wird. Daraus ergibt sich der Vorteil, daß zusammen mit der zu schützenden integrierten Schaltung die Überspannungsschutzschaltung, die mit einer geringen Anzahl von Elementen und daher preiswert aufgebaut werden kann, auf demselben Halbleitersubstrat vorgesehen werden kann.
Durch die Erfindung ergibt sich darüber hinaus die Wirkung, daß eine Überspannungsschutzschaltung leicht mit einer hohen Durchbruchsspannung ausgebildet werden kann. Außerdem ergibt sich, wenn die Schwellenspannung des PDMOS, der die Signalgeneratoreinheit bildet, Vth ist, die Speisespannung, bei der der PDMOS, der die Schalteinheit bildet, vom Leitzustand in den Sperrzustand wechselt (oder umgekehrt) zu Vth + Vr. Dies vermeidet eine Zunahme des Einflusses, den Toleranzen der Schwellenspannung Vth des ersten PDMOS, der die Signalgeneratoreinheit bildet, auf die Schaltspannung des zweiten PDMOS hat. Daher ergibt sich die Wirkung, daß keine Notwendigkeit der Verwendung eines PDMOS hoher Genauigkeit besteht, bei dem sowohl die Toleranz der Schwellenspannung als auch die Temperaturabhängigkeit klein sind, was eine Kostenreduktion ermöglicht.

Claims

1. Überspannungsschutzschaltung, umfassend:
einen externen Speisespannungsanschluß (11) zum Anlegen einer von außen gelieferten Speisespannung,
einen Masseanschluß (12) zum Anlegen eines Massepotentials von außen,
einen internen Speisespannungsanschluß (13) zur Lieferung der von außen angelegten Speisespannung an eine zu schützende integrierte Schaltung (5),
eine Spannungsteilereinheit (2) zwischen dem externen Speisespannungsanschluß (11) und dem Masseanschluß (12), die eine Reihenschaltung aus einer Zenerdiode (23) und einem ersten Widerstandselement (21) enthält,
eine Signalgeneratoreinheit (3), die zwischen den externen Speisespannungsanschluß (11) und den Masseanschluß (12) geschaltet ist und eine Inverterschaltung mit einer Reihenschaltung aus einem zweiten Widerstandselement (32) und einem ersten MOS-Transistor (31) hoher Durchbruchsspannung aufweist, wobei der Gateanschluß des ersten MOS-Transistors mit einer Spannung beaufschlagt ist, die der Spannung am Verbindungspunkt zwischen Zenerdiode (23) und erstem Widerstandselement (21) der Spannungsteilereinheit (2) entspricht, und
eine Schalteinheit (4), die einen zweiten MOS-Transistor (41) mit hoher Durchbruchsspannung enthält, dessen Sourceanschluß mit dem externen Speisespannungsanschluß (11) verbunden ist, dessen Drainanschluß mit dem internen Speisespannungsanschluß (13) verbunden ist und dessen Gateanschluß mit dem Drainanschluß des ersten MOS-Transistors (31) als Ausgangsanschluß der Signalgeneratoreinheit (3) verbunden ist, wobei die Schalteinheit (4) beschaffen ist, abhängig von der Ausgabe der Signalgeneratoreinheit (3) einen Ein/Aus-Schaltvorgang auszuführen,
wobei die Spannungsteilereinheit (2), die Signalgeneratoreinheit (3) und die Schalteinheit (4) auf demselben Halbleitersubstrat wie die zu schützende integrierte Schaltung (5) ausgebildet sind.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der erste und der zweite MOS-Transistor hoher Durchbruchsspannung (31, 41) Transistoren des P-Typs sind.

3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Durchbruchsspannung der Zenerdiode (23) gleich oder geringer als die maximale Nennspannung der zu schützenden integrierten Schaltung (5) ist.

4. Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die zu schützende integrierte Schaltung (5) eine integrierte Schaltung aus MOS-Transistoren ist.