DE10254076A1

DE10254076A1 - DRAM-Speicherschaltung mit einer Einrichtung zum Justieren der Refresh-Frequenz und Verfahren zur Durchführung der Justierung

Info

Publication number: DE10254076A1
Application number: DE2002154076
Authority: DE
Inventors: Andrea Zuckerstätter; Johann Pfeiffer
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2002-11-20
Filing date: 2002-11-20
Publication date: 2004-02-19

Abstract

Gegenstand der Erfindung ist eine integrierte DRAM-Speicherschaltung (10) mit einer Trimmeinrichtung (30, 40, 60, 70) zum Justieren der Schwingfrequenz des Refresh-Oszillators (25) auf einen diktierten Sollwert durch selektive Beaufschlagung von Fuse-Elementen in einem die Schwingfrequenz bestimmenden Netzwerk. Erfindungsgemäß enthält die Trimmeinrichtung eine elektrisch programmierbare Trimmschaltung (30), in welcher die Fuse-Elemente des frequenzbestimmenden Netzwerkes selektiv durch Anlegen einer Überspannung bleibend überführbar sind aus einem ungesetzten Zustand vorbestimmter erster Impedanz in einen gesetzten Zustand vorbestimmter zweiter Impedanz, und eine Fuse-Selektionseinrichtung (70) zum Verbinden einer die Überspannung liefernden Quelle (50) mit einer durch eine Stellinformation bestimmten Auswahl der Fuse-Elemente. Ein erfindungsgemäßes Justierverfahren ist dadurch gekennzeichnet, dass die Aktivierung der Fuse-Selektionseinrichtung und somit das Setzen der Fuse-Elemente in der elektrisch programmierbaren Trimmschaltung (30) erfolgt, nachdem die Speicherschaltung (10) verkapselt worden ist.

Description

DRAM-Speicherschaltung mit einer Einrichtung zum Justieren der Refresh-Frequenz und Verfahren zur Durchführung der Justierung Die Erfindung betrifft eine DRAM-Speicherschaltung, die Mittel enthält, um die Wiederholfrequenz der im Betrieb automatisch ablaufenden Refreshzyklen zu justieren, gemäß dem Oberbegriff des Patentanspruchs 1. Gegenstand der Erfindung sind Schaltungsmittel und auch ein Verfahren zur Durchführung der Justierung. Bevorzugtes, jedoch nicht ausschließliches Anwendungsgebiet sind synchronisierte DRAMs (S-DRAMs), insbesondere Ausführungsformen mit vervielfachter Datenrate (DDR-DRAMus, DDR-II-DRAMs, etc.).
Das allgemein gebräuchliche Akronym DRAM bezeichnet dynamische Digitalspeicher mit wahlfreiem Zugriff (Dynamic Random Access Memory), deren Speicherzellen ihre Information auch bei bleibender Stromversorgung nur begrenzte Zeit zuverlässig behalten können, so dass die gespeicherten Daten regelmäßig aufgefrischt werden müssen. Insbesondere bei den derzeit meistgebräuchlichen kapazitiven DRAMs verlieren die als Speicherelemente verwendeten Kondensatoren ihre informationsbeschreibende Ladung relativ schnell. Die sogenannte Retentionszeit Tr, die angibt, wie lange eine frisch geschriebene Information an einer Zelle noch eindeutig lesbar ist, kann von Zelle zu Zelle innerhalb des selben DRAM sehr unterschiedlich sein; oft reicht die Spanne von einigen Sekunden bis herunter zu einigen zehn Millisekunden. Die empirisch feststellbare untere Grenze dieser Spanne, also die Mindest-Retentionszeit Tr(min), gehört zu den wichtigen Spezifikationen eines DRAM.
Der zum Auffrischen notwendige "Refresh"-Betrieb besteht üblicherweise darin, dass, verschachtelt mit dem Nutzbetrieb des DRAM, alle Zellen in Zeitabständen, die kürzer sind als die Mindest-Retentionszeit Tr(min), automatisch angesteuert werden, um an jeder Zelle den Speicherzustand zu fühlen, das betreffende Speicherdatum zu erkennen und neu in die betreffende Zelle zurückzuschreiben. Jeder Refresh-Vorgang ähnelt einem normalen Lesevorgang, bei dem ebenfalls ein automatisches Rückschreiben des Lesedatums erfolgt, nur dass beim Refresh die Selektion und Weitergabe der Lesedaten an den Datenausgang des DRAM entfällt.
DRAM-Speicherschaltungen enthalten somit neben den Speicherzellen-Feldern und den diversen Einrichtungen, die zur Bereitstellung verschiedener Versorgungsspannungen und -ströme und zum Steuern des selektiven Zellenzugriffs für das Schreiben und Lesen von Speicherdaten im Nutzbetrieb erforderlich sind, eine Einrichtung zur automatischen Durchführung der Refreshzyklen. Diese Einrichtung enthält einen sogenannten Refresh-Oszillator, von dessen Arbeitsfrequenz die Wiederholfrequenz für die Refreshzyklen abgeleitet wird, meist durch Frequenzteilung um einen festen Divisor. Die Oszillatorfrequenz sollte innerhalb eines eng begrenzten Bereichs gehalten werden. Eine vorgegebene untere Grenze ist unbedingt einzuhalten, um zu garantieren, dass der Abstand zwischen den Refreshzyklen nicht größer wird als die Mindest-Retentionszeit. Andererseits sollte die Oszillatorfrequenz nicht sehr viel höher sein als diese Untergrenze, um zu vermeiden, dass die Refreshzyklen häufiger durchgeführt werden, als es eigentlich notwendig ist. Jeder Refresh-Zyklus blockiert nämlich vorübergehend den Nutzbetrieb, zumindest teilweise.
Als Refresh-Oszillatoren für DRAMs werden üblicherweise digitale Oszillatoren benutzt, vorzugsweise in Form einer rückgekoppelten ungeradzahligen Inverterkette, was den Vorteil einer einfachen und platzsparenden Integrierbarkeit auf dem Chip der Speicherschaltung hat. Die Schwingfrequenz wird bestimmt von der Anzahl der hintereinander geschalteten Inverter und von der Gatterdurchlaufzeit der einzelnen Inverter, wobei letztere stark von der Höhe der Versorgungsspannung bzw. des Versorgungsstroms abhängt.
Diese Abhängigkeit, die übrigens auch bei Oszillatoren anderen Typs nicht immer auszuschließen ist, bedeutet kein Problem bei den herkömmlichen "regulierten" DRAM-Chips. Solche Chips sind für einen Betrieb mit eng spezifizierter externer Chip-Versorgungsspannung VDD konzipiert und enthalten einen übergeordneten Spannungsregler, der aus dieser VDD-Spannung unter Verwendung einer Bandabstands-Referenz ("Bandgap") eine hochstabile interne Referenzspannung Vint ableitet, die dann ihrerseits als Referenz für die Stabilisierung der sekundären Nutz- und Versorgungsspannungen oder -ströme des DRAM verwendet wird. Dies gilt dann auch für die Versorgung des Refresh-Oszillators, dessen Frequenz somit genügend fest ist.
Die Verwendung immer neuerer Technologien führt zur Senkung der Versorgungsspannung. Während ein DRAM, das mit einer Datenrate gleich der einfachen Taktfrequenz betrieben wird (SDR-DRAM = Single Data Rate DRAM), noch eine externe Spannung von 3,3 Volt erforderte, benötigt ein mit verdoppelter Datenrate betriebener Typ (DDR-DRAM = Double Data Rate DRAM) nur 2,5 Volt und ein mit vervierfachter Datenrate betriebener Typ (DDR-II-DAM) sogar nur 1,8 Volt. Bei den weiteren Entwicklungen (DDR-III, usw.) wird die externe Versorgungsspannung nochmals geringer zu bemessen sein.
Schon bei den DDR-II-DRAMs ist es aufgrund der niedrigen externen Versorgungsspannung kaum noch möglich, mittels einer Bandgap-Referenz eine interne Referenzspannung Vint abzuleiten, die als gemeinsame Referenz für die Regelung aller internen Versorgungsspannungen auf dem Chip dienen könnte. Infolgedessen läßt man den Chip "unreguliert", d.h. man erlaubt, dass sich die internen Spannungen mit der externen Versorgungsspannung ändern. Im Grunde funktioniert der eigentliche Nutzbetrieb eines DRAM meist zufriedenstellend über einen relativ weiten Bereich der internen Versorgungsspannun gen, so dass der überwiegende Teil der Schaltungskomponenten nicht neu entworfen werden muss, um das DRAM an eine verminderte VDD-Spannung anzupassen.
Änderungen in der Versorgungsspannung des Refresh-Oszillators können aber zu unannehmbaren Änderungen der Refresh-Frequenz führen. Um dem zu begegnen, ist es üblich geworden, auf unregulierten Chips eine Trimmschaltung für den Refresh-Oszillator zu integrieren, die es erlaubt, die Oszillatorfrequenz durch Laserbeschuss von Schmelzbrücken (so genannte "Fuse"-Elemente oder kurz "Fuses") zu justieren. Diese Trimmung wird im "Front End" durchgeführt, d.h. wenn der Chip noch am Wafer ist. Im Wafer-Testgerät wird mindestens einer der Chips als Vertreter ausgewählt, und an diesen Chip wird der Nennwert der externen Versorgungsspannung, mit welcher alle Chips später betrieben werden sollen, angelegt. Dann wird die Frequenz des Refresh-Oszillators gemessen, und aus einer Abweichung der gemessenen Frequenz von der Sollfrequenz ermittelt das Testgerät z.B. anhand einer Nachschlagetabelle eine Information, die angibt, welche Fuses geschossen werden müssen, um die Oszillatorfrequenz zur Kompensation der Abweichung nachzustellen. Entsprechend dieser Information werden dann die betreffenden Fuses an allen Chips des Wafers durch Laserstrahl geschossen.
Bekanntlich werden die einzelnen Chips nach vollendetem Wafertest abgeschnitten und in Gehäusen verkapselt. Es folgen dann üblicherweise noch die Einzelprüfungen, bevor die Chips mit den Spezifikationen, die unter anderem auch den Toleranzbereich für die externe Versorgungsspannung VDD nennen, an die Kunden ausgeliefert werden. Bezüglich der externen Versorgungsspannung von DRAM-Chips werden jedoch die Kundenwünsche immer differenzierter. Für den Einbau der Chips in netzbetriebene Geräte werden meist höhere Versorgungsspannungen gewünscht oder toleriert als für den Einbau in Mobilgeräte wie Notebooks oder Funktelefone, die mit Batterien oder Akkus betrieben werden, denn dort gilt es insbesondere, den Ener gieverbrauch durch möglichst niedrige Versorgungsspannung zu senken. Die Anpassung der Spezifikation an verschiedene Kundenwünsche erfordert aber eine Umrüstung der oben beschriebenen Front-End-Trimmung am Wafer und lohnt sich wirtschaftlich nur für relativ große Stückzahlen (ein Wafer umfasst viele hundert Chips). Des weiteren ergibt sich durch die Anpassung zwangsläufig auch eine Lieferverzögerung, denn ab der Trimmung dauert es meist Wochen, bis die einzelnen Chips in verkapselter Form für die Abschlussprüfung und die anschließende Auslieferung vorliegen. Aus diesen Gründen ist der Chip-Hersteller nur begrenzt flexibel, um differenzierte Kundenwünsche hinsichtlich der externen Versorgungsspannung kostengünstig und schnell zu befriedigen.
Die Aufgabe der Erfindung besteht darin, die Flexibilität bei der Bereitstellung von DRAM-Speicherschaltungen hinsichtlich der Anpassung an eine gewünschte externe Versorgungsspannung zu erhöhen. Diese Aufgabe wird erfindungsgemäß durch die im Patentanspruch 1 beschriebene Ausgestaltung einer DRAM-Speicherschaltung und durch das im Patentanspruch 15 angegebene Justierverfahren gelöst.
Demnach wird die Erfindung realisiert an einer integrierten DRAM-Speicherschaltung, die folgendes enthält: eine Vielzahl von Speicherzellen und eine Zugriff-Steuereinrichtung zum selektiven Ansteuern der Speicherzellen, um Daten in die angesteuerten Zellen zu schreiben und gespeicherte Daten an den angesteuerten Zellen zu lesen; eine Refresh-Einrichtung, die einen Refresh-Oszillator aufweist und in Ansprache auf periodisch wiederkehrende, von der Schwingfrequenz des Refresh-Oszillators abgeleitete Refreshbefehle die Zugriff-Steuereinrichtung veranlasst, den Inhalt jeder Speicherzelle in regelmäßigen Zeitabständen durch Lesen des gespeicherten Datums und Wiedereinschreiben dieses Datums aufzufrischen, wobei die Schwingfrequenz des Refresh-Oszillators auf einem durch die Speichertechnologie diktierten Sollwert gehalten sein muss; eine Trimmeinrichtung zum Justieren der Schwingfrequenz des Refresh-Oszillators auf den diktierten Sollwert durch selektive Beaufschlagung von Fuse-Elementen in einem die Schwingfrequenz bestimmenden Netzwerk. Die Erfindung besteht darin, dass die Trimmeinrichtung eine elektrische programmierbare Trimmschaltung aufweist, in welcher die Fuse-Elemente des frequenzbestimmenden Netzwerkes selektiv durch Anlegen einer Überspannung bleibend überführbar sind aus einem ungesetzten Zustand vorbestimmter erster Impedanz in einen gesetzten Zustand vorbestimmter zweiter Impedanz, und dass eine Fuse-Selektionseinrichtung vorgesehen ist zum Verbinden einer die Überspannung liefernden Quelle mit einer durch eine Stellinformation bestimmten Auswahl der Fuse-Elemente.
Die erfindungsgemäße Ausbildung einer DRAM-Speicherschaltung erweitert die Möglichkeiten für den Zeitpunkt der Anpassung an die jeweils gewünschte externe Versorgungsspannung. Die bisher ausschließlich verwendeten laserprogrammierbaren Fuse-Elemente, kurz als "Laser-Fuses" bezeichnet, können nur geschossen werden, wenn die Oberfläche des Chip offenliegt und der Chip mikrometergenau in einer zugehörigen Aufspannvorrichtung positioniert ist. Dies ist praktisch nur im Front-End zu realisieren, also am Wafer, für den hochgenaue Aufspannvorichtungen ohnehin existieren. Elektrisch setzbare Fuse-Elemente, kurz als "elektrische Fuses" bezeichnet, sind hingegen über elektrische Leitungen programmierbar, die nicht nur im Front-End sondern auch später noch zugänglich sein können, sogar an den fertig verkapselten Chips. Elektrische Fuses sind an sich bekannt aus der Technik programmierbarer Festwertspeicher (PROMs), ihre Verwendung zur Trimmung in DRAM-Speicherschaltungen ist bisher nicht nahegelegt worden.
Mit einer erfindungsgemäß ausgestatteten Speicherschaltung ist der Hersteller also flexibel nicht nur in seiner Entscheidung, ob und welchem Maß er die Frequenz des Refresh-Oszillators justieren soll, sondern auch in seiner Entscheidung, wann dies erfolgen soll, d.h. an welchem Punkt der Fertigunglinie. Hierzu den spätestmöglichen Punkt zu nehmen, also beim Vorliegen des verkapselten Chips, hat den Vorteil, dass sich Kundenwünsche schnell befriedigen lassen. Somit eröffnet eine erfindungsgemäße Ausbildung einer DRAM-Speicherschaltung die Möglichkeit eines neuen vorteilhaften Justierverfahrens, welches dadurch gekennzeichnet ist, dass die elektrischen Fuses erst dann gesetzt werden, wenn der die DRAM-Speicherschaltung enthaltende Chip verkapselt ist.
Ein Chip, der mit der erfindungsgemäßen Trimmschaltung elektrisch justierbar ist, aber noch nicht justiert ist, kann ein marktfähiger Gegenstand sein. Der Hersteller eines derart justierbaren Chips könnte einem Kunden nämlich erlauben, die Justierung am verkapselten gelieferten Chip selbst vorzunehmen und diesen somit flexibel in seinen Verwendungsmöglichkeiten für den erworbenen Chip zu machen. Andererseits kann sich der Hersteller vorbehalten, die Justierung vor Auslieferung des Chips an einen Kunden vorzunehmen. Ein derart kundenspezifisch fertiggestellter Chip hat somit den Vorteil wirtschaftlicher Herstellbarkeit insbesondere bei kleineren Stückzahlen.
In vorteilhafter Ausgestaltung der Erfindung enthält die Speicherschaltung zusätzlich eine weitere Trimmschaltung, in welcher die Frequenz des Refresh-Oszillators ebenfalls durch Setzen von Fuse-Elementen justiert werden kann. Diese weitere Trimmschaltung braucht nicht am verkapselten Chip einstellbar zu sein, sondern kann wie die herkömmlichen Trimmschaltung Laser-Fuses enthalten, um eine Justierung wie bisher schon am Front-End vorzunehmen. Dies eröffnet die Möglichkeit, am Front-End eine Anpassung der Oszillatorfrequenz an eine "Standard"-Versorgungsspannung vorzunehmen, die für relativ große Stückzahlen gefordert sein mag. Aus den entsprechend getrimmten "Standard"-Chips, die auf Vorrat hergestellt und gekapselt werden können, lässt sich dann eine womöglich eng begrenzte Anzahl von Einzelstücken an spezielle Kundenwünsche anpassen, indem eine entsprechende Justierung an der anderen Trimmschaltung mit ihren elektrischen Fuses vorgenommen wird.
Einzelheiten dieser und anderer besonderer Ausgestaltungen einer erfindungsgemäßen DRAM-Speicherschaltung sind in Unteransprüchen gekennzeichnet. Zur näheren Erläuterung der Erfindung wird nachstehend ein Ausführungsbeispiel anhand von Zeichnungen beschrieben.
1 zeigt in einer Blockdarstellung den Aufbau einer DRAM-Speicherschaltung mit einer erfindungsgemäßen Anordnung zur Justierung der Schwingfrequenz des Refresh-Oszillators;
2 zeigt nähere Einzelheiten der Anordnung zur Justierung der Schwingfrequenz des Refresh-Oszillators.
Die in 1 innerhalb eines gestrichelten Rahmens fragmentarisch dargestellte DRAM-Speicherschaltung 10, bei der es sich beispielsweise um ein S-DRAM handelt, ist auf einem einzigen Halbleiterchip integriert und hat äußere Anschlüsse 11 bis 15 für Datenbits, Adressenbits und externe Steuersignale und einen äußeren Anschluss 16 zum Anlegen einer externen Versorgungsspannung VDD. Die matrixförmig in einzelnen Zellenfeldern 21 angeordneten Speicherzellen (nicht einzeln dargestellt) sind selektiv über eine Zugriff-Steuereinrichtung 22 zugänglich, um Daten über den Datenanschluss 11 einzuschreiben oder auszulesen, wobei die jeweilige Zellenauswahl abhängig von Adressenbits erfolgt, die am Adressenanschluss 12 angelegt werden. Die Zugriff-Steuereinrichtung 22 enthält Decoder zur Decodierung der Adressenbits und ein schaltbares Netz von Datenwegen, um die Verbindungen zwischen den jeweils ausgewählten Speicherzellen und dem Datenanschluss 11 herzustellen. Dies erfolgt in der wohlbekannten Weise zeitgesteuert unter dem Einfluss von Steuersignalen, die im Falle eines S-DRAMs von einem Befehlsdecoder 23 geliefert werden, der ein äußeres Taktsignal CLK an einem äußeren Taktanschluss 13 und Kommandobits CMB an einem äußeren Kommandoanschluss 14 empfängt.
Zum periodischen Auffrischen der Inhalte der Speicherzellen ist eine Refresh-Einrichtung 24 vorgesehen, die einen Refresh-Oszillator 25 und eine Refresh-Steuereinrichtung 28 enthält, um die Zugriffsteuereinrichtung 22 zu veranlassen, den Inhalt jeder Speicherzelle in regelmäßigen Zeitabständen aufzufrischen, wie an sich bekannt. Diese Zeitabstände sollten in engen Grenzen konstant gehalten werden; sie dürfen die Mindest-Retentionszeit der Speicherzellen, die durch die verwendete Speichertechnologie bestimmt ist, auf keinen Fall überschreiten. Das Zeitnormal für die besagten Zeitabstände wird abgeleitet aus der Schwingfrequenz des Refresh-Oszillators 25, die also ebenfalls innerhalb enger Grenzen auf einem Sollwert gehalten werden muss.
Die Versorgungsspannung V25 des Oszillators 25 wird ebenso wie verschiedene andere interne Versorgungsspannungen der Speicherschaltung 10 aus einer Versorgungseinheit 17 abgeleitet, die ihrerseits von der externen Versorgungsspannung VDD gespeist wird. Wenn die internen Versorgungsspannungen aus den weiter oben beschriebenen Gründen ungeregelt sind, was hier vorausgesetzt wird, ändern sie sich mit der externen Spannung VDD, was demnach auch Einfluss auf die Frequenz des Oszillators 25 hat. Um also die Speicherschaltung 10 an irgendeine speziell gewählte externe Versorgungsspannung anpassen zu können, muss eine Trimmeinrichtung vorgesehen sein, um die Oszillatorfrequenz zu justieren durch Manipulation am frequenzbestimmenden Netzwerk des Oszillators. Es hängt natürlich von der Bauart des Oszillators ab, welche elektrische Betriebsgrößen oder Schaltungsparameter für eine geeignete Manipulation in Frage kommen.
Es sei hier der Beispielsfall betrachtet, dass der Refresh-Oszillator 25 eine rückgekoppelte Kette 26 aus einer ungeraden Anzahl von Invertern enthält, wie an sich bekannt und in digitalen integrierten Schaltungen allgemein üblich und wie es im Detailschaltbild des Oszillators 25 nach 2 gezeigt ist. Die einzelnen Inverter der Kette 26 werden von der internen Oszillator-Versorgungsspannung V25 gespeist; die entsprechenden Versorgungsanschlüsse an den einzelnen Invertern sind aus Gründen der Übersichtlichkeit nicht dargestellt. Die Schwingfrequenz wird bestimmt durch die Gesamtlaufzeit entlang der Kette 26, sie hängt also ab von der Summe der Gatterlaufzeiten in den Invertern, die ihrerseits stark von der Versorgungsspannung V25 abhängen. Die Gesamtlaufzeit der Kette 26 lässt sich z.B. dadurch justieren, dass man zusätzliche verzögernde Elemente an der Kette 26 selektiv wirksam oder unwirksam macht. Das Ausgangssignal FR des Oszillators 25 wird an irgendeinem beliebigen Knoten der Inverterkette 26 abgeleitet.
In der 2 sind diese verzögernden Elemente dargestellt als vier parallele Kondensatoren CO bis C3 innerhalb eines Kapazitätsnetzwerkes 27, das zwischen irgendeinem beliebigen Knoten der Inverterkette 26 und Massepotential liegt. Die vier Kondensatoren C[0:3] können durch Leitendmachung zugeordneter Transistorschalter S[0:3] selektiv in den Stromkreis geschaltet werden, um die wirksame Gesamtkapazität und somit das Maß der Verzögerungswirkung des Kapazitätsnetzwerkes 27 einzustellen und dadurch die Oszillatorfrequenz zu justieren. Die Transistorschalter S[0:3] sind als MOS-Feldeffekttransistoren mit n-leitendem Kanal (N-FETs) dargestellt, d.h. sie sind nur dann leitend, wenn an der Gate-Elektrode positives Potential ("hohes" oder "1"-Potential) gegenüber Masse ("niedriges" oder "0"-Potential) anliegt. Vorzugsweise sind die Kapazitätswerte der vier Kondensatoren C[0:3] nach dem Dualzahlensystem abgestuft, so dass das Bündel der vier Gate-Zuleitungen der Transistorschalter S[0:3] durch ein 4-Bit-Stellsignal in Parallelform angesteuert werden kann, um zwischen 2⁴ = 16 verschiedenen Gesamtkapazitäten und somit 16 verschiedenen Frequenz-Einstellungen auszuwählen.
Die vier Gate-Zuleitungen der Transistorschalter S[0:3], also die Stelleingänge des Oszillators 25, sind über eine Umschalteinrichtung, als Multiplexer 80 dargestellt, wahlweise mit vier Ausgängen einer ersten Trimmschaltung 30 oder mit vier Ausgängen einer zweiten Trimmschaltung 40 verbindbar. Jede Trimmschaltung 30, 40 enthält vier Fuse-Schaltungen 30 [0:3] bzw. 40 [0:3]. Das Steuersignal für den Multiplexer 80 wird von einer gesonderten Fuse-Schaltung 90 geliefert. Die Fuse-Schaltungen 30 [0:3] und 90 enthalten jeweils ein elektrisch setzbares Fuse-Element EF und sind gleichartig ausgebildet, so dass es genügt, nur die Fuse-Schaltung 30 [0] zu beschreiben: Das elektrisch setzbare Fuse-Element EF ist im nichtgesetzten Zustand hochohmig und wird in einen bleibend niederohmigen Zustand gesetzt durch einmaliges Anlegen einer Überspannung, die einen bestimmten Wert übersteigen muss, um das Element "durchzubrennen". Ein Ende des Fuse-Elementes EF ist mit dem 0-Potential (Masse) verbunden, und sein anderes Ende ist über den Kanal eines P-FET (MOS-Feldeffekttransistor mit p-Kanal) P4 mit einer Potentialquelle für die besagte Überspannung (Brennspannung) VBR verbunden. Zum Setzen des Fuse-Elementes EF wird ein Impuls SET mit 0-Potential an das Gate von P4 gelegt, so dass dieser Transistor vorübergehend leitet und das Fuse-Element EF in einen niederohmigen Permanentzustand stand geht.
Das masse-ferne Ende des Fuse-Elementes ist ferner über den Kanal eines N-FET (MOS-Feldeffekttransistor mit n-Kanal) N1 und dann den Kanal eines P-FET P1 mit dem 1-Potential (VDD+) verbunden. Der Knoten K zwischen N1 und P1 ist über zwei hintereinander geschaltete Inverter, jeweils enthaltend einen N-FET N2 bzw. N3 und einen P-FET P2 bzw. P3 mit dem Ausgang verbunden, der zum Multiplexer 80 führt. Der Ausgang ist zudem auf den Knoten K rückgekoppelt, so dass die beiden Inverter als Verriegelungsschaltung (Latch) wirken.
Zum Auslesen der Fuse-Schaltung wird zunächst ein Vorladesignal PRC (preload) mit 0-Potential an das Gate von P1 gelegt, wodurch P1 relativ niederohmig und der Knoten auf 1- Potential vorgeladen wird. Das Vorladesignal PRC wird wieder auf 1-Potential gebracht, und dann wird ein Auswerteimpuls EVL (evaluate) mit 1-Potential an das Gate von N1 gelegt, so dass dieser Transistor niederohmig und wird und als N-FET eine weit niedrigere Impedanz darstellt als der P-FET P1. Ist das Fuse-Element EF nicht gesetzt worden und somit hochohmig, dann bleibt der Knoten K und somit auch der Ausgang auf dem vorgeladenen 1-Potential, das durch die gebildete Latch verriegelt bleibt, so dass die Steuerpotentiale von den Gates der Transistoren weggenommen werden können. Ist das Fuse-Element EF gesetzt worden und somit niederohmig, dann wechselt der Knoten K und somit auch der Ausgang auf das 0-Potential, das ebenfalls durch die gebildete Latch verriegelt wird und somit erhalten bleibt, auch nachdem die Steuerpotentiale von den Gates der Transistoren weggenommen worden sind.
Alle Fuse-Schaltungen 30 [0:3] der Trimmschaltung 30 sind in der vorstehend beschriebenen Weise ausgebildet, ebenso die Fuse-Schaltung 90 zur Einstellung des Multiplexers 80. Die Fuse-Schaltungen 40 [0:3] der anderen Trimmschaltung 40 unterscheiden sich hiervon nur dadurch, dass der P-FET P4 fehlt und dass ihre Fuse-Elemente LF nicht elektrisch sondern durch Laserbeschuss setzbar sind. Solche Laser-Fuses sind leitende Brücken, die durch Laser zerstörbar sind; sie sind also im nicht-gesetzten Zustand niederohmig und im gesetzten Zustand hochohmig. Jede der laserprogrammierbaren Fuse-Schaltungen 40 [0:3] liefert beim Auslesen also eine "1" an ihrem Ausgang, wenn das betreffende Fuse-Element LF gesetzt ist, andernfalls wird eine "0" geliefert.
Die Auslesung aller Fuse-Schaltungen 30 [0:3], 40 [0:3] und 90 erfolgt in der oben beschriebenen Weise durch Anlegen des Vorladesignals PRC und des Auswertesignals EVL. Diese Signale werden vorzugsweise bei jeder Initialisierung der Speicherschaltung 10 automatisch an alle Fuse-Schaltungen geliefert, kurz nach dem Anlegen der Versorgungsspannung VDD. Der hierzu dienende Signalgeber und die zugehörigen Leitungsverbindungen sind aus Gründen der Übersichtlichkeit in den 1 und 2 nicht dargestellt.
Die laserprogrammierbare Trimmschaltung 40 ist in bekannter Weise auf dem Chip integriert, um die Speicherschaltung 10 im Front-End zusammen mit den anderen Speicherschaltungen, die auf dem selben Wafer gebildet sind, an einen Standardwert der externen Versorgungsspannung VDD anpassen zu können. Im Front-End sind zunächst alle Fuse-Elemente sowohl in beiden Trimmschaltungen 30 und 40 als auch in der Multiplexer-Einstellschaltung 90 im nicht-gesetzten Originalzustand. Nach dem Anlegen der Versorgungsspannung VDD liefert somit die Trimmschaltung 40 an allen vier Ausgängen eine "0", die Trimmschaltung 30 liefert an vier Ausgängen eine "1". Auch die Multiplexer-Einstellschaltung 90 liefert eine "1". Hierdurch wird der Multiplexer 80 in einem Schaltzustand gehalten, bei welchem die er vier die Ausgänge der Trimmschaltung 40 mit den vier Stelleingängen des Refresh-Oszillators 25 verbindet. Somit kann nur die Trimmschaltung 40 Einfluss auf den Oszillator 27 nehmen, die Trimmschaltung 30 bleibt ohne Einfluss. In diesem Zustand sind also alle Stelleingänge des Oszillators 25 auf 0-Potential, somit sind alle Transistorschalter S [0:3] im Oszillator 25 gesperrt, und alle Kondensatoren C [0:3] im frequenzbestimmenden Kapazitätsnetzwerk 27 des Oszillators 25 sind unwirksam.
Im Front-End kann nun gemäß dem Stand der Technik, wie weiter oben beschrieben, die Standard-Trimmung vorgenommen werden, indem zunächst eine der Speicherschaltungen auf dem Wafer als Stellvertreter ausgewählt wird und die Standard-Versorgungsspannung angelegt wird. Die Istfrequenz des Refresh-Oszillators 25 wird gemessen, und anhand einer Nachschlagetabelle wird eine Stellinformation geliefert, die angibt, welche Fuse-Elemente LF in der Trimmschaltung 40 gesetzt werden müssen, um genau diejenige Kombination der Kondensatoren C[0:3] wirksam zu schalten, die den Oszillator 25 auf die diktierte Sollfrequenz bringt. Diese Stellinformation wird dann benutzt, um die betreffenden Fuse-Elemente LF in allen Speicherschaltungen des Wafers durch Laserbeschuss zu setzen.
Die Trimmschaltung 30 und die Multiplexer-Einstellschaltung 90, die elektrisch programmierbare Fuse-Elemente EF enthalten, ermöglichen eine Trimmung der Oszillatorfrequenz nach dem Zerschneiden des Wafers an den verkapselten Speicherschaltungs-Chips, insbesondere um einzelne Chips an speziell gewählte Versorgungsspannungen anzupassen, die sich vom Standardwert unterscheiden. Um diese Spezialtrimmung durchzuführen, wird die gewählte Versorgungsspannung angelegt, und es wird das Setzsignal SET mit 0-Potential an die Multiplexer-Einstellschaltung 90 gelegt, um das dortige Fuse-Element EF zu setzen. Hierdurch geht das Ausgangssignal der Schaltung 90 auf "0", so dass der Multiplexer 80 die Stelleingänge des Oszillators 25 von der Trimmschaltung 40 abkoppelt und sie stattdessen mit den Ausgängen der Trimmschaltung 40 verbindet. Da alle Fuse-Elemente EF der Trimmschaltung 40 noch im nicht-gesetzten Originalzustand sind (also hochohmig), sind alle Stelleingänge des Oszillators 25 auf 1-Potential, somit sind alle Transistorschalter S [0:3] im Oszillator 25 leitend, und alle Kondensatoren C [0:3] im frequenzbestimmenden Kapazitätsnetzwerk 27 des Oszillators 25 sind wirksam.
Ähnlich wie bei der beschriebenen Front-End-Trimmung wird die Istfrequenz des Refresh-Oszillators 25 gemessen, und anhand einer Nachschlagetabelle wird eine Stellinformation, die angibt, welche Fuse-Elemente EF in der Trimmschaltung 30 gesetzt werden müssen, um nur diejenige Kombination der Kondensatoren C[0:3] wirksam zu belassen, die den Oszillator 25 auf die diktierte Sollfrequenz bringt. Diese Stellinformation wird dann benutzt, um die betreffenden Fuse-Elemente EF in der Trimmschaltung 30 durch Anlegen der Brennspannung VBR zu setzen.
Vorzugsweise ist dafür gesorgt, dass der Trimmbetrieb am verkapselten Chip mittels der elektrische programmierbaren Trimmschaltung 30 durchgeführt werden kann, ohne hierfür zusätzliche äußere Anschlüsse am Chip zu benötigen. Zu diesem Zweck sind gemäß der 1 auf dem Chip weitere Zusatzeinrichtungen integriert, nämlich eine Quelle 50 für die Überspannung (Brennspannung) VBR zum Setzen der Fuse-Elemente EF, ein Sollwertgeber 60 für die diktierte Sollfrequenz des Refresh-Oszillators und eine Fuse-Selektionseinrichtung 70. Die Überspannungsquelle 50 kann z.B. mittels einer Ladungspumpe realisiert sein, die von der externen Versorgungsspannung VDD gespeist wird und eine Brennspannung liefert, die wesentlich höher ist als VDD und zum Setzen (Durchbrennen) der elektrischen Fuses EF ausreicht.
Die Fuse-Selektionseinrichtung 70 ist angeschlossen zum Empfang des Oszillator-Ausgangssignals FR und des Frequenz-Sollwertes vom Sollwertgeber 60 und enthält Mittel zum Messen der Istfrequenz des Oszillatorsignals FR und zum Vergleichen der gemessenen Istfrequenz mit dem Sollwert. Sie hat vier Ausgangsleitungen, die zu den Gates der P-FETs P4 in den vier Fuse-Schaltungen 30 [0:3] der Trimmschaltung 30 führen (siehe 2). Die Fuse-Selektionseinrichtung 70 enthält ferner eine Nachschlagetabelle, die abhängig von der Differenz zwischen Istwert und Sollwert eine Stellinformation liefert, welche diejenigen Fuse-Elemente angibt, deren Setzen die Schwingfrequenz des Refresh-Oszillators von dem gemessenen Istwert auf den diktierten Sollwert bringen würde. Entsprechend dieser Information erzeugt die Fuse-Selektionseinrichtung 70 die Setzimpulse SET mit 0-Potential auf genau denjenigen Ausgangsleitungen, die zu den betreffenden Fuse-Schaltungen in der Trimmeinrichtung 30 führen. Hierdurch werden genau die von der Stellinformation angegebenen Fuse-Elemente EF mit der Überspannungsquelle 50 verbunden und demzufolge in den niederohmigen Zustand gesetzt, was den Oszillator 25 auf die diktierte Sollfrequenz bringt.
Zur Initialisierung und Ablaufsteuerung dieses Trimmbetriebs sind Steuermittel wünschenswert, die durch äußere Befehle über die üblichen Anschlüsse des Chip aktivierbar sind. In bevorzugter Ausführungsform der Erfindung ist hierzu der sogenannte Testblock 29, der in jeder integrierten DRAM-Speicherschaltung ohnehin zu Testzwecken vorhanden ist, entsprechend ausgebildet. Der Testblock 29 ist üblicherweise über einen Testmodus-Anschlussstift 15 am Chip durch ein Testmodussignal TMD einschaltbar, um die Speicherschaltung 10 in verschiedenen programmierten Testbetriebsarten arbeiten zu lassen, die z.B. durch extern angelegte Kommandobits CMB über den Befehlsdecoder 23 ausgewählt werden können.
Beim hier beschriebenen Ausführungsbeispiel der Erfindung enthält der Testblock 29 also zusätzlich eine Trimmprogramm-Installation 29a, die bei Aktivierung zunächst die Überspannungsquelle 50 einschaltet, dann den Setzbefehl SET mit dem 0-Potential an die Fuse-Schaltung 90 zur Umschaltung des Multiplexers 80 legt und anschließend die Fuse-Selektionseinrichtung 70 zur Einstellung der Trimmschaltung 30 einschaltet. Die Aktivierung der Trimmprogramm-Installation 29a im Testblock 29 erfolgt über den Befehlsdecoder 23 in Ansprache auf eine ausgewählte Bitkombination der Kommandobits CMB.
Die anhand der 1 und 2 beschriebene Speicherschaltung 10 ist nur ein Ausführungsbeispiel, auf das die Erfindung natürlich nicht beschränkt ist. Innerhalb des Grundgedankens der Erfindung sind zahlreiche Modifikationen und Alternativen möglich, von denen nachstehend nur einige erwähnt seien: Die frequenzbestimmenden Kondensatoren an der Inverterkette des Refresh-Oszillators können auch an mehreren verschiedenen Orten zwischen den Invertern angeschlossen sein, und ihre Anzahl sowie die Anzahl der Fuse-Elemente in jeder Trimmschaltung kann auch größer oder kleiner als 4 sein, um eine größere oder weniger große Feinheit der Justierung zu erzielen. Statt der wahlweise einschaltbaren Kondensatoren oder zusätzlich können auch selektiv einschaltbare Brücken parallel zu einzelnen Invertern vorgesehen sein, um die Anzahl der wirk samen Inverter, die wegen ihrer Gatterlaufzeit ebenfalls frequenzbestimmend sind, durch das selektive Setzen der Fuse-Elemente zu ändern (paarweise, zur Bewahrung der Ungeradzahligkeit) und somit die Schwingfrequenz des Oszillators zu justieren. Im Grunde können Fuse-Elemente verwendet werden, um die Wirksamkeit jeder Art von frequenzbestimmenden Schaltungsparametern an einem Refresh-Oszillator beliebiger Bauart zu beeinflussen und somit die Schwingfrequenz zu justieren. Hierzu zählt auch die Möglichkeit einer Beeinflussung der wirksamen Oszillator-Versorgungsspannung, etwa über einen mittels der Fuse-Schaltungen veränderbaren Spannungsteiler.
Beim beschriebenen Ausführungsbeispiel sind die Laser-Fuses FL im nicht-gesetzten Originalzustand niederohmig und im gesetzten Zustand hochohmig, während für die elektrischen Fuses FE das Gegensinnige gilt. Für die elektrisch programmierbare Trimmschaltung können aber elektrische Fuses verwendet werden, die im Originalzustand niederohmig sind durch die Überspannung zerstörbar sind. In diesem Fall wirkt das Setzen der Fuse-Elemente in beiden Trimmschaltungen "gleichsinnig" auf die Oszillatorfrequenz, was den Vorteil hat, dass in beiden Fällen die gleiche Nachschlagetabelle beim Justieren benutzt werden kann. Eine solche "Gleichsinnigkeit" lässt sich im Bedarfsfall aber auch bei gegensinniger Eigenschaft der Fuses FL und FE erzielen, und zwar einfach dadurch, dass man für eine Invertierung der Ausgänge einer der beiden Trimmschaltungen sorgt.
Wenn die erfindungsgemäße elektrisch programmierbare Trimmschaltung vorgesehen ist, hat die zusätzliche Möglichkeit einer Trimmung am Wafer zwar gewisse Vorteile, ist aber nicht in jedem Fall unbedingt notwendig. Will man auf die Möglichkeit einer Lasertrimmung am Wafer verzichten, können die Trimmschaltung 40 und der Multiplexer 80 mitsamt seiner Einstellschaltung 90 weggelassen werden. In diesem Fall ist eine feste direkte Verbindung zwischen den Ausgängen der elek trisch programmierbaren Trimmschaltung 30 und den Stelleingängen des Refresh-Oszillators 25 vorzusehen.

10: DRAM-Speicherschaltung (Chip)
11: Datenanschlüsse
12: Adressenanschlüsse
13: Taktanschluß
14: Kommandoanschlüsse
15: Testmodus-Anschluß
16: Versorgungsanschluß
17: Versorgungsschaltung
21: Speicherzellen-Felder
22: Zugriffsteuereinrichtung
23: Befehlsdecoder
24: Refresheinrichtung
25: Refresh-Oszillator
26: Inverterkette
27: Kapazitätsnetzwerk
28: Refresh-Steuereinrichtung
29: Testblock
29a: Trimmprogramm-Installation
30: Trimmschaltung mit elektrischen Fuses
40: Trimmschaltung mit Laser-Fuses
50: Überspannungsquelle
60: Frequenzsollwertgeber
70: Fuse-Selektionseinrichtung
80: Multiplexer
90: Multiplexer-Steuereinrichtung

Claims

Integrierte DRAM-Speicherschaltung, enthaltend: eine Vielzahl von Speicherzellen (21) und eine Zugriff-Steuereinrichtung (22) zum selektiven Ansteuern der Speicherzellen, um Daten in die angesteuerten Zellen zu schreiben und gespeicherte Daten an den angesteuerten Zellen zu lesen; eine Refresh-Einrichtung (24), die einen Refresh-Oszillator (25) aufweist und in Ansprache auf periodisch wiederkehrende, von der Schwingfrequenz des Refresh-Oszillators abgeleitete Refreshbefehle die Zugriff-Steuereinrichtung (22) veranlasst, den Inhalt jeder Speicherzelle in regelmäßigen Zeitabständen durch Lesen des gespeicherten Datums und Wiedereinschreiben dieses Datums aufzufrischen, wobei die Schwingfrequenz des Refresh-Oszillators (25) auf einem durch die Speichertechnologie diktierten Sollwert gehalten sein muss; eine Trimmeinrichtung (30, 40, 60, 70) zum Justieren der Schwingfrequenz des Refresh-Oszillators (25) auf den diktierten Sollwert durch selektive Beaufschlagung von Fuse-Elementen (EF, LF) in einem die Schwingfrequenz bestimmenden Netzwerk (27, 30 [0:3], 40 [0:3]), dadurch gekennzeichnet, dass die Trimmeinrichtung (30, 40, 60, 70) folgendes enthält: – eine elektrische programmierbare Trimmschaltung (30), in welcher die Fuse-Elemente (EF) des frequenzbestimmenden Netzwerkes (27, 30 [0:3]) selektiv durch Anlegen einer Überspannung bleibend überführbar sind aus einem ungesetzten Zustand vorbestimmter erster Impedanz in einen gesetzten Zustand vorbestimmter zweiter Impedanz, – eine Fuse-Selektionseinrichtung (70) zum Verbinden einer die Überspannung liefernden Quelle (50) mit einer durch eine Stellinformation bestimmten Auswahl der Fuse-Elemente (EF).
DRAM-Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Fuse-Selektionseinrichtung (70) zum Setzen der elektrisch setzbaren Fuse-Elemente (EF) eine Messeinrichtung zum Messen der Istfrequenz des Refresh-Oszillators (25) und eine Nachschlagetabelle enthält, die bei Abweichung der Istfrequenz von der diktierten Sollfrequenz eine Stellinformation liefert, welche diejenigen Fuse-Elemente (EF), deren Setzen die Schwingfrequenz des Refresh-Oszillators (25) von dem gemessenen Istwert auf den diktierten Sollwert bringen würde, für die Verbindung mit der Überspannungsquelle (50) auswählt.
DRAM-Speicherschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Überspannungsquelle (50) zum Setzen der elektrisch setzbaren Fuse-Elemente (EF) auf dem Chip der Speicherschaltung (10) integriert ist.
DRAM-Speicherschaltung nach Anspruch 3, dadurch gekennzeichnet, dass die Überspannungsquelle (50) eine aus der externen Versorgungsspannung (VDD) des Chip gespeiste Ladungspumpe enthält.
DRAM-Speicherschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Trimmeinrichtung (30, 40, 60, 70) ferner eine durch Laser programmierbare Trimmschaltung (40) aufweist, in welcher die Fuse-Elemente (LF) des frequenzbestimmenden Netzwerkes (27, 40 [0:3]) selektiv durch Laserbeschuss bleibend überführbar sind aus einem ungesetzten Zustand vorbestimmter erster Impedanz in einen gesetzten Zustand vorbestimmter zweiter Impedanz, und dass eine Umschalteinrichtung (80, 90) vorgesehen ist, die in einem ersten Schaltzustand (1) das frequenzbestimmende Netzwerk (27, 40 [0:3]) aktiviert, welches die laserprogrammierbaren Fuse-Elemente (LF) enthält, und die in einem zweiten Schaltzustand (0) das frequenzbestimmende Netzwerk (27, 30 [0:3)] aktiviert, welches die elektrisch programmierbaren Fuse-Elemente (EF) enthält.
DRAM-Speicherschaltung nach Anspruch 5, dadurch gekennzeichnet, dass die Umschalteinrichtung (80, 90) ein elektrisch setzbares Fuse-Element (EF) enthält, dessen ungesetzter Zustand die Umschalteinrichtung zum Einnehmen des ersten Schaltzustandes (1) konditioniert und dessen gesetzter Zustand die Umschalteinrichtung zum Einnehmen des zweiten Schaltzustandes (0) konditioniert.
DRAM-Speicherschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das frequenzbestimmende Netzwerk verzögernde Schaltungselemente (27) umfasst, die in der Rückkopplungsschleife (26) des Refresh-Oszillators (25) enthalten sind und deren Wirksamkeit durch das Setzen der Fuse-Elemente (EF, LF) beeinflussbar ist.
DRAM-Speicherschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das frequenzbestimmende Netzwerk Schaltungselemente umfasst, welche die Versorgungsspannung des Refresh-Oszillators bestimmen und deren Wirksamkeit durch das Setzen der Fuse-Elemente beeinflussbar ist.
DRAM-Speicherschaltung nach einem der Ansprüche 1 bis 8, gekennzeichnet durch eine Trimmbetrieb-Steuereinrichtung (29a), die zugänglich ist über für den Nutzbetrieb und/oder den Testbetrieb der Speicherschaltung vorgesehene äußere Standardanschlüsse (TMD, CMB) der Speicherschaltung (10), um die Trimmeinrichtung (30, 60, 70) zum Selektieren der Fuse-Elemente (EF) und zum Setzen der selektierten Fuse-Elemente (EF) zu aktivieren.
DRAM-Speicherschaltung nach Anspruch 9, mit einem Testblock (29), der Mittel zur Einstellung verschiedener Betriebszustände der Speicherschaltung (10) abhängig von Betriebsart-Befehlen enthält, die über äußere Kommandoanschlüsse (CMB) anlegbar sind, dadurch gekennzeichnet, dass die Trimmbetrieb-Steuereinrichtung (29a) im Testblock (29) installiert ist und aktivierbar ist durch Anlegen eines besonderen Trimmbefehls an die äußeren Kommandoanschlüsse ( CMB).
DRAM-Speicherschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Fuse-Elemente (EF) der elektrisch programmierbaren Trimmschaltung (30) in einen Zustand gebracht sind, bei welchem die Schwingfrequenz des Refresh-Oszillators (30) den diktierten Sollwert hat, wenn die externe Versorgungsspannung (VDD) der Speicherschaltung (10) einen für den Nutzbetrieb beabsichtigten Wert hat.
DRAM-Speicherschaltung nach einem der Ansprüche 5 bis 10, dadurch gekennzeichnet, dass die Fuse-Elemente (LF) der laserprogrammierbaren Trimmschaltung (40) in einen Zustand gebracht sind, bei welchem die Schwingfrequenz des Refresh-Oszillators (25) den diktierten Sollwert hat, wenn die externe Versorgungsspannung (VDD) der Speicherschaltung (10) einen Standardwert hat.
DRAM-Speicherschaltung nach Anspruch 12, dadurch gekennzeichnet, dass die Umschalteinrichtung (80, 90) zum Einnehmen des ersten Schaltzustandes (1) konditioniert ist.
DRAM-Speicherschaltung nach Anspruch 12, dadurch gekennzeichnet, dass die Fuse-Elemente (EF) der elektrisch programmierbaren Trimmschaltung (30) in einen Zustand gebracht sind, bei welchem die Schwingfrequenz des Refresh-Oszillators (25) den diktierten Sollwert hat, wenn die externe Versorgungsspannung (VDD) der Speicherschaltung (10) einen für den Nutzbetrieb beabsichtigten Wert hat, der vom Standardwert abweicht, und dass die Umschalteinrichtung (80, 90) zum Einnehmen des zweiten Schaltzustandes (0) konditioniert ist.
Verfahren zum Justieren der Schwingfrequenz des Refresh-Oszillators der DRAM-Speicherschaltung nach Anspruch 9, dadurch gekennzeichnet, dass die Trimmbetrieb-Steuereinrichtung (29a) zum selektiven Setzen der Fuse-Elemente (EF) in der elektrisch programmierbaren Trimmschaltung (30) aktiviert wird, nachdem der die Speicherschaltung (10) enthaltende Chip verkapselt worden ist.