[go: up one dir, main page]

DE10250204A1 - Verfahren zur Herstellung einer Transistorstruktur - Google Patents

Verfahren zur Herstellung einer Transistorstruktur Download PDF

Info

Publication number
DE10250204A1
DE10250204A1 DE10250204A DE10250204A DE10250204A1 DE 10250204 A1 DE10250204 A1 DE 10250204A1 DE 10250204 A DE10250204 A DE 10250204A DE 10250204 A DE10250204 A DE 10250204A DE 10250204 A1 DE10250204 A1 DE 10250204A1
Authority
DE
Germany
Prior art keywords
collector
zone
bipolar transistor
layer
buried layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10250204A
Other languages
English (en)
Other versions
DE10250204B4 (de
DE10250204B8 (de
Inventor
Reinhard Dr. Stengl
Thomas Dr. Meister
Herbert Dr. Schäfer
Josef Dr. Böck
Martin Dr. Seck
Rudolf Dr. Lachner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10250204A priority Critical patent/DE10250204B8/de
Priority to TW092127880A priority patent/TWI241686B/zh
Priority to KR1020057007449A priority patent/KR100725618B1/ko
Priority to CNB2003801023015A priority patent/CN1331213C/zh
Priority to PCT/DE2003/003552 priority patent/WO2004040643A1/de
Priority to JP2004547420A priority patent/JP4358113B2/ja
Priority to EP03775086A priority patent/EP1556892A1/de
Priority to US10/532,894 priority patent/US7371650B2/en
Priority to SG200702951-5A priority patent/SG155055A1/en
Publication of DE10250204A1 publication Critical patent/DE10250204A1/de
Priority to US12/051,928 priority patent/US8003475B2/en
Publication of DE10250204B4 publication Critical patent/DE10250204B4/de
Application granted granted Critical
Publication of DE10250204B8 publication Critical patent/DE10250204B8/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/051—Manufacture or treatment of vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/641—Combinations of only vertical BJTs
    • H10D84/642—Combinations of non-inverted vertical BJTs of the same conductivity type having different characteristics, e.g. Darlington transistors
    • H10P10/00—

Landscapes

  • Bipolar Transistors (AREA)
  • Element Separation (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einer Transistorstruktur, bestehend aus mindestens einem ersten und einem zweiten Bipolartransistor mit unterschiedlichen Kollektorweiten. DOLLAR A Die Erfindung zeichnet sich dadurch aus, dass alle Übergänge zwischen unterschiedlich dotierten Bereichen eine scharfe Grenzfläche aufweisen. Hierbei ist beispielsweise ein erster Kollektorbereich 2.1 für einen Hochfrequenztransistor mit hohen Grenzfrequenzen f¶T¶, ein zweiter Kollektorbereich 2.2 für einen Hochvolttransistor mit erhöhten Durchbruchspannungen geeignet.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Transistorstruktur, bestehend aus mindestens einem ersten und einem zweiten Bipolartransistor mit unterschiedlichen Kollektorweiten. Solch ein Verfahren ist beispielsweise aus der DE 100 44 838 C2 bekannt.
  • Bei Bipolartransistoren wird üblicherweise der Kollektor durch eine hochdotierte vergrabene Schicht (Buried Layer) abgeschlossen. Die vergrabene Schicht wird dadurch erzeugt, dass das Substrat eine Ionen-Implantation an der gewünschten Stelle erfährt. Im Anschluss wird eine niedrig dotierte Epitaxieschicht aufgebracht und die Wannen für Basis, Emitter und Kollektor erzeugt. Eine mögliche Prozessfolge ist beispielsweise in dem Lehrbuch „Technologie hochintegrierter Schaltungen" von D. Widmann, H. Mader, H. Friedrich, Springer Verlag, 2. Auflage, Tabelle 8.13 , S. 326–334 beschrieben.
  • Für integrierte Hochfrequenzschaltungen im GHz-Bereich ist es günstig, sowohl Hochvolt-Transistoren (HV-Transistor) mit einer hohen Durchbruchspannung als auch Hochfrequenz-Transistoren (HF-Transistors) mit einer kurzen Kollektortransitzeit und somit hoher Grenzfrequenz Ft zu integrieren. Aufgrund der bisher bekannten Herstellungsverfahren muss bei der Integration von Bipolartransistoren mit unterschiedlichen Grenzfrequenzen und Bipolartransistoren mit unterschiedlichen Durchbruchspannungen in Hochfrequenzschaltungen ein Kompromiss bezüglich der Eigenschaften gefunden werden. Hierdurch kann die Leistung solch einer Hochfrequenzschaltung nicht optimal ausgenutzt werden.
  • Bislang wurde solch eine Integration z. B. durch eine unterschiedlich hohe Dotierstoffkonzentration des Kollektorbereichs realisiert. Je geringer die Dotierung, desto höher ist die Kollektor-Basis-Durchbruchspannung. Die Kollektortransitzeit wird hierdurch jedoch größer und somit Grenzfrequenz Ft niedriger. Je höher die Dotierung, desto kürzer die Kollektortransitzeit aber desto kleiner die Kollektor-Basis-Durchbruchspannung des Transistors.
  • Aus M. Racanelli et. al. "Ultra High Speed SiGe NPN for Advanced BiCMOS Technology", 2001 IEEE ist es bekannt, die Dotierung eines Kollektorbereichs eines Transistors so zu skalieren, dass die Dotierstoffkonzentration innerhalb des Kollektorbereichs einen Gradienten aufweist. Diese Lösung ermöglicht zwar eine Erhöhung der Durchbruchspannung von HF-Transistoren, stellt jedoch immer noch einen Kompromiss dar.
  • Neben der Dotierstoffkonzentration bestimmt auch die Dimensionierung der Kollektorweite die Eigenschaften eines Bipolartransistors. Als Kollektorweite wird derjenige Bereich der Epitaxieschicht bezeichnet, der zwischen der in der Epitaxieschicht gelegenen Wanne der Basis und der vergrabenen Schicht gelegen ist. HF-Transistoren, die auf hohe Grenzfrequenzen optimiert werden sollen, müssen eine kleine Kollektorweite, HV-Transistoren, die auf hohe Durchbruchspannungen hin optimiert sind, eine große Kollektorweite aufweisen.
  • Die DE 100 44 838 C2 beschreibt ein Halbleiterbauelement sowie ein Verfahren zu dessen Herstellung, bei dem bipolare Bauelemente mit unterschiedlichen Kollektorweiten realisiert werden. Hierbei wird in eine vergrabene Schicht eines bipolaren Bauelementes ein zusätzlicher Stoff eingebracht, der die Diffusion eines Dotierstoffes der vergrabenen Schicht und somit die Kollektorweite dieses bipolaren Bauelementes beeinflusst. Allerdings ergibt sich durch dieses Verfahren kein scharfer Übergang zwischen den unterschiedlich dotierten vergrabenen Schichten und Kollektoren. Die Kollektorweite lässt sich somit nicht exakt und mit scharfem Profil einstellen, sondern zeigt ein „verschmiertes" Profil mit flachem Gradienten.
    •
  • Aufgabe der vorliegenden Erfindung ist demnach, ein optimiertes Verfahren zur Herstellung einer Transistorstruktur anzugeben, bei dem die Ausbildung von Kollektorbereichen mit unterschiedlichen Kollektorweiten ermöglicht werden, wobei die Kollektorbereiche eine scharfe Grenze zu den vergrabenen Schichten aufweisen.
  • Erfindungsgemäß wird die Aufgabe durch ein Verfahren der eingangs genannten Art gelöst, bei dem mindestens ein erster Kollektorbereich mit einer ersten Kollektorweite C1 auf einer ersten vergrabenen Schicht und ein zweiter Kollektorbereich mit einer zweiten Kollektorweite C2 auf einer zweiten vergrabenen Schicht erzeugt werden, wobei für die Erzeugung der zweiten Kollektorweite C2 eine erste Kollektorzone mit einer ersten Dicke C3 auf der zweiten vergrabenen Schicht und eine zweite Kollektorzone mit einer zweiten Dicke C4 auf der ersten Kollektorzone erzeugt werden und mindestens ein Isolationsbereich erzeugt wird, der zumindest die Kollektorbereiche voneinander trennt.
  • Hierdurch wird erreicht, dass die Kollektorweite der beiden Bipolartransistoren der Transistorstruktur unterschiedlich ist, und die Kollektorbereiche einen scharfen bzw. abrupten Übergang mit steilem Gradienten zu den benachbarten Bereichen, wie den vergrabenen Schichten, aufweisen. Die Kollektorweite C1 des ersten Bipolartransistors entspricht vorzugsweise der ersten Dicke C3 des zweiten Kollektorbereiches. Die Kollektorweite C2 des zweiten Bipolartransistors setzt sich aus den Dicken C3 sowie C4 der Kollektorzonen des zweiten Kollektorbereiches zusammen. Je dicker demnach die zweite Dicke C4 ist, desto größer ist auch der Unterschied der Kollektorweiten beider Bipolartransistoren.
  • Der Erfindung liegt die Erkenntnis zugrunde, dass eine scharfe Grenze bzw. ein abrupter Übergang von dem niedrigdotierten Kollektor zu der hochdotierten vergrabenen Schicht das Ver halten eines Transistors wesentlich verbessert, da ein abruptes Profil mit steilem Gradienten bei einem gleichbleibenden Schichtwiderstand kleinere Randkapazitäten besitzt als ein Profil mit flachem Gradienten. Ebenso wird durch das erfindungsgemäße Verfahren das Hochstromverhalten des Transistors verbessert, da sich in dem mit Ladungsträgern überschwemmten Teil des Kollektors kein unnötiger Dotierstoff befindet und dafür der Durchlass der vergrabenen Schicht erniedrigt ist.
  • Erfindungsgemäß wird das Verfahren der eingangs genannten Art dahingehend weiterentwickelt, dass mindestens eine erste Zone einer ersten vergrabenen Schicht von einem ersten Leitfähigkeitstyp des ersten Bipolartransistors und eine erste Zone einer zweiten vergrabenen Schicht von einem ersten oder einem zweiten Leitfähigkeitstyp des zweiten Bipolartransistors in das Halbleitersubstrat eingebracht werden, eine erste epitaktische Schicht erzeugt wird, die ganzflächig zumindest die erste Zone der vergrabenen Schichten bedeckt, zumindest eine zweite Zone von dem ersten Leitfähigkeitstyp innerhalb der ersten epitaktischen Schicht erzeugt wird, wobei die zweite Zone an die erste Zone der ersten vergrabenen Schicht angrenzt, eine zweite epitaktische Schicht erzeugt wird, die ganzflächig zumindest die erste epitaktische Schicht und die zweite Zone der ersten vergrabenen Schicht bedeckt, mindestens ein Isolationsbereich erzeugt wird, der zumindest die Kollektorbereiche voneinander trennt, wobei die zweite Zone der ersten vergrabenen Schicht an den ersten Kollektorbereich und die erste Zone der zweiten vergrabenen Schicht an den zweiten Kollektorbereich angrenzen.
  • Hierdurch werden vergrabene Schichten mit unterschiedlichen Dicken erzeugt, wobei sich die Dicke der ersten vergrabenen Schicht aus einer ersten Zone, die in das Halbleitersubstrat, und einer zweiten Zone, die in die erste epitaktische Schicht eingebracht ist, zusammensetzt. Die zweite vergrabene Schicht und die erste Zone der ersten vergrabenen Schicht sind hierbei vorzugsweise gleich dick. Die Dicken der ersten und zwei ten vergrabenen Schichten unterscheiden sich also um die Dicke der zweiten Zone der zweiten vergrabenen Schicht. Da die Kollektorweite, wie eingangs erwähnt, von der Dicke der Epitaxieschicht, abzüglich der in die Epitaxieschicht reichenden vergrabenen Schicht abhängt, können die Kollektorweiten C1 und C2 auf einfache Weise variiert werden und haben doch, anders als bei bislang bekannten Ausführungen, einen scharfen Übergang zwischen den hochdotierten vergrabenen Schichten und den niedrig dotierten Kollektorbereichen.
  • Darüber hinaus schlagen die Erfinder vor, das Verfahren der eingangs genannten Art derart weiterzuentwickeln, dass mindestens eine erste Zone einer ersten vergrabenen Schicht von einem ersten Leitfähigkeitstyp des ersten Bipolartransistors und eine zweite vergrabene Schicht von einem ersten oder einem zweiten Leitfähigkeitstyp des zweiten Bipolartransistors in das Halbleitersubstrat eingebracht werden, mindestens eine erste Kollektorzone des ersten Bipolartransistors und eine erste Kollektorzone des zweiten Bipolartransistors erzeugt werden, wobei die erste Kollektorzone des ersten Bipolartransistors an die erste Zone und die erste Kollektorzone des zweiten Bipolartransistors an die zweite vergrabene Schicht angrenzt, die erste Kollektorzone als erster Leitfähigkeitstyp ausgebildet wird, eine zweite Kollektorzone auf der ersten Kollektorzone des zweiten Bipolartransistors und eine zweite Kollektorzone auf der ersten Kollektorzone des ersten Bipolartransistors erzeugt werden und mindestens ein Isolationsbereich erzeugt wird, der zumindest die Kollektorzonen voneinander trennt.
  • Auch hierdurch wird auf einfache weise erreicht, dass Kollektorbereiche hergestellt werden, die sowohl unterschiedliche Dicken als auch scharfe Profile mit steilem Gradienten zu den benachbarten vergrabenen Schichten aufweisen und somit eine Transistorstruktur ausgebildet wird, die sowohl die Eigenschaften eines HV-Transistors als auch die eines HF-Transistors beinhaltet.
  • Eine Weiterbildung der erfindungsgemäßen Verfahren sieht vor, dass die dritte Kollektorzone abgeschieden wird.
  • In einer bevorzugten Weiterbildung der erfindungsgemäßen Verfahren wird die dritte Kollektorzone epitaktisch abgeschieden. Hierdurch wird die Kollektorzone mit möglichst wenig Kristalldefekten aufgewachsen, was für die Funktionseigenschaften eines Bipolartransistors sehr wichtig ist.
  • Eine andere Ausgestaltung sieht vor, dass eine Isolierschicht (SOI-Schicht, SOI = Silicon On Insulator = Silizium auf Isolator) zwischen den vergrabenen Schichten und dem Halbleitersubstrat vorgesehen ist. Hierdurch werden die Kollektorbereiche vom Substrat elektrisch isoliert und kapazitiv entkoppelt, ohne dass eine zusätzliche Isolation notwendig ist.
  • Typischerweise wird der Isolationsbereich, der zumindest die Kollektorbereiche voneinander trennt, mit Hilfe von Shallow-Trench-Isolationstechnik (STI-Technik) voneinander getrennt. Der Isolationsbereich kann mit einem elektrisch isolierenden Material, wie beispielsweise einem CVD-Oxid (CVD = Chemical Vapour Deposition) gefüllt sein. Vorzugsweise werden hierdurch die zwei lateral benachbarten hochdotierterten vergrabenen Schichten zweier Bipolartransistoren elektrisch voneinander isoliert. Dieser Isolationsbereich kann beispielsweise als Full Trench (vollständiger Graben) oder als Deep Trench (tiefer Graben) ausgeführt sein.
  • Ein Full Trench ist ein Graben, beispielsweise zwischen Bauelementen eines Chips, bei dem das Silizium bis zu den vergrabenen Schichten geätzt oder unterbrochen ist, so dass Strompfade zwischen den Bauelementen vollständig unterbrochen sind. Ein Full Trench kann größere Transistorbereiche voneinander trennen, wie es auch in einem Artikel von S. Maeda, "Impact of 0,18 μm SOI CMOS Technology using Hybrid Trench Isolation with High Resistivity Substrat on Embedded RF/Analog Applications", 2000 Symp. on VLSI Technology – Digest of Technical Papers (CAT. No. 00CH37104), Seite 154 bis 155 beschrieben ist.
  • Ein Deep Trench wird beispielsweise in dem Artikel "An SOI-Based High Performance Self-Aligned Bipolar Technology Featuring 20 ps Gate-Delay and a 8.6 fJ Power Delay Product" von E. Bertagnolli et al., 1993, Symp. on VLSI-Technologie, Digest of Technical Papers (CAT.No. 93CH3303-5), Seite 63 bis 64 beschrieben. Im Gegensatz zum Full Trench ist der Deep Trench nicht breit genug, um darüber passive Bauelementen in ihren vollen Abmessungen integrieren zu können. Vielmehr dient der Deep Trench zur dielektrischen Bauelementeisolation.
    •
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die beiliegenden Zeichnungen im Detail erläutert. Es zeigen
  • 1a bis 1d in schematischer Querschnittsansicht ein erstes erfindungsgemäßes Verfahren zur Erzeugung einer erfindungsgemäßen Transistorstruktur mit zwei Kollektorbereichen unterschiedlicher Kollektorweite mittels selektiver Epitaxie,
  • 2a bis 2e in schematischer Querschnittsansicht ein zweites erfindungsgemäßes Verfahren zur Erzeugung einer Transistorstruktur mit zwei Kollektorbereichen unterschiedlicher Kollektorweite mittels ganzflächiger Epitaxie,
  • 3a bis 3c in schematischer Querschnittsansicht ein drittes erfindungsgemäßes Verfahren zur Erzeugung einer Transistorstruktur mit zwei Kollektorbereichen unterschiedlicher Kollektorweite,
  • 4 in schematischer Querschnittsansicht eine alternative Ausgestaltung zur Erzeugung einer Transistorstruktur mit zwei Kollektorbereichen unterschiedlicher Kollektorweite mit SOI-Struktur.
  • Das anhand der 1a bis 1d im folgenden beschriebene erste erfindungsgemäße Verfahren zur Erzeugung einer erfindungsgemäßen Transistorstruktur mit zwei Kollektorbereichen unterschiedlicher Kollektorweite erfolgt mittels selektiver Epitaxie.
  • In der 1a sind bereits die, beispielsweise n+-dotierten, vergrabenen Schichten 5.1 und 5.2 in das Halbleitersubstrat 1 eingebracht und durch Isolationsbereiche 4, hier als Tiefe Trenche 4 realisiert, voneinander isoliert worden. Das Halbleitersubstrat 1 besteht z. B. aus einkristallinem Silizium, das p-dotiert ist.
  • Weiterhin sind eine erste Hilfsschicht 6 und eine zweite Hilfsschicht 7 vorgesehen, die den Isolationsbereich 4 von dem Halbleitersubstrat 1 und den vergrabenen Schichten 5.1 und 5.2 trennen. Hierbei grenzt die zweite Hilfsschicht 7 an den Isolationsbereich 4 an und die erste Hilfsschicht 6 an die zweite Hilfsschicht 7 sowie an das Halbleitersubstrat 1 und die vergrabenen Schichten 5.1 und 5.2.
  • Die zweite Hilfsschicht 7 besteht vorzugsweise aus einem Material, das beständig gegen Oxidation und selektiv zu Oxid ätzbar ist, wie beispielsweise Siliziumnitrid Si3N4. Hierdurch können Seitenwanddefekte vermieden werden, also Kristallfehler, die an der Grenzfläche zwischen einem dielektrischen Material und Silizium beim epitaktischen Aufwachsen des Siliziums entstehen. In einer anderen Variante kann die zweite Hilfsschicht 7 aus Polysilizium gebildet werden. Die Dicke dieser zweiten Hilfsschicht 7 liegt im Bereich zwischen 3 nm bis 60 nm. Ein Vorteil dieser dünnen Nitridauskleidung besteht darin, dass sie die Wand des, beispielsweise mit CVD- Oxid gefüllten, Isolationsbereiches 4 vor Oxidationen schützt und so Defektbildungen verhindert.
  • Die erste Hilfsschicht 6 besteht vorzugsweise aus einem Material, welches selektiv zur Schicht 7 ätzbar ist und große mechanische Spannungen auf dem Halbleitersubstrat 1 vermeidet, wie beispielsweise einem Oxid. Weiterhin kann die Hilfsschicht 6 bis zur Epitaxie die empfindliche Silizium-Oberfläche der vergrabenen Schichten 5.1 und 5.2 vor Oxidation schützen.
  • Die Öffnungen 12 werden bis zu der zweiten Hilfsschicht 7 in eine STI-Oxidschicht 13 geätzt, die vorzugsweise ganzflächig das Halbleitersubstrat 1 mit den darauf befindlichen Hilfsschichten 6 und 7 bedeckt. Wie aus der EP 0 600 276 B1 bekannt ist, kann die Ätzung durch anisotropes Trockenätzen erfolgen, das selektiv auf Siliziumnitrid, und damit auf der zweiten Hilfsschicht 7, stoppt.
  • Im anschließenden Verfahrensschritt gemäß der 1b erfolgt eine laterale Unterätzung 14 der Hilfsschichten 6 und 7. Die Unterätzung 14 wird genauer in der EP 0 600 276 B1 beschrieben. Da sich Seitenwanddefekte, ausgehend von den Grenzflächen zwischen den Hilfsschichten 6 und 7 und der Oberfläche der vergrabenen Schichten 5.1 und 5.2, bilden und unter einem Winkel von etwa 52° entlang von (111)-Kristallflächen, also beispielsweise entlang der Seitenwand der STI-Oxidschicht, hochwachsen, kann dieses Wachstum der Seitenwanddefekte durch den Überhang, der von den Unterätzungen 14 der STI-Oxidschicht 13 gebildeten wird, unterbrochen werden.
  • Im Anschluss wird ein erster Kollektorbereich 2.1 mit einer Dicke C1 sowie eine Kollektorzone 2.2.1 mit einer Dicke C3 epitaktisch abgeschieden, wobei der erste Kollektorbereich 2.1 an die erste vergrabene Schicht 5.1 und die Kollektorzone 2.2.1 an die zweite vergrabene Schicht 5.2 angrenzt. Die Kol lektorzone 2.2.1 ist hierbei für den zweiten Kollektorbereich eines zweiten Bipolartransistors vorgesehen. Die Dicken C1 und C3 des Kollektorbereiches 2.1 und der Kollektorzone 2.2.1 sind annähernd gleich und liegen vorzugsweise zwischen 50 nm und 300 nm.
  • Nach Abdeckung des ersten Kollektorbereiches 2.1 mit einer maskierenden Schicht 8 wird in der 1c auf der Kollektorzone 2.2.1 eine weitere Kollektorzone 2.2.2 epitaktisch aufgebracht. Diese Kollektorzone 2.2.2 hat vorzugsweise eine Dicke C4, die zwischen 100 nm und 200 nm beträgt. Damit liegt die Kollektorweite C2 des zweiten Kollektorbereiches 2.2, der sich aus den Kollektorzonen 2.2.1 und 2.2.2 zusammensetzt, im Bereich zwischen 150 nm und 500 nm.
  • Im vorliegenden Beispiel schließt der zweite Kollektorbereich 2.2 auf annähernd gleicher Höhe mit der Oberfläche der STI-Oxidschicht 13 ab.
  • Typischerweise stehen die Kollektorweite C1 des ersten Kollektorbereiches 2.1 und die Kollektorweite C2 des zweiten Kollektorbereiches 2.2 zueinander in einem Verhältnis, das zwischen 0,05 und 0,9 liegt. Typische Werte liegen bei 100 nm für die Kollektorweite C1, sowie 250 nm für die Kollektorweite C2. Durch die unterschiedlichen Kollektorweiten C1 und C2 der zwei Kollektorbereiche 2.1 und 2.2 auf demselben Halbleitersubstrat 1 wird erreicht, dass sowohl die Eigenschaften eines HF-Transistors als auch eines HV-Transistors optimiert werden.
  • Sollen noch größere Unterschiede zwischen den Kollektorweiten des ersten und zweiten Kollektorbereiches 2.1 und 2.2 erzielt werden, so wird im Verfahrensschritt der 1b die Kollektorweite C1 und die Dicke C3 relativ gering gehalten und im darauf folgenden Verfahrensschritt der 1c die Abscheidung der Kollektorzone 2.2.2 mit einer zweiten Dicke C4 entsprechend häufig wiederholt.
  • In der Transistorstruktur der 1d wurde die maskierende Schicht über dem Kollektorbereich 2.1 entfernt und Kollektoranschlussbereiche 11 eingefügt. Nach Auffüllung mit beispielsweise Wolfram, können die Kollektoren zur Oberfläche elektrisch herausgeführt werden, wodurch die Integration der Transistorstruktur in einen integrierten Schaltkreis ermöglicht wird.
  • Das anhand der 1a bis 1d beschriebene erfindungsgemäße Verfahren zur Herstellung einer Transistorstruktur für zwei Bipolartransistoren mit Hilfe der selektiven Epitaxie ist besonders einfach. Es werden die verschiedenen Kollektorbereiche in jeweils aufeinanderfolgenden Epitaxieschritten mit der benötigten Dicke in der STI-Oxidschicht 13 abgeschieden, wobei der schon fertig gestellte Kollektorbereich 2.1 durch eine maskierende Schicht 8 abgedeckt wird, um eine weitere epitaktische Abschneidung zu verhindern. Die für eine epitaktische Abscheidung benötigten Bereiche in der STI-Oxidschicht 13 werden also jeweils nur für den entsprechenden Epitaxieschritt geöffnet.
  • Auch mit Hilfe von ganzflächiger Epitaxie ist es möglich, Kollektorbereiche 2.x mit unterschiedlichen Kollektorweiten und scharfen Übergängen zu den hochdotierten vergrabenen Schichten zu realisieren, wie anhand der 2a bis 2e nachfolgend erläutert. Hierbei schließen die Kollektorbereiche 2.x nach oben planar auf gleicher Höhe mit der Oberfläche der STI-Oxidschicht 13 ab, wobei die Dicken D1 und D2 der vergrabenen Schichten 5.1 und 5.2 variiert werden. Dieser planare Abschluss ist besonders vorteilhaft, da für anschließende Fotoschritte (hier nicht beschrieben), mit Strukturgrößen kleiner als 0.35 μm, planare Oberflächen benötigt werden.
  • Gemäß der 2a wird über die ganze Fläche des Halbleitersubstrats 1, in das eine erste Zone 5.1.1 einer ersten vergrabenen Schicht und eine weitere erste Zone 5.2.1 einer zweiten vergrabenen Schicht bereits implantiert wurden, eine epitaktische Schicht 9 mit einer Dicke E1 abgeschieden. Die ersten Zonen 5.1.1 und 5.2.1 sind vorzugsweise n+-dotiert.
  • Im Anschluss wird in 2b in die epitaktische Schicht 9 eine zweite Zone 5.1.2 der vergrabenen Schicht 5.1 und eine zweite Zone 5.2.2 der vergrabenen Schicht 5.2 eingebracht, wobei auch diese zweiten Zonen 5.x.2. n+-dotiert sind. Die zweite Zone 5.1.2 erstreckt sich hierbei annähernd über die Fläche der ersten Zone 5.1.1, die zweite Zone 5.2.2 der vergrabenen Schicht 5.2 dagegen lediglich über einen Teilbereich der ersten Zone 5.2.1 der vergrabenen Schicht 5.2.
  • Im darauffolgenden Schritt des erfindungsgemäßen Verfahrens in der 2c wird eine zweite epitaktische Schicht 10 ganzflächig über die epitaktische Schicht 9, sowie die zweiten Zonen 5.x.2 der vergrabenen Schichten 5.1 und 5.2 in einer Dicke E2 abgeschieden. Hierbei kann diese zweite epitaktische Schicht 10 aus einer einzigen oder mehreren Abscheidungen hintereinander resultieren. Durch die Dicke E2 dieser epitaktischen Schicht 10 kann die Kollektorweite C1 eines ersten Kollektorbereiches festgelegt werden, wobei die Kollektorweite C1 der Dicke E2 der epitaktischen Schicht 10 entspricht. Die Kollektorweite C2 des zweiten Kollektorbereiches entspricht dagegen der Summe der Dicken E1 der epitaktischen Schicht 9 sowie der Dicke E2 der epitaktischen Schicht 10.
  • Die vergrabenen Schichten 5.1 und 5.2 werden in der 2d über Isolationsbereiche 4, im vorliegenden Beispiel als tiefe Gräben ausgeführt, voneinander isoliert.
  • Anschließend wird in der 2e die STI-Oxidschicht 13 in die epitaktische Schicht 10 gemäß der 2d geätzt und vorzugsweise mit STI-Oxid aufgefüllt, wobei Bereiche für den Kollektoranschlussbereich 11 sowie den ersten und zweiten Kollektorbereich 2.1 und 2.2 frei gelassen werden. Danach werden die Kollektoranschlussbereiche 11 über den zweiten Zo nen 5.2.2 und 5.1.2 geätzt, um hierdurch eine elektrische Anbindung des Kollektors zu ermöglichen.
  • Der erste Kollektorbereich 2.1 hat somit eine erste Kollektorweite C1, der zweite Kollektorbereich eine größere Kollektorweite C2. Beide Kollektorbereiche 2.1 und 2.2 schließen planar mit der Oberfläche der STI-Oxidschicht 13 ab und besitzen beide scharfe Übergänge zwischen den stark dotierten Bereichen der vergrabenen Schichten 5.x und den geringer dotierten Kollektorbereichen 2.x. Hierdurch erhält die Transistorstruktur definierte und exakt bestimmbare Eigenschaften.
  • Ein weiteres erfindungsgemäßes Verfahren zur Herstellung einer erfindungsgemäßen Transistorstruktur mit zwei Kollektorbereichen unterschiedlicher Kollektorweite wird anhand der 3a bis 3c näher beschrieben.
  • In der 3a wird analog zu der 1b eine Struktur zur Verfügung gestellt, mit einem, vorzugsweise p-dotierten, Halbleitersubstrat 1, einer in das Halbleitersubstrat 1 implantierten ersten Zone 5.1.1 einer ersten vergrabenen Schicht und einer implantierten zweiten vergrabenen Schicht 5.2, mit einer Dicke D2, Isolationsbereichen 4, einer ersten Hilfsschicht 6 und einer zweiten Hilfsschicht 7, einer STI-Oxidschicht 13 und den Kollektorzonen 2.1.1 und 2.2.1.
  • Wie in der 1b sind in der 3a die Hilfsschichten 6 und 7 unter die STI-Oxidschicht 13 unterätzt, so dass die Kollektorzonen 2.1.1 und 2.2.1 im Querschnitt einen stufenförmigen Verlauf aufweisen. Durch diese Unterätzung 14 zeigt die STI-Oxidsschicht 13 einen Überhang über einen Teil der Kollektorzonen 2.1.1 und 2.2.1.
  • Die Dicke C3 dieser Kollektorzonen 2.1.1 und 2.2.1 kann zwischen 5nm und 300nm variieren.
  • Nach Aufbringen einer maskierenden Schicht 8 auf den Bereich der Kollektorzone 2.2.1 wird die Kollektorzone 2.1.1, wie anhand der Pfeile 15 in der 3b gezeigt, derart dotiert, dass sie die selbe Dotierung wie die erste Zone 5.1.1 der ersten vergrabenen Schicht 5.1 aufweist. Vorzugsweise ist dies eine n+-Dotierung. Diese neu gebildete zweite Zone 5.1.2 und die erste Zone 5.1.1 bilden nun die vergrabene Schicht 5.1 mit einer Dicke D1 aus.
  • Nach Entfernen der maskierenden Schicht 8 wird in der 3c ein erster Kollektorbereich 2.1 auf der ersten vergrabenen Schicht 5.1 mit einer Kollektorweite C1 und auf der Kollektorzone 2.2.1 eine weitere Kollektorzone 2.2.2 mit einer Dicke C4 epitaktisch abgeschieden. Der zweite Kollektorbereich 2.2 bildet sich nun aus den beiden Kollektorzonen 2.2.1 und 2.2.2 und hat eine Kollektorweite C2, die die Summe der Dicken C3 und C4 darstellt. Beide Kollektorbereiche 2.1 und 2.2 schließen planar mit der Oberfläche der STI-Oxidschicht 13 ab.
  • Nach Einfügen der Kollektoranschlussbereiche 11 und Füllen mit beispielsweise Wolfram ist die Transistorstruktur der 3c für eine Verwendung in Bipolartransistoren geeignet.
  • In einer weiteren erfindungsgemäßen Ausführungsform der 4 wird zwischen dem Halbleitersubstrat 1 und den vergrabenen Schichten 5.1 und 5.2 eine Isolierschicht 3 erzeugt.
  • Die Erzeugung der Kollektorbereiche 2.1 und 2.2 mit unterschiedlichen Kollektorweiten C1 und C2 und scharfen Übergängen zwischen den Kollektorbereichen und den vergrabenen Schichten kann dem erfindungsgemäßen Verfahren aus den 3a bis 3c entsprechen. Darüber hinaus sind auch die erfindungsgemäßen Verfahren, die anhand der 1a bis 1d und 2a bis 2e erläutert sind, denkbar.
  • Vorzugsweise werden in den erfindungsgemäßen Verfahren der 1 bis 4 die erste vergrabene Schicht 5.1 und die zweite vergrabene Schicht 5.2 als gleicher Leitfähigkeitstyp ausgestaltet. Diese Ausgestaltung ermöglicht die Ausbildung zweier gleichartiger Transistorstrukturen nebeneinander, also beispielsweise zweier npn-Transistoren bzw. zweier pnp-Transistoren.
  • In einer alternativen Ausführungsform sind die erste vergrabene Schicht 5.1 und die zweite vergrabene Schicht 5.2 als unterschiedlichen Leitfähigkeitstypen ausgestaltet. Hierdurch wird es ermöglicht, auf demselben Halbleitersubstrat 1 einen npn-Transistor neben einen pnp-Transistor auszubilden.
  • In einer besonders vorteilhaften Weiterbildung der erfindungsgemäßen Verfahren werden die Kollektorbereiche mit einem Dotierstoffgradienten ausgebildet, wobei die Konzentration des Dotierstoffes in horizontaler Richtung variiert. Diese Weiterbildung ermöglicht es beispielsweise, im mittleren Kollektorbereich eine erhöhte Dotierstoffkonzentration auszubilden. Diese Weiterbildung, insbesondere mit einer geringen Dicke des Kollektorbereiches, verringert die Basis-Kollektor-Raumladungszone und verringert somit die Kollektortransitzeit. Vor allem bei sehr kleinen Transistorstrukturen, bei denen der Emitterbereich oberhalb des Kollektorbereiches zentriert angeordnet ist, ist diese Weiterbildung besonders vorteilhaft.
  • Es versteht sich, dass anstelle der Deep Trenches auch Full Trenches als Isolationsbereiche 4 verwendet werden können.
  • Insgesamt ermöglichen die erfindungsgemäßen Verfahren, wie anhand der 1 bis 4 erläutert, die Herstellung von Transistorstrukturen, mit einem ersten Kollektorbereich 2.1, mit einer ersten Kollektorweite C1, sowie einem zweiten Kollektorbereich 2.2, mit einer größeren Kollektorweite C2, auf demselben Halbleitersubstrat 1, wobei alle Übergänge zwischen unterschiedlich dotierten Bereichen eine scharfe Grenzfläche aufweisen. Hierbei ist beispielsweise der erste Kollektorbereich 2.1 für einen Hochfrequenztransistor mit hohen Grenzfrequenzen fT, der zweite Kollektorbereich 2.2 für einen Hochvolttransistor mit erhöhten Durchbruchspannungen geeignet.
    • 1
    Halbleitersubstrat
    2.1
    erster Kollektorbereich
    2.2
    zweiter Kollektorbereich
    2.1.1
    erste Kollektorzone eines ersten Bipolartransistors
    2.1.2
    zweite Kollektorzone eines ersten Bipolartransistors
    2.2.1
    erste Kollektorzone eines zweiten Bipolartransistors
    2.2.2
    zweite Kollektorzone eines zweiten Bipolartransistors
    3
    Isolierschicht
    4
    Isolationsbereich
    5.1
    erste vergrabene Schicht
    5.2
    zweite vergrabene Schicht
    5.1.1
    erste Zone der ersten vergrabenen Schicht 5.1
    5.1.2
    zweite Zone der ersten vergrabenen Schicht 5.1
    5.2.1
    erste Zone der zweiten vergrabenen Schicht 5.2
    5.2.2
    zweite Zone der zweiten vergrabenen Schicht 5.2
    6
    erste Hilfsschicht, Oxidschicht
    7
    zweite Hilfsschicht, Nitridschicht
    8
    maskierende Schicht,
    9
    epitaktische Schicht
    10
    epitaktische Schicht
    11
    Kollektoranschlussbereich
    12
    Öffnungen
    13
    STI-Oxidschicht
    14
    Unterätzung
    15
    Dotierung
    C1
    Kollektorweite des ersten Kollektorbereichs 2.1
    C2
    Kollektorweite des zweiten Kollektorbereichs 2.2
    C3
    erste Dicke der Kollektorzonen 2.2.1 und 2.1.1
    C4
    zweite Dicke der Kollektorzone 2.2.2
    D1
    Dicke der vergrabenen Schicht 5.1
    D2
    Dicke der vergrabenen Schicht 5.2
    D3
    Dicke der Zone 5.1.2
    E1
    Dicke der epitaktischen Schicht 9
    E2
    Dicke der epitaktischen Schicht 10

Claims (7)

  1. Verfahren zur Herstellung einer Transistorstruktur, bestehend aus mindestens einem ersten und einem zweiten Bipolartransistor mit unterschiedlichen Kollektorweiten (C1, C2), wobei A) ein Halbleitersubstrat (1) zur Verfügung gestellt wird, B) mindestens eine erste vergrabene Schicht (5.1) des ersten Bipolartransistors und eine zweite vergrabene Schicht (5.2) des zweiten Bipolartransistors in das Halbleitersubstrat (1) eingebracht werden und C) mindestens ein erster Kollektorbereich (2.1) mit einer ersten Kollektorweite (C1) auf der ersten vergrabenen Schicht (5.1) und ein zweiter Kollektorbereich (2.2) mit einer zweiten Kollektorweite (C2) auf der zweiten vergrabenen Schicht (5.2) erzeugt werden, dadurch gekennzeichnet, dass a) für die Erzeugung der zweiten Kollektorweite (C2) eine erste Kollektorzone (2.2.1) mit einer ersten Dicke (C3) auf der zweiten vergrabenen Schicht (5.2) und b) eine zweite Kollektorzone (2.2.2) mit einer zweiten Dicke (C4) auf der ersten Kollektorzone (2.2.1) erzeugt werden und c) mindestens ein Isolationsbereich (4) erzeugt wird, der zumindest die Kollektorbereiche (2.1, 2.2) voneinander trennt.
  2. Verfahren zur Herstellung einer Transistorstruktur, bestehend aus mindestens einem ersten und einem zweiten Bipolartransistor mit unterschiedlichen Kollektorweiten (C1, C2), wobei A) ein Halbleitersubstrat (1) zur Verfügung gestellt wird, B) mindestens ein erster Kollektorbereich (2.1) des ersten Bipolartransistors mit einer ersten Kollektorweite (C1) und ein zweiter Kollektorbereich (2.2) des zweiten Bipolartransistors mit einer zweiten Kollektorweite (C2) erzeugt werden, dadurch gekennzeichnet, dass a) mindestens eine erste Zone (5.1.1) einer ersten vergrabenen Schicht (5.1) von einem ersten Leitfähigkeitstyp des ersten Bipolartransistors und eine erste Zone (5.2.1) einer zweiten vergrabenen Schicht (5.2) von einem ersten oder einem zweiten Leitfähigkeitstyp des zweiten Bipolartransistors in das Halbleitersubstrat (1) eingebracht werden, b) eine erste epitaktische Schicht (9) erzeugt wird, die ganzflächig zumindest die ersten Zonen (5.1.1, 5.2.1) bedeckt, c) zumindest eine zweite Zone (5.1.2) von dem ersten Leitfähigkeitstyp innerhalb der ersten epitaktischen Schicht (9) erzeugt wird, wobei die zweite Zone (5.1.2) an die erste Zone (5.1.1) der ersten vergrabenen Schicht (5.1) angrenzt, d) eine zweite epitaktische Schicht (10) erzeugt wird, die ganzflächig zumindest die erste epitaktische Schicht (9) und die zweite Zone (5.1.2) der ersten vergrabenen Schicht (5.1) bedeckt, d) mindestens ein Isolationsbereich (4) erzeugt wird, der zumindest die Kollektorbereiche (2.1, 2.2) voneinander trennt, wobei e) die zweite Zone (5.1.2) der ersten vergrabenen Schicht (5.1) an den ersten Kollektorbereich (2.1) und die erste Zone (5.2.1) der zweiten vergrabenen Schicht (5.2) an den zweiten Kollektorbereich (2.2) angrenzen.
  3. Verfahren zur Herstellung einer Transistorstruktur, bestehend aus mindestens einem ersten und einem zweiten Bipolartransistor mit unterschiedlichen Kollektorweiten (C1, C2), wobei A) ein Halbleitersubstrat (1) zur Verfügung gestellt wird, B) mindestens ein erster Kollektorbereich (2.1) des ersten Bipolartransistors mit einer ersten Kollektorweite (C1) und ein zweiter Kollektorbereich (2.2) des zweiten Bipo lartransistors mit einer zweiten Kollektorweite (C2) erzeugt werden, dadurch gekennzeichnet, dass a) mindestens eine erste Zone (5.1.1) einer ersten vergrabenen Schicht (5.1) von einem ersten Leitfähigkeitstyp des ersten Bipolartransistors und eine zweite vergrabene Schicht (5.2) von einem ersten oder einem zweiten Leitfähigkeitstyp des zweiten Bipolartransistors in das Halbleitersubstrat (1) eingebracht werden, b) mindestens eine erste Kollektorzone (2.1.1) des ersten Bipolartransistors und eine erste Kollektorzone (2.2.1) des zweiten Bipolartransistors erzeugt werden, wobei die erste Kollektorzone (2.1.1) des ersten Bipolartransistors an die erste Zone (5.1.1) und die erste Kollektorzone (2.2.1) des zweiten Bipolartransistors an die zweite vergrabene Schicht (5.2) angrenzt, c) die erste Kollektorzone (2.1.1) als erster Leitfähigkeitstyp ausgebildet wird, d) eine zweite Kollektorzone (2.2.2) auf der ersten Kollektorzone (2.2.1) des zweiten Bipolartransistors und eine zweite Kollektorzone (2.1.2) auf der ersten Kollektorzone (2.1.1) des ersten Bipolartransistors erzeugt werden und e) mindestens ein Isolationsbereich (4) erzeugt wird, der zumindest die Kollektorzonen (2.x.y) voneinander trennt.
  4. Verfahren nach einem der Ansprüche 1 bis 3 dadurch gekennzeichnet, dass die zweite Kollektorzone (2.2.2) abgeschieden wird.
  5. Verfahren nach Anspruch 4 dadurch gekennzeichnet, dass die zweite Kollektorzone (2.2.2) epitaktisch abgeschieden wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass eine Isolierschicht (3) zwischen dem Halbleitersubstrat (1) und den vergrabenen Schichten (5.1, 5.2) erzeugt wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6 dadurch gekennzeichnet, dass der Isolationsbereich (4) mit Hilfe von Shallow Trench Isolationstechnik erzeugt wird.
DE10250204A 2002-10-28 2002-10-28 Verfahren zur Herstellung von Kollektorbereichen einer Transistorstruktur Expired - Fee Related DE10250204B8 (de)

Priority Applications (10)

Application Number Priority Date Filing Date Title
DE10250204A DE10250204B8 (de) 2002-10-28 2002-10-28 Verfahren zur Herstellung von Kollektorbereichen einer Transistorstruktur
TW092127880A TWI241686B (en) 2002-10-28 2003-10-07 Method for fabricating a transistor structure
US10/532,894 US7371650B2 (en) 2002-10-28 2003-10-24 Method for producing a transistor structure
PCT/DE2003/003552 WO2004040643A1 (de) 2002-10-28 2003-10-24 Verfahren zur herstellung einer transistorstruktur
JP2004547420A JP4358113B2 (ja) 2002-10-28 2003-10-24 トランジスタ構造の製造方法
EP03775086A EP1556892A1 (de) 2002-10-28 2003-10-24 Verfahren zur herstellung einer transistorstruktur
KR1020057007449A KR100725618B1 (ko) 2002-10-28 2003-10-24 트랜지스터 구조체를 제조하는 방법
SG200702951-5A SG155055A1 (en) 2002-10-28 2003-10-24 Method for producing a transistor structure
CNB2003801023015A CN1331213C (zh) 2002-10-28 2003-10-24 晶体管结构制造方法
US12/051,928 US8003475B2 (en) 2002-10-28 2008-03-20 Method for fabricating a transistor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10250204A DE10250204B8 (de) 2002-10-28 2002-10-28 Verfahren zur Herstellung von Kollektorbereichen einer Transistorstruktur

Publications (3)

Publication Number Publication Date
DE10250204A1 true DE10250204A1 (de) 2004-05-13
DE10250204B4 DE10250204B4 (de) 2008-04-30
DE10250204B8 DE10250204B8 (de) 2008-09-11

Family

ID=32103130

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10250204A Expired - Fee Related DE10250204B8 (de) 2002-10-28 2002-10-28 Verfahren zur Herstellung von Kollektorbereichen einer Transistorstruktur

Country Status (9)

Country Link
US (2) US7371650B2 (de)
EP (1) EP1556892A1 (de)
JP (1) JP4358113B2 (de)
KR (1) KR100725618B1 (de)
CN (1) CN1331213C (de)
DE (1) DE10250204B8 (de)
SG (1) SG155055A1 (de)
TW (1) TWI241686B (de)
WO (1) WO2004040643A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1657752A1 (de) * 2004-11-16 2006-05-17 ATMEL Germany GmbH Integrierte Schaltung und Verfahren zur Herstellung einer integrierten Schaltung auf einem Halbleiterplättchen

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006046727B4 (de) * 2006-10-02 2010-02-18 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiterstruktur mit einem Varaktor und einem Hochfrequenztransistor
US7449389B2 (en) 2006-10-27 2008-11-11 Infineon Technologies Ag Method for fabricating a semiconductor structure
US8536012B2 (en) 2011-07-06 2013-09-17 International Business Machines Corporation Bipolar junction transistors with a link region connecting the intrinsic and extrinsic bases
US9093491B2 (en) 2012-12-05 2015-07-28 International Business Machines Corporation Bipolar junction transistors with reduced base-collector junction capacitance
US8956945B2 (en) 2013-02-04 2015-02-17 International Business Machines Corporation Trench isolation for bipolar junction transistors in BiCMOS technology
US8796149B1 (en) 2013-02-18 2014-08-05 International Business Machines Corporation Collector-up bipolar junction transistors in BiCMOS technology
US9761701B2 (en) 2014-05-01 2017-09-12 Infineon Technologies Ag Bipolar transistor
CN116403902B (zh) * 2023-06-08 2023-08-18 微龛(广州)半导体有限公司 一种垂直双极性结型晶体管及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2633569A1 (de) * 1975-07-31 1977-03-24 Nat Semiconductor Corp Transistor mit niedrigem kollektorbahnwiderstand in einer integrierten schaltung, sowie das zugehoerige herstellungsverfahren
US4379726A (en) * 1979-05-17 1983-04-12 Tokyo Shibaura Denki Kabushiki Kaisha Method of manufacturing semiconductor device utilizing outdiffusion and epitaxial deposition
JPS58159346A (ja) * 1982-03-17 1983-09-21 Mitsubishi Electric Corp 半導体集積回路装置
US4882294A (en) * 1988-08-17 1989-11-21 Delco Electronics Corporation Process for forming an epitaxial layer having portions of different thicknesses
US20020079554A1 (en) * 2000-12-25 2002-06-27 Shigeaki Okawa Semiconductor integrated circuit device and manufacturing method thereof

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4823812B1 (de) * 1967-05-02 1973-07-17
NL7314466A (nl) * 1973-10-20 1975-04-22 Philips Nv Halfgeleiderinrichting.
JPS589356A (ja) 1981-07-08 1983-01-19 Toshiba Corp 半導体装置
JPS589354A (ja) * 1981-07-08 1983-01-19 Toshiba Corp 半導体装置
JPS62154779A (ja) 1985-12-27 1987-07-09 Hitachi Ltd 半導体集積回路装置
JPS63313860A (ja) 1987-06-17 1988-12-21 Seiko Epson Corp 半導体装置
JPH05275437A (ja) 1992-03-24 1993-10-22 Fujitsu Ltd 半導体装置及びその製造方法
DE59308841D1 (de) * 1992-12-04 1998-09-10 Siemens Ag Verfahren zur Herstellung eines seitlich begrenzten, einkristallinen Gebietes mittels selektiver Epitaxie und dessen Anwendung zur Herstellung eines Bipolartransistors sowie eines MOS-transistors
JP2570148B2 (ja) 1993-10-28 1997-01-08 日本電気株式会社 半導体装置
JPH0831841A (ja) * 1994-07-12 1996-02-02 Sony Corp 半導体装置及びその製造方法
US5719082A (en) * 1995-08-25 1998-02-17 Micron Technology, Inc. Angled implant to improve high current operation of bipolar transistors
WO1997017726A1 (en) * 1995-11-07 1997-05-15 National Semiconductor Corporation Low collector resistance bipolar transistor compatible with high voltage integrated circuits
JPH10284614A (ja) 1997-04-02 1998-10-23 Hitachi Ltd 半導体集積回路装置及びその製造方法
EP1273042B1 (de) * 2000-03-30 2010-03-03 Nxp B.V. Halbleiterbauelement und dessen herstellungsverfahren
DE10044838C2 (de) * 2000-09-11 2002-08-08 Infineon Technologies Ag Halbleiterbauelement und Verfahren zur Herstellung eines solchen
JP2002141419A (ja) 2000-11-06 2002-05-17 Texas Instr Japan Ltd 半導体装置
US6455919B1 (en) 2001-03-19 2002-09-24 International Business Machines Corporation Internally ballasted silicon germanium transistor
US20030082882A1 (en) * 2001-10-31 2003-05-01 Babcock Jeffrey A. Control of dopant diffusion from buried layers in bipolar integrated circuits
JP3908023B2 (ja) * 2001-12-07 2007-04-25 松下電器産業株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2633569A1 (de) * 1975-07-31 1977-03-24 Nat Semiconductor Corp Transistor mit niedrigem kollektorbahnwiderstand in einer integrierten schaltung, sowie das zugehoerige herstellungsverfahren
US4379726A (en) * 1979-05-17 1983-04-12 Tokyo Shibaura Denki Kabushiki Kaisha Method of manufacturing semiconductor device utilizing outdiffusion and epitaxial deposition
JPS58159346A (ja) * 1982-03-17 1983-09-21 Mitsubishi Electric Corp 半導体集積回路装置
US4882294A (en) * 1988-08-17 1989-11-21 Delco Electronics Corporation Process for forming an epitaxial layer having portions of different thicknesses
US20020079554A1 (en) * 2000-12-25 2002-06-27 Shigeaki Okawa Semiconductor integrated circuit device and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1657752A1 (de) * 2004-11-16 2006-05-17 ATMEL Germany GmbH Integrierte Schaltung und Verfahren zur Herstellung einer integrierten Schaltung auf einem Halbleiterplättchen
DE102004055183B3 (de) * 2004-11-16 2006-07-13 Atmel Germany Gmbh Integrierte Schaltung und Verfahren zur Herstellung einer integrierten Schaltung auf einem Halbleiterplättchen

Also Published As

Publication number Publication date
CN1331213C (zh) 2007-08-08
US20080227261A1 (en) 2008-09-18
SG155055A1 (en) 2009-09-30
JP4358113B2 (ja) 2009-11-04
US8003475B2 (en) 2011-08-23
CN1708847A (zh) 2005-12-14
WO2004040643A1 (de) 2004-05-13
US20060009002A1 (en) 2006-01-12
EP1556892A1 (de) 2005-07-27
KR100725618B1 (ko) 2007-06-07
DE10250204B4 (de) 2008-04-30
DE10250204B8 (de) 2008-09-11
TWI241686B (en) 2005-10-11
KR20050073594A (ko) 2005-07-14
JP2006504276A (ja) 2006-02-02
TW200414434A (en) 2004-08-01
US7371650B2 (en) 2008-05-13

Similar Documents

Publication Publication Date Title
DE112004000872B4 (de) Anordnung eines Trench-MOSFETs mit Selbstausrichtungsmerkmalen
DE102011087845B4 (de) Laterales transistorbauelement und verfahren zu dessen herstellung
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE10229653A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Harstellung
DE69729927T2 (de) Bipolartransistor mit einem nicht homogenen Emitter in einer BICMOS integrierter Schaltung
DE102006059113A1 (de) Komplementäre Bipolar-Halbleitervorrichtung
DE10306597B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt
DE102007018098B4 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einem Graben und Halbleiterkörper mit einem Graben
DE68928951T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit Bipolartransistoren
WO2005055289A2 (de) Komplementäre bipolar-halbleitervorrichtung
DE10250204B4 (de) Verfahren zur Herstellung von Kollektorbereichen einer Transistorstruktur
EP0687013A1 (de) Bipolartransistor und Herstellungsverfahren
DE3728849C2 (de) MIS (Metallisolatorhalbleiter)-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE10138648A1 (de) Verfahren zum parallelen Herstellen eines MOS-Transistors und eines Bipolartransistors
EP1436842B1 (de) Bipolar-transistor und verfahren zum herstellen desselben
DE10318422A1 (de) Hochfrequenz-Bipolartransistor und Verfahren zur Herstellung desselben
DE102004021241A1 (de) Verfahren zur Herstellung eines planaren Spacers, eines zugehörigen Bipolartransistors und einer zugehörigen BiCMOS-Schaltungsanordnung
DE102004044835B4 (de) Integrierte Halbleiter-Kaskodenschaltung für Hochfrequenzanwendungen
DE60133302T2 (de) Schutzdiode für verbesserte robustheit eines radiofrequenz-transistors und selbstdefinierende methode zur herstellung einer solchen schutzdiode
DE102011122906A1 (de) Laterales Transisterbauelement und Verfahren zu dessen Herstellung
DE19957303B4 (de) MOS-Transistor und Verfahren zu dessen Herstellung
DE4443933A1 (de) Halbleitereinrichtung und Verfahren zum Herstellen derselben
DE102007018367A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
WO2008012332A1 (de) Bauelement mit einem dünnfilmtransistor und cmos-transistoren sowie verfahren zur herstellung

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8396 Reprint of erroneous front page
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee