[go: up one dir, main page]

DE10250817A1 - Halbleiterbauelement mit Schmelzsicherungsstruktur und Herstellungsverfahren - Google Patents

Halbleiterbauelement mit Schmelzsicherungsstruktur und Herstellungsverfahren

Info

Publication number
DE10250817A1
DE10250817A1 DE10250817A DE10250817A DE10250817A1 DE 10250817 A1 DE10250817 A1 DE 10250817A1 DE 10250817 A DE10250817 A DE 10250817A DE 10250817 A DE10250817 A DE 10250817A DE 10250817 A1 DE10250817 A1 DE 10250817A1
Authority
DE
Germany
Prior art keywords
contact point
layer
fuse
insulating layer
redistribution structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10250817A
Other languages
English (en)
Inventor
Young-Hee Song
Ill-Heung Choi
Min-Young Son
Min-Sang Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10250817A1 publication Critical patent/DE10250817A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/50Peripheral circuit region structures
    • H10W20/494
    • H10W72/019
    • H10W70/60
    • H10W72/536
    • H10W72/552
    • H10W72/5522
    • H10W72/59
    • H10W72/923
    • H10W72/952

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die Erfindung bezieht sich auf ein Halbleiterbauelement (100) mit einer Schmelzsicheurngsstruktur (116) und auf ein zugehöriges Herstellungsverfahren. DOLLAR A Erfindungsgemäß wird die Schmelzsicherungsstruktur (116) in einem Zellengebiet (122) des Halbleiterbauelements (100) und/oder über einer Passivierungsschicht vorgesehen. DOLLAR A Verwendung z. B. für Halbleiterbauelement mit DRAM-Schaltkreisen.

Description

  • Die Erfindung bezieht sich auf ein Halbleiterbauelement mit einer Schmelzsicherungsstruktur und auf Verfahren zur Herstellung desselben.
  • Mit kleiner werdenden Entwurfsregeln für Halbleiterspeicherbauelemente wurden Speicherbauelemente hoher Dichte, z. B. dynamische Speicher mit wahlfreiem Zugriff (DRAMs) von 256MB, populär. In Speicherbauelementen hoher Dichte arbeitet ein Speicherbauelement häufig schon dann nicht ordnungsgemäß, wenn nur eine seiner vielen Speicherzellen defektbehaftet ist. Ungünstigerweise nimmt jedoch mit zunehmender Integrationsdichte von DRAMs die Wahrscheinlichkeit für das Auftreten eines Defekts in den Speicherzellen ebenfalls zu. Dies kann daher die Gesamtausbeute der Halbleiterbauelementfertigung signifikant verringern, selbst wenn sich nur einige wenige Zellen als defektbehaftet herausstellen. Bei einem herkömmlichen Verfahren zur Erhöhung der Ausbeute werden defektbehaftete Zellen unter Verwendung eines Redundanzspeicherzellenschaltkreises ersetzt, der in jedem der Halbleiterbauelemente enthalten ist.
  • Dieses Verfahren wurde hauptsächlich auf DRAMs angewendet (z. B. DRAMs von 64MB bis 256MB). Gemäß diesem Verfahren werden, wenn Hauptzellen defektbehaftet sind, Adressen, die den defektbehafteten Hauptzellen zugeteilt sind, durch Adressen (z. B. Spalten-/Zeilenleitungen) ersetzt, die zu redundanten Zellen in einem Redundanzspeicherzellenschaltkreis gehören. Demgemäß wird, wenn ein Waferfertigungsprozess beendet ist, ein elektrischer Test verwendet, um zwischen defektbehafteten Speicherzellen und normalen Hauptzellen zu unterscheiden. Die Adressen der defektbehafteten Speicherzellen werden dann durch Adressen von Ersetzungszellen in dem Redundanzspeicherzellenschaltkreis mittels eines Reparaturprozesses ersetzt, wie zum Beispiel eines Laserreparaturprozesses. Der Laserreparaturprozess wird mittels Durchtrennen von Schmelzsicherungen in einem Schmelzsicherungsschaltkreis durchgeführt, der Hauptzellen mit redundanten Zellen verbindet.
  • Demgemäß wird während des Betriebs, wenn eine zu einer defektbehafteten Zelle gehörende Adresse eingegeben wird, die Adresse der defektbehafteten Zelle durch eine vorläufige Adresse in dem Redundanzspeicherzellenschaltkreis ersetzt. Das Halbleiterspeicherbauelement kann dadurch ungeachtet des Vorhandenseins defektbehafteter Speicherzellen ordnungsgemäß arbeiten.
  • Fig. 1 ist eine schematische Darstellung eines herkömmlichen Halbleiterbauelements mit einem Schmelzsicherungsschaltkreis. Bezugnehmend auf Fig. 1 ist ein allgemeiner Speicherschaltkreis, z. B. ein DRAM, des herkömmlichen Halbleiterbauelements in einen Zellenbereich 30 und einen peripheren Bereich 40 unterteilt. In dem Zellenbereich 30 sind Speicherzellen ausgebildet. Die Anzahl an Speicherzellen entspricht der Speicherkapazität des Speicherschaltkreises. Zum Betreiben von Einheitszellen in dem Zellenbereich 30 wird ein Decoder verwendet. In dem peripheren Bereich 40 sind ein Pufferschaltkreis, ein Redundanzschaltkreis und ein Schmelzsicherungsschaltkreis 14' ausgebildet. Der periphere Bereich 40 beinhaltet alle Bereiche des Speicherschaltkreises mit Ausnahme des Zellenbereichs 30.
  • Eine Kontaktstellen-Umverteilungsstruktur 22 ist eine leitfähige Struktur, die zur Umverteilung einer Kontaktstelle 16 verwendet wird, die unter einer Passivierungsschicht 18 eines Halbleiterbauelements ausgebildet ist. Die Kontaktstellen-Umverteilungsstruktur 22 wird bei der Fertigung einer Waferniveaupackung (WLP) verwendet. Fig. 2 ist eine Querschnittansicht eines herkömmlichen Halbleiterbauelements, das zur Bildung einer WLP verwendet wird und einen Schmelzsicherungsschaltkreis aufweist. Bezugnehmend auf Fig. 2 wird ein DRAM-Bauelement mit einem herkömmlichen Schmelzsicherungsschaltkreis durch Bilden einer unteren Struktur 12 auf einem Halbleitersubstrat 11 hergestellt. Die untere Struktur 12 kann ein DRAM-Schaltkreis mit einem Zellenbereich und einem peripheren Bereich sein. Die untere Struktur 12 beinhaltet eine Gate-Elektrode, eine Bitleitung, einen Kondensator und eine Metallverdrahtungsschicht (nicht gezeigt). Eine Kontaktstelle 16 wird ausgebildet, um einen externen Kontakt für den DRAM-Schaltkreis bereitzustellen. Eine Passivierungsschicht 18 und eine erste isolierende Schicht 20 werden aufeinanderfolgend auf der resultierenden Struktur gebildet und zur Freilegung der Kontaktstelle 16 strukturiert.
  • Auf der ersten isolierenden Schicht 20 wird eine Kontaktstellen- Umverteilungsstruktur 22 erzeugt und mit der Kontaktstelle 16 verbunden. Dann wird eine zweite isolierende Schicht 24 gebildet, um einen vorgegebenen Teil der Kontaktstellen-Umverteilungsstruktur 22 freizulegen, an dem ein externer Verbindungsanschluss angebracht werden kann. Der in dem WLP-Prozess verwendete externe Verbindungsanschluss kann zum Beispiel ein leitfähiger Hügel, z. B. eine Lötmittelkugel, oder irgendein anderer geeigneter externer Verbindungsanschluss sein.
  • Ungünstigerweise weisen herkömmliche Halbleiterbauelemente mit Schmelzsicherungsschaltkreisen verschiedene Probleme auf. Unter anderem gibt es eine Beschränkung für das Maß, bis zu dem die Integrationsdichte des Halbleiterspeicherbauelements erhöht werden kann, da ein Schmelzsicherungsschaltkreis 14 eine vorgegebene Fläche in einem peripheren Bereich eines Halbleiterspeicherbauelements belegt.
  • Außerdem besteht bei der Herstellung einer Small-Outline-Packung (SOP) oder einer Quad-Flat-Packung (QFP) keine Notwendigkeit, die erste isolierende Schicht 20, die Kontaktstellen-Umverteilungsstruktur 22 und die zweite isolierende Schicht 24 auf der Passivierungsschicht 18 zu bilden. Demgemäß ist es für diese Bauelemente nicht schwierig, eine Schmelzsicherungsstruktur 14 unter der Passivierungsschicht 18 unter Verwendung von Laserstrahlen zu durchtrennen. Bei der Herstellung einer WLP werden jedoch die erste isolierende Schicht 20, die Kontaktstellen-Umverteilungsstruktur 22 und die zweite isolierende Schicht 24 auf der Passivierungsschicht 18 erzeugt. Demgemäß besteht ein viel größerer Abstand zwischen der Oberseite des Halbleiterspeicherbauelements, auf welche die Laserstrahlen angewendet werden, und der Schmelzsicherungsstruktur 14. Daher können während eines Laserreparaturprozesses Probleme auftreten. Die auf die Oberseite des Halbleiterspeicherbauelements angewendeten Laserstrahlen können zum Beispiel defokussiert sein. Um dieses Problem zu korrigieren, wird die Breite der Schmelzsicherungsstruktur 14 vergrößert. Dies verringert die Integrationsdichte des Halbleiterspeicherbauelements.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines Halbleiterbauelements mit Schmelzsicherungsstruktur, das mit hoher Integrationsdichte realisierbar ist und einen unproblematischen Laserreparaturprozess ermöglicht, und eines zugehörigen Herstellungsverfahrens zugrunde.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Halbleiterbauelements mit den Merkmalen des Anspruchs 1, 4 oder 7 sowie eines Herstellungsverfahrens mit den Merkmalen des Anspruchs 20.
  • Da gemäß einer Ausführungsform der Erfindung ein Schmelzsicherungsschaltkreis nicht in einem peripheren Bereich, sondern einem Zellenbereich eines Halbleiterspeicherbauelements mit einem Redundanzschaltkreis und dem Schmelzsicherungsschaltkreis vorgesehen ist, ist es möglich, die Integrationsdichte des Halbleiterspeicherbauelements zu erhöhen. Da außerdem gemäß einer Ausführungsform der Erfindung der Schmelzsicherungsschaltkreis über einer Passivierungsschicht und nicht unter der Passivierungsschicht liegend ausgebildet ist, werden Probleme reduziert, die beim Durchtrennen des Schmelzsicherungsschaltkreises auftreten können.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung und das zu deren besserem Verständnis oben erläuterte herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt, in denen zeigen:
  • Fig. 1 eine schematische Draufsicht auf ein herkömmliches Halbleiterbauelement mit einem Schmelzsicherungsschaltkreis,
  • Fig. 2 eine Querschnittansicht eines herkömmlichen Halbleiterbauelements mit einem Schmelzsicherungsschaltkreis,
  • Fig. 3 eine schematische Draufsicht auf ein Halbleiterbauelement mit einem Schmelzsicherungsschaltkreis gemäß einer Ausführungsform der Erfindung,
  • Fig. 4 schematische Querschnittansichten eines herkömmlichen Halbleiterbauelements entlang der Linie A-A' von Fig. 1 und eines Halbleiterbauelements, das gemäß den Prinzipien der Erfindung aufgebaut ist, entlang der Linie B-B' von Fig. 3, um einen Größenvergleich bereitzustellen,
  • Fig. 5 bis 8 Querschnittansichten des Halbleiterbauelements von Fig. 3, die ein Verfahren zur Herstellung desselben darstellen,
  • Fig. 9 bis 12 Querschnittansichten eines gemäß einer weiteren Ausführungsform der Erfindung aufgebauten Halbleiterbauelements, die ein Verfahren zur Herstellung desselben darstellen, und
  • Fig. 13 und 14 Querschnittansichten einer Schmelzsicherungsstruktur, die alternative Ausführungsformen von Schmelzsicherungsschaltkreisen gemäß weiteren Prinzipien der Erfindung darstellen.
  • Die Erfindung wird nunmehr vollständiger unter Bezugnahme auf verschiedene bevorzugte Ausführungsformen der Erfindung beschrieben, wie in den begleitenden Zeichnungen gezeigt. Es ist jedoch zu erwähnen, dass die Prinzipien der Erfindung in vielen verschiedenen Formen ausgeführt werden können und nicht dazu gedacht sind, auf die hierin dargelegten, speziellen Ausführungsformen beschränkt zu sein. Vielmehr sind diese Ausführungsformen lediglich beispielhaft und nicht als Beschränkung angegeben. Demgemäß können verschiedene Änderungen hinsichtlich Form und Details an den beschriebenen Ausführungsformen durchgeführt werden, ohne vom Inhalt und Umfang der Erfindung abzuweichen, wie durch die beigefügten Ansprüche definiert. Unter anderem lassen sich die Prinzipien der Erfindung auf viele Typen von Halbleiterbauelementen anwenden und sind nicht auf irgendeinen speziellen Bauelementtyp, wie ein DRAM, beschränkt. Die Erfindung kann zum Beispiel auf einen ferroelektrischen Speicher mit wahlfreiem Zugriff (FRAM), einen statischen Speicher mit wahlfreiem Zugriff (SRAM) und einen nichtflüchtigen Speicher (NVM) ebenso wie auf ein DRAM angewendet werden. Zur Bereitstellung eines externen Verbindungsanschlusses kann eine Lötmittelkugel verwendet werden kann, alternativ aber auch eine andere geeignete externe Verbindung.
  • Fig. 3 stellt ein Halbleiterbauelement 100 mit einem darin ausgebildeten Schmelzsicherungsschaltkreis 116 gemäß einer Ausführungsform der Erfindung dar. Bezugnehmend auf Fig. 3 ist anders als beim erwähnten Stand der Technik, bei dem ein Schmelzsicherungsschaltkreis in einem peripheren Bereich ausgebildet ist, gemäß dieser Ausführungsform der Schmelzsicherungsschaltkreis 116 in einem Zellenbereich 122 ausgebildet. Außerdem kann sich eine Kontaktstellen-Umverteilungsstruktur 110 hauptsächlich in dem Zellenbereich 122 befinden.
  • Fig. 4 beinhaltet eine Querschnittansicht eines herkömmlichen Halbleiterbauelements 10 entlang der Linie A-A' von Fig. 1 sowie eine Querschnittansicht eines Halbleiterbauelements 100 gemäß den Prinzipien der Erfindung entlang der Linie B-B' von Fig. 3. Diese Querschnittansichten liefern einen Vergleich zwischen den Integrationsdichten der zwei Bauelemente. Wie aus Fig. 4 ersichtlich, kann durch Verschieben des Schmelzsicherungsschaltkreises 116 aus dem peripheren Bereich 124 in den Zellenbereich 122 die Fläche eines Halbleiterbauelements um ein Maß D reduziert werden. Der Abstand D entspricht einem reduzierten Maß an Fläche auf der Oberfläche des Halbleiterbauelements und resultiert in einer Zunahme der Anzahl von Chips, die auf einem Wafer angeordnet werden können.
  • Bezugnehmend auf die Fig. 3 und 4 beinhaltet das Halbleiterbauelement 100 mit einem Redundanzschaltkreis und einem Schmelzsicherungsschaltkreis 116 gemäß einer Ausführungsform der Erfindung ein Halbleitersubstrat 101 mit einem Zellenbereich 122 und einem peripheren Bereich 124, die auf vorgegebenen Flächen desselben ausgebildet sind. Der Schmelzsicherungsschaltkreis 116 ist in dem Zellenbereich 122 ausgebildet. Die Fig. 5 bis 8 sind Querschnittansichten, die ein Verfahren zur Herstellung eines Halbleiterbauelements 100 dieser Art mit einem Schmelzsicherungsschaltkreis 116, der in einem Zellenbereich 122 desselben ausgebildet ist, gemäß einer Ausführungsform der Erfindung darstellen. Außerdem kann, wie in den Fig. 5 bis 8 gezeigt, eine Kontaktstellen-Umverteilungsstruktur 110 eine Bond-Kontaktstelle vom mittigen Typ in eine periphere Bond-Kontaktstelle umwandeln.
  • Bezugnehmend auf Fig. 5 wird in einem peripheren Bereich und einem Zellenbereich eines Halbleitersubstrats 101 eine untere Struktur 102 gebildet, zum Beispiel eine DRAM-Schaltkreiseinheit, die eine Feldoxidschicht, eine Gate-Elektrode, eine Bitleitung, einen Kondensator und eine Metallverdrahtungsschicht beinhaltet (zwecks Einfachheit nicht gezeigt). Als nächstes wird eine Passivierungsschicht 106 auf der unteren Struktur 102 aufgebracht und strukturiert, um eine Kontaktstelle 104 freizulegen.
  • Bezugnehmend auf Fig. 6 wird auf der Passivierungsschicht 106 eine leitfähige Schicht gebildet, die zur Bildung einer Kontaktstellen- Umverteilungsstruktur 110 verwendet wird. Die leitfähige Schicht kann aus Chrom (Cr), Kupfer (Cu), Nickel (Ni), Gold (Au), Aluminium (Al), Titan (Ti) und/oder Titannitrid (TiN) bestehen. Als nächstes wird die leitfähige Schicht strukturiert, um die Kontaktstellen-Umverteilungsstruktur 110 und eine Schmelzsicherungsstruktur 116a zu bilden.
  • Die Kontaktstellen-Umverteilungsstruktur 110 und die Schmelzsicherungsstruktur 116a können auf im Wesentlichen der gleichen Ebene erzeugt werden, überlappen jedoch vorzugsweise nicht miteinander. In dieser Ausführungsform wandelt die Kontaktstellen-Umverteilungsstruktur 110 eine Bond-Kontaktstelle vom mittigen Typ in eine periphere Bond-Kontaktstelle um. Die Schmelzsicherungsstruktur 116a ist vorzugsweise in dem Zellenbereich, nicht in dem peripheren Bereich ausgebildet. Nach der Bildung der Kontaktstellen-Umverteilungsstruktur 110 wird vorzugsweise eine weitere Passivierungsschicht 107 auf dem Halbleitersubstrat 101 gebildet. Die Passivierungsschicht 107 kann strukturiert werden, um eine periphere Bond-Kontaktstelle 126 freizulegen.
  • Fig. 7 stellt die Umwandlung von Bond-Kontaktstellen des mittigen Typs in die peripheren Bond-Kontaktstellen dar. Bezugnehmend auf Fig. 7 wird das Halbleiterbauelement 100A mit Bond-Kontaktstellen 104 des mittigen Typs in ein Bauelement 100B mit peripheren Bond-Kontaktstellen 126 umgewandelt, indem die Kontaktstellen-Umverteilungsstruktur 110 verwendet wird. Mit anderen Worten beinhaltet das Halbleiterbauelement 100A nicht die Kontaktstellen-Umverteilungsstruktur 110, während das Bauelement 100B durch Erzeugen einer Kontaktstellen- Umverteilungsstruktur von dem Bond-Kontaktstellenbauelement 100a des mittigen Typs in ein Bauelement mit peripheren Bond-Kontaktstellen umgewandelt wurde.
  • Bezugnehmend auf Fig. 8 wird unter Verwendung von Drähten, zum Beispiel Golddrähten, auf der freigelegten peripheren Bond-Kontaktstelle 126 eine Kugelbondverbindung 128 gebildet, um eine externe elektrische Verbindung des Halbleiterbauelements 100 zu ermöglichen. Die Passivierungsschichten 106 und 107 können als einzelne Schicht oder als Mehrfachschicht gebildet werden und können auch in verschiedenen Formen ausgeführt werden.
  • Die Fig. 9 bis 12 sind Querschnittansichten eines Halbleiterbauelements 100C mit einem in dem Zellenbereich ausgebildeten Schmelzsicherungsschaltkreis in verschiedenen Stufen während seiner Fertigung. Diese Figuren stellen ein Verfahren zur Fertigung eines Halbleiterbauelements gemäß einer weiteren Ausführungsform der Erfindung dar. In dieser Ausführungsform wird eine Kontaktstellen-Umverteilungsstruktur eingeführt, um eine Lötmittelkugel-Kontaktstelle zu bilden.
  • Bezugnehmend auf Fig. 9 werden eine untere Struktur 102, zum Beispiel eine DRAM-Schaltkreiseinheit, in einem peripheren Bereich und ein Zellenbereich des Halbleiterbauelements 100C auf einem Substrat 101 gebildet. Die untere Struktur 102 beinhaltet vorzugsweise eine Feldoxidschicht, eine Gate-Elektrode, eine Bitleitung, einen Kondensator und eine Metallverdrahtungsschicht. Als nächstes wird eine Passivierungsschicht 106 auf dem Halbleitersubstrat 101 über der unteren Struktur 102 aufgebracht und strukturiert, um eine Kontaktstelle 104 freizulegen.
  • Bezugnehmend auf Fig. 10 wird eine erste isolierende Schicht 108 auf der Passivierungsschicht 106 gebildet. Die erste isolierende Schicht 108 kann eine einzelne Schicht oder eine Mehrfachschicht zum Beispiel aus einer mit einem Plasma hoher Dichte (HDP) erzeugten Oxidschicht, einer Benzicyclobuten(BCB)-Schicht, einer Polybenzoxazol(PBO)-Schicht und/oder einer Polyimidschicht sein.
  • Als nächstes wird eine strukturierte Photoresistschicht auf der ersten isolierenden Schicht 108 gebildet. Die erste isolierende Schicht 108 und die Passivierungsschicht 106 werden durch Photolithographie und Ätzen strukturiert, um eine Durchkontaktöffnung durch diese hindurch zu erzeugen, die mit einer Bitleitung oder Wortleitung zu verbinden ist. Die Durchkontaktöffnung wird dann mit einem leitfähigen Material gefüllt, wodurch ein Stift 112 gebildet wird.
  • Auf der resultierenden Struktur wird eine leitfähige Schicht erzeugt. Die leitfähige Schicht wird strukturiert, um die Kontaktstellen-Umverteilungsstruktur 110 und die Schmelzsicherungsstruktur 116a gleichzeitig in dem gleichen Prozess zu bilden. Die leitfähige Schicht kann eine einzelne Schicht oder eine Mehrfachschicht sein, die Wolfram (W), Chrom (Cr), Titan (Ti) und/oder Titanwolfram (TiW) enthält.
  • Im Stand der Technik wird ein Schmelzsicherungsschaltkreis, der die Schmelzsicherungsstruktur 116a beinhaltet, durch Erweitern von Bitleitungs-/Wortleitungs-Verdrahtungsschichten der unteren Struktur 102 in einen peripheren Bereich gebildet. In den vorstehenden Ausführungsformen der Erfindung wird jedoch die Schmelzsicherungsstruktur 116a in einem Zellenbereich erzeugt.
  • Bezugnehmend auf Fig. 11 wird eine zweite isolierende Schicht 114 auf der ersten isolierenden Schicht 108 erzeugt. Die zweite isolierende Schicht 114 kann eine einzelne Schicht oder eine Mehrfachschicht sein, die zum Beispiel ein Polyimid enthält. Dann wird eine strukturierte Photoresistschicht auf der zweiten isolierenden Schicht 114 gebildet. Die zweite isolierende Schicht wird dann durch Photolithographie strukturiert und geätzt, um eine Lötmittelkugel-Kontaktstelle 118 zu bilden, durch die ein vorgegebener Teil der Kontaktstellen-Umverteilungsstruktur 110 freigelegt wird.
  • Bezugnehmend auf Fig. 12 kann dann ein Laserreparaturprozess, in dem selektiv eine Schmelzsicherungsstruktur 116b durchtrennt wird, an der resultierenden Struktur durchgeführt werden, die das Halbleitersubstrat 101 einschließt, auf dem die Lötmittelkugel-Kontaktstelle 118 erzeugt wurde. In diesem Prozess können Zellen in einem Zellenbereich, die durch einen elektrischen Test als defektbehaftete Zellen identifiziert wurden, durch redundante Speicherzellen in einem Redundanzschaltkreis ersetzt werden. Dann kann nach Beendigung des Laserreparaturprozesses ein externer Verbindungsanschluss, zum Beispiel ein leitfähiger Hügel, wie eine Lötmittelkugel 120, an der resultierenden Struktur angebracht werden. Es können auch andere externe Verbindungen anstelle der Lötmittelkugel 120 verwendet werden.
  • Im Stand der Technik ist es schwierig, die Schmelzsicherungsstruktur mittels Bestrahlen der Schmelzsicherungsstruktur durch Laserstrahlen durch die Passivierungsschicht 106 hindurch selektiv zu durchtrennen, da die Schmelzsicherungsstruktur unter der Passivierungsschicht 106 angeordnet ist. Dies liegt daran, dass die Laserstrahlen defokussiert sein können. Somit muss die Breite der Schmelzsicherungsstruktur 116b vergrößert werden. Gemäß den Prinzipien der Erfindung kann hingegen die Entfernung, die von den Laserstrahlen zurückgelegt wird, um die Schmelzsicherungsstruktur 116b zu erreichen, reduziert werden, da die Schmelzsicherungsstruktur 116b nahe der Oberseite eines Halbleiterbauelements ausgebildet ist. Somit kann das Problem des Standes der Technik, bei dem Laserstrahlen defokussiert sind, gelöst werden. Außerdem kann die Integrationsdichte eines Halbleiterbauelements vergrößert werden, da die Schmelzsicherungsstruktur 116b nicht in einem peripheren Bereich, sondern stattdessen in einem Zellenbereich ausgebildet ist.
  • Die Fig. 13 und 14 sind Querschnittansichten, die alternative Ausführungsformen einer Schmelzsicherungsstruktur eines Schmelzsicherungsschaltkreises gemäß einem weiteren Aspekt der Erfindung darstellen. In den zuvor beschriebenen Ausführungsformen ist die Schmelzsicherungsstruktur 116b mit nahezu der gleichen Dicke wie die Kontaktstellen-Umverteilungsstruktur 110 ausgebildet. In dieser alternativen Ausführungsform ist hingegen eine Kontaktstellen-Umverteilungsstruktur 210 aus Chrom (Cr), Kupfer (Cu), Nickel (Ni), Gold (Au), Aluminium (Al), Titan (Ti) und/oder Titannitrid (TiN) als eine Mehrfachschicht auf einer ersten isolierenden Schicht 208 ausgebildet. Dann wird eine Schmelzsicherungsstruktur 216A, 216B derart geätzt, dass die Dicke der Schmelzsicherungsstruktur 216A, 216B wesentlich geringer als die Dicke der Kontaktstellen-Umverteilungsstruktur 210 ist. Demgemäß wird es leichter, die Schmelzsicherungsstruktur 216A, 216B unter Verwendung von Laserstrahlen zu durchtrennen. Es ist dadurch möglich, die Ausbeute eines Halbleiterbauelements in einem Laserreparaturprozess zu erhöhen. Die Schmelzsicherungsstruktur 216A, 216B mit einer geringeren Dicke als jener der Kontaktstellen-Umverteilungsstruktur 210 kann aus Chrom (Cr), Kupfer (Cu), Nickel (Ni), Gold (Au), Aluminium (Al), Titan (Ti) und/oder Titannitrid (TiN) in einer einzelnen Schicht oder einer Mehrfachschicht gebildet werden. Es kann auch eine zweite isolierende Schicht 214 vorgesehen werden.
  • Wie vorstehend beschrieben, wurde gemäß verschiedener Ausführungsformen der Erfindung ein Chip derart entworfen, dass ein Schmelzsicherungsschaltkreis in einem Zellenbereich statt in einem peripheren Bereich angeordnet werden kann, um die Integrationsdichte eines Halbleiterspeicherchips zu erhöhen. Außerdem kann das Problem des Standes der Technik gelöst werden, bei dem Laserstrahlen, die in einem Laserreparaturprczess zum Durchtrennen einer Schmelzsicherungsstruktur angewendet werden, defokussiert sind, indem der Schmelzsicherungsschaltkreis auf einer Passivierungsschicht erzeugt wird. Des Weiteren ist es möglich, ohne Weiteres einen Durchschmelzprozess durchzuführen, da die Schmelzsicherungsstruktur mittels Ätzen mit einer geringeren Dicke als jener einer Kontaktstellen-Umverteilungsstruktur ausgebildet werden kann.

Claims (33)

1. Halbleiterbauelement mit
einem Halbleitersubstrat (101), das einen Zellenbereich (122) und einen peripheren Bereich (124) aufweist; und
einer Schmelzsicherungsstruktur (116),
dadurch gekennzeichnet, dass
die Schmelzsicherungsstruktur (116) in dem Zellenbereich (122) ausgebildet ist.
2. Halbleiterbauelement nach Anspruch 1, weiter gekennzeichnet durch eine Kontaktstellen-Umverteilungsstruktur, wobei die Schmelzsicherungsstruktur auf im Wesentlichen der gleichen Ebene wie die Kontaktstellen-Umverteilungsstruktur angeordnet ist.
3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass Schaltkreise, die in dem Zellenbereich und dem peripheren Bereich ausgebildet sind, die Funktionen eines dynamischen Speichers mit wahlfreiem Zugriff (DRAM) ausführen.
4. Halbleiterbauelement mit
einem Halbleitersubstrat (101),
einer auf der Halbleiterstruktur ausgebildeten unteren Struktur (102), wobei die untere Struktur eine Kontaktstelle (104) aufweist,
einer auf der unteren Struktur ausgebildeten ersten Passivierungsschicht (106), wobei die Passivierungsschicht eine Öffnung darin zur Freilegung der Kontaktstelle aufweist,
einer Kontaktstellen-Umverteilungsstruktur (110), die auf der Passivierungsschicht ausgebildet und mit der Kontaktstelle elektrisch verbunden ist, und
einer Schmelzsicherungsstruktur (116a),
dadurch gekennzeichnet, dass
die Schmelzsicherungsstruktur (116a) im Wesentlichen auf der gleichen Ebene wie die Kontaktstellen-Umverteilungsstruktur (110) ausgebildet und mit der unteren Struktur elektrisch verbunden ist und
eine über der Schmelzsicherungsstruktur ausgebildete zweite Passivierungsschicht (107) vorgesehen ist, die eine Öffnung darin aufweist, um einen Teil der Kontaktstellen-Umverteilungsstruktur freizulegen, und die anderen Teile der Kontaktstellen-Umverteilungsstruktur und die Schmelzsicherungsstruktur bedeckt.
5. Halbleiterbauelement nach Anspruch 4, dadurch gekennzeichnet, dass die Schmelzsicherungsstruktur mit der unteren Struktur über einen durch die erste Passivierungsschicht hindurch ausgebildeten Stift (112) elektrisch verbunden ist.
6. Halbleiterbauelement nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass die Kontaktstellen-Umverteilungsstruktur zur Umwandlung einer Bond-Kontaktstelle des mittigen Typs in eine periphere Bond-Kontaktstelle verwendet wird.
7. Halbleiterbauelement mit
einem Halbleitersubstrat (101),
einer auf dem Halbleitersubstrat ausgebildeten unteren Struktur (102), wobei die untere Struktur eine Kontaktstelle (104) aufweist,
einer auf der unteren Struktur ausgebildeten Passivierungsschicht (106),
einer auf der Passivierungsschicht ausgebildeten ersten isolierenden Schicht (108), wobei die Passivierungsschicht und die erste isolierende Schicht eine Öffnung darin zur Freilegung der Kontaktstelle aufweisen,
einer Kontaktstellen-Umverteilungsstruktur (110), die auf der ersten isolierenden Schicht ausgebildet und mit der Kontaktstelle elektrisch verbunden ist, und
einer Schmelzsicherungsstruktur (116A),
dadurch gekennzeichnet, dass
die Schmelzsicherungsstruktur (116A) im Wesentlichen auf der gleichen Ebene wie die Kontaktstellen-Umverteilungsstruktur (110) ausgebildet und mit der unteren Struktur elektrisch verbunden ist und
eine zweite isolierende Schicht (114) vorgesehen ist, die ausgebildet ist, um einen Teil der Kontaktstellen-Umverteilungsstruktur freizulegen und die anderen Teile der Kontaktstellen-Umverteilungsstruktur und die Schmelzsicherungsstruktur abzudecken.
8. Halbleiterbauelement nach einem der Ansprüche 4 bis 7, weiter gekennzeichnet durch einen externen Verbindungsanschluss, der mit dem freigelegten Teil der Kontaktstellen-Umverteilungsstruktur verbunden ist.
9. Halbleiterbauelement nach Anspruch 8, dadurch gekennzeichnet, dass der externe Verbindungsanschluss aus einem Golddraht besteht, der mittels eines Drahtbondprozesses mit der Kontaktstellen-Umverteilungsstruktur verbunden ist.
10. Halbleiterbauelement nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass die Kontaktstellen-Umverteilungsstruktur über einen durch die Passivierungsschicht und die erste isolierende Schicht hindurch ausgebildeten Stift mit der unteren Struktur elektrisch verbunden ist.
11. Halbleiterbauelement nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass der Stift mit einer Bitleitungsstruktur oder einer Wortleitungsstruktur verbunden ist.
12. Halbleiterbauelement nach einem der Ansprüche 4 bis 11, dadurch gekennzeichnet, dass die untere Struktur in einen Zellenbereich und einen peripheren Bereich unterteilt und eine Schaltkreiseinheit zur Ausführung der Funktionen eines DRAM ist.
13. Halbleiterbauelement nach einem der Ansprüche 7 bis 12, dadurch gekennzeichnet, dass die Kontaktstellen-Umverteilungsstruktur eine Mehrzahl von leitfähigen Schichten beinhaltet.
14. Halbleiterbauelement nach Anspruch 13, dadurch gekennzeichnet, dass jede der leitfähigen Schichten aus einem jeweiligen Material gebildet ist, das aus der Gruppe ausgewählt ist, die aus Chrom (Cr), Kupfer (Cu), Nickel (Ni), Gold (Au), Aluminium (Al), Titan (Ti) und Titannitrid (TiN) besteht.
15. Halbleiterbauelement nach einem der Ansprüche 4 bis 14, dadurch gekennzeichnet, dass die Schmelzsicherungsstruktur in dem Zellenbereich ausgebildet ist.
16. Halbleiterbauelement nach einem der Ansprüche 8 bis 15, dadurch gekennzeichnet, dass die erste isolierende Schicht eine einzelne Schicht oder eine Mehrfachschicht ist, die aus jeweils einem Material gebildet ist, das aus der Gruppe ausgewählt ist, die aus einem Plasmaoxid hoher Dichte (HDP), Benzocyclobuten (BCB), Polybenzoxazol (PBO), einem Polyimid und Kombinationen derselben besteht.
17. Halbleiterbauelement nach einem der Ansprüche 8 bis 16, dadurch gekennzeichnet, dass die zweite isolierende Schicht eine einzelne Schicht oder eine Mehrfachschicht ist, die ein Polyimid enthält.
18. Halbleiterbauelement nach einem der Ansprüche 8 bis 17, dadurch gekennzeichnet, dass die Schmelzsicherungsstruktur aus einer einzelnen Schicht oder einer Mehrfachschicht besteht, die durch Ätzen eines Teils der Kontaktstellen-Umverteilungsstruktur gebildet ist.
19. Halbleiterbauelement nach einem der Ansprüche 8 bis 18, dadurch gekennzeichnet, dass die Schmelzsicherungsstruktur aus einer einzelnen Schicht oder einer Mehrfachschicht besteht, die aus jeweils einem Material gebildet ist, das aus Wolfram (W), Chrom (Cr), Titan (Ti), Titanwolfram (TiW) und Kombinationen derselben ausgewählt ist.
20. Verfahren zur Herstellung eines Halbleiterbauelements, gekennzeichnet durch die Schritte:
- Bilden einer unteren Struktur mit einer Kontaktstelle auf einem Halbleitersubstrat, wobei die untere Struktur die Funktionen eines Speichers ausführt und in einen Zellenbereich und einen peripheren Bereich unterteilt ist,
- Bilden einer Passivierungsschicht auf der unteren Schicht, um das Halbleitersubstrat mit Ausnahme der Kontaktstelle abzudecken, und
- Bilden einer über der Passivierungsschicht liegenden Schmelzsicherungsstruktur in dem Zellenbereich.
21. Verfahren nach Anspruch 20, weiter dadurch gekennzeichnet, dass eine Kontaktstellen-Umverteilungsstruktur vorgesehen wird, wobei die Schmelzsicherungsstruktur auf im Wesentlichen der gleichen Ebene wie die Kontaktstellen-Umverteilungsstruktur angeordnet ist.
22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass die Kontaktstellen-Umverteilungsstruktur und die Schmelzsicherungsstruktur in dem gleichen Prozess gebildet werden.
23. Verfahren nach einem der Ansprüche 20 bis 22, dadurch gekennzeichnet, dass die untere Struktur ein DRAM-Schaltkreis ist, der die Funktionen eines Speichers ausführt.
24. Verfahren nach einem der Ansprüche 20 bis 23, weiter dadurch gekennzeichnet, dass es die Bildung einer ersten isolierenden Schicht auf der Passivierungsschicht umfasst, wobei die erste isolierende Schicht und die Passivierungsschicht eine Öffnung zur Freilegung der Kontaktstelle aufweisen.
25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass die erste isolierende Schicht eine einzelne Schicht oder eine Mehrfachschicht ist, die aus einem jeweiligen Material gebildet wird, das aus einer Plasmaoxidschicht hoher Dichte (HDP), Benzocyclobuten (BCB), Polybenzoxazol (PBO), einem Polymid oder Kombinationen derselben ausgewählt wird.
26. Verfahren nach Anspruch 24 oder 25, weiter gekennzeichnet durch die Schritte:
- Bilden einer Durchkontaktöffnung, die sich durch die erste isolierende Schicht und die Passivierungsschicht hindurch erstreckt und mit der unteren Struktur zu verbinden ist, und
- Füllen der Durchkontaktöffnung mit einem leitfähigen Material, um einen Stift zu bilden.
27. Verfahren nach einem der Ansprüche 20 bis 26, weiter dadurch gekennzeichnet, dass es eine Reduzierung der Dicke der Schmelzsicherungsstruktur durch Ätzen der Schmelzsicherungsstruktur umfasst.
28. Verfahren nach Anspruch 27, weiter dadurch gekennzeichnet, dass es die Bildung einer zweiten isolierenden Schicht auf der ersten isolierenden Schicht umfasst, wobei die zweite isolierende Schicht einen Teil der Kontaktstellen-Umverteilungsstruktur freilässt, um eine Bond-Kontaktstelle zu bilden, und die Schmelzsicherungsstruktur abdeckt.
29. Verfahren nach Anspruch 28, dadurch gekennzeichnet, dass die zweite isolierende Schicht eine einzelne Schicht oder eine Mehrfachschicht ist, die ein Polyimid enthält.
30. Verfahren nach einem der Ansprüche 20 bis 29, weiter dadurch gekennzeichnet, dass es das Reparieren einer defektbehafteten Zelle in dem Zellenbereich mittels Durchtrennen der Schmelzsicherungsstruktur umfasst.
31. Verfahren nach einem der Ansprüche 21 bis 30, weiter dadurch gekennzeichnet, dass es das Bilden eines externen Verbindungsanschlusses auf dem freigelegten Teil der Kontaktstellen-Umverteilungsstruktur umfasst.
32. Verfahren nach Anspruch 31, dadurch gekennzeichnet, dass der externe Verbindungsanschluss durch einen Drahtbondprozess gebildet wird.
33. Verfahren nach Anspruch 31, dadurch gekennzeichnet, dass der externe Verbindungsanschluss durch Anbringen eines leitfähigen Hügels an dem freigelegten Teil der Kontaktstellen-Umverteilungsstruktur gebildet wird.
DE10250817A 2001-11-02 2002-10-23 Halbleiterbauelement mit Schmelzsicherungsstruktur und Herstellungsverfahren Ceased DE10250817A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0068159A KR100429881B1 (ko) 2001-11-02 2001-11-02 셀 영역 위에 퓨즈 회로부가 있는 반도체 소자 및 그제조방법

Publications (1)

Publication Number Publication Date
DE10250817A1 true DE10250817A1 (de) 2003-05-28

Family

ID=19715646

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10250817A Ceased DE10250817A1 (de) 2001-11-02 2002-10-23 Halbleiterbauelement mit Schmelzsicherungsstruktur und Herstellungsverfahren

Country Status (5)

Country Link
US (3) US6825511B2 (de)
JP (1) JP2003209221A (de)
KR (1) KR100429881B1 (de)
DE (1) DE10250817A1 (de)
TW (1) TW561605B (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7214711B2 (en) * 1998-12-23 2007-05-08 Neurotherapeutics Pharma Llc Method of treating migraine headache without aura
JP3983996B2 (ja) * 2001-04-23 2007-09-26 株式会社ルネサステクノロジ 半導体集積回路装置
DE10346460A1 (de) * 2003-10-02 2005-05-19 Infineon Technologies Ag Anordnung und Verfahren zum Schutz von Fuses/Anti-Fuses
US7208776B2 (en) * 2004-01-30 2007-04-24 Broadcom Corporation Fuse corner pad for an integrated circuit
TWI232571B (en) * 2004-04-09 2005-05-11 Advanced Semiconductor Eng Wafer structure and method for forming a redistribution layer therein
US7851257B2 (en) * 2005-10-29 2010-12-14 Stats Chippac Ltd. Integrated circuit stacking system with integrated passive components
US8791006B2 (en) * 2005-10-29 2014-07-29 Stats Chippac, Ltd. Semiconductor device and method of forming an inductor on polymer matrix composite substrate
US8158510B2 (en) 2009-11-19 2012-04-17 Stats Chippac, Ltd. Semiconductor device and method of forming IPD on molded substrate
US8409970B2 (en) 2005-10-29 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of making integrated passive devices
US8669637B2 (en) * 2005-10-29 2014-03-11 Stats Chippac Ltd. Integrated passive device system
KR100790974B1 (ko) 2005-12-01 2008-01-02 삼성전자주식회사 퓨즈 포커스 디텍터를 구비한 반도체 소자 및 그 제조방법과 이를 이용한 레이저 리페어 방법
US8188590B2 (en) * 2006-03-30 2012-05-29 Stats Chippac Ltd. Integrated circuit package system with post-passivation interconnection and integration
US20070235878A1 (en) * 2006-03-30 2007-10-11 Stats Chippac Ltd. Integrated circuit package system with post-passivation interconnection and integration
KR100794658B1 (ko) * 2006-07-07 2008-01-14 삼성전자주식회사 반도체 칩 제조 방법, 이에 의해 형성된 반도체 칩 및 이를포함하는 칩 스택 패키지
KR100979242B1 (ko) * 2008-04-28 2010-08-31 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
TWI372453B (en) * 2008-09-01 2012-09-11 Advanced Semiconductor Eng Copper bonding wire, wire bonding structure and method for processing and bonding a wire
US8076786B2 (en) * 2008-07-11 2011-12-13 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for packaging a semiconductor package
US20110156260A1 (en) * 2009-12-28 2011-06-30 Yu-Hua Huang Pad structure and integrated circuit chip with such pad structure
JP6040456B2 (ja) * 2010-01-15 2016-12-07 ローム株式会社 半導体装置およびその製造方法
US8362612B1 (en) * 2010-03-19 2013-01-29 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
CN103203925B (zh) * 2012-01-17 2015-03-11 中国科学院上海微系统与信息技术研究所 一种提升光敏bcb薄膜可靠性的方法
KR101857850B1 (ko) * 2015-11-19 2018-05-14 (주)엘지하우시스 생분해성 고분자를 포함하는 선박용 난연 타일
KR20230082948A (ko) 2021-12-02 2023-06-09 삼성전자주식회사 반도체 칩 및 그의 제조 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731624A (en) * 1996-06-28 1998-03-24 International Business Machines Corporation Integrated pad and fuse structure for planar copper metallurgy
US5986319A (en) * 1997-03-19 1999-11-16 Clear Logic, Inc. Laser fuse and antifuse structures formed over the active circuitry of an integrated circuit
JPH1174229A (ja) * 1997-08-29 1999-03-16 Toshiba Microelectron Corp 半導体装置
TW442923B (en) * 1998-03-20 2001-06-23 Nanya Technology Corp Manufacturing method of DRAM comprising redundancy circuit region
JP2000100814A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd 半導体装置
JP3557114B2 (ja) 1998-12-22 2004-08-25 株式会社東芝 半導体記憶装置
JP4037561B2 (ja) * 1999-06-28 2008-01-23 株式会社東芝 半導体装置の製造方法
US6562674B1 (en) * 1999-07-06 2003-05-13 Matsushita Electronics Corporation Semiconductor integrated circuit device and method of producing the same
US6133054A (en) * 1999-08-02 2000-10-17 Motorola, Inc. Method and apparatus for testing an integrated circuit
US6451681B1 (en) * 1999-10-04 2002-09-17 Motorola, Inc. Method of forming copper interconnection utilizing aluminum capping film
KR100332456B1 (ko) * 1999-10-20 2002-04-13 윤종용 퓨즈를 갖는 반도체 소자 및 그 제조방법
US6294474B1 (en) 1999-10-25 2001-09-25 Vanguard International Semiconductor Corporation Process for controlling oxide thickness over a fusible link using transient etch stops
US6574763B1 (en) * 1999-12-28 2003-06-03 International Business Machines Corporation Method and apparatus for semiconductor integrated circuit testing and burn-in
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
JP2001250867A (ja) * 2000-03-07 2001-09-14 Fujitsu Ltd 半導体装置及びその製造方法
JP2002110799A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
TW504792B (en) * 2001-04-06 2002-10-01 United Microelectronics Corp Method to form metal fuse
KR100389037B1 (ko) * 2001-04-11 2003-06-25 삼성전자주식회사 플립 칩형 반도체소자 및 그 제조방법
US6524908B2 (en) * 2001-06-01 2003-02-25 International Business Machines Corporation Method for forming refractory metal-silicon-nitrogen capacitors and structures formed
US6559042B2 (en) * 2001-06-28 2003-05-06 International Business Machines Corporation Process for forming fusible links

Also Published As

Publication number Publication date
TW561605B (en) 2003-11-11
US7368330B2 (en) 2008-05-06
KR20030037065A (ko) 2003-05-12
US20080160682A1 (en) 2008-07-03
US6825511B2 (en) 2004-11-30
JP2003209221A (ja) 2003-07-25
KR100429881B1 (ko) 2004-05-03
US20030085446A1 (en) 2003-05-08
US20050054155A1 (en) 2005-03-10

Similar Documents

Publication Publication Date Title
DE10250817A1 (de) Halbleiterbauelement mit Schmelzsicherungsstruktur und Herstellungsverfahren
DE10234208B4 (de) Waferlevel-Stapelchippackung und Herstellungsverfahren hierfür
DE10231385B4 (de) Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
DE10337569B4 (de) Integrierte Anschlussanordnung und Herstellungsverfahren
DE10125407B4 (de) Verbesserte elektronische Sicherungen durch die lokale Verschlechterung der schmelzbaren Verbindung
DE102015106723B4 (de) Package mit einem Bauelementchip und Verfahren zur Herstellung eines Packages
DE102018127167B4 (de) Halbleitervorrichtung mit höckerstruktur und verfahren zum herstellen einer halbleitervorrichtung
DE102019117763A1 (de) Seitenwandschutz für metallkontakthügel
DE112013007166B4 (de) Bewahrung von Umverteilungsleitungen feiner Teilung
DE102011056315A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
WO2003015165A2 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE10226571A1 (de) Prozess zur Ausbildung von Schmelzsicherungen
DE102011016361A1 (de) Wafer-Level-Chip-Scale-Package-Vorrichtung mit Kontakthöcker-Einheiten, die so konfiguriert sind, dass sie durch mechanische Spannung bedingte Ausfälle vermindern
EP1351298A2 (de) Method for producing a semiconductor wafer
DE102012219330A1 (de) Halbleitervorrichtung und Verfahren zum Bilden von Höckerstrukturen mit einer Schutzschicht
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE60202208T2 (de) Leistungskontakte zum aufschlag hoher ströme pro anschluss in siliziumtechnologie
DE102021104194A1 (de) Mehrhöckerverbindung zu einer interconnect-struktur und verfahren zu ihrer herstellung
DE3223619C2 (de) Halbleiterschaltungsanordnung mit aus polykristallinem Silizium bestehenden Sicherungen
DE102020126928A1 (de) Halbleiter-packages und verfahren zu deren herstellung
EP0152557B1 (de) Halbleiterbauelement mit höckerartigen, metallischen Anschlusskontakten und Mehrlagenverdrahtung
DE102009001522A1 (de) Halbleiteranordnung mit Kondensator
DE69030411T2 (de) Leiterrahmen für Halbleiteranordnung
DE3937504C2 (de) Verfahren zur Herstellung einer reparierbaren Halbleitereinrichtung und reparierbare Halbleitereinrichtung mit einem Redundanzschaltkreis
WO2023036975A1 (de) Optoelektronische vorrichtung und verfahren zur herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final