-
Die vorliegende Erfindung bezieht
sich auf das Verkapseln von Halbleiterstrukturen und insbesondere
auf das Erzeugen verkapselten Chips sowie das Erzeugen eines Stapelsaus
den verkapselten chips.
-
Bekannterweise werden zur Verkapselung auf
einer Waferebene Verfahren eingesetzt, um verdrahtete integrierte
Schaltungen mechanisch zu stabilisieren, die aktiven Strukturen
zu schützen
und den einfachen Aufbau von hohen Kontakthöckern (Bumps) zu erreichen.
Mit der zunehmenden Integrationsdichte und Kompaktheit der Halbleiterstrukturen wird
bei einer marktüblichen
Umsetzung auf eine Verkapselung von einzelnen integrierten Schaltungen auf
einer Waferebene mit einer Fan-In-Umverdrahtung (Umverdrahtung durch
Hineinfähern)
im Bereich von Kontaktmittenabständen
abgezielt, die größer als
400 μm sind.
-
1 zeigt
schematisch Abbildungen, die ein Verfahren darstellen, bei dem ein
Wafer 10 mit darauf angeordneten Chips zunächst verkapselt
wird und der verkapselte Wafer 10 daraufhin entlang von Trennlinien 12 zum
Erzeugen vereinzelter Chips 14 durchtrennt wird. Wie es
zu erkennen ist, weist der dabei erhaltene Chip 14 eine
Verkapselungsschicht 16 lediglich auf einer oberen Hauptoberfläche auf.
-
2a-c zeigen
schematische Darstellungen eines bekannten Chips 18 mit
einem Chip-Size-Package. Unter Bezugnahme auf 2a weist der Chip 18 auf einer
Hauptoberfläche
eine Passivierungsschicht 20 auf, auf der eine Fan-In-Umverdrahtungsstruktur 22 aus
Kupfer gebildet ist. Die Umverdrahtungsstruktur 22 ist
mit jeweiligen Anschlußflächen 26 aus
Aluminium verbunden, die an Kanten 24 des Chips 18 angeordnet
sind.
-
Die Umverdrahtungsstruktur 22 weist
ferner von der Hauptoberfläche
des Chips vorstehende Post-Strukturen (Pfahl-Strukturen) 28 auf, die auf
einer oberen Oberfläche
mit Löthöckern 30 mit
einem BGA-Muster (BGA = Ball-Grid-Array = Kugel-Gitter-Array) oder
einem LGA-Muster (LGA = Land-Grid-Array = Anschlußflächen-Gitter-Array) versehen
sind. Die Post-Strukturen 28 sind in einer Abdeckschicht 32 aus
einem Dichtungsmaterial, z.B. einem Polymer- oder EPOXY-Material,
angeordnet, um dieselben zu schützen
und mechanisch zu stabilisieren. 2b zeigt
eine Draufsicht auf den Chip 18 vor einem Verkapseln desselben,
bei der die Abdeckschicht 32 noch nicht gebildet ist. Ferner
zeigt 2c eine Draufsicht
auf den verkaspselten Chip 18, bei der die sich durch die
Abdeckschicht 32 erstreckenden Post-Strukturen 28 in einer regelmäßgen Gitteranordnung
zu erkennen sind.
-
Nachteilig an den bekannten Verfahren
und Methoden ist, daß keine
Möglichkeit
zum Aufbau eines Systems in Package in miniaturisierter Ausführung gegeben
ist. Es ist im Stand der Technik ferner nicht vorgesehen, unterschiedliche
Chips auf Waferebene zu montieren und danach zu verkapseln. Die im
Stand der Technik verwendete Fan-In-Umverdrahtung, bei der nach
außen
führende
Kontakte so angeordnet werden, daß sie innerhalb eines Chip-Footprints
angeordnet sind, kann ferner bei hohen Kontaktzahlen lediglich eine
sehr geringe Entspannung bzw. Vergrößerung des Kontaktmittenabstands
erbringen. Damit eignet sich die Fan-In-Verdrahtung nur bedingt
für die
bei zukünftigen
Integrationsdichten auftretenden Anforderungen.
-
Ferner ist es bei einer Weiterentwicklung
der Chiptechnologie und einer daraus resultierenden Verkleinerung
der benötigten
Chipfläche,
d.h. bei einem sogenannten Die-Shrink,
erforderlich, die Anordnung der Kontaktflächen zu verändern, wodurch Anwender eines
solchen Bauteils Leiterplatten-Layouts und Bestückungsprozesse an die jeweiligen Bauteile
anpassen müssen.
Dies ist mit zusätzlichen Kosten
verbunden und verhindert ferner eine schnelle Markteinführung.
-
Im Stand der Technik werden verschiedene Verkapselungsverfahren
verwendet. Zur Verkapselung eines Wafers ist es beispielsweise aus
der
US 6,245,595 81 bekannt,
einen Wafer in einer unteren Spritzgießform anzuordnen, wobei auf
dem Wafer ein Film koplanar aufgebracht wird, um ein Abdichten des
Spritzgußraums
zu ermöglichen.
Nachdem der Film in einen direkten Kontakt mit auf dem Wafer angeordneten
Löthöckern gebracht
ist, wird ein oberes Spritzgießteil
auf den Film gedrückt.
Daraufhin wird ein Verkapselungsmaterial in den gebildeten Hohlraum
unter Druckausübung
eingespritzt, so daß sich zwischen
dem Wafer und der Folie eine Verkapselungsschicht bildet, wobei
die Löthöcker, die
in direktem Kontakt mit der Folie sind, auf den oberen Abschnitten
derselben im wesentlichen frei von dem Verkapselungsmaterial sind.
Nach dem Erzeugen der Verkapselungsschicht wird die Folie entfernt,
woraufhin der Wafer mit der darauf aufgebrachten Verkapselungsschicht
vereinzelt wird, um abgetrennte Chips zu erzeugen.
-
Dieses Verfahren weist den Nachteil
auf, daß bei
dem Erzeugen einer Verkapselungsschicht auf dem gesamten Wafer und
einem darauffolgenden Vereinzeln des Wafers mit der Verkapselungsschicht die
vereinzelten Chipeinheiten eine Fläche aufweisen, die der Fläche des
Chips entspricht. Folglich ist bei einem derartigen Verfahren keine
Umverdrahtung über
die Fläche
des Halbleiter-Chips hinaus möglich. Ferner
weist das Verfahren den Nachteil auf, daß eine Verkapselungsschicht
lediglich auf der Hauptoberfläche
der Chips angeordnet ist, wobei die nach dem Vereinzeln entstehenden
seitlichen Oberflächen nicht
verkapselt sind und daher einen verringerten mechanischen Schutz
aufweisen.
-
Ferner ist aus der
EP 1 035 572 A2 ein Verfahren
bekannt, bei dem ein Harzmaterial in einer Pulver- oder Partikelform auf
einer Oberfläche
eines Wafers mit Höckern
aufgebracht wird. Der Wafer wird in einem Hohlraum einer Gußform plaziert
und daraufhin erhitzt, um das Harzmaterial zum Schmelzen zu bringen.
Daraufhin wird eine obere Gußform
gegen eine auf den Höckern
aufgebrachte Folie gedrückt,
wodurch sich zwischen der Folie und dem Wafer eine Harzschicht ausbildet.
-
Dieses Verfahren weist neben den
bereits oben beschriebenen Nachteilen eines Verkapseln des gesamten
Wafers den Nachteil einer aufwendigen Prozeßfolge auf, bei der zuerst
Material aufgebracht und daraufhin einem Schmelzvorgang unterzogen
wird, wobei ferner eine mechanische Betätigung während des Formens erforderlich
ist. Daher ergibt sich für
das Verfahren hohe Produktionskosten und eine geringe Produktionsrate.
-
Ein weiteres Verfahren zum Erzeugen
von Verkapselungsschichten ist in der
US 6,338,980 B1 beschrieben. Dabei wird vor
einem Harzabdichtungsprozeß ein
Vereinzeln eines Wafers in Halbleiterbauelemente durchgeführt. Nach
dem Durchführen
des Vereinzelungsprozesses werden die vereinzelten Chips auf einem
Basisglied angeordnet und daraufhin einem Harzabdichtungsprozeß unterzogen,
wobei die Halbleiterbauelemente auf einen Basisträger aufgebracht
und befestigt werden. Daraufhin wird ein Harzdruckformprozeß durchgeführt, um
eine Harzschicht auf der Oberfläche
der Halbleiterbauelemente und eine Harzschicht zwischen den Bauelementen zu
erzeugen.
-
Bei dem obigen Verfahren, bei dem
die Chips vor dem Verkapseln vereinzelt werden und daraufhin zum
Verkapseln auf einem Basisträger
angeordnet werden, sind jedoch zusätzliche Verfahrensschritte und
Vorrichtungen, beispielsweise ein Chip-Träger oder Chuck zum Befestigen
der Chips und Transportieren derselben zu dem Basisträger erforderlich.
Dadurch erhöht
sich der Aufwand bei der Herstellung derselben, so daß sich die
Produktionskosten erhöhen.
Ferner ist auch die Verwendung eines Harzdruckprozesses für manche
Anwendungen nachteilig.
-
Ein weiterer Nachteil des Stands
der Technik besteht darin, daß die
Integration von funktionalen Strukturen auf der Verkapselungsebene
nicht vorgesehen ist. Im Stand der Technik wird beispielsweise die
Gestaltung von erhabenen Kontaktflächen oder die Schaffung von
geometrischen Strukturen zur Montageunterstützung, z.B. V-Nuten, nur durch
zusätzliche
Materialbearbeitung bzw. durch zusätzliche Prozeßschritte
zu erreichen.
-
Die
DE 10158307 A1 offenbart ein Verfahren zum
Anschließen
von Schaltungseinheiten, die auf einem Wafer angeordnet sind, bei
dem der Wafer zunächst
auf eine Folie aufgebracht wird und die Schaltungseinheiten vereinzelt
werden, ohne daß die
Folie durchtrennt wird. Die Folie wird einer Dehnung unterzogen,
so daß ein
vorgebbarer Abstand zwischen den vereinzelten Schaltungseinheiten
bereitgestellt wird. Die Zwischenräume zwischen den vereinzelten Schaltungseinheiten
werden daraufhin mit einer Vergußmasse vergossen, so daß ein modifizierter
Wafer hergestellt wird, wobei die Unterseiten der Schaltungseinheiten
für eine
Kontaktierung freigelassen werden. Die von der Vergußmasse freigehaltenen Unterseiten
der Schaltungseinheiten werden mit Anschlußeinheiten versehen, die sich
seitlich über
die Fläche
der Schaltungseinheit erstrecken können.
-
Die
US 6,312,972 B1 beschreibt ein Verfahren
zum Erzeugen von gehäusten
Chips, die integrierte Schaltungseinheiten aufweisen. Ein Wafer wird
in einzelne Chips gesägt,
während
ein Haftfilm an dem Wafer befestigt ist. Die Chips werden daraufhin
durch Zuführen
von Verkapselungsmasse über die
nicht-aktive Seite verkapselt, was beispielsweise mittels Spritzgießtechniken
oder Aufsprühen
erfolgen kann. Nach dem Verkapseln wird auf der aktiven Seite der
Chips ein Substrat befestigt, das Öffnungen aufweist, um Kontaktpunkte
der aktiven Seite der Chips elektrisch zu kontaktieren. Die elektrische
Kontaktierung wird mittels eines Drahtverbindens durchgeführt, bei
dem der Draht mit den Kontaktpunkten der Chips verbunden wird.
-
Die
DE 10043172 A1 zeigt ein Verfahren zur Herstellung
eines Halbleiterbausteins, bei dem ein Wafer mit Elektroden auf
einer Platte angeordnet und der Wafer daraufhin entlang von Begrenzungen
von Halbleiterelementen auf dem Wafer geschnitten wird. Eine Kunstharzschicht
wird auf der Seite der Halbleiter-Wafer geformt, um die Seite mit
den Elektroden zu versiegeln. In die Kunstharzschicht wird daraufhin eine
Mehrzahl von Blindlöchern
erzeugt, die mittels einer Lötmittel-Paste
gefüllt
werden, um mittels eines Schmelzens von Lötmittel-Kugeln eine elektrische Verbindung
mit den Elektroden zu erzeugen. Auf die erzeugte elektrische Verbindung
werden Lötmittel-Beulen
aufgebracht, um eine Kontaktierung der Elektroden zu erreichen.
-
Die
US
3 579 056 zeigt ein Verfahren zum Herstellen von Halbleiterbauelementen,
bei dem eine Halbleiterplatte auf einem Träger angeordnet wird und daraufhin
geätzt
wird, um Halbleitermaterial zwischen Komponenten der Halbleiterplatte
vollständig zu
entfernen. Auf die Komponenten wird eine Schicht aus Polyurethan
mittels eines Rollers aufgebracht, wobei die Komponenten frei von
Polyurethan gehalten sind. Daraufhin wird auf beiden Seiten der
sich ergebenden Struktur Aluminium aufgedampft und mittels photolithographischem
Verfahren strukturiert, um leitfähige
Verbindungen und Zwischenverbindungen für die Komponenten zu schaffen.
-
Die
US 6 376 278 B1 zeigt ein Verfahren, bei dem
ein Halbleiterwafer auf einem Haftfilm aufgebracht wird. Der Halbleiterwafer
umfaßt
Halbleiterchipbereiche, die auf einer zweiten Hauptoberfläche eine
Mehrzahl von vorstehenden Elektroden umfassen. Die Abstände zwischen
den Halbleiterchips werden nach einem Entfernen von Bereichen zwischen den
Chipbereichen ausgedehnt und ein Verdrahtungssubstrat auf den jeweiligen
Chips angeordnet. Der erste Haftfilm wird entfernt und ein zweiter
Haftfilm an einer Oberfläche
der Verdrahtungssubstrate angebracht. In einem darauffolgenden Schritt
wird mittels eines Spritzgießverfahrens
der Zwischenraum zwischen den Halbleiterchip/Verdrahtungssubstrat
mit einem Harz ausgefüllt.
-
Die
US 6 441 500 B1 offenbart ein Verfahren zum
Erzeugen von Halbleiterbauelementen, bei dem zum Erzeugen von Verbindungselektroden
Harzbauelemente auf einer Oberfläche
eines Wafers erzeugt werden. Nach dem Erzeugen der Harzbauelemen-
te wird ein Verdrahtungsmuster erzeugt, das sich von Elektroden
auf dem Wafer zu den Harzbauelementen erstreckt. Das Verdrahtungsmuster
wird mittels einer Verbindungselektrode, die auf dem Harzbauelement aufgebracht
ist, elektrisch verbunden.
-
Die WO 02/13256 A1 zeigt das Erzeugen von
verkapselten Chips, die Komponenten und Löthöcker aufweisen. Die diskreten
Komponenten werden einem Spritzgießen unterzogen, indem dieselben
in den durch einen beweglichen und einen stationären Abschnitt gebildeten Zwischenraum
eines Spritzgießwerkzeugs
gebracht werden. Eine Spritzgießkomponente
wird daraufhin eingebracht und bildet eine Schicht, die die Komponenten
bedeckt und die Löthöcker umgibt.
-
Die
US 6 329 220 B1 offenbart ein Verfahren zum
Erzeugen eines Gehäuses
für Halbleiterchips, bei
dem bei einem Formgießverfahren
ein Gehäuse des
Chips erzeugt wird, wobei ferner seitlich des Chips mit dem Gehäuse verbundenen
Rippen in einem zusätzlichen
Formgießschritt
erzeugt werden.
-
Die WO 99/10926 A1 befaßt sich
mit einem Verfahren zum Herstellen von elektrisch leitenden Querverbindungen
zwischen Verdrahtungslagen auf einem Substrat. Mittels eines Spritzgießverfahrens wird
ein Substrat mit Zähnen
erzeugt, die mit einer metallischen Überzugsschicht überzogen
werden. Die Überzugsschicht
wird nachfolgend strukturiert, um eine Mehrzahl von leitfähigen Höckern zu
bilden.
-
Die
DE 10137184 A1 beschreibt ein Verfahren zum
Herstellen eines elektronischen Bauteils mit einem Kunststoffgehäuse, bei
dem ein Halbleiterwafer mit Kontaktsäulen versehen wird und daraufhin
in einzelne Halbleiterchips vereinzelt wird. Nach dem Vereinzeln
werden die Halbleiterchips auf eine Formplatte aufgebracht und ein
Träger
aus Kunststoffgehäusemasse
hergestellt, so daß die
Halbleiterchips in die Kunststoffgehäusemasse eingebettet werden. Die
Kontaktflächen
der Kontaktsäulen
werden mit einer Umverdrahtungsleitung, die auf dem Träger aufgebracht
wird, verbunden, um Außenkontaktflächen mit
den Halbleiterchips elektrisch zu verbinden.
-
Die Aufgabe der vorliegenden Erfindung
besteht darin, ein Verfahren zu schaffen, das ein kostengünstiges
Verkapseln von Chips mit gleichzeitiger hoher Produktionsrate ermöglicht.
-
Diese Aufgabe wird durch ein Verfahren
gemäß Anspruch
1 und ein Verfahren gemäß Anspruch 18
gelöst.
-
Die vorliegende Erfindung basiert
auf der Erkenntnis, daß ein
verbessertes Umverdrahten dadurch erreicht werden kann, daß ein Wafer
vor dem Verkapseln vereinzelt wird und die vereinzelten Chips daraufhin
einem Spritzgießen
unterzogen werden. Erfindungsgemäß wird der
Wafer dabei auf einem Zerteilungssubstrat angeordnet, so daß die Chips
sowohl nach dem Vereinzeln als auch während des Spritzgießens auf
dem Zerteilungssubstrat angeordnet bleiben. Bei dem erfindungsgemäßen Verfahren
wird durch das Vereinzeln der Chips vor dem Verkapseln ermöglicht,
daß die
Gräben
zwischen den Chips mit Verkapselungsmaterial gefüllt werden. Dadurch kann erreicht
werden, daß eine
Fläche
der nach dem Verkapseln gebildeten Chipeinheit, die den Chip sowie
eine seitlich angeordnete Verkapselungsmasse umfaßt, größer als
eine Fläche
des Chips selbst ist, so daß für die verkapselte Chipeinheit
eine verglichen mit dem Chip erhöhte
Fläche
zur Verfügung
steht. Die Erweiterung der vorhandenen Fläche ermöglicht eine Umverdrahtung gemoldeter
bzw. verkapselter integrierter Schaltungen zur Erreichung größerer Kontaktmittenabstände. Die
Umverdrahtung erfolgt dabei auf eine kostengünstige Weise, da die zusätzliche
Fläche
durch das billige Verkapselungsmaterial geliefert wird.
-
Die auf der Verkapselungsmasse erzeugte Umverdrahtung
kann beispielsweise eine strukturierte dünn ausgebildete Kontaktfläche sein,
die mittels bekannter Verfahren zum Erzeugen von leitfähigen Schichten
auf der Verkapselungsmasse aufgebracht wird. Die Umverdrahtungsstruktur
kann sich ferner über
Bereiche des vereinzelten Chips erstrecken.
-
Bei dem erfindungsgemäßen Verfahren
wird ferner eine vereinfachte Handhabung mit einer hohen Produktionsrate
erreicht, da das zeitaufwendige Anordnen und Transportieren von
vereinzelten Chips dadurch vermieden wird, daß der Wafer nach dem Vereinzeln
und während
des Spritzgießens
auf dem Zerteilungssubstrat angeordnet bleibt.
-
Durch die Verwendung eines Spritzgießverfahrens
weist das Verkapselungsverfahren reduzierte Herstellungskosten bei
gleichzeitiger Gewährleistung
einer hohen Produktionsrate auf. Das Spritzgießverfahren erfordert zur Durchführung lediglich das
Anordnen der Chips in einem Spritzgießformteil und ein darauffolgendes
Einbringen des Verkapselungsmaterials. Dadurch weist es einen hohen
Automatisierungsgrad auf und eignet sich insbesondere für Verfahren,
bei denen eine hohe Produktionsrate gefordert wird. Ferner ermöglicht das
Spritzgießen ein
gleichzeitiges Formen von Funktionsstrukturen des verkapselten Chips,
so daß diese
auf eine einfache und kostengünstige
Weise erzeugbar sind.
-
Bei einem Ausführungsbeispiel, bei dem das Zerteilungssubstrat
aus einem verformbaren Material, wie beispielsweise einer verformbaren
Folie, gebildet ist, wird ferner die Beabstandung der Chips voneinander
nach dem Vereinzeln erhöht,
indem das elastische Zerteilungssubstrat einer mechanischen Bearbeitung
zur Vergrößerung der
Fläche, beispielsweise
einem Auseinanderziehen des Zerteilungssubstrats, unterzogen wird.
-
Durch das mechanische Bearbeiten
erhöht sich
die Fläche
des Zerteilungssubstrats, auf dem die Chips angeordnet sind, so
daß die
Chips auf dem Zerteilungssubstrat über einen größeren Zwischenraum
voneinander beabstandet sind. Dadurch kann auf eine einfache Weise
die Fläche
einer Chipeinheit nach dem Verkapseln erhöht und auf einen vorbestimmten
Wert eingestellt werden.
-
Vorzugsweise wird die Beabstandung
gleichmäßig in alle
Richtungen erhöht.
Jedoch kann durch ein selektives mechanisches Bearbeiten, d.h. beispielsweise
ein Auseinanderziehen des Zerteilungssubstrats lediglich entlang
vorbestimmter Richtungen, ein selektives Erhöhen der Chipabstände in den jeweiligen
Richtungen erreicht werden, so daß nicht nur die Fläche einer
verkapselten Chipeinheit sondern auch die jeweilige Breite und Länge einstellbar ist.
Dies ist insbesondere vorteilhaft, wenn eine zusätzliche Fläche für eine Fan-Out-Verdrahtung
lediglich für
Kontakte entlang bestimmter Kanten des Chips erforderlich ist.
-
Die verkapselten Chipeinheiten können durch
ein Durchtrennen entlang der verkapselten Gräben nach dem Verkapseln vereinzelt
werden, wobei dies vorzugsweise mit einer dünnen Schnittbreite erfolgt,
um einen Flächenverlust
gering zu halten. Dadurch kann eine nach dem Durchtrennen der verkapselten
Gräben
gebildete vereinzelte Chipeinheit sowohl den auf dem Halbleitersubstrat
angeordneten Chip als auch eine seitlich an dem Chip angeordnete Verkapselungsmasse
umfassen, die die zusätzliche Fläche zur
Umverdrahtung liefert.
-
Die nach dem Vereinzeln gebildeten
Chipeinheiten ermöglichen
somit eine Fan-Out-Umverdrahtung, bei der die Kontakte auf die durch
die Verkapselungsmasse zusätzlich
zur Verfügung
gestellte Fläche
entspannt werden können.
-
Gemäß einem Ausführungsbeispiel
der vorliegenden Erfindung ist es vorgesehen, bei dem Spritzgießen funktionale
Strukturen und/oder Mikrostrukturen in dem Verkapselungsmaterial
zu erzeugen. Derartige funktionale Strukturen können beispielsweise eine Ausnehmung,
eine V-Nut, einen Vorsatz oder einen Höcker umfassen. Die funktionalen
Strukturen können
zum Anordnen eines Lichtleiters als Justiermarkierungen oder zur
Montageunterstützung
vorgesehen sein.
-
Ferner kann bei dem Spritzgießen ein
Durchgangsleiter in der Verkapselungsmasse, die in die Gräben eingebracht
wird, erzeugt werden, beispielsweise indem eine elektrisch leitfähige Struktur,
wie beispielsweise ein elektrisch leitfähiger Stift, vor dem Einbringen
des Verkapselungsmaterials in einem zwischen den Chips gebildeten
Graben angeordnet wird.
-
Durch das Einbringen von Durchkontaktierungen
bzw. Durchgangsleiter lassen sich 3D-Aufbauten realisieren, die
eine platzsparende Lösung zum
Aufbau von mehrkomponentigen Systemen erlaubt. Der Durchgangsleiter
kann beispielsweise verwendet werden, um eine integrierte Durchkontaktierung
bei einer Erzeugung eines stapelbaren Systems zu ermöglichen.
Das Erzeugen der funktionalen Strukturen während des Spritzgießens ermöglicht eine
noch weitere Vereinfachung einer Herstellung von verkapselten Chips,
bei denen derartige Strukturen benötigt werden. Beispielsweise
wird bei einem Ausführungsbeispiel
durch eingebrachte Mikrostrukturen in der Verkapselungsebene die
Montage von mechanischen oder optischen Funktionseinheiten erleichtert.
Beispielsweise kann eine optimierte Lichtleitfaserjustage durch
direkte Realisierung einer V-Nut im Verkapselungsprozess bzw. die
geometrische Ausformung von Kontakthöckern, die durch Metallisierung
und Strukturierung einer Umverdrahtungslage zur Kontaktierung des
Bauteils genutzt werden können.
-
Gemäß der Erfindung ist unter einem
Spritzgießen
bzw. Spritz-Preß-Prozeß ein dynamisches Einbringen
oder Einspritzen von Material in einen Hohlraum zu verstehen, der
die vereinzelten Chips umfaßt,
was beispielsweise mittels eines Überdrucks erfolgen kann. Der
Hohlraum ist beispielsweise zwischen der Schutzanordnung, die eine
Oberfläche
der vorstehenden Kontakte bedeckt, und einer Spritzgießform gebildet,
in der die auf dem Zerteilungssubstrat angeordneten Chips eingebracht
werden. Das Material zur Verkapselung wird bei dem Spritzgießverfahren
vorzugsweise in einer flüssigen
Form in den Hohlraum eingespritzt, wobei die Temperatur des Verkapselungsmaterials
gegenüber
einer Umgebungstemperatur erhöht
ist.
-
Bei einem Ausführungsbeispiel kann die Schutzanordnung
eine Folie sein, die sich über
die gesamten Chips erstreckt. Durch die Folie ist es möglich, sowohl
eine Abdichtung des Hohlraums als auch eine Bedeckung der Kontakte
zum Freihalten derselben zu liefern. Bei einem Ausführungsbeispiel
kann die Spritzgießform
eine Gegenstruktur aufweisen, die auf der Folie aufgebracht wird.
Die Gegenstruktur kann auch selbst die Schutzanordnung sein, wobei dieselbe
eine integrierte Dichtfläche
zum Bedecken der Kontakte aufweisen kann. Die Gegenstruktur kann
unter ständiger
Druckausübung
gegen die vorstehenden Kontakte gedrückt werden, so daß dieselben
dicht mit der Schutzanordnung abgeschlossen sind.
-
Bei einem Ausführungsbeispiel kann der Schutzkontakt
ferner durch ein Beschichten der Oberfläche der Kontakte mit einem
Material erfolgen, das sich nach dem Durchführen des Spritzgießens von
den Kontakten ohne Zerstörung
der Chipeinheit ablösen
läßt. Dazu
kann der Wafer mit der Waferoberfläche in eine Flüssigkeit
eingetaucht werden, die das ablösbare
Material aufweist, so daß sich
nach einem Trocknen oder Aushärten
auf der Oberfläche der
Kontakte eine Schicht aus dem ablösbaren Material bildet.
-
Das Spritzgießen wird vorzugsweise derart durchgeführt, daß die Oberfläche des
Verkapselungsmaterials plan mit der Oberfläche der vorstehenden Kontakte
ist. Dies ermöglicht,
daß bei
einem nachfolgenden Umverdrahten ein Planarisieren > der Oberfläche nicht
erforderlich ist, so daß die
Umverdrahtungsstruktur als eine dünne Schicht direkt auf dem
Verkapselungsmaterial und der Oberfläche der Kontakte aufgebracht
werden kann. Ferner, wird ein Stapeln mehrerer verkapselter Chips übereinander durch
das Erzeugen einer Planaren Oberfläche erleichtert.
-
Bevorzugte Ausführungsbeispiele der vorliegenden
Erfindung werden nachfolgend bezugnehmend auf die beiliegenden Zeichnungen
näher erläutert. Es
zeigen:
-
1 und 6 schematische Darstellungen
eines bekannten Ver kapselungsverfahrens;
-
2a bis 2c schematische Darstellungen einer
bekannten Chip- Anordnung
mit einer Umverdrahtungsstruktur;
-
3a bis 3c schematische Draufsichten auf
einen Wafer zur Darstellung einer Wafervereinzelung gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung;
-
4a bis 4a schematische Querschnittsansichten,
die verschie dene Phasen bei, einer Verkapselung gemäß einem
Ausführungsbeispiel
der vorliegenden, Erfindung zeigen;
-
5 und 7 schematische Querschnittsansichten
von verkapselten Chips, die gemäß Ausführungsbeispielen
der vorliegenden Erfindung hergestellt sind;
-
8 bis 10 schematische Querschnittsansichten
verkapselter Chips gemäß Ausführungsbeispielen
der vorliegenden Erfindung;
-
11 Querschnittsansichten
gemäß einem Ausführungsbeispiel
der vorliegenden Erfindung;
-
12a bis 12d Querschnittsansichten
eines verkapselten Chips, die verschiedene Phasen bei einer Erzeugung
von Durchführungskontakten gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung zeigen; und
-
13 eine
Querschnittsansicht eines Stapels aus verkapselten Chips gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung.
-
Im folgenden wird unter Bezugnahme
auf die 3a – c und die 4a – f ein erstes Ausführungsbeispiel einer einstufigen
Verkapselung auf Waferebene gemäß der vorliegenden
Erfindung erklärt,
die es erlaubt, auch auf Waferebene aufgebaute hybride Systeme,
die unterschiedliche Chiptypen, mechanische Funktionseinheiten,
MEMS oder MOEMS umfassen können,
zu verarbeiten. Die 3a – c zeigen verschiedene Phasen während eines
Vereinzeln eines Wafers 100, und die 4a – f zeigen verschiedene Phasen während eines
Verkapselns mittels eines Spritzgießens zeigen. In den verschiedenen
Figuren der folgenden Ausführungsbeispiele
sind gleichartige Elemente jeweils mit gleichartigen Bezugszeichen
versehen.
-
3a zeigt
einen Wafer 100, der vorbereitet wurde, so daß derselbe
eine Mehrzahl von Chips 102 umfaßt. Die Chips 102 umfassen
Funktionseinheiten, wie beispielsweise integrierte Schaltungen, Sensoren
bzw. Sensorstrukturen, mechanische oder optische funktionale Einheiten,
wie beispielsweise MEMS (MEMS = mikroelektromechanische Strukturen)
oder MOEMS (MOEMS = mikro-optisch-elektro-mechanische Strukturen),
die beispielsweise an einer Oberfläche 100a angeordnet
sind. Bei einem Ausführungsbeispiel
wird ein dreidimensionaler Stapel vorbereitet, bei dem zwei oder
mehr Chips übereinander
gestapelt sind. Dazu kann zusätzlich
zu dem Wafer 100 ein weiterer Wafer vorbereitet werden,
der bei spielsweise eine Mehrzahl von Chips mit Funktionseinheiten
aufweist, die den jeweiligen Chips des Wafers 100 zugeordnet
sind. Der Stapel kann dabei entsprechend zu der im folgenden für einen
einzelnen Wafer beschriebenen Weise verkapselt werden.
-
Mit anderen Worten gesagt, wird ein
mikroelektronisches Bauteil aus einer Funktionseinheit bzw. durch
Kombination von zwei oder mehreren Funktionseinheiten auf Waferebene
hergestellt, wobei die montierten Funktionseinheiten ein „System" ergeben. Durch die
Verwendung von dünnen
Funktionseinheiten und einer Umverdrahtungstechnologie kann dieses
System typischerweise im Dickenbereich eines Wafers liegen.
-
Der Wafer weist vorzugsweise ein
Halbleitermaterial, wie beispielsweise Silizium oder GaAs, auf und
kann jede beliebige Form oder jeden Durchmesser umfassen. Bei einem
Ausführungsbeispiel
umfaßt
der Wafer einen gedünnten
Wafer, wobei derselbe einen Durchmesser aufweisen kann, der geringer als
100 μm ist.
-
Auf dem Wafer 100 sind Kontakte 104 angeordnet,
die von der Waferfläche 100a hervorstehen. Die
Kontakte 104 sind mit jeweiligen elektrischen Anschlüssen der
auf dem Chip 102 angeordneten Funktionseinheit verbunden,
beispielsweise über
seitlich an den Chip herangeführten
Anschlußflächen.
-
Die Kontakte 104 können beispielsweise
einen Kontakthöcker
umfassen, der aus Kupfer oder einem Lothöcker gebildet sein kann. Beispielsweise kann
zur Bildung der Kontakte 104 Kontakte nach außen auf
Waferebene mit einer lötfähigen Metallisierung
und mit einem Kontakthöcker
aus Cu oder einem Lothöcker,
beispielsweise aus eutektischem PbSn oder SnAg, versehen werden.
Die lötfähige Metallisierung
kann beispielsweise in einem stromlosen (electroless) Ni-Prozeß erzeugt
werden. Eine typischer Wert einer Höhe der Kontakte über die
Waferoberfläche 100a liegt
in einem Bereich von 50 bis 200 μm,
beispielsweise bei 100 μm.
-
In einem nächsten Schritt wird der Wafer
auf ein Zerteilungssubstrat aufgebracht. Das Zerteilungssubstrat
ermöglicht,
daß bei
einem darauffolgenden Vereinzeln des Wafers in die Chips die abgetrennten
Chips bei dem nachfolgenden Verkapseln der Chips in einem Muster
gehalten werden, bei der dieselben voneinander beabstandet sind.
-
Der Wafer kann beispielsweise mit
einem reversiblen Kleber auf dem Zerteilungssubstrat 106 befestigt
werden. Dies ermöglicht
ein Ablösen
des Zerteilungssubstrats nach einer Verkapselung, wenn das Verbleiben
des Zerteilungssubstrats auf den Chips nicht gewünscht ist. Vorzugsweise ist
das Zerteilungssubstrat aus einem verformbaren oder elastischen
Material gebildet und weist beispielsweise eine verformbare Folie,
z.B. aus Kunststoff, auf.
-
Nachdem der Wafer 100 auf
dem Zerteilungssubstrat 106 befestigt ist, wird der Wafer 100 in die
einzelnen Chips 102 vereinzelt, so daß die abgetrennten Chips über die
bei dem Vereinzeln gebildeten Vereinzelungsgräben 108 einander gegenüberliegen,
wie es in 3b gezeigt
ist. Das Vereinzeln kann beispielsweise durch ein Sägen des
Wafers entlang vorbestimmter Trennlinien erfolgen, wobei der Sägevorgang
lediglich den Wafer 100 durchtrennt, so daß das Zerteilungssubstrat
nicht vollständig
durchtrennt wird. Ferner kann das Vereinzeln auch ein Ätzen des
Wafers entlang der vorbestimmten Trennlinien umfassen. Die Beabstandung
der Chips über
die Trenngräben
kann auf einen vorbestimmten Wert eingestellt werden, beispielsweise durch
die Auswahl der Dicke eines Sägeblatts
oder einer geeigneten Struktur einer Ätzmaske.
-
Die Anordnung der abgetrennten Chips
wird nach dem Vereinzeln von dem Zerteilungssubstrat 106 gehalten,
wobei die selben, wie oben erwähnt, über die
Trenngräben
voneinander beabstandet sind.
-
Wie es in 3c dargestellt ist, können bei einem besonders bevorzugten
Ausführungsbeispiel die
bei dem Vereinzeln gebildeten Vereinzelungsgräben 108 durch ein
Vergrößern der
Fläche
des Zerteilungssubstrats die gebildeten Gräben vergrößert werden, so daß die Chips
weiter voneinander beabstandet sind, verglichen mit dem Abstand,
der sich nach dem Vereinzeln ergibt. Dies kann beispielsweise durch
Verwendung einer verformbaren Folie als Zerteilungssubstrat 106 und
ein Auseinanderziehen bzw. Recken derselben erfolgen.
-
Folglich weist der Umfang und der
Durchmesser der Gesamtheit der vereinzelten Chips nach dem Vergrößern der
Trennabstände
einen größeren Wert
verglichen mit dem Umfang bzw. Durchmesser des ursprünglichen
Wafers auf. Dies ist insbesondere bei einem darauffolgenden Anordnen
der Chips in einer Spritzgießform
zu berücksichtigen,
da die Anordnung der Chips mit vergrößerten Trennabständen eine
Dimensionierung der Spritzgießform
erfordern kann, die sich von derjenigen unterscheidet, die sich bei
bekannten Spritzgußformen
für jeweilige
Wafer ergibt.
-
Ferner kann bei einem Ausführungsbeispiel ein
Vergrößern der
Trennabstände
der Chips durch ein Erwärmen
des Zerteilungssubstrats erreicht werden, wobei zusätzlich das
Zerteilungssubstrat, wie oben beschrieben, gestreckt werden kann.
-
Vorzugsweise erfolgt das Auseinanderziehen
bzw. Recken des Zerteilungssubstrats mit dem aufgespannten Wafer 100 gleichmäßig in alle
Raumrichtungen, so daß zwischen
den abgetrennten Chips gleichgroße Zwischenräume entstehen.
Alternativ kann auch ein selektives Strecken des Zerteilungssubstrats
in vorbestimmte Richtungen erfolgen.
-
Durch das Recken der Trägerfolie
des gesägten
und aufgespannten Wafers ist es möglich, die Kontakte der eingebetteten
Chips auf die Fläche
außerhalb
der Chipfläche
nach der Verkapselung umzuverdrahten. Dies kann beispielsweise eine
Kompensation der Flächenreduktion
nach einem Die-Shrink
und damit die Beibehaltung des bisherigen Kontakt-Layouts ermöglichen.
Ferner können
als weitere Möglichkeit
feinste Kontaktmittenabstände durch
Umverdrahtung auf Flächen
innerhalb und. außerhalb
des Chipfootprints entspannt werden und so die Verwendung preiswerteren
Substratmaterials zu ermöglichen
bzw. überhaupt
erst zu gestatten.
-
Der Wafer wird nach dem Vereinzeln
in eine Spritzgießform
bzw. Moldform eingelegt, wobei der Wafer auf dem Zerteilungssubstrat
angeordnet bleibt. Die Spritzgießform ist vorzugsweise so geschaffen, daß eine plane
Probe mit einer Verkapselungsschicht versehen werden kann. Ferner
kann diese auch das Freistellen der Kontakte ermöglichen, wie es nachfolgend
genauer beschrieben wird. Ferner können in der oberen Hälfte der
Spritzgießform
Strukturen eingebracht sein, die durch den Verkapselungsvorgang auf
die Waferoberfläche übertragen
werden und die Montage von Mikrosystemen ermöglichen oder vereinfachen,
wie es weiter unten unter Bezugnahme auf die 9 –11b näher erläutert wird.
-
Bei einem Ausführungsbeispiel kann es ferner
vorgesehen sein, daß das
Zerteilungssubstrat mit dem vereinzelten Wafer in die Spritzgießform eingebracht
wird, woraufhin das Vergrößern der
Trennabstände
zwischen den Chips in der Spritzgießform durchgeführt wird.
Beispielsweise kann das Zerteilungssubstrat in der Spritzgießform angeordnet
und daraufhin durch ein gleichmäßiges Ziehen
an Kanten desselben gestreckt werden, wobei das gestreckte Zerteilungssubstrat
zum Beibehalten der gestreckten Form anschließend, beispielsweise durch
Anbringen an Abschnitten der Spritzgießform, fixiert wird.
-
Zum Freihalten der Kontakte 104 wird
die Anordnung aus Chips 102 mit einer Schutzanordnung bedeckt,
so daß bei
einem darauffolgenden Einbringen von Verkapselungsmaterial die Oberflächen der
Kontakte 104 nicht in Berührung mit dem Verkapselungsmaterial
kommen. Die Schutzanordnung kann beispielsweise eine Folie aus einem
ablösbaren
Material sein, die über
die Kontakte 102 gelegt wird. Ferner kann die Schutzanordnung
durch einen Abschnitt der Spritzgießform gebildet sein, der in eine
Berührung
mit dem Kontakt 102 gebracht wird. Der Abschnitt, der in
Berührung
mit den Kontakten gebracht wird, kann ferner eine integrierte Dichtfläche aufweisen,
so daß durch
das Drücken
des Abschnitts der Spritzgießform,
der beispielsweise eine obere Formhälfte sein kann, gegen einen
Hauptabschnitt ein Abdichten des Spritzgießhohlraums und gleichzeitig
ein Bedekken der Kontakte 104 erreicht wird. Ferner kann
die Schutzanordnung zum Abdecken der Kontakte eine Schicht aus einem
ablösbaren
Material umfassen, die auf den Oberflächen der Kontakte gebildet
ist. Dies kann beispielsweise durch ein Eintauchen des Wafers in
eine Flüssigkeit
erreicht werden, die ein ablösbares
Material aufweist, so daß nach
einem Trocknen oder Aushärten
die Schicht aus dem ablösbaren
Material auf den Oberflächen
der Kontakte gebildet ist.
-
4a zeigt
eine schematische Ansicht des in die Chips 102 vereinzelten
Wafers 100, vor dem Aufbringen der Schutzanordnung 110.
-
Nachdem der vereinzelte Wafer mit
dem Zerteilungssubstrat in der Spritzgießform angeordnet ist, wird
die Spritzgießform
geschlossen, um einen abgedichteten Hohlraum zu erhalten. Der Hohlraum
wird bei diesem Ausführungsbeispiel
durch die Schutzanordnung und die Spritzgießform begrenzt. Zum Abdichten
des Hohlraums kann ein oberer Abschnitt oder eine Abdeckung der
Spritzgießform
auf die Schutzanordnung gedrückt
werden, wobei die Schutzanordnung zwischen dem oberen Abschnitt und
einem Hauptabschnitt der Spritzgießform angeordnet ist.
-
4b zeigt
die Anordnung von 4a, nachdem
die Schutzanordnung 110 die Kontakte 104 bedeckt.
Wie es zu erkennen ist, sind die Chips 102 auf dem Zerteilungssubstrat 106 angeordnet
und über
Gräben 108 voneinander
beabstandet.
-
Bei einem Ausführungsbeispiel ist ferner ein Anlegen
von Vakuum vorgesehen, um ein verbessertes Formfüllverhalten zu erreichen.
-
Bei dem Spritzgießen werden der Bereich der
Gräben
und der Bereich zwischen den Kontakten 104 durch das Einbringen
von Verkapselungsmaterial 112 in den Spritzgießhohlraum
mit demselben gefüllt.
Gemäß 4c, das die Anordnung von 4b während einer ersten Phase des
Spritzgießens
zeigt, wird bei dem gezeigten Ausführungsbeispiel das Verkapselungsmaterial
seitlich in den zwischen der Schutzanordnung 110 Zerteilungssubstrat 106 gebildeten
Hohlraum eingespritzt. Dadurch werden die Gräben 108 als auch Bereiche 108a zwischen
den Kontakten 104 von der Seite her mit dem Verkapselungsmaterial 112 gefüllt.
-
4d zeigt
die Anordnung von 4c zu einem
späteren
Zeitpunkt des Spritzgießprozesses, bei
dem ein Graben durch das seitliche Einspritzen bereits vollständig mit
dem Verkapselungsmaterial 112 gefüllt ist und ein weiterer Graben 108 mit
dem Verkapselungsmaterial aufgefüllt
wird.
-
Nachdem bei dem Spritzgießen der
gesamte Zwischenraum zwischen der Schutzanordnung 110 und
die Gräben 108 mit
dem Verkapselungsmaterial gefüllt ist,
wird die Schutzanordnung 110 entfernt, so daß die Kontakte 104 auf
der Oberfläche 104a,
die während
des Spritzgießens
in Berührung
mit der Schutzanordnung 110 ist, freigelegt sind. Dazu
wird die Spritzgießform
geöffnet
und der Wafer entfernt. 4e zeigt
die Anordnung von 4d bei
dem Entfernen der Schutzanordnung 110. Das Entfernen kann
beispielsweise derart erfolgen, daß die Schutzanordnung 110 sukzessive,
d.h, beispielsweise durch ein Abziehen von der durch die Verkapselungsmasse 112 und
den Höckern
gebildete Oberfläche,
entfernt wird. Vorzugsweise wird die Schutzanordnung 110 auf
eine mechanische Weise entfernt, wobei jedoch auch eine chemische
Entfernung, beispielsweise durch ein Ätzen oder Auflösen der
Schutzanordnung 110 vorgesehen sein kann.
-
Die mit, dem Verfahren erreichbare
direkte Verkapselung von in der Verkapselungsform fixierten Funktionseinheiten
bzw. aus Funktionseinheiten aufgebauten System ohne zusätzliche
Schaltungsträger ermöglicht einen
Schutz der internen Kontaktierung und möglicher vorhandener zusätzlicher
Funktionseinheiten hinsichtlich einer mechanischen und chemischen
Belastung. Ferner werden auch die Lötkontakte mechanisch stabilisiert,
so daß dieselben
eine erhöhte
Zuverlässigkeit
aufweisen.
-
Nachdem die Schutzanordnung 110 entfernt ist,
ist die Oberfläche
des Verkapselungsmaterials 112 im wesentlichen planar mit
der Oberfläche 104a der
Kontakte 104, wodurch ein Aufbringen von Kontakten, beispielsweise
von Umverdrahtungskontakten bei einem nachfolgenden Umverdrahten,
ohne zusätzliche
Planarisierschritte möglich
ist. Bei einem Ausführungsbeispiel
wird die verkapselte Anordnung von Chips mit Umverdrahtungsstrukturen
versehen und die freiligende Oberseite 104a der Kontakte 104 auf
der Waferebene ankontaktiert. Dies kann beispielsweise durch ein
Drucken, ganzflächiges
Metallisieren oder Laserstrukturieren erfolgen.
-
Bei einem Ausführungsbeispiel wird auf der Umverdrahtungsstruktur
ein Umverdrahtungskontakt aufgebracht, der von der Umverdrahtungsstruktur vorsteht.
Der Bereich zwischen den Umverdrahtungskontakten kann mit einem
elektrisch isolierenden Material ausgefüllt werden, um eine mechanisch Stabilisierung
und Isolierung zu erreichen. Dies kann vorzugsweise auch mittels
eines Spritzgießens
erfolgen, wodurch das Bereitstellen von zusätzlichen Vorrichtungen entfällt.
-
Nach dem Verkapseln und dem Entfernen der
Schutzanordnung 110 bilden die Chips 102 zusammen
mit dem Verkapselungsmaterial 112 eine mechanisch verbundene
Einheit. Zur Erzeugung von einzelnen Chipeinheiten können die
Chips durch ein Durchtrennen, z.B. mittels Sägen, der Verkapselungsmasse 112 entlang
der Gräben 108 vereinzelt werden,
wie es unter Bezugnahme auf 4f gezeigt ist.
Ferner können
die vereinzelten Chipeinheiten von dem Zerteilungssubstrat 106 abgelöst werden.
-
Alternativ können die Chips auch ohne ein Entfernen
des derart Zerteilungssubstrats 106 vereinzelt werden.
Dazu wird zusätzlich
zu der Verkapselungsmasse 112 das Zerteilungssubstrat 106 entlang
der Gräben
durchtrennt.
-
5 zeigt
einen durch den oben beschriebenen Wafer-Spritzgußprozeß erzeugten Baustein zur Substratmontage.
Der Baustein bzw. die verkapselte Chipeinheit weist nach dem Verkapseln
an seitlichen Oberflächen 102b und 102c des
Chips 102 einen Verkapselungsmasse-Abschnitt 112a und
an einer Hauptoberfläche 102a einen
Verkapselungsmasse-Abschnitt 112b auf,
so daß der
Chip 102 eine erhöhte
mechanische Stabilität
und Schutzwirkung gegenüber
einem Chip aufweist, der keine seitliche Verkapselung aufweist.
Ein wesentlicher Vorteil des beschriebenen Verfahrens besteht ferner
darin, daß durch
die seitlichen Verkapselungs-Abschnitte 112a eine
nach dem Verkapseln gebildete Chipeinheit eine größere Fläche als
diejenige des Chips 102 für sich genommen aufweist. Dies
ermöglicht
beispielsweise, daß bei
einer zunehmenden Verkleinerung der Chips, d. h. einem Die-Shrink,
eine Kompensation einer durch die Chip-Miniaturisierung bedingten Flächenreduktion
des Chips durchgeführt
werden kann. Dadurch können
bisherige Kontaktlayouts beibehalten werden, wodurch beispielsweise
eine Anpassung von Halte- oder Trägervorrichtungen an die verkleinerten
Abmessungen der Chips nicht erforderlich ist. Dadurch ist es möglich, eine
Chipflächenreduktion mit geringem
Aufwand, d.h, beispielsweise ohne eine Anpassung von Equipment,
durchzuführen,
wodurch die Kosten gering gehalten werden. Ferner wird durch das
Liefern einer vergrößerten Oberfläche bei bestimmten
Anwendungen überhaupt
erst ermöglicht,
ein Befestigen der vereinzelten Chipeinheit durchzuführen. Oftmals
erfordern bestimmte Halte- oder Handhabungsvorrichtungen eine minimale
Größe der Chips,
die nicht unterschritten werden kann, so daß durch das erfindungsgemäße Verkapseln
in diesen Fällen
erst eine Handhabung von miniaturisierten Chips erreicht wird.
-
Durch das beschriebene Verfahren
ist es ferner möglich,
feinste Kontaktmittenabstände
durch eine Umverdrahtung auf Flächen
innerhalb eines Chip-Footprints, d. h. durch eine Fan-In-Umverdrahtung,
und außerhalb
des Chip-Footprints, d. h. durch eine Fan-Out-Umverdrahtung, auf
größere Kontaktmittenabstände zu entspannen.
Dies ermöglicht
die Verwendung eines preiswerteren Substratmaterials, da die vergrößerte Oberfläche durch
ein billiges Verkapselungsmaterial, und nicht durch das teure Halbleitermaterial,
geliefert wird.
-
6 zeidt
eine bekannte direkte elektrische Kontaktierung der Kontakte 104 mittels
Kontaktstrukturen 116, die jeweils den Kontakten 104 zugeordnet sind.
Die Kontaktstruktur 116 kann beispielsweise eine Anordnung
von Höckern
sein, die auf einem Anschlußsubstrat
angeordnet sind, und in eine Berührung
mit den zugeordneten Kontakten 104 gebracht werden. Beispielsweise
wird dazu eine Flip-Chip-Technik eingesetzt.
-
Im folgenden werden unter Bezugnahme
auf die 7 – 13 Ausführungsbeispiele der vorliegenden
Erfindung erklärt.
-
7 zeigt
ein Ausführungsbeispiel,
bei dem eine erfindungsgemäße Fan-Out-Umverdrahtung durchgeführt wird.
Bei diesem Ausführungsbeispiel
wird auf einer Oberfläche 114a der
Chipeinheit 114 eine Umverdrahtungsstruktur 116a aufgebracht, so
daß dieselbe
einen elektrischen Kontakt mit einem oder mehreren der Höckern 104 aufweist.
Die Umverdrahtungsstruktur 116a kann beispielsweise durch
eine strukturierte Umverdrah tungslage gebildet sein, die mittels
bekannter Strukturierungsprozesse gebildet ist. Daraufhin werden
auf die Umverdrahtungsstruktur 116a ein Umverdrahtungskontakt 118a,
der beispielsweise ein Kontakthöcker
aus Metall sein kann, aufgebracht. Zur Ermöglichung der Fan-Out-Umverdrahtung
erstreckt sich die Umverdrahtungsstruktur 116a auf der
Oberfläche
der seitlichen Verkapselungsmasse-Abschnitte 112a, so daß der Umverdrahtungskontakt 118a außerhalb
der Chipfläche
angeordnet werden kann. Vorzugsweise erfolgt die Umverdrahtung der
verkapselten Chips nach dem Entfernen der Schutzanordnung 110 und vor
dem Vereinzeln der zu einer Einheit verbundenen verkapselten Chips.
Dadurch kann das Umverdrahten für
die gesamten Chips parallel erfolgen, d.h. die Umverdrahtungsstruktur 116a und
die Umverdrahtungskontakte 118a sind für alle aus einem Wafer gebildeten
Chips gleichzeitig erzeugbar.
-
Im folgenden werden unter Bezugnahme
auf die 8 – 10, 11a und 11b weitere
Ausführungsbeispiele
der vorliegenden Erfindung erklärt.
-
8 zeigt
ein Ausführungsbeispiel,
bei dem der Chip 102 eine weitere Funktionseinheit 120 aufweist,
die auf einer Oberfläche 102a des
Chips 102 befestigt ist. Bei diesem Ausführungsbeispiel wird
der Wafer 100 so vorbereitet, daß die Funktionseinheiten 120 über den
jeweils zugeordneten Chipbereichen befestigt sind. Bei diesem Ausführungsbeispiel
wird folglich anstelle eines Wafers mit einer Funktionseinheit eine
Kombination von mehreren Funktionseinheiten auf einer Waferebene
zur Erzeugung eines mikroelektronischen Bauteils verkapselt.
-
Wie es in 8 ferner zu erkennen ist, wird eine Umverdrahtung
durchgeführt,
bei der die Funktionseinheit 120 über eine Anschlußfläche 122,
die sich teilweise auf dem Chip 102 und der Funktionseinheit 120 erstreckt,
verbunden ist. Mittels einer Umverdrahtungsstruktur 116 und
einem Umverdrahtungskontakt 118 wird der Kontakt 104 auf
einen Bereich außerhalb
des Chips umverdrahtet.
-
Unter Bezugnahme auf die 9, 10, 11a und 11b werden im folgenden weitere
Ausführungsbeispiele
erläutert,
bei denen während
des Spritzgießens
funktionale Elemente oder Mikrostrukturen gebildet werden. Funktionale
Strukturen, wie beispielsweise vorstehende Kontaktflächen oder
geometrische Strukturen zur Montageunterstützung, sind bei vielen Anwendungen
von verkapselten Chips erforderlich, wobei eine Integration derartiger
der funktionalen Strukturen auf der Verkapselungsebene im Stand
der Technik nicht vorgesehen ist. Die Gestaltung derartiger funktionaler
Strukturen wird Bekannterweise lediglich durch eine zusätzliche
Materialbearbeitung bzw. durch zusätzliche Prozeßschritte,
wie beispielsweise ein mechanisches Bearbeiten oder ein Ätzen mit
einer aufgebrachten Maske, erreicht.
-
9 zeigt
ein Ausführungsbeispiel
der vorliegenden Erfindung, bei dem der seitliche Verkapselungsmasse-Abschnitt 112a durch
das Spritzgießen derart
geformt wird, daß auf
der Hauptoberfläche 114a der
Chipeinheit ein hökkerförmiger Vorsatz 124 gebildet
ist, der von einer Oberfläche
des Verkapselungsmaterials vorsteht. Auf dem Höcker 124 ist bei diesem
Ausführungsbeispiel
eine elektrisch leitfähigen
Schicht 126a gebildet. Die elektrisch leitfähige Schicht 126a ist
ferner mit dem Kontakt 104, beispielsweise über eine
Umverdrahtungsstruktur 116c, elektrisch verbunden, wodurch
der Höcker 124 eine elektrischen
Verbindung für
den Chip durch ein Verbinden mit einem zugeordneten Anschluß liefern kann.
Dadurch kann eine Umverdrahtung auf eine einfache und preisgünstige Weise
erreicht werden, da bei dem Umverdrahtungskontakt ein teureres Metall
lediglich zum Bilden der dünnen
elektrisch leitfähigen
Schicht 126a erforderlich ist, wobei derselbe ansonsten
aus dem kostengünstigen
Verkapselungsmaterial und ferner ohne zusätzliche Schritte gebildet ist.
-
Das Bilden der funktionellen Elemente
wird derart erreicht, daß die
Spritzgießform
eine Form aufweist, die entsprechend zu den funktionellen Elementen
ausgebildet ist. Ferner kann das Formen der funktionellen Elemente
auch durch ein Einbringen von entsprechend geformten Elementen in
den Spritzgießhohlraum
erfolgen, so daß lediglich
geringe Anpassungen bekannter Spritzgießformen erforderlich sind.
-
10 zeigt
ein weiteres Ausführungsbeispiel,
bei dem in dem seitlichen Verkapselungsmasse-Abschnitt 112a eine
Ausnehmung 128 gebildet wird.
-
Die in 10 gezeigte
Ausnehmung wird derart gebildet, daß nach dem Trennen der verkapselten
Chips eine seitlich angeordnete treppenförmige Kante entsteht. Ferner
kann die Ausnehmung 128, wie es in 10 gezeigt ist, mit einer leitfähigen Schicht 128 überzogen
werden, wodurch diese als ein Anschlußbereich für einen Umverdrahtungskontakt
dienen kann, so daß beispielsweise
ein Umverdrahtungskontakt in einer genau vorbestimmten Position
aufgebracht werden kann. Die leitfähige Schicht 126b weist
einen Kontakt mit einer auf der Hauptoberfläche 114a der Chipeinheit
angeordneten Umverdrahtungsstruktur 116d auf, so daß über die leitfähige Schicht 128 ein
elektrischer Anschluß für den Chip 102 geliefert
wird. Die durch den Spritzgießprozeß erzeugte
Ausnehmung 128 kann ferner beispielsweise eine Justagehilfe
darstellen, um beispielsweise bei einem Stapeln von Chipeinheiten eine
Justierung zu erleichtern. Ferner kann die Ausnehmung auch zur Unterstützung einer
Montage von weiteren Chipeinheiten dienen.
-
Unter Bezugnahme auf die 11a und 11b wird im folgenden ein Ausführungsbeispiel
beschrieben, bei dem durch das Spritzgießen ein Funktions-Element zum
Justieren und Anordnen einer Lichtleitfaser erzeugt wird. Gemäß 11b umfaßt das Funktions-Element eine
V-Nut 130, die in dem Verkapselungsmaterial 112 gebildeten
Verkapselungsmasse-Abschnitt 112b durch
das Spritzgießen gebildet
wird und sich ferner in den seitlichen Verkapselungsmasse-Abschnitt 112a erstreckt.
-
Die V-Nut ermöglicht beispielsweise, daß eine Lichtleitfaser 132 in
derselben angeordnet werden kann, vorzugsweise ohne daß sich die
Lichtleitfaser 132 über
die Hauptoberfläche
der Chipeinheit erstreckt. 11b zeigt
einen Querschnitt durch die verkapselte Chipeinheit quer zu der
Lichtleitfaser 132, während 11a einen Querschnitt durch
das verkapselte Chipelement entlang der Lichtleitfaser 132 zeigt.
Ferner wird bei diesem Ausführungsbeispiel
in dem Verkapselungsmasse-Abschnitt 112b ein Einkoppelelement
gebildet, um eine Kopplung von Licht, das über die Lichtleitfaser 132 übertragen wird,
mit einem auf dem Chip 102 angeordneten Funktionselement 134 zu
ermöglichen.
Das Einkoppelelement ist beispielsweise ein bezüglich des Lichteinfallachse
schräg
angeordneter Spiegel, wobei der Spiegel durch das Spritzgießen erzeugt
werden kann und daraufhin mit einer reflektierenden Schicht versehen
werden kann. Entsprechend zu den oben beschriebenen Ausführungsbeispielen,
ist bei diesem Ausführungsbeispiel
ferner eine Umverdrahtung mittels einer Umverdrahtungsstruktur 116e und
einem auf derselben angeordneten Umverdrahtungskontakt 118c vorgesehen.
-
Ein weiteres Ausführungsbeispiel der vorliegenden
Erfindung wird im folgenden unter Bezugnahme auf die 12a – 12d erklärt. Bei
diesem Ausführungsbeispiel
wird in dem Verkapselungsmaterial ein Durchführungskontakt erzeugt, der
sich von der Hauptoberfläche 114a des
Chipelements 114 zu einer gegenüberliegenden Hauptoberfläche 114b des
verkapselten Chipelements 114 erstreckt. Gemäß 12a wird dazu in dem Verkapselungsmaterial 112 eine
Ausnehmung 136 erzeugt, die sich von der Hauptoberfläche 114a zu
der Hauptoberfläche 114b erstreckt.
Das Erzeugen der Ausnehmung 136 kann nach
dem Spritzgießen erfolgen,
beispielsweise mittels einer mechanischen Materialentfernung oder einer
chemischen Entfernung. Alternativ kann die Ausnehmung 136 durch
das Spritzgießen
erzeugt werden, indem in der Spritzgießform geeignete Formelemente
zum Freihalten angeordnet sind.
-
In einem darauffolgenden Schritt
wird die Ausnehmung 136 mit einem leitfähigen Material gefüllt, so
daß ein
Durchgangsleiter 138 erzeugt ist, wie es in 12b dargestellt ist. Der
Durchgangsleiter 138 weist dabei einen elektrischen Kontakt
mit einer Umverdrahtungsstruktur 140 auf, die auf der Oberfläche 114a gebildet
ist. Dadurch kann eine Umverdrahtung erreicht werden, wobei der
Durchgangsleiter 138 einen Anschluß auf beiden Hauptoberflächen der
Chipeinheit, d.h. auf der Hauptoberfläche 114a als auch
auf der Hauptoberfläche 114b,
ermöglicht.
-
Nach dem Erzeugen des Durchgangsleiters 138 wird
ein Anschlußkontakt 142 auf
dem Durchgangsleiter 128 und/oder der Umverdrahtungsstruktur 140 aufgebracht.
Der Anschlußkontakt 142 kann beispielsweise
ein Höcker
sein, wie es in 12c gezeigt
ist.
-
Alternativ zu dem oben beschriebenen
Verfahren kann die Durchkontaktierung auch beispielsweise durch
ein Umgießen
bzw. Umspritzen von Stiften oder Drähten beim Spritzgießen erfolgen.
-
Die Durchkontaktierungen ermöglichen
den Aufbau eines stapelbaren Systems aus mehreren Ebenen bzw. Lagen
von verkapselten Bausteinen, so daß durch die Durchkontaktierungen
ein elektrischer Kontakt von einer Ebene von Bausteinen zu der nächsten Ebene
von Bausteinen ermöglicht
wird.
-
Nach dem Erzeugen der Umverdrahtungsstruktur 140 auf
der Oberfläche 114a wird
gemäß 12d auf einer der Oberfläche 114a gegenüberliegenden
Oberfläche 114b des
verkapsel ten Chips eine weitere Umverdrahtungsstruktur 140a gebildet, die
sich auf der verkapselten Masse, über den Durchgangsleiter 138 und
teilweise auf der Oberfläche
des Chips erstreckt. Die zusätzliche
Umverdrahtungsstruktur 140a ermöglicht beispielsweise, daß bei einem
Stapeln der verkapselten Chips eine elektrische Verbindung, beispielsweise
mittels eines Kontakthöckers,
zwischen gestapelten Chips erzeugbar ist.
-
13 zeigt
ein Ausführungsbeispiel
eines Chip-Stapels aus mehreren übereinander
gestapelten Chipeinheiten. Gemäß 13 wird eine erste verkapselte
Chipeinheit 144 und eine zweite verkapselte Chipeinheit 146 gemäß den beschriebenen
Verfahren erzeugt, wobei jede der Chipeinheiten 144 und 146 einen
Durchgangsleiter 138a bzw. 138b aufweist, wie
es unter Bezugnahme auf die 12a–c erklärt wurde.
Daraufhin werden die jeweiligen Chipeinheiten übereinander gestapelt, so daß die Durchgangsleiter 138a und 138b über einen
zwischen den Durchgangsleitern angeordneten Anschlußkontakt 142 elektrisch
miteinander verbunden sind. Das Aufeinanderstapeln der verkapselten
Chips bzw. Bausteine kann in dem Zustand erfolgen, bei dem die jeweiligen
Chips über
das Verkapselungsmaterial nach dem Spritzgießen zu einer Einheit verbunden
sind. Bei diesem Ausführungsbeispiel
werden die gestapelten Chips 144 und 146 nach
einem Stapeln der mechanisch zu einer Einheit verbundenen Chips
vereinzelt.