DE10242145B4

DE10242145B4 - Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren

Info

Publication number: DE10242145B4
Application number: DE10242145A
Authority: DE
Inventors: Dong-kyun Yongin Nam; Heon-jong Yongin Shin; Hyung-Tae Ji
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2001-09-07
Filing date: 2002-09-04
Publication date: 2007-09-27
Anticipated expiration: 2022-09-05
Also published as: KR20030021689A; US7122850B2; KR100421048B1; US7704892B2; US20070010090A1; US20030049936A1; DE10242145A1

Abstract

Halbleiterbauelement mit
– einer Isolationsschicht (102) zum Definieren eines aktiven Bereichs eines Halbleitersubstrats (100) auf wenigstens einer Seite einer Gate-Struktur (104),
– einer Übergangsschicht (110), die in dem aktiven Bereich des Halbleitersubstrats auf wenigstens einer Seite der Gate-Struktur ausgebildet ist,
– einer dielektrischen Zwischenschicht (114), die das Halbleitersubstrat, die Isolationsschicht und die Gate-Struktur bedeckt, und
– einer lokalen Zwischenverbindungsschicht (116), die in der di elektrischen Zwischenschicht auf der Isolationsschicht und der Übergangsschicht ausgebildet ist, gekennzeichnet durch
– eine vor Aufbringen der dielektrischen Zwischenschicht (114) gebildete Ätzstoppstruktur (108a, 202a, 204a, 206a) mit wenigstens einer strukturierten Schicht (108a, 206a), welche die Isolationsschicht und einen Teil der Übergangsschicht bedeckt und ein Ätzen der Isolationsschicht (102) im Bereich unter der lokalen Zwischenverbindungsschicht (116) verhindert.

Description

Die Erfindung bezieht sich auf ein Halbleiterbauelement nach dem Oberbegriff des Anspruchs 1, das u.a. eine lokale Zwischenverbindungsschicht aufweist, und auf ein Verfahren zur Herstellung desselben.

Mit abnehmender Abmessung von elektronischen Produkten, wie Mobiltelefonen, Videorekordern (VTRs) und Notebooks wird auch die Abmessung der in jenen elektronischen Produkten verwendeten Halbleiterbauelemente kleiner. Demzufolge wird auch die Entwurfsregel, die zur Steuerung der Abmessung der Bauelemente verwendet wird, in einem Prozess zur Herstellung der Halbleiterbauelemente kleiner.

Um die elektrische Leistungsfähigkeit eines Halbleiterbauelements zu verbessern, wird ein flacher Übergang als Source-/Drainbereich verwendet.

1 ist eine Schnittansicht eines Halbleiterbauelements mit einer herkömmlichen lokalen Zwischenverbindungsschicht. Bezugnehmend auf 1 wird eine Isolationsschicht 10, zum Beispiel eine Grabenisolationsschicht, in einem Halbleitersubstrat 20 gebildet. Nachfolgend wird eine Gate-Struktur 16 durch ein herkömmliches Verfahren auf einem aktiven Bereich des Halbleitersubstrats 20 gebildet, der durch die Isolationsschicht 10 definiert ist. Als nächstes werden Störstellenionen in das Halbleitersubstrat 20 implantiert, wodurch eine Übergangsschicht 12 auf dem Halbleitersubstrat 20 auf beiden Seiten der Gate-Struktur 16 gebildet wird. Im Allgemeinen ist die Übergangsschicht 12 eine flache Übergangsschicht. Nachfolgend wird eine dielektrische Zwischenschicht (ILD) 22 so gebildet, dass sie dick auf der gesamten Oberfläche des Halbleitersubstrats 20, auf dem die Übergangsschicht 12 ausgebildet ist, und auf der Isolationsschicht 10 liegt. Dann wird ein Teil der ILD-Schicht 22 geätzt, um eine Kontaktöffnung zu erzeugen. Schließlich wird eine lokale Zwischenverbindungsschicht 14 gebildet, um die Kontaktöffnung zu füllen.

Gemäß einem herkömmlichen Verfahren zur Herstellung eines Halbleiterbauelements wird jedoch auch die Isolationsschicht 10 geätzt, wenn die lokale Zwischenverbindungsschicht 14 erzeugt wird, und zwar tiefer als das Niveau der Übergangsschicht 12. Dadurch kann es zu einem Leckstrom in einer in 1 gezeigten Richtung A kommen, was zu einer Verschlechterung der elektrischen Eigenschaften des Halbleiterbauelements führt.

Der Grund dafür, dass die Isolationsschicht 10 so geätzt wird, dass sie tiefer als die Übergangsschicht 12 ist, ist folgender. Erstens wird die Übergangsschicht 12 dünner, während ein Halbleiterbauelement gebildet wird. Zweitens wird die Kontaktöffnung zur Bildung der lokalen Zwischenverbindungsschicht 14 durch einen Trockenätzprozess erzeugt. Es ist hierbei aber sehr schwierig, die Kontaktöffnung mit einer Tiefe zu bil den, die nicht bis unter die Übergangsschicht 12 geht, indem die Ätzselektivität fein eingestellt wird. Somit besteht die Schwierigkeit, dass eventuell die Isolationsschicht 10 unter das Niveau der Übergangsschicht 12 geätzt wird.

Die elektrische Leistungsfähigkeit eines Halbleiterbauelements wird durch den Leckstrom verringert, und ein Leckstrom ist ein Faktor, der die Ausbeute eines Prozesses zur Herstellung eines Halbleiterbauelements verringert.

Aus der Patentschrift US 6207543 B1 ist ein Halbleiterbauelement bekannt, das eine Isolationsschicht zum Definieren eines aktiven Bereichs eines Halbleitersubstrats auf wenigstens einer Seite einer Gate-Struktur und eine Übergangsschicht aufweist, die in dem aktiven Bereich des Halbleitersubstrats auf wenigstens einer Seite der Gate-Struktur ausgebildet ist und als Source-Bereich eines Transistors dient und oberseitig mit einem Kontaktbereich versehen ist. Darüber werden im weiteren Fertigungsprozess ganzflächig nacheinander eine Nitrid-Barrierenschicht und eine Oxid-Zwischenschicht aufgebracht. Eine lokale Zwischenverbindungsschicht wird in einem Graben der Oxid-Zwischenschicht auf der Kontaktfläche des Source-Bereichs und einem angrenzenden Teil der Isolationsschicht gebildet. Zur Erzeugung des Grabens wird zunächst die Oxid-Zwischenschicht unter Verwendung der Nitrid-Barrierenschicht als Ätzstopp geätzt. In einem anschließenden Ätzvorgang wird die Nitrid-Barrierenschicht im freigelegten Bereich geätzt. Solche und ähnliche Halbleiterbauelemente und Herstellungsverfahren sind auch in der Offenlegungsschrift US 2001/0010961 A1 und den Patentschriften US 6180532 B1 , US 6046103 A , US 6133105 A und US 5677231 A beschrieben.

Der Erfindung liegt als technisches Problem die Bereitstellung eines Halbleiterbauelements der eingangs genannten Art und eines zugehörigen Herstellungsverfahrens zugrunde, mit denen sich die oben erwähnten Schwierigkeiten des Standes der Technik wenigstens teilweise vermeiden lassen und die es insbesondere auch ermöglichen, einen Leckstrom zu verhindern, der durch Ätzen einer Isolationsschicht verursacht wird.

Die Erfindung löst dieses Problem durch die Bereitstellung eines Halbleiterbauelements mit den Merkmalen des Anspruchs 1 und eines Herstellungsverfahrens mit den Merkmalen des Anspruchs 9.

In dem Halbleiterbauelement mit einer lokalen Zwischenverbindungsschicht gemäß der Erfindung und dem Verfahren zur Herstellung desselben kann ein Leckstrom, der durch Ätzen der Isolationsschicht verursacht wird, verhindert werden, wodurch die elektrischen Eigenschaften eines Halbleiterbauelements verbessert werden und die Ausbeute eines Prozesses zur Herstellung eines Halbleiterbauelements verbessert wird.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Vorteilhafte, nachfolgend beschriebene Ausführungsformen und das zu deren besserem Verständnis oben erläuterte herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt, in denen zeigen:
1 eine Schnittansicht eines Halbleiterbauelements mit einer herkömmlichen lokalen Zwischenverbindungsschicht,
2 eine Draufsicht auf ein Halbleiterbauelement mit einer lokalen Zwischenverbindungsschicht gemäß der Erfindung und
3 bis 6 Schnittansichten, die ein Halbleiterbauelement mit einer lokalen Zwischenverbindungsschicht gemäß einer ersten Ausführungsform der Erfindung in aufeinanderfolgenden Stufen seiner Herstellung darstellen,
7 bis 10 Schnittansichten, die ein Halbleiterbauelement mit einer lokalen Zwischenverbindungsschicht gemäß einer zweiten Ausführungsform der Erfindung in aufeinanderfolgenden Stufen seiner Herstellung darstellen,
11 bis 13 Schnittansichten, die ein Halbleiterbauelement mit einer lokalen Zwischenverbindungsschicht gemäß einer dritten Ausführungsform der Erfindung in aufeinanderfolgenden Stufen seiner Herstellung darstellen, und
14 bis 16 Schnittansichten, die ein Halbleiterbauelement mit einer lokalen Zwischenverbindungsschicht gemäß einer vierten Ausführungsform der Erfindung in aufeinanderfolgenden Stufen seiner Herstellung darstellen.
Die Erfindung wird im Folgenden unter Bezugnahme auf die 2 bis 16 detaillierter beschrieben, in denen bevorzugte Ausführungsformen der Erfindung gezeigt sind. In den Zeichnungen sind die Formen der Elemente zwecks Klarheit übertrieben dargestellt. Es versteht sich, dass bei Angabe, dass sich eine Schicht auf einer anderen Schicht oder einem Halbleitersubstrat befindet, diese sich direkt auf der anderen Schicht oder auf dem Halbleitersubstrat befinden kann oder eine oder mehrere zwischenliegende Schichten vorhanden sein können.
2 ist eine Draufsicht auf ein Halbleiterbauelement mit einer lokalen Zwischenverbindungsschicht gemäß der Erfindung. Bezugnehmend auf 2 wird eine Gatestruktur 104 auf einem aktiven Bereich eines Halbleitersubstrats (100 von 3) ausgebildet, der durch eine Isolationsschicht 102, zum Beispiel eine Grabenisolationsschicht, definiert ist. Als nächstes werden Störstellenionen in das Halbleitersubstrat 100 implantiert, wodurch eine Übergangsschicht 110 auf dem Halbleitersubstrat 100 auf beiden Seiten der Gatestruktur 104 gebildet wird. Im Allgemeinen ist die Übergangsschicht 110 eine flache Übergangsschicht. Ein lokaler Zwischenverbindungsbereich 112 wird auf der Übergangsschicht 110 und auf der Isolationsschicht 102 erzeugt. Hier bezeichnen I-I und II-II Schnittlinien für Querschnittansichten gemäß den weiteren 3 bis 16.
Die 3 bis 6 sind Schnittansichten, die ein Halbleiterbauelement mit einer lokalen Zwischenverbindungsschicht gemäß einer ersten Ausführungsform der Erfindung sowie ein Verfahren zur Herstellung desselben darstellen. Im Folgenden wird der lokale Zwischenverbindungsbereich 112 als eine lokale Zwischenverbindungsschicht 112 bezeichnet. Die lokale Zwischenverbindungsschicht 112 wird unter Bezugnahme auf 2 am Schnitt entlang der Linie I-I beschrieben, und die Gate-Struktur 104 wird unter Bezugnahme auf 2 am Schnitt entlang der Linie II-II beschrieben.
Bezugnehmend auf 3, werden Störstellenionen in das Halbleitersubstrat 100 implantiert, auf dem die Isolationsschicht 102 und die Gate-Struktur 104 ausgebildet sind, wodurch die Übergangsschicht 110 erzeugt wird. Speziell werden Störstellenionen zur Bildung der Übergangsschicht 110 in das Halbleitersubstrat 100 implantiert, auf dem die Isolationsschicht 102 und die Gate-Struktur 104 ausgebildet sind, indem die Gate-Struktur 104 als Ionenimplantationsmaske verwendet wird. Störstellenionen werden mit einer Dosis von 1 × 10¹⁴ Atome/cm² bis 9 × 10¹⁴ Atome/cm² und mit einer Energie von etwa 10keV implantiert. Nach der Durchführung dieses Prozesses ist die Übergangsschicht 110 auf dem Halbleitersubstrat 100 auf beiden Seiten der Gate-Struktur 104 gebildet.
Auf den Seitenwänden der Gate-Struktur 104 wird ein Abstandshalter 106 erzeugt. Als nächstes wird ein nicht gezeigter Source-/Drainbereich mit einer tiefen Übergangsschicht unter Verwendung der Gate-Struktur 104 einschließlich des Abstandshalters 106 als Störstellenionenimplantationsmaske gebildet. Nach Bedarf kann ein thermischer Behandlungsprozess durchgeführt werden, nachdem die Übergangsschicht 110 erzeugt wurde oder nachdem der nicht gezeigte Source-/Drainbereich gebildet wurde.
Ein erster Ätzstopp 108 wird auf der Isolationsschicht 102 und der Übergangsschicht 110 gebildet. Der erste Ätzstopp 108 besteht vorzugsweise aus Siliciumnitrid (Si₃N₄), und die Dicke des Siliciumnitrids (Si₃N₄) beträgt 30nm bis 70nm.
Bezugnehmend auf 4 wird eine erste Photoresiststruktur 112 zum Abdecken der Isolationsschicht 102 und eines Teils der Übergangsschicht 110 auf dem ersten Ätzstopp 108 gebildet.
Bezugnehmend auf 5 wird der erste Ätzstopp 108 unter Verwendung der ersten Photoresiststruktur 112 als Ätzmaske geätzt, wodurch eine erste Ätzstoppstruktur 108a zum Freilegen der Übergangsschicht 110 erzeugt wird. Die Ätzzeit zum Ätzen des ersten Ätzstopps 108 kann so eingestellt werden, dass die Dicke des ersten Ätzstopps 108 bezüglich der Ätzrate des Ätzmittels betrachtet werden kann.
Die Isolationsschicht 102 und ein Teil der Übergangsschicht 110 sind durch die erste Ätzstoppstruktur 108a bedeckt. Speziell wird die erste Ätzstoppstruktur 108a der Verbindungsschicht 110 vorzugsweise auf einem Bereich gebildet, der sich 0,05μm bis 0,3μm vom Ende der Isolationsschicht 102 in Richtung der Übergangsschicht 110 erstreckt. Selbst wenn ein Teil der Übergangsschicht 110 durch die erste Ätzstoppstruktur 108a bedeckt wird, verhindert die erste Ätzstoppstruktur 108a das Ätzen der Isolationsschicht 102. Die erste Ätzstoppstruktur 108a kann so erzeugt werden, dass sie einen Teil der Übergangsschicht 110 bedeckt. Nachfolgend wird eine dielektrische Zwischenschicht (ILD) 114 auf der Übergangsschicht 110, der Gate-Struktur 104 und der ersten Ätzstoppstruktur 108a gebildet.
Bezugnehmend auf 6 wird die ILD-Schicht 114 geätzt, um eine Kontaktöffnung 115 zu bilden, in der eine lokale Zwischenverbindungsschicht 116 zu bilden ist. Wenn die lokale Zwischenverbindungsschicht 116 gebildet wird, wird ein Teil des ersten Ätzstopps 108a nicht entfernt, stattdessen wird er belassen, um als ein Ätzstopp zu dienen, der das Ätzen der Isolationsschicht 102 verhindert. Somit kann ein Leckstrom (A von 1), der von der lokalen Zwischenverbindungsschicht 116 zu dem Halbleitersubstrat 100 fließt, verhindert werden.
Die lokale Zwischenverbindungsschicht 116 wird aus einem leitfähigen Material gebildet, das die Kontaktöffnung 115 füllt. Als nächstes wird das leitfähige Material auf der Oberfläche der ILD-Schicht 114 entfernt, in dem ein chemisch-mechanischer Polierprozess (CMP) durchgeführt wird, der die in der Kontaktöffnung 115 ausgebildete, lokale Zwischenverbindungsschicht 116 zurücklässt.
Gemäß der ersten Ausführungsform kann die erste Ätzstoppstruktur 108a auf der Isolationsschicht 102 verbleiben, auf der die lokale Zwischenverbindungsschicht 116 nicht ausgebildet ist. Wie vorstehend beschrieben, beeinflusst die erste Ätzstoppstruktur 108a die Eigenschaften eines Halbleiterbauelements nicht, selbst wenn die erste Ätzstoppstruktur 108a auf der Isolationsschicht 102 verbleibt. Des Weiteren wird eine verbliebene Schicht oder Struktur nicht entfernt, wodurch die Zeitdauer für den Herstellungsprozess reduziert wird und ein Halbleiterbauelement stabiler erzeugt wird.
Die 7 bis 10 sind Schnittansichten, die ein Halbleiterbauelement mit einer lokalen Zwischenverbindungsschicht gemäß einer zweiten Ausführungsform der Erfindung sowie ein Verfahren zur Herstellung desselben darstellen.
Ein zweiter Ätzstopp 208, der aus einer ersten Siliciumnitrid(Si₃N₄)-Schicht 202, einer Siliciumoxid(SiO₂)-Schicht 204 und einer zweiten Siliciumnitrid(Si₃N₄)-Schicht 206 besteht, wird auf der Isolationsschicht 102 und der Übergangsschicht 110 gebildet, die gemäß dem gleichen Verfahren wie jenem von 3 gebildet werden. Die Dicke der ersten und der zweiten Siliciumnitrid(Si₃N₄)-Schicht 202 und 204 beträgt vorzugsweise 30nm bis 70nm.
Bezugnehmend auf 8 wird eine zweite Photoresiststruktur 210 zum Abdecken der Isolationsschicht 102 und eines Teils der Übergangsschicht 110 auf dem zweiten Ätzstopp 208 gebildet.
Bezugnehmend auf 9 wird die zweite Siliciumnitrid(Si₃N₄)-Schicht 206 unter Verwendung der zweiten Photoresiststruktur 210 als Ätzmaske geätzt, wodurch eine zweite Siliciumnitrid(Si₃N₄)-Schichtstruktur 206a zum Freilegen der Siliciumoxid(SiO₂)-Schicht 204 gebildet wird. Der Grund, warum die zweite Siliciumnitrid(Si₃N₄)-Schicht 206 selektiv geätzt wird, besteht darin, dass die Siliciumoxid(SiO₂)-Schicht 204 bei der Bildung einer lokalen Zwischenverbindungsschicht (116 von 10) in einem nachfolgenden Prozess verwendet wird.
Die Isolationsschicht 102 und ein Teil der Übergangsschicht 110 sind durch die zweite Siliciumnitrid(Si₃N₄)-Schichtstruktur 206a bedeckt. Speziell wird die zweite Siliciumnitrid(Si₃N₄)-Schichtstruktur 206a über der Übergangsschicht 110 vorzugsweise auf einem Bereich erzeugt, der sich 0,05μm bis 0,3μm von dem Ende der Isolationsschicht 102 in Richtung der Übergangsschicht 110 erstreckt. Selbst wenn ein Teil der Übergangsschicht 110 durch die zweite Siliciumnitrid(Si₃N₄)-Schicht 206a bedeckt ist, verhindert die zweite Siliciumnitrid(Si₃N₄)-Schichtstruktur 206a das Ätzen der Isolationsschicht 102. Die zweite Siliciumnitrid(Si₃N₄)-Schichtstruktur 206a kann leicht derart erzeugt werden, dass sie einen Teil der Übergangsschicht 110 bedeckt. Nachfolgend wird eine dielektrische Zwischenschicht (ILD) 114 auf der zweiten Siliciumnitrid(Si₃N₄)-Schichtstruktur 206a, der Siliciumoxid(SiO₂)-Schicht 204 und der Gate-Struktur 104 gebildet.
Bezugnehmend auf 10 wird die ILD-Schicht 114 geätzt, um eine Kontaktöffnung 115 zu erzeugen, in der eine lokale Zwischenverbindungsschicht 116 zu bilden ist. Die zweite Siliciumnitrid(Si₃N₄)-Schichtstruktur 206a, die Siliciumoxid(SiO₂)-Schicht 204 und die erste Siliciumnitrid(Si₃N₄)-Schicht 202 werden geätzt, um die Kontaktöffnung 115 zu erzeugen. Die Ätzrate wird durch die Siliciumoxid(SiO₂)-Schicht 204 eingestellt, die zwischen der zweiten Siliciumnitrid(Si₃N₄)-Schichtstruktur 206a und der ersten Siliciumnitrid(Si₃N₄)-Schicht 202 gebildet ist. Ein Teil der ersten Siliciumnitrid(Si₃N₄)-Schicht 202 wird nicht entfernt, stattdessen wird er belassen, um als ein Ätzstopp zu dienen, der das Ätzen der Isolationsschicht 102 verhindert. Das heißt, es wird eine erste Siliciumnitrid(Si₃N₄)-Schichtstruktur 202a zum Freilegen der Übergangsschicht 110 unter Verwendung der zweiten Siliciumnitrid(Si₃N₄)-Schichtstruktur 206a als Ätzmaske gebildet.
Bei der Bildung der lokalen Zwischenverbindungsschicht 116 verhindert die erste Siliciumnitrid(Si₃N₄)-Schichtstruktur 202a, dass die Isolationsschicht 102 geätzt wird. Somit kann ein Leckstrom (A von 1), der von der lokalen Zwischenverbindungsschicht 116 zu dem Halbleitersubstrat 100 fließt, verhindert werden.
Die lokale Zwischenverbindungsschicht 116 wird erzeugt, um die Kontaktöffnung 115 mit einem leitfähigen Material zu füllen. Als nächstes wird das leitfähige Material auf der Oberfläche der ILD-Schicht 114 entfernt, indem ein chemisch-mechanischer Polier(CMP)-Prozess durchgeführt wird, der die in der Kontaktöffnung 115 gebildete, lokale Zwischenverbindungsschicht 116 zurücklässt.
Gemäß der zweiten Ausführungsform können die erste Siliciumnitrid(Si₃N₄)-Schicht 202 und die Siliciumoxid(SiO₂)-Schicht 204 auf der Übergangsschicht 110 verbleiben, auf der die lokale Zwischenverbindungsschicht 116 nicht ausgebildet ist. Die erste Siliciumnitrid(Si₃N₄)-Schichtstruktur 202a, eine Siliciumoxid(SiO₂)-Schichtstruktur 204a und die zweite Siliciumnitrid(Si₃N₄)-Schichtstruktur 206a können auf der Isolationsschicht 102 verbleiben, auf der die lokale Zwischenverbindungsschicht 116 nicht ausgebildet ist. Selbst wenn die erste Siliciumnitrid(Si₃N₄)-Schichtstruktur 202a, die Siliciumoxid(SiO₂)-Schichtstruktur 204a und die zweite Siliciumnitrid(Si₃N₄)-Schichtstruktur 206a auf der Isolationsschicht 102 verbleiben, beeinflussen die erste Siliciumnitrid(Si₃N₃)-Schichtstruktur 202a, die Siliciumoxid(SiO₂)-Schichtstruktur 204a und die zweite Siliciumnitrid(Si₃N₄)-Schichtstruktur 206a die Eigenschaften eines Halbleiterbauelements nicht, wie vorstehend beschrieben. Des Weiteren wird eine verbliebene Schicht oder Struktur nicht entfernt, wodurch die Dauer für den Herstellungsprozess reduziert wird und ein Halbleiterbauelement stabiler gebildet wird.
Die 11 bis 13 sind Schnittansichten, die ein Halbleiterbauelement mit einer lokalen Zwischenverbindungsschicht gemäß einer dritten Ausführungsform der Erfindung sowie ein Verfahren zur Herstellung desselben darstellen.
Bezugnehmend auf 11 wird auf dem ersten Ätzstopp 108, der gemäß dem gleichen Verfahren wie jenem von 3 gebildet ist, eine dritte Photoresiststruktur 212 zum Bedecken eines Teils der Isolationsschicht 102 gebildet.
Bezugnehmend auf 12 wird der erste Ätzstopp 108 unter Verwendung der dritten Photoresiststruktur 212 als Ätzmaske geätzt, wodurch eine erste Ätzstoppstruktur 108b zum Freilegen der Übergangsschicht 110 gebildet wird. Die Ätzdauer zum Ätzen des ersten Ätzstopps 108 kann so eingestellt werden, dass die Dicke des ersten Ätzstopps 108 bezüglich der Ätzrate eines Ätzmittels betrachtet werden kann.
Ein Teil der Isolationsschicht 102 wird durch die erste Ätzstoppstruktur 108b freigelegt. Speziell wird die erste Ätzstoppstruktur 108b vorzugsweise auf einem Bereich erzeugt, der sich 0,05μm bis 0,3μm von dem Ende der Isolationsschicht 102 ins Innere der Übergangsschicht 110 erstreckt. So kann ein Ätzen der Isolationsschicht 102 verhindert werden, und die erste Ätzstoppstruktur 108b kann ohne Weiteres gebildet werden, selbst wenn ein Teil der Isolationsschicht 102 durch die erste Ätzstoppstruktur 108b freigelegt ist. Nachfolgend wird eine dielektrische Zwischenschicht (ILD) 114 auf der Übergangsschicht 110, der Gate-Struktur 104 und der ersten Ätzstoppstruktur 108b gebildet.
Bezugnehmend auf 13 wird die ILD-Schicht 114 geätzt, um eine Kontaktöffnung 115 zu erzeugen, in der eine lokale Zwischenverbindungsschicht 116 zu bilden ist. Bei der Bildung der lokalen Zwischenverbindungsschicht 116 verhindert die erste Ätzstoppstruktur 108b, dass die Isolationsschicht 102 geätzt wird. Somit kann ein Leckstrom (A von 1), der von der lokalen Zwischenverbindungsschicht 116 zu dem Halbleitersubstrat 100 fließt, verhindert werden.
Die lokale Zwischenverbindungsschicht 116 wird aus einem leitfähigen Material gebildet, das die Kontaktöffnung 115 füllt. Als nächstes wird das leitfähige Material auf der Oberfläche der ILD-Schicht 114 entfernt, indem ein chemisch-mechanischer Polier(CMP)-Prozess durchgeführt wird, der die in der Kontaktöffnung 115 ausgebildete, lokale Zwischenverbindungsschicht 116 zurücklässt.
Gemäß der dritten Ausführungsform kann die erste Ätzstoppstruktur 108a auf der Isolationsschicht 102 verbleiben, auf der die lokale Zwischenverbindungsschicht 116 nicht ausgebildet ist. Selbst wenn die erste Ätzstoppstruktur 108b auf der Isolationsschicht 102 verbleibt, beeinflusst die erste Ätzstoppstruktur 108b nicht die Eigenschaften eines Halbleiterbauelements, wie vorstehend beschrieben. Des Weiteren wird eine verbliebene Schicht oder Struktur nicht entfernt, wodurch die Dauer für den Herstellungsprozess reduziert wird und ein Halbleiterbauelement stabiler gebildet wird.
Die 14 bis 16 sind Schnittansichten, die ein Halbleiterbauelement mit einer lokalen Zwischenverbindungsschicht gemäß einer vierten Ausführungsform der Erfindung sowie ein Verfahren zur Herstellung desselben darstellen.
Bezugnehmend auf 14 wird auf dem zweiten Ätzstopp 208 gemäß dem gleichen Verfahren wie jenem von 7 eine vierte Photoresiststruktur 214 erzeugt, um einen Teil der Isolationsschicht 102 zu bedecken.
Bezugnehmend auf 15 wird die zweite Siliciumnitrid(Si₃N₄)-Schicht 206 unter Verwendung der vierten Photoresiststruktur 214 als Ätzmaske geätzt, wodurch eine zweite Siliciumnitrid(Si₃N₄)-Schichtstruktur 206a gebildet wird, um die Siliciumoxid(SiO₂)-Schicht 204 freizulegen. Der Grund dafür, dass die zweite Siliciumnitrid(Si₃N₄)-Schicht 206 selektiv geätzt wird, liegt darin, dass die Siliciumoxid(SiO₂)-Schicht 204 bei der Bildung einer lokalen Zwischenverbindungsschicht (116 von 16) in einem nachfolgenden Prozess verwendet wird.
Die Isolationsschicht 102 wird durch die zweite Siliciumnitrid(Si₃N₄)-Schichtstruktur 206a freigelegt. Speziell wird die zweite Siliciumnitrid(Si₃N₄)-Schichtstruktur 206a vorzugsweise auf einem Bereich gebildet, der sich 0,05μm bis 0,3μm von dem Ende der Isolationsschicht 102 ins Innere der Übergangsschicht 110 erstreckt. Selbst wenn der obere Teil der Isolationsschicht 102 durch die zweite Siliciumnitrid(Si₃N₄)-Schicht 206a freigelegt wird, verhindert die zweite Siliciumnitrid(Si₃N₄)-Schichtstruktur 206a das Ätzen der Isolationsschicht 102. Die zweite Siliciumnitrid(Si₃N₄)-Schichtstruktur 206a kann leicht so gebildet werden, dass sie einen oberen Teil der Isolationsschicht 102 freilegt. Nachfolgend wird eine dielektrische Zwischenschicht (ILD) 114 auf der zweiten Siliciumnitrid(Si₃N₄)-Schichtstruktur 206a, der Siliciumoxid(SiO₂)-Schicht 204 und der Gate-Struktur 104 gebildet.
Bezugnehmend auf 16 wird die ILD-Schicht 114 geätzt, um eine Kontaktöffnung 115 zu erzeugen, in der eine lokale Zwischenverbindungsschicht 116 zu bilden ist. Die zweite Siliciumnitrid(Si₃N₄)- Schichtstruktur 206a, die Siliciumoxid(SiO₂)-Schicht 204 und die erste Siliciumnitrid(Si₃N₄)-Schicht 202 werden geätzt, um die Kontaktöffnung 115 zu erzeugen. Die zweite Siliciumnitrid(Si₃N₄)-Schichtstruktur 206a und die Siliciumoxid(SiO₂)-Schicht 204 in der Kontaktöffnung 115 werden durch den Ätzprozess geätzt. Die Siliciumoxid(SiO₂)-Schicht 204 stellt eine Ätzrate zwischen der zweiten Siliciumnitrid(Si₃N₄)-Schichtstruktur 206a und der ersten Siliciumnitrid(Si₃N₄)-Schicht 202 ein. Ein Teil der ersten Siliciumnitrid(Si₃N₄)-Schicht 202 wird nicht entfernt, sondern stattdessen belassen, um als ein Ätzstopp zur Verhinderung des Ätzens der Isolationsschicht 102 zu dienen. Das heißt, es wird eine erste Siliciumnitrid(Si₃N₄)-Schichtstruktur 202a zum Freilegen der Übergangsschicht 110 unter Verwendung der zweiten Siliciumnitrid(Si₃N₄)-Schichtstruktur 206a als Ätzmaske gebildet.
Bei Bildung der lokalen Zwischenverbindungsschicht 116 verhindert die erste Siliciumnitrid(Si₃N₄)-Schichtstruktur 202a, dass die Isolationsschicht 102 geätzt wird. Somit kann ein Leckstrom (A von 1), der von der lokalen Zwischenverbindungsschicht 116 zu dem Halbleitersubstrat 100 fließt, verhindert werden.
Die lokale Zwischenverbindungsschicht 116 wird aus einem leitfähigen Material gebildet, das die Kontaktöffnung 115 füllt. Als nächstes wird das leitfähige Material auf der Oberfläche der ILD-Schicht 114 entfernt, indem ein chemisch-mechanischer Polier(CMP)-Prozess durchgeführt wird. Als Ergebnis wird die lokale Zwischenverbindungsschicht 116 auf der Kontaktöffnung 115 gebildet.
Gemäß der vierten Ausführungsform können die erste Siliciumnitrid(Si₃N₄)-Schicht 202 und die Siliciumoxid(SiO₂)-Schicht 204 auf der Übergangsschicht 110 verbleiben, auf der die lokale Zwischenverbindungsschicht 116 nicht ausgebildet ist. Die erste Siliciumnitrid(Si₃N₄)-Schichtstruktur 202a, eine Siliciumoxid(SiO₂)-Schichtstruktur 204a und die zweite Siliciumnitrid(Si₃N₄)-Schichtstruktur 206a können auf der Isolationsschicht 102 verbleiben, auf der die lokale Zwischenverbindungsschicht 116 nicht ausgebildet ist. Selbst wenn die erste Siliciumnitrid(Si₃N₄)-Schichtstruktur 202a, die Siliciumoxid(SiO₂)-Schichtstruktur 204a und die zweite Siliciumnitrid(Si₃N₄)-Schichtstruktur 206a auf der Isolationsschicht 102 verbleiben, beeinflussen die erste Siliciumnitrid(Si₃N₄)-Schichtstruktur 202a, die Siliciumoxid(SiO₂)-Schichtstruktur 204a und die zweite Siliciumnitrid(Si₃N₄)-Schichtstruktur 206a die Eigenschaften eines Halbleiterbauelements nicht, wie vorstehend beschrieben. Des Weiteren wird eine verbliebene Schicht oder Struktur nicht entfernt, wodurch die Dauer für den Herstellungsprozess reduziert wird und ein Halbleiterbauelement zuverlässiger gebildet wird.
In dem Halbleiterbauelement mit einer lokalen Zwischenverbindungsschicht gemäß der Erfindung und dem Verfahren zur Herstellung desselben kann, wie vorstehend beschrieben, die Ätzstoppstruktur mit mehr als einer Schicht zur Verhinderung des Ätzens der Isolationsschicht enthalten sein, wenn die lokale Zwischenverbindungsschicht gebildet wird, wodurch ein durch das Ätzen der Isolationsschicht verursachter Leckstrom verhindert wird, die elektrischen Eigenschaften eines Halbleiterbauelements verbessert werden und die Ausbeute eines Prozesses zur Herstellung eines Halbleiterbauelements verbessert werden.

Claims

Halbleiterbauelement mit – einer Isolationsschicht (102) zum Definieren eines aktiven Bereichs eines Halbleitersubstrats (100) auf wenigstens einer Seite einer Gate-Struktur (104), – einer Übergangsschicht (110), die in dem aktiven Bereich des Halbleitersubstrats auf wenigstens einer Seite der Gate-Struktur ausgebildet ist, – einer dielektrischen Zwischenschicht (114), die das Halbleitersubstrat, die Isolationsschicht und die Gate-Struktur bedeckt, und – einer lokalen Zwischenverbindungsschicht (116), die in der di elektrischen Zwischenschicht auf der Isolationsschicht und der Übergangsschicht ausgebildet ist, gekennzeichnet durch – eine vor Aufbringen der dielektrischen Zwischenschicht (114) gebildete Ätzstoppstruktur (108a, 202a, 204a, 206a) mit wenigstens einer strukturierten Schicht (108a, 206a), welche die Isolationsschicht und einen Teil der Übergangsschicht bedeckt und ein Ätzen der Isolationsschicht (102) im Bereich unter der lokalen Zwischenverbindungsschicht (116) verhindert.
Halbleiterbauelement nach Anspruch 1, weiter dadurch gekennzeichnet, dass sich der von der wenigstens einen strukturierten Schicht (108a, 206a) der Ätzstoppstruktur bedeckte Teil der Übergangsschicht in einer Breite von 0,05μm bis 0,3μm anschließend an die Isolationsschicht erstreckt.
Halbleiterbauelement nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, dass die Ätzstoppstruktur eine Siliciumnitrid(Si₃N₄)-Schicht beinhaltet.
Halbleiterbauelement nach Anspruch 3, weiter dadurch gekennzeichnet, dass die Dicke der Siliciumnitrid(Si₃N₄)-Schicht 30nm bis 70nm beträgt.
Halbleiterbauelement nach einem der Ansprüche 1 bis 4, weiter dadurch gekennzeichnet, dass die Ätzstoppstruktur auf der Isolationsschicht in einem Bereich verbleibt, in welchem die lokale Zwischenverbindungsschicht nicht gebildet ist.
Halbleiterbauelement nach einem der Ansprüche 1 bis 5, weiter dadurch gekennzeichnet, dass die Ätzstoppstruktur aus einer ersten Siliciumnitrid(Si₃N₄)-Schicht, einer Siliciumoxid(SiO₂)-Schicht und einer zweiten Siliciumnitrid(Si₃N₄)-Schicht besteht.
Halbleiterbauelement nach Anspruch 6, weiter dadurch gekennzeichnet, dass die erste Siliciumnitrid(Si₃N₄)-Schicht und die Siliciumoxid(SiO₂)-Schicht auf der Übergangsschicht in einem Bereich verbleiben, in welchem die lokale Zwischenverbindungsschicht nicht gebildet ist.
Halbleiterbauelement nach Anspruch 6 oder 7, weiter dadurch gekennzeichnet, dass die erste Siliciumnitrid(Si₃N₄)-Schicht, die Siliciumoxid(SiO₂)-Schicht und die zweite Siliciumnitrid(Si₃N₄)-Schicht auf der Isolationsschicht in einem Bereich verbleiben, in welchem die lokale Zwischenverbindungsschicht nicht gebildet ist.
Verfahren zur Herstellung eines Halbleiterbauelements mit einer lokalen Zwischenverbindungsschicht, bei dem – Störstellenionen in ein Halbleitersubstrat (100), auf dem eine Isolationsschicht (102) und eine Gate-Struktur (104) ausgebildet sind, implantiert werden und eine Übergangsschicht (110) auf dem Halbleitersubstrat gebildet wird, gekennzeichnet durch die weitere Schrittfolge: – Aufbringen und Ätzen eines Ätzstopps (108a) auf der Isolationsschicht (102) und der Übergangsschicht (110) zur Bildung einer Ätzstoppstruktur mit wenigstens einer strukturierten Schicht, welche die Isolationsschicht und einen Teil der Übergangsschicht bedeckt und ein Ätzen der Isolationsschicht verhindert, – Aufbringen einer dielektrischen Zwischenschicht (114) auf der Übergangsschicht, der Gate-Struktur (104) und der Ätzstoppstruktur und Ätzen derselben zum Erzeugen einer Kontaktöffnung (115) und – Bilden einer lokalen Zwischenverbindungsschicht (116) durch Füllen der Kontaktöffnung mit einem leitfähigen Material.
Verfahren nach Anspruch 9, weiter dadurch gekennzeichnet, dass die Ätzstoppstruktur eine Siliciumnitrid(Si₃N₄)-Schicht beinhaltet.
Verfahren nach Anspruch 10, weiter dadurch gekennzeichnet, dass die Dicke der Siliciumnitrid(Si₃N₄)-Schicht 30nm bis 70nm beträgt.
Verfahren nach einem der Ansprüche 9 bis 11, weiter dadurch gekennzeichnet, dass die Ätzstoppstruktur auf der Isolationsschicht in einem Bereich verbleibt, in welchem die lokale Zwischenverbindungsschicht nicht gebildet wird.
Verfahren nach einem der Ansprüche 9 bis 12, weiter dadurch gekennzeichnet, dass die Ätzstoppstruktur eine erste Siliciumnitrid(Si₃N₄)-Schicht (202a), eine Siliciumoxid(SiO₂)-Schicht (204a) und eine zweite Siliciumnitrid(Si₃N₄)-Schicht (206a) beinhaltet.
Verfahren nach Anspruch 13, weiter dadurch gekennzeichnet, dass die erste Siliciumnitrid(Si₃N₄)-Schicht und die Siliciumoxid(SiO₂)-Schicht auf der Übergangsschicht in einem Bereich verbleiben, in welchem die lokale Zwischenverbindungsschicht nicht gebildet wird.
Verfahren nach Anspruch 13 oder 14, weiter dadurch gekennzeichnet, dass die erste Siliciumnitrid(Si₃N₄)-Schicht, die Siliciumoxid(SiO₂)-Schicht und die zweite Siliciumnitrid(Si₃N₄)-Schicht auf der Isolationsschicht in einem Bereich verbleiben, in welchem die lokale Zwischenverbindungsschicht nicht gebildet wird.