DE10233391C1

DE10233391C1 - Analog/Digital-Wandlerschaltung sowie entsprechendes Verfahren zur Analog/Digital-Wandlung und Verwendung einer selbstoszillierenden Schaltung zur Analog/Digital-Wandlung

Info

Publication number: DE10233391C1
Application number: DE2002133391
Authority: DE
Inventors: Peter Laaser
Original assignee: Infineon Technologies AG
Current assignee: Intel Germany Holding GmbH
Priority date: 2002-07-23
Filing date: 2002-07-23
Publication date: 2003-12-11
Anticipated expiration: 2022-07-24

Abstract

Zur Realisierung eines Analog/Digital-Wandlers mit hoher Auflösung und ohne Verwendung von aktiven Schaltungskomponenten bei gleichzeitig geringem Leistungs- und Flächenbedarf wird die Verwendung einer selbstoszillierenden Schaltungsanordnung vorgeschlagen. Dabei umfasst der Analog/Digital-Wandler einen Komparator (1), welcher ein Differenzsignal aus einem zu digitalisierenden analogen Eingangssignal (x) und einem Rückkopplungssignal (y') auswertet und abhängig davon, ob das Differenzsignal positiv oder negativ ist, ein Signal mit einem ersten Wert (a) oder einem zweiten Wert (b) erzeugt. Das Rückkopplungssignal (y') wird durch Tiefpassfilterung (2) des Signals des Komparators (1) gewonnen. Zur Erzeugung des digitalen Ausgangssignals (z) wird das von dem Komparator (1) erzeugte Signal (y) einem digitalen Tiefpassfilter (3) zugeführt.

Description

Die vorliegende Erfindung betrifft eine Analog/Digital- Wandlerschaltung sowie ein entsprechendes Verfahren zur Analog/Digital-Wandlung und eine Verwendung einer selbstoszillierenden Schaltung zur Analog/Digital-Wandlung.

Grundsätzlich wird bei der Analog/Digital-Wandlung angestrebt, ein analoges Eingangssignal mit möglichst hoher Auflösung in ein entsprechendes digitales Ausgangssignal umzusetzen. Dabei soll die Analog/Digital-Wandlung möglichst ohne Verwendung von aktiven Elementen, wie z. B. Operationsverstärkern oder Integratoren etc., bei gleichzeitig möglichst geringem Leistungs- und Flächenbedarf durchgeführt werden. Aus dem Stand der Technik sind diesbezüglich verschiedene Vorschläge für Analog/Digital- Wandler bekannt.

Ein so genannter Nyquist-Wandler, wie z. B. ein Flash- Analog/Digital-Wandler, vergleicht das zu digitalisierende Eingangssignal mit an einer Widerstandskette erzeugten Referenzspannungen. Bei diesem Ansatz wächst die Anzahl der hierzu erforderlichen Komparatoren exponentiell mit der geforderten Auflösung, wobei für eine Auflösung von B bit 2^B- 1 Komparatoren erforderlich sind. Eine hohe Auflösung führt somit zu einem hohen Flächenverbrauch, und eine hohe Bandbreite hat einen hohen Leistungsverbrauch zur Folge.

Aus der DE 43 33 908 C2 ist ein Analog/Digital-Wandler bekannt, welcher auch als Sinus-Analog/Digital-Wandler bezeichnet werden kann. Dieser Sinus-Analog/Digital-Wandler basiert auf einer speziellen Pulsmodulation, welche auf einem Vergleich eines sinusförmigen Trägersignals mit dem zu digitalisierenden Eingangssignal beruht. Bei Übereinstimmung beider Signale wird jeweils ein gleichförmiger Impuls (im Grenzfall ein Dirac-Impuls) erzeugt. Diese spezielle Art der Pulsmodulation ist dadurch gekennzeichnet, dass das ursprüngliche Eingangs- bzw. Tiefpasssignal in ein Bandpasssignal mit der Trägersignalfrequenz als Mittenfrequenz umgesetzt wird. Durch Multiplikation der Pulsfolge mit dem sinusförmigen Trägersignal wird das ursprüngliche Signalspektrum wieder in Tiefpasslage gebracht. Ein anschließendes Filter begrenzt den Frequenzbereich auf das Eingangssignalspektrum. Das dem analogen Eingangssignal entsprechende digitale Ausgangssignal kann somit mit Hilfe eines FIR-Filters ("Finite Impulse Response") aus den Zeitabständen der Pulse der Pulsfolge erzeugt werden. Bei diesem Sinus-Analog/Digital-Wandler wird daher eine Amplitudenauflösung gegen eine Zeitauflösung eingetauscht.

Der zuvor beschriebene Sinus-Analog/Digital-Wandler kann beispielsweise aus einem digitalen Sinussignalgenerator, einem RC-Tiefpass, einem CMOS-Gatter als Komparator, Hochfrequenzzählern und einem digitalen FIR-Filter bestehen. Für eine hohe Auflösung wird ein hochfrequentes Taktsignal benötigt, welches beispielsweise mit einem Ringoszillator ohne Verwendung von analogen Verstärkern erzeugt werden kann. Die Zählergebnisse der Hochfrequenzzähler werden dann mit einem hochgenauen niederfrequenten Takt entsprechend umgerechnet, so dass auf eine aufwändige PLL-Synchronisation ("Phase Locked Loop") verzichtet werden kann.

Der Vorteil des zuvor beschriebenen Sinus-Analog/Digital- Wandlers ist, dass er ohne aktive, analoge Schaltungskomponenten auskommt. Nachteilig ist hingegen, dass zur Rekonstruktion des digitalen Eingangssignals ein aufwändiges, digitales FIR-Filter erforderlich ist, was einen hohen Flächen- und Leistungsverbrauch zur Folge hat. So ist beispielsweise für die Umsetzung eines 20 kHz-Signals mit einer 12 bit-Auflösung bei Realisierung in C10-Technologie ein Flächenverbrauch < 1 mm² und eine Leistungsaufnahme von mindestens 7,2 mW erforderlich. Ein weiteres mit diesem Analog/Digital-Wandler verbundenes Problem ist, dass die Schnittpunkte zwischen dem analogen Eingangssignal und dem sinusförmigen Trägersignal zeitlich sehr präzise ermittelt werden müssen, wobei die Auflösung des Analog/Digital- Wandlers umgekehrt proportional zum Produkt aus der Frequenz des sinusförmigen Trägersignals und dem zeitlichen Fehler der Schnittpunktbestimmung ist. Da die Frequenz des analogen Eingangssignals maximal ca. 1/3 der Frequenz des sinusförmigen Trägersignals entsprechen darf, ist zudem ein sehr steiles Anti-Aliasing-Filter erforderlich.

Aus der EP 1 229 641 A1 ist ein selbstoszillierender Leistungsverstärker bekannt, der umfasst: (a) einen Komparator, welcher ein Differenzsignal zwischen einem Eingangssignal und einem Rückkopplungssignal auswertet und ein Signal mit einem ersten Signalwert, falls das Differenzsignal in einem ersten Wertebereich liegt, und mit einem zweiten Signalwert, falls das Differenzsignal in einem zweiten Wertebereich liegt, ausgibt, (b) einen Puffer, welcher dem Komparator nachgeschaltet ist, (c) ein erstes analoges Tiefpassfilter, welches mit dem Puffer derart verschaltet ist, dass von dem ersten Tiefpassfilter das von dem Komparator erzeugte und über den Puffer ausgegebene Signal tiefpassgefiltert als das Rückkopplungssignal erzeugt wird, und (d) ein zweites analoges Tiefpassfilter, dem das von dem Komparator erzeugte und über den Puffer ausgegebene Signal zugeführt ist und welches ein dem analogen Eingangs signal entsprechendes digitales Ausgangssignal ausgibt.

Der vorliegenden Erfindung liegt die Aufgabe zu Grunde, eine Analog/Digital-Wandlerschaltung und ein entsprechendes Verfahren zur Analog/Digital-Wandlung vorzuschlagen, womit ein analoges Signal mit hoher Auflösung ohne Verwendung von aktiven Schaltungskomponenten, wie z. B. Operationsverstärkern oder Integratoren etc., bei gleichzeitig geringem Leistungs- und Flächenbedarf in ein entsprechendes digitales Signal umgesetzt werden kann.

Diese Aufgabe wird erfindungsgemäß durch eine Analog/Digital- Wandlerschaltung mit den Merkmalen des Anspruchs 1 bzw. ein Verfahren zur Analog/Digital-Wandlung mit den Merkmalen des Anspruchs 20 gelöst. Darüber hinaus wird erfindungsgemäß die Verwendung einer selbstoszillierenden Schaltung zur Analog/Digital-Wandlung gemäß den Merkmalen des Anspruchs 19 vorgeschlagen. Die Unteransprüche definieren jeweils bevorzugte und vorteilhafte Ausführungsformen der vorliegenden Erfindung.

Die erfindungsgemäße Analog/Digital-Wandlerschaltung umfasst einen Analog/Digital-Wandler (A/D-Wandler) mit einem Komparator, welcher ein Differenzsignal zwischen einem zu digitalisierenden analogen Eingangssignal und einem Rückkopplungssignal auswertet und davon abhängig ein Signal mit einem ersten Signalwert, falls das Differenzsignal in einem ersten Wertebereich liegt (und insbesondere positiv ist), bzw. einem zweiten Signalwert, falls das Differenzsignal in einem zweiten Wertebereich liegt (und insbesondere negativ ist), erzeugt. Ein erstes Tiefpassfilter, welches insbesondere analog ausgestaltet ist, ist mit dem Komparator derart verschaltet, dass von diesem ersten Tiefpassfilter das von dem Komparator erzeugte und tiefpassgefilterte Signal als das Rückkopplungssignal dem Komparator wieder zugeführt wird. Ein zweites Tiefpassfilter, welches insbesondere digital ausgestaltet ist, empfängt das von dem Komparator erzeugte Signal, wobei das von dem zweiten Tiefpassfilter erzeugte digitale Ausgangssignal dem analogen Eingangssignal entspricht.

Zur A/D-Wandlung wird somit im Rahmen der vorliegenden Erfindung eine selbstoszillierende Struktur verwendet, wobei der Komparator und das oben erwähnte erste (analoge) Tiefpassfilter die folgenden Merkmale des selbstoszillierenden A/D-Wandlers realisieren:

1. Filterung des rückgeführten, quantisierten Ausgangssignals des Komparators durch das (analoge) Tiefpassfilter,
2. Phasendrehung des tiefpassgefilterten Signals um 180 Grad, damit eine Oszillation entsteht (das rückgeführte Signal kann diesbezüglich beispielsweise mit dem negativen Komparatorausgang verbunden sein),
3. Addition des zu digitalisierenden Eingangssignals auf das mit einem negativen Vorzeichen versehene und somit um 180° phasenverschobene, tiefpassgefilterte rückgeführte Signal (der Komparator wertet die Differenz zwischen dem analogen Eingangssignal und dem rückgeführten Signal des ersten Tiefpassfilters aus), und
4. Quantisierung und Digitalisierung durch den Komparator (der Komparator besitzt insbesondere lediglich zwei Ausgangswerte).

Der erfindungsgemäße A/D-Wandler benötigt keinerlei aktive Elemente, wie z. B. Operationsverstärker, Integratoren etc. Dies erleichtert die Shrinkbarkeit, reduziert den Entwicklungsaufwand und erhöht die Sicherheit des Designs.

Im Gegensatz zu der DE 43 33 908 C2 wird kein aufwändiges FIR-Filter benötigt. Dadurch kann sowohl der Flächenverbrauch als auch der Leistungsverbrauch deutlich reduziert werden. Eine Abschätzung ergibt ca. 75% weniger Flächen- und Leistungsverbrauch des digitalen Filters. Ursache ist, dass die unerwünschten hochfrequenten Spektralanteile erst bei wesentlich höheren Frequenzen auftauchen und daher die Ordnung des digitalen Tiefpassfilters signifikant kleiner und die Struktur des Filters wesentlich einfacher gewählt werden kann.

Im Gegensatz zu der DE 43 33 908 C2 benötigt der erfindungsgemäße A/D-Wandler auch kein steiles Anti-Aliasing- Filter, da das analoge Eingangssignal nicht mehr mit der dreifachen Frequenz, sondern in guter Näherung (asynchron) mit der Oszillationsfrequenz abgetastet wird. Ebenso benötigt der erfindungsgemäße A/D-Wandler weder einen Sinusgenerator zur Erzeugung eines sinusförmigen Trägersignals noch einen hochfrequenten (GHz-)Ringoszillator.

Im Gegensatz zu herkömmlichen Flash-A/D-Wandlern ermöglicht die vorliegende Erfindung eine hohe Auflösung und Bandbreite bei gleichzeitig niedrigem Flächen- und Leistungsverbrauch, da die Anzahl der Komponenten (z. B. Komparatoren) nicht von der Auflösung abhängt. Ein Sample-And-Hold-Modul, welches die Bandbreite begrenzen würde, ist ebenfalls nicht notwendig.

Schließlich kann der erfindungsgemäße A/D-Wandler auch mit einer minimalen Versorgungsspannung (Vdd ca. 0,4 V) betrieben werden.

Das zuvor genannte erste Tiefpassfilter, welches wie beschrieben insbesondere analog ausgestaltet ist, kann durch eine RC-Kombination realisiert sein. Der Komparator kann auf besonders einfache Weise als einfacher Inverter ausgeführt sein. Die Änderung des Komparatorausgangs kann mit einem hochfrequenten Takt synchronisiert werden.

Die Auflösung des erfindungsgemäßen A/D-Wandlers wird darüber hinaus bei der erfindungsgemäßen A/D-Wandlerschaltung im Prinzip beliebig dadurch erhöht, dass eine zusätzliche Auswertung des Differenzsignals, welches auch als Restfehlersignal angesehen werden kann, durchgeführt und das auf diese Weise aufbereitete Restfehlersignal dem Ausgangssignal des Komparators hinzuaddiert wird, ehe mit Hilfe des zweiten Tiefpassfilters das dem analogen Eingangssignal entsprechende digitale Ausgangssignal gewonnen wird. Dabei erfolgt insbesondere eine separate A/D-Wandlung des Restfehlersignals in Kombination mit einer Tiefpassfilterung des Restfehlersignals vor der A/D-Wandlung, einer Tiefpassfilterung des Restfehlersignals nach der A/D- Wandlung und/oder einer digitalen Tiefpassfilterung des von dem Komparator erzeugten Signals vor Addition mit dem aufbereiteten Restfehlersignal. Sowohl ein möglicherweise auftretender Quantisierungsfehler als auch der Einfluss des analogen (ersten) Tiefpassfilters auf das analoge Eingangssignal verschwindet, wenn in jedem der zuvor genannten Fälle für die Übertragungsfunktion des zusätzlichen Tiefpassfilters die reziproke Übertragungsfunktion des analogen (ersten) Tiefpassfilters verwendet wird.

Bei einer praktischen Realisierung können Verstärkungs-/Dämpfungsstufen zur Anpassung des Restfehlersignals an den Eingangssteuerbereich des zusätzlich verwendeten A/D-Wandlers eingefügt werden. Der Komparator kann wiederum sowohl asynchron als auch synchron implementiert werden.

Für die Implementierung des bei dieser A/D-Wandlerschaltung verwendeten zusätzlichen A/D-Wandlers kann prinzipiell jeder Wandlertyp (Flash-, Sigma-Delta- oder selbstoszillierender A/D-Wandler etc.) verwendet werden. Bei einer besonders hardwareeffizienten Realisierung dieser selbstoszillierenden A/D-Wandlerschaltung mit Restfehlerkorrektur kann die zuvor erwähnte Verstärkungsstufe und der Komparator des selbstoszillierenden A/D-Wandlers durch ein und dieselben Schaltungsmittel realisiert werden.

Der Vorteil der zuvor beschriebenen erfindungsgemäßen selbstoszillierenden A/D-Wandlerschaltung mit Restfehlerkorrektur besteht darin, dass durch die Auswertung des Differenz- bzw. Restfehlersignals die Auflösung im idealisierten Fall beliebig erhöht werden kann. Die Abtastfrequenz des synchron selbstoszillierenden A/D-Wandlers kann reduziert werden. Eine kleinere Abtastfrequenz führt zwar zu einem größeren Restfehler, wobei dies jedoch dadurch kompensiert wird, dass auf Grund der kleineren Abtastfrequenz die Anforderungen und damit der Leistungsverbrauch an den Taktgenerator des zur Erzeugung des Synchronisiertakts vorgesehenen Taktgenerators reduziert werden können. Ebenso können die Anforderungen an die Eigenschaften des Komparators (Geschwindigkeit, Hysterese etc.) reduziert werden, da der Quantisierungsfehler ausgewertet und kompensiert werden kann. Dadurch wird auch der Flächen- und Leistungsverbrauch des Komparators verringert.

Die Funktion des zuvor beschriebenen Komparators, insbesondere in Form eines 1 Bit-Komparators, kann auch durch einen mehrstufigen Quantisierer realisiert werden, welcher durch Auswertung des Differenzsignals ein mehrstufiges Signal erzeugt, d. h. in diesem Fall wird das Ausgangssignal durch Quantisierung des Differenzsignals generiert. In diesem Fall entsteht ein so genannter selbstoszillierender Multibit-A/D- Wandler. Der hierin verwendete Begriff "Komparator" ist somit breit auszulegen und umfasst im Prinzip sämtliche Einrichtungen oder Schaltungsmittel, welche in Abhängigkeit von dem jeweiligen Differenzsignal ein Ausgangssignal mit mindestens zwei unterschiedlichen Signalpegeln erzeugen.

Generell kann das Differenzsignal in Abhängigkeit von den jeweiligen Anforderungen vor seiner Zuführung zu dem Komparator skaliert, d. h. verstärkt oder gedämpft, und/oder gefiltert werden.

Die Erfindung wird nachfolgend näher unter Bezugnahme auf die beigefügte Zeichnung anhand bevorzugter Ausführungsbeispiele erläutert.

Fig. 1 zeigt ein vereinfachtes Blockschaltbild eines selbstoszillierenden A/D-Wandlers gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung,

Fig. 2 zeigt eine Variante des in Fig. 1 dargestellten selbstoszillierenden A/D-Wandlers, wobei der Ausgang eines in Fig. 1 dargestellten Komparators mit einem hochfrequenten Takt synchronisiert ist,

Fig. 3 zeigt eine mögliche schaltungstechnische Realisierung des in Fig. 1 dargestellten selbstoszillierenden A/D- Wandlers,

Fig. 4 zeigt eine mögliche differenzielle Realisierung des in Fig. 1 dargestellten selbstoszillierenden A/D-Wandlers,

Fig. 5A und 5B zeigen Ergebnisse einer Matlab-Simulation eines erfindungsgemäßen synchron selbstoszillierenden A/D- Wandlers,

Fig. 6 zeigt ein vereinfachtes Blockschaltbild eines so genannten selbstoszillierenden Leistungsverstärkers,

Fig. 7 zeigt ein vereinfachtes Blockschaltbild des in Fig. 1 dargestellten selbstoszillierenden A/D-Wandlers, wobei der in Fig. 1 dargestellte Komparator durch eine Verstärkerstufe mit anschließender Addition eines Fehlersignals modelliert ist,

Fig. 8 zeigt ein vereinfachtes Blockschaltbild einer selbstoszillierenden A/D-Wandlerschaltung mit Restfehlerkorrektur gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung,

Fig. 9 zeigt das Ergebnis einer Matlab-Simulation einer erfindungsgemäßen selbstoszillierenden A/D-Wandlerschaltung mit Restfehlerkorrektur,

Fig. 10 zeigt eine mögliche schaltungstechnische Realisierung einer erfindungsgemäßen selbstoszillierenden A/D-Wandlerschaltung mit Restfehlerkorrektur der in Fig. 8 gezeigten Art,

Fig. 11 zeigt eine mögliche schaltungstechnische Realisierung einer erfindungsgemäßen selbstoszillierenden A/D-Wandlerschaltung mit Restfehlerkorrektur der in Fig. 8 gezeigten Art mit einem Operationsverstärker zur Anpassung eines Restfehlersignals an den Eingangsaussteuerbereich eines Flash-A/D-Wandlers, und

Fig. 12 zeigt eine besonders hardwareeffiziente schaltungstechnische Realisierung einer erfindungsgemäßen selbstoszillierenden A/D-Wandlerschaltung mit Restfehlerkorrektur der in Fig. 8 gezeigten Art.

Bevor auf das der vorliegenden Erfindung zu Grunde liegende Prinzip des selbstoszillierenden A/D-Wandlers eingegangen wird, soll zunächst unter Bezugnahme auf Fig. 6 das Prinzip eines so genannten selbstoszillierenden Leistungsverstärkers ("Self-Oscillating Power Amplifier", SOPA) beschrieben werden, da durch Modifikation des Schaltungsaufbaus eines derartigen selbstoszillierenden Leistungsverstärkers ein selbstoszillierender A/D-Wandler erhalten werden kann. Das Prinzip eines selbstoszillierenden Leistungsverstärkers ist beispielsweise aus "SOPA: A High-Efficiency Line Driver in 0.35 µm CMOS using a Self-Oscillating Power Amplifier", T. Piessens, M. Steyaert, ISSCC 2001, Session 19.5, bekannt. Dabei wird ein analoges Eingangssignal asynchron moduliert und durch einen Treiber verstärkt, ehe mittels eines analogen Tiepassfilters die hochfrequenten Signalanteile des modulierten Signals herausgefiltert werden.

Wie in Fig. 6 gezeigt ist, vergleicht ein Komparator 1 ein Eingangssignal x mit einem Rückkopplungssignal y' und erzeugt abhängig von der Differenz zwischen diesen beiden Signalen ein Ausgangssignal y, wobei das Signal y abhängig von dem Ergebnis des Vergleichs wie folgt zwei Werte annehmen kann:

y = a für x - y' ≧ 0

y = b für x - y < 0

Das Ausgangssignal des Komparators 1 wird durch einen Treiber 6 verstärkt, wobei das Rückkopplungssignal y' durch Tiefpassfilterung mit Hilfe eines analogen Tiefpassfilters 2 erhalten wird. Ein weiteres analoges Tiefpassfilter 3 entfernt die hochfrequenten Signalanteile, um das Ausgangssignal z zu erhalten. Die Übertragungsfunktionen der beiden analogen Tiefpassfilter 2, 3 können unterschiedlich gewählt sein.

Die exakte mathematische Beschreibung dieses asynchronen, nicht-linearen Systems ist sehr komplex und wird daher an dieser Stelle nicht weiter ausgeführt. Stattdessen soll hier eine eher intuitive Beschreibung dieses Systems erfolgen:
Zur Erklärung der Funktionsweise der in Fig. 6 gezeigten Schaltung sei zunächst angenommen, dass das Signal x den Wert (a + b)/2 besitzt. Über das analoge Tiefpassfilter 2 wird das Ausgangssignal y des Komparators 1 mit einer Phasendrehung von 180° zu dem Komparator 1 zurückgeführt. Auf Grund dieser 180°-Phasendrehung des zurückgeführten Signals y' entsteht ein Oszillator, d. h. das Signal y schwingt mit einer Eigenfrequenz f_osc, welche unter anderem von der Eckfrequenz des Tiefpassfilters 2 und der Anstiegszeit des Komparators 1 abhängt. Für x = 0 haben somit die Werte a und b des Komparators 1 im Mittel die gleiche Auftrittswahrscheinlichkeit. Wird das analoge Eingangssignal x ausgelenkt, so besitzt der Wert a eine höhere Auftrittswahrscheinlichkeit für x < 0, während der Wert b eine höhere Auftrittswahrscheinlichkeit für x < 0 aufweist. Durch die Rückkopplung wird der Komparatorfehler "linearisiert". Ist die Eigenfrequenz f_osc groß genug (f_osc << f_x, wobei f_x die Frequenz des analogen Eingangssignals x beschreibt), erfolgt ein Ausgleich des Komparatorfehlers unmittelbar (f_osc muss in etwa mindestens dem Wert 3f_x entsprechen).

Die zuvor unter Bezugnahme auf Fig. 6 beschriebene Struktur eines selbstoszillierenden Leistungsverstärkers kann durch Modifikation als selbstoszillierender A/D-Wandler betrieben werden.

In Fig. 1 ist das Blockdiagramm eines derartigen asynchron selbstoszillierenden A/D-Wandlers dargestellt. Diejenigen Komponenten, welche den in Fig. 6 dargestellten und bereits zuvor beschriebenen Komponenten entsprechen, sind mit denselben Bezugszeichen versehen. Bezüglich der Funktionsweise der in Fig. 1 gezeigten Schaltung kann auf die vorhergehenden Ausführungen zu Fig. 6 verwiesen werden. An dieser Stelle soll nachfolgend lediglich auf die wesentlichen Unterschiede zu dem in Fig. 6 dargestellten selbstoszillierenden Leistungsverstärker eingegangen werden.

Wie aus Fig. 1 ersichtlich ist, entfällt bei dem selbstoszillierenden A/D-Wandler der in Fig. 6 gezeigte Treiber 6. Des Weiteren ist das zeitkontinuierliche analoge Tiefpassfilter 3 durch ein in Fig. 1 gezeigtes zeitdiskretes digitales Tiefpassfilter 3 ersetzt.

Ein Komparator 1 vergleicht wiederum ein analoges Eingangssignal x mit einem Rückkopplungssignal y' und erzeugt ein Ausgangssignal y, welches in Abhängigkeit von der Differenz zwischen den Signalen x und y' die folgenden beiden Werte annehmen kann:

Y = a für x - y' ≧ 0

Y = b für x - y < 0

Üblicherweise wird a = 1 und b = -1 gewählt, falls -1 ≦ x(t) ≦ 1.

Das Rückkopplungssignal y' entsteht wiederum durch analoge Tiefpassfilterung des Ausgangssignals y des Komparators 1 mit Hilfe eines analogen Tiefpassfilters 2.

Da das Signal y lediglich zwei Werte annimmt, kann das Signal y als digitales 1 bit-Wort interpretiert werden. Das dem analogen Eingangssignal entsprechende digitale Ausgangssignal z entsteht durch digitale Tiefpassfilterung des Signals y. Die Abtastfrequenz des entsprechenden digitalen Tiefpassfilters 3 muss hoch genug gewählt werden, damit Spektralanteile im Bereich der Oszillationsfrequenz f_osc nicht ins Signalband zurückgefaltet werden. Vorteilhaft kann die erste Dezimierungsstufe des digitalen Tiefpassfilters 3 als einfacher Addierer ausgeführt werden.

In Fig. 2 ist eine Variante des in Fig. 1 dargestellten selbstoszillierenden A/D-Wandlers dargestellt, wobei es sich in Fig. 2 im Gegensatz zu Fig. 1 um einen synchron selbstoszillierenden A/D-Wandler handelt. Zu diesem Zweck ist zwischen den Ausgang des Komparators 1 und den Eingang des digitalen Tiefpassfilters 3 ein D-Flipflop 4 geschaltet, welches mit einem hochfrequenten Takt fs betrieben wird. Die Signalwerte des Ausgangssignals y des Komparators 1 werden somit mit diesem hochfrequenten Takt fs an das digitale Tiefpassfilter 3 sowie das analoge Tiefpassfilter 2 weitergereicht.

In Fig. 3 ist eine mögliche Realisierung des in Fig. 1 gezeigten selbstoszillierenden A/D-Wandlers dargestellt. Wie aus Fig. 3 ersichtlich ist, umfasst der Komparator 1 zur Generierung des Signals -y' einen einfachen Inverter 5, welcher gemäß den zuvor beschriebenen Grenzen a und b ausgelegt ist. Der Ausgang des Inverters 5 ist mit dem Eingang des digitalen Tiefpassfilters 3 sowie mit dem Eingang des analogen Tiefpassfilters 2 verbunden, wobei das analoge Tiefpassfilter 2 durch eine RC-Kombination mit Widerständen R1, R2 und Kapazitäten C1, C2 realisiert ist. Das Differenzsignal x - y' wird über einen Spannungsteiler mit Widerständen R3, R4 und einer Kapazität C3 abgegriffen und dem Inverter 5 zugeführt. Durch die Verwendung des Inverters 5 ist die zuvor beschriebene Phasendrehung des Ausgangssignals des Komparators um 180° gegeben, wobei dem Inverter eingangsseitig das Signal x - y' zugeführt wird.

In Fig. 4 ist eine differenzielle Realisierung des in Fig. 1 dargestellten selbstoszillierenden A/D-Wandlers dargestellt. Der in Fig. 4 gezeigte selbstoszillierende A/D- Wandler umfasst somit zwei Wandlerstufen, denen differenzielle Eingangssignale x und -x zugeführt sind. Zur Kopplung der beiden Wandlerstufen können in Parallelschaltung eine Induktivität L, eine Kapazität C4 und ein Widerstand R5 vorgesehen sein, welche, wie in Fig. 4 gezeigt, mit den beiden Wandlerstufen optional verschaltet sein können. Die Ausgangssignale y1 bzw. y2 der beiden Inverter 5 werden jeweils digitalen Tiefpassfiltern 3 zugeführt, wobei durch Differenzbildung der beiden digitalen Ausgangssignale 21 bzw. 22 dieser digitalen Tiefpassfilter 3 das gewünschte Ausgangssignal z erhalten wird.

In Fig. 5A und Fig. 5B sind Ergebnisse einer Matlab- Simulation eines synchron selbstoszillierenden A/D-Wandlers der vorliegenden Erfindung dargestellt. Dabei ist in Fig. 5A mit der Kennlinie c der Verlauf des analogen Eingangssignals x, mit der Kennlinie d der Verlauf des Rückkopplungssignals y' und mit der Kennlinie f der Verlauf des digitalen Ausgangssignals y im Zeitbereich dargestellt. In Fig. 5B ist hingegen mit der Kennlinie g das digitale Ausgangssignal y mit der Kennlinie h das Rückkopplungssignal y' im Frequenzbereich auf getragen. Die Zeitauflösung der Matlab- Simulation betrug dabei 5 ns, die Eingangssignalfrequenz f_x betrug 10 kHz, und die Eckfrequenz des analogen Tiefpassfilters 2 betrug 75 kHz. Die Auflösung (SFSDR) des selbstoszillierenden A/D-Wandlers betrug ca. 80 dB bis ca. 40 kHz Bandbreite. Aus Fig. 5A ist die sehr gute Übereinstimmung des analogen Eingangssignals x und des digitalen Ausgangssignals y ersichtlich.

Wie in Fig. 7 gezeigt ist, kann der nicht lineare Komparator 1 des selbstoszillierenden A/D-Wandlers durch eine Verstärkerstufe 7 (Verstärkung G << 1) mit anschließender Addition eines Fehlersignals q modelliert werden. Das Differenzsignal e = x - y' wird der Verstärkerstufe 7 zugeführt. Für die Frequenzspektren der in Fig. 7 dargestellten zeitabhängigen Signale gilt somit:

Aus den obigen Formeln ist ersichtlich, dass ein Problem des selbstoszillierenden A/D-Wandlers darin besteht, dass die Auflösung des A/D-Wandlers prinzipiell durch die endliche Verstärkung G und den Quantisierungsfehler Q(f) des Komparators 1 begrenzt ist. Zudem verformt das analoge Tiefpassfilter 2 mit der Übertragungsfunktion TP(f) das Eingangssignal. Die Verformung des Eingangssignals kann möglicherweise den Einsatzbereich dieses Wandlertyps beschränken. Dies gilt in der Regel jedoch nicht für den Einsatz in Übertragungssystemen, bei denen der Einfluss des analogen Tiefpassfilters 2 durch den nachgeschalteten Entzerrer bzw. das digitale Tiefpassfilter 3 kompensiert werden kann.

Ein Vergleich der rechten Seiten der obigen Gleichungen (4) und (5) zeigt, dass das Restfehlersignal e nicht nur den um den Faktor 1/G reduzierten Anteil des Eingangssignals x, sondern auch den tiefpassgefilterten Anteil des Quantisierungsfehlers q enthält. Durch geschickte Auswertung und Addition des Restfehlersignals e kann die Auflösung des selbstoszillierenden A/D-Wandlers im Prinzip beliebig erhöht werden.

In Fig. 8 ist ein Beispiel für eine derartige Auswertung und Addition des Restfehlersignals e für den selbstoszillierenden A/D-Wandlers dargestellt. Dabei ist neben dem eigentlichen selbstoszillierenden A/D-Wandler ein weiterer A/D-Wandler 8 zur Auswertung des Restfehlersignals e vorgesehen. Vor bzw. nach dem A/D-Wandler 8 kann ein weiteres Tiefpassfilter 9 bzw. 10 vorgesehen sein. Darüber hinaus kann ein weiteres Tiefpassfilter 11 zur Filterung des Ausgangssignals y des Komparators des selbstoszillierenden A/D-Wandlers vorgesehen sein. Das auf diese Weise überarbeitete bzw. gefilterte Restfehlersignal e' wird mit dem ebenfalls auf diese Weise überarbeiteten bzw. gefilterten Ausgangssignal y" des selbstoszillierenden A/D-Wandlers wie in Fig. 8 gezeigt addiert, wobei das daraus resultierende Signal dem ausgangsseitigen digitalen Tiefpassfilter 3 zur Rekonstruktion des analogen Eingangssignals x in Form des entsprechenden digitalen Ausgangssignals z zugeführt wird.

Wie zuvor erläutert worden ist, können zur Restfehlerkorrektur im Prinzip drei Fälle unterschieden werden:
Gemäß dem ersten Fall erfolgt lediglich eine analoge Filterung des Restfehlersignals e vor dem zusätzlichen A/D- Wandler 8, d. h. auf die in Fig. 8 dargestellten Tiefpassfilter 10, 11 wird verzichtet (bzw. deren Übertragungsfunktionen besitzen jeweils den Wert 1). Wird die Übertragungsfunktion des analogen Tiefpassfilters 9 zu 1/TP(f) gewählt, (TP(f) beschreibt die Übertragungsfunktion des im Rückkopplungspfad des selbstoszillierenden A/D- Wandlers angeordneten analogen Tiefpassfilters 2), so ergibt sich für das ausgangsseitige Summensignal y''':

Aus der Gleichung (6) ist ersichtlich, dass somit der Quantisierungsfehler in der Übertragungsfunktion des Signals y''' verschwindet.

Gemäß dem zweiten Fall erfolgt eine digitale Filterung des Restfehlersignals e nach dem A/D-Wandler 8, d. h. auf die Tiefpassfilter 9, 11 wird verzichtet, wobei für die Übertragungsfunktion des dem A/D-Wandler 8 nachgeschalteten digitalen Tiefpassfilters 10 wieder der reziproke Wert 1/TP(f) der Übertragungsfunktion des analogen Tiefpassfilters 2 gewählt wird. In diesem Fall gilt somit:

Auch bei dieser Ausführungsform verschwindet somit der Quantisierungsfehler in der Übertragungsfunktion Y'''(f).

Gemäß dem dritten Fall erfolgt schließlich wie in Fig. 8 gezeigt eine digitale Filterung des Ausgangssignals y des Komparators des selbstoszillierenden A/D-Wandlers, wobei auf die beiden anderen Tiefpassfilter 9, 10 verzichtet wird (d. h. deren Übertragungsfunktionen betragen jeweils 1). Für die Übertragungsfunktion des digitalen Tiefpassfilters 11 wird der Wert TP(f) gewählt, so dass sich für Y'''(f) ergibt:

Y'''(f) = Y(f).TP(f) + E(f) = X(f) (8)

Bei dieser Ausführungsform verschwindet somit sowohl der Quantisierungsfehler als auch der Einfluss des im Rückkopplungspfad des selbstoszillierenden A/D-Wandlers angeordneten analogen Tiefpassfilters 2 auf das Eingangssignal.

Durch die zuvor beschriebene Auswertung des Restfehlersignals e mit anschließender Addition des aufbereiteten Restfehlersignals zu dem Ausgangssignal des Komparators des selbstoszillierenden A/D-Wandlers kann (bei idealen Schaltungselementen) somit eine im Prinzip beliebig genaue Wandlerauflösung erzielt werden. Für die Implementierung des dabei zusätzlich verwendeten A/D-Wandlers 8 kann prinzipiell jeder Wandlertyp eingesetzt werden. Insbesondere ist auch denkbar, den A/D-Wandler 8 ebenfalls in Form eines selbstoszillierenden A/D-Wandlers auszugestalten.

In Fig. 9 ist das Ergebnis einer Matlab-Simulation eines selbstoszillierenden A/D-Wandlers mit Restfehlerkorrektur in Form einer doppellogarithmischen Signaldarstellung im Frequenzbereich dargestellt. Die Eingangsfrequenz f_x betrug dabei 10 kHz, und die Schrittweite betrug 5 ns. In Fig. 9 ist die FFT-Transformierte ("Fast Fourier Transformation") X(f) des Eingangssignals mit einer Kennlinie i, die FFT-Transformierte Y(f) des Ausgangssignals des Komparators ohne Restfehlerkorrektur mit einer Kennlinie k und die FFT- Transformierte Y'''(f) des Ausgangssignals des Komparators mit Restfehlerkorrektur durch eine Kennlinie j aufgetragen. Die dargestellten Signale wurden jeweils vor der FFT- Transformation mit einem Blackman-Harris-Fenster gewichtet. Im Frequenzbereich bis 50 kHz betrug der dynamische Bereich ca. 75 dB, mit Restfehlerkorrektur jedoch 110 dB.

Fig. 10 zeigt eine mögliche Realisierung eines selbstoszillierenden A/D-Wandlers mit Restfehlerkorrektur gemäß der obigen Gleichung (8), d. h. es ist das digitale Tiefpassfilter 11 zur Tiefpassfilterung des Ausgangssignals y des Komparators des selbstoszillierenden A/D-Wandlers vorgesehen. Der Komparator des selbstoszillierenden A/D- Wandlers umfasst analog zu Fig. 3 und Fig. 4 einen Inverter 5. Zur A/D-Wandlung des Restfehlersignals e ist ebenfalls ein selbstoszillierenden A/D-Wandlers eingesetzt.

Auf Grund von Prozessschwankungen ist die Eckfrequenz des analogen Tiefpassfilters 2 nicht genau bestimmt bzw. die Genauigkeit der Restfehlerkorrektur möglicherweise performance-limitierend. Dies kann durch Fusen bzw. Selbstkalibration im analogen oder digitalen Bereich kompensiert werden.

Zur Anpassung des Restfehlersignals e an den Eingangsaussteuerbereich des zweiten A/D-Wandlers 8 können Verstärkungs-/Dämpfungsstufen eingefügt werden.

Diesbezüglich ist in Fig. 11 ein Ausführungsbeispiel eines selbstoszillierenden A/D-Wandlers mit Restfehlerkorrektur dargestellt, wobei wiederum die Restfehlerkorrektur in Übereinstimmung mit Gleichung (8) erfolgt, d. h. es ist analog zu Fig. 10 das digitale Tiefpassfilter 11 zur Filterung des Ausgangssignals des Komparators des selbstoszillierenden A/D- Wandlers vorgesehen. Zur Restfehlerkorrektur wird gemäß Fig. 11 ein mit Widerständen R6, R7 verschalteter Operationsverstärker als aktives Element zur Anpassung des Restfehlersignals e an den Eingangsaussteuerbereich eines nachfolgenden Flash-A/D-Wandlers 8 verwendet. Die Verstärkung des Operationsverstärkers 12 muss bei der abschließenden Addition der Signale e' und y" berücksichtigt werden.

Fig. 12 zeigt eine besonders hardwareeffiziente Realisierung eines selbstoszillierenden A/D-Wandlers mit Restfehlerkorrektur. Analog zu Fig. 11 ist zur Restfehlerkorrektur wiederum ein mit Widerständen R6, R7 und R8 verschalteter Operationsverstärker 12 in Kombination mit einem Flash-A/D-Wandler 8 vorgesehen (das Ausgangssignal des Operationsverstärkers 12 entspricht -e.G, wobei G der Verstärkung des Operationsverstärkers 12 entspricht). Im Gegensatz zu Fig. 11 ist jedoch der Operationsverstärker 12 sowohl zur Erhöhung des Gainfaktors G als auch zur Anpassung des Restfehlersignals an den Aussteuerbereich des nachgeschalteten Flash-A/D-Wandlers 8 in den Hauptpfad integriert. Das heißt gemäß Fig. 12 nimmt der Operationsverstärker 12 sowohl die Funktion des Komparators des selbstoszillierenden A/D-Wandlers (bzw. des in Fig. 11 dargestellten Inverters 5) als auch die Funktion des in Fig. 11 dargestellten Operationsverstärkers wahr.

Zur Generierung des Rückkopplungssignals y', welches über den Widerstand R8 zur Differenzbildung mit dem analogen Eingangssignal x dem differenziellen Operationsverstärker 12 zugeführt ist, kann das mit feinerer Auflösung gewandelte Ausgangssignal des Flash-A/D-Wandlers 8 verwendet werden (n = m mit n < 1, so dass ein selbstoszillierender Multi-Bit-A/D- Wandler entsteht). Ebenso ist jedoch selbstverständlich auch möglich, zur Generierung des Rückkopplungssignals y' lediglich die Vorzeicheninformation des Restfehlers zu verwenden.

Claims

1. Analog/Digital-Wandlerschaltung,
mit einem ersten Analog/Digital-Wandler, umfassend
einen Komparator (1), welcher ein Differenzsignal (e) zwischen einem zu digitalisierenden analogen Eingangssignal (x) und einem Rückkopplungssignal (y') auswertet und ein Signal (y) mit einem ersten Signalwert (a), falls das Differenzsignal (e) in einem ersten Wertebereich liegt, und mit einem zweiten Signalwert (b), falls das Differenzsignal (e) in einem zweiten Wertebereich liegt, ausgibt,
ein erstes Tiefpassfilter (2), welches mit dem Komparator (1) derart verschaltet ist, dass von dem ersten Tiefpassfilter (2) das von dem Komparator (1) erzeugte Signal (y) tiefpassgefiltert als das Rückkopplungssignal (y') erzeugt wird, und
ein zweites Tiefpassfilter (3), dem das von dem Komparator (1) erzeugte Signal (y) zugeführt ist und welches ein dem analogen Eingangssignal (x) entsprechendes digitales Ausgangssignal (z) ausgibt, und
mit einem zweiten Analog/Digital-Wandler (8), dem das Differenzsignal (e) des ersten Analog/Digital-Wandlers zugeführt ist,
wobei dem zweiten Tiefpassfilter (3) des ersten Analog/Digital-Wandlers das von dem Komparator (1) des ersten Analog/Digital-Wandlers ausgegebene Signal (y) nach Addition mit einem von dem zweiten Analog/Digital-Wandler (8) ausgegebenen Signal (e') zugeführt ist.

2. Analog/Digital-Wandlerschaltung nach Anspruch 1, dadurch gekennzeichnet, dass ein weiteres Tiefpassfilter (9) vorgesehen ist, über welches das Differenzsignal (e) dem zweiten Analog/Digital- Wandler (8) zugeführt ist.

3. Analog/Digital-Wandlerschaltung nach Anspruch 2, dadurch gekennzeichnet, dass die Übertragungsfunktion des weiteren Tiefpassfilters der reziproken Übertragungsfunktion des ersten Tiefpassfilters (2) des ersten Analog/Digital-Wandlers entspricht.

4. Analog/Digital-Wandlerschaltung nach einem der Ansprüche 1-3, dadurch gekennzeichnet, dass ein weiteres Tiefpassfilter (10) vorgesehen ist, über welches das von dem zweiten Analog/Digital-Wandler (8) ausgegebene Signal zur Addition mit dem von dem Komparator (1) des ersten Analog/Digital-Wandlers ausgegebenen Signal geführt ist.

5. Analog/Digital-Wandlerschaltung nach Anspruch 4, dadurch gekennzeichnet, dass die Übertragungsfunktion des weiteren Tiefpassfilters (10) der reziproken Übertragungsfunktion des ersten Tiefpassfilters (2) des ersten Analog/Digital-Wandlers entspricht.

6. Analog/Digital-Wandlerschaltung nach einem der Ansprüche 1-5, dadurch gekennzeichnet, dass ein weiteres Tiefpassfilter (11) vorgesehen ist, über welches das von dem Komparator (1) des ersten Analog/Digital- Wandlers ausgegebene Signal zur Addition mit dem von dem zweiten Analog/Digital-Wandler (8) ausgegebenen Signal geführt ist.

7. Analog/Digital-Wandlerschaltung nach Anspruch 6, dadurch gekennzeichnet, dass die Übertragungsfunktion des weiteren Tiefpassfilters (11) der Übertragungsfunktion des ersten Tiefpassfilters (2) des ersten Analog/Digital-Wandlers entspricht.

8. Analog/Digital-Wandlerschaltung nach einem der Ansprüche 1-7, dadurch gekennzeichnet, dass der zweite Analog/Digital-Wandler (8) wie der erste Analog/Digital-Wandler (1-3) ausgestaltet ist.

9. Analog/Digital-Wandlerschaltung nach einem der Ansprüche 1-8, dadurch gekennzeichnet, dass das Differenzsignal (e) des ersten Analog/Digital- Wandlers (1-3) dem zweiten Analog/Digital-Wandler (8) über eine Verstärkungs- oder Dämpfungsstufe (12) zugeführt ist.

10. Analog/Digital-Wandlerschaltung nach Anspruch 9, dadurch gekennzeichnet, dass die Verstärkungs- oder Dämpfungsstufe (12) zugleich der Komparator (1) des ersten Analog/Digital-Wandlers ist.

11. Analog/Digital-Wandlerschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das erste Tiefpassfilter (2) des ersten Analog/Digital- Wandlers ein analoges Tiefpassfilter ist.

12. Analog/Digital-Wandlerschaltung nach Anspruch 11, dadurch gekennzeichnet, dass das analoge Tiefpassfilter (2) eine RC-Kombination (R1, R2; C1, C2) umfasst.

13. Analog/Digital-Wandlerschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das zweite Tiefpassfilter (3) des ersten Analog/Digital- Wandlers ein digitales Tiefpassfilter ist.

14. Analog/Digital-Wandlerschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zwischen dem Komparator (1) und dem zweiten Tiefpassfilter (3) des ersten Analog/Digital-Wandlers eine Synchronisierschaltung (4) geschaltet ist, um das von dem Komparator (1) erzeugte Signal (y) dem zweiten Tiefpassfilter (3) synchron zu einem hochfrequenten Takt (fs) zuzuführen.

15. Analog/Digital-Wandlerschaltung nach Anspruch 14, dadurch gekennzeichnet, dass die Synchronisierschaltung (4) ein D-Flipflop umfasst, wobei das von dem Komparator (1) erzeugte Signal (y) einem Dateneingang (D) des D-Flipflop zugeführt ist, wobei ein Datenausgang (Q) des D-Flipflops mit dem zweiten Tiefpassfilter (3) verbunden ist, und wobei einem Takteingang (CLK) des D-Flipflops der hochfrequente Takt (fs) zugeführt ist.

16. Analog/Digital-Wandlerschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Komparator (1) des ersten Analog/Digital-Wandlers einen Inverter (5) zur Erzeugung des Signals (y) mit dem ersten Wert (a) oder dem zweiten Wert (b) umfasst.

17. Analog/Digital-Wandlerschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Wertebereich der ersten und zweiten Wertebereiche des Komparators (1) des ersten Analog/Digital-Wandlers positive Werte des Differenzsignals (e) und der anderer Wertebereich der ersten und zweiten Wertebereiche negative Werte des Differenzsignals (e) umfasst.

18. Analog/Digital-Wandlerschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Komparator (1) des ersten Analog/Digital-Wandlers das Differenzsignal (e) zur Erzeugung des Signals (y) mit dem ersten Wert (a) oder dem zweiten Wert (b) einer mehrstufigen Quantisierung unterzieht.

19. Verwendung einer selbstoszillierenden Schaltung zur Analog/Digital-Wandlung,
wobei die selbstoszillierende Schaltung umfasst:
einen Komparator (1), welcher ein Differenzsignal (e) zwischen einem analogen Eingangssignal (x) und einem Rückkopplungssignal (y') auswertet und ein Signal (y) mit einem ersten Signalwert (a), falls das Differenzsignal (e) in einem ersten Wertebereich liegt, und mit einem zweiten Signalwert (b), falls das Differenzsignal (e) in einem zweiten Wertebereich liegt, ausgibt,
ein erstes Tiefpassfilter (2), welches mit dem Komparator (1) derart verschaltet ist, dass von dem ersten Tiefpassfilter (2) das von dem Komparator (1) erzeugte Signal (y) tiefpassgefiltert als das Rückkopplungssignal (y) erzeugt wird, und
ein zweites Tiefpassfilter (3), dem das von dem Komparator (1) erzeugte Signal (y) zugeführt ist,
wobei das analoge Eingangssignal (x) als ein zu digitalisierendes analoges Eingangssignal verwendet wird, und
wobei von dem zweiten Tiefpassfilter (3) ein Ausgangssignal (z) erzeugt wird, welches als ein dem analogen Eingangssignal (x) entsprechendes digitales Ausgangssignal verwendet wird.

20. Verfahren zur Analog/Digital-Wandlung,
wobei ein Differenzsignal (e) zwischen einem zu digitalisierenden analogen Eingangssignal (x) und einem Rückkopplungssignal (y') gebildet wird,
wobei durch Auswertung des Differenzsignals (e) ein Signal (y) mit einem ersten Signalwert (a), falls das Differenzsignal (e) in einem ersten Wertebereich liegt, und mit einem zweiten Signalwert (b), falls das Differenzsignal (e) in einem zweiten Wertebereich liegt, erzeugt wird,
wobei als das Rückkopplungssignal (y') das durch die Auswertung des Differenzsignals (e) erzeugte Signal (y) tiefpassgefiltert verwendet wird,
wobei ein dem analogen Eingangssignal (x) entsprechendes digitales Ausgangssignal (z) dadurch gewonnen wird, dass das durch die Auswertung des Differenzsignals (e) erzeugte Signal (y), welches den ersten Signalwert (a) oder den zweiten Signalwert (b) aufweist, tiefpassgefiltert wird, und
wobei eine Korrektur des Differenzsignals (e) dadurch durchgeführt wird, dass das Differenzsignal (e) einer separaten Analog/Digital-Wandlung (8) unterzogen und das daraus resultierende analog-digital-gewandelte Differenzsignal (e') zu dem Signal (y), welches den ersten Wert (a) oder den zweiten Wert (b) aufweist, hinzuaddiert wird, um anschließend durch die Tiefpassfilterung des daraus resultierenden Summensignals (y''') das digitale Ausgangssignal (z) zu gewinnen.

21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass das Rückkopplungssignal (y') durch analoge Tiefpassfilterung und das digitale Ausgangssignal (z) durch digitale Tiefpassfilterung des durch die Auswertung des Differenzsignals (e) erzeugten Signals (y), welches den ersten Signalwert (a) oder den zweiten Signalwert (b) aufweist, gewonnen wird.

22. Verfahren nach Anspruch 20 oder 21, dadurch gekennzeichnet, dass das durch die Auswertung des Differenzsignals (e) erzeugte Signal (y), welches den ersten Signalwert (a) oder den zweiten Signalwert (b) aufweist, synchronisiert mit einem hochfrequenten Takt (fs) weiterverarbeitet wird.

23. Verfahren nach einem der Ansprüche 20-22, dadurch gekennzeichnet, dass das Differenzsignal (e), ehe es der separaten Analog/Digital-Wandlung (8) unterzogen wird, einer Tiefpassfilterung (9) mit einer Übertragungsfunktion, welche der reziproken Übertragungsfunktion der zur Gewinnung des Rückkopplungssignals (y') verwendeten Tiefpassfilterung entspricht, unterzogen wird.

24. Verfahren nach einem der Ansprüche 20-23, dadurch gekennzeichnet, dass das aus der separaten Analog/Digital-Wandlung (8) des Differenzsignals (e) resultierende Signal einer Tiefpassfilterung (10) mit einer Übertragungsfunktion, welche der reziproken Übertragungsfunktion der zur Gewinnung des Rückkopplungssignals (y') verwendeten Tiefpassfilterung entspricht, vor Hinzuaddieren zu dem Signal (y), welches den ersten Wert (a) oder den zweiten Wert (b) aufweist, unterzogen wird.

25. Verfahren nach einem der Ansprüche 20-24, dadurch gekennzeichnet, dass das durch Auswertung des Differenzsignals (e) erzeugte Signal (y), welches den ersten Wert (a) oder den zweiten Wert (b) aufweist, vor Addition mit dem aus der separaten Analog/Digital-Wandlung (8) des Differenzsignals (e) resultierenden Signals einer Tiefpassfilterung (11) mit einer Übertragungsfunktion, welche der Übertragungsfunktion der zur Gewinnung des Rückkopplungssignals (y') verwendeten Tiefpassfilterung (2) entspricht, unterzogen wird.

26. Verfahren nach einem der Ansprüche 20-25, dadurch gekennzeichnet, dass das Differenzsignal (e) vor der separaten Analog/Digital-Wandlung (8) skaliert wird.

27. Verfahren nach einem der Ansprüche 20-26, dadurch gekennzeichnet, dass der eine Wertebereich der ersten und zweiten Wertebereiche positive Werte des Differenzsignals (e) und der andere Wertebereich der ersten und zweiten Wertebereiche negative Werte des Differenzsignals (e) umfasst.

28. Verfahren nach einem der Ansprüche 20-27, dadurch gekennzeichnet, dass das Signals (y) mit dem ersten Wert (a) oder dem zweiten Wert (b) durch eine mehrstufige Quantisierung des Differenzsignals (e) gewonnen wird.

29. Verfahren nach einem der Ansprüche 20-28, dadurch gekennzeichnet, dass das Differenzsignal (e) vor seiner Auswertung zur Erzeugung des Signals (y), welches den ersten Wert (a) oder den zweiten Wert (b) aufweist, skaliert wird.

30. Verfahren nach einem der Ansprüche 20-29, dadurch gekennzeichnet, dass das Differenzsignal (e) vor seiner Auswertung zur Erzeugung des Signals (y), welches den ersten Wert (a) oder den zweiten Wert (b) aufweist, gefiltert wird.